CN107534025A - 半导体装置及其制造方法、引线框 - Google Patents

半导体装置及其制造方法、引线框 Download PDF

Info

Publication number
CN107534025A
CN107534025A CN201680003469.8A CN201680003469A CN107534025A CN 107534025 A CN107534025 A CN 107534025A CN 201680003469 A CN201680003469 A CN 201680003469A CN 107534025 A CN107534025 A CN 107534025A
Authority
CN
China
Prior art keywords
wiring plate
width part
semiconductor device
power
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201680003469.8A
Other languages
English (en)
Other versions
CN107534025B (zh
Inventor
神山悦宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN107534025A publication Critical patent/CN107534025A/zh
Application granted granted Critical
Publication of CN107534025B publication Critical patent/CN107534025B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H01L24/92—Specific sequence of method steps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Inverter Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

本发明的半导体装置(10)，包括：相互隔开配置的多个布线板(24～30、81～86)；配置在布线板(24～30、81～86)的第一主面上的，与布线板(24～30、81～86)电气连接的半导体元件(91～96)；与布线板(24～30、81～86)电气连接的端子；以及将布线板(24～30、81～86)、以及半导体元件(91～96)密封，并使布线板(24～30、81～86)的第二主面露出的树脂(50)。

Description

半导体装置及其制造方法、引线框
技术领域
本发明涉及一种半导体装置及其制造方法、以及引线框。
背景技术
以往，作为被用于三相电机的驱动控制等的功率模块，有一种功率半导体模块，是在陶瓷基板的上端面搭载作为热源的半导体元件，并且将陶瓷基板以及半导体元件利用树脂进行密封，并使陶瓷基板的下端面露出(例如，专利文献1)。
【先行技术文献】
【专利文献1】特开2015-26791号公报
然而，在使用陶瓷基板的半导体装置中，存在无法使半导体元件产生的热量有效地逃散至外部的问题。
本发明鉴于上述问题的解决，目的在于提供一种：能够使半导体元件产生的热量有效地逃散至外部的半导体装置及其制造方法、以及引线框。
发明内容
为了解决上述问题，本发明的第一形态的半导体装置，包括：相互隔开配置的多个布线板；配置在所述布线板的第一主面上的，与所述布线板电气连接的半导体元件；与所述布线板电气连接的端子；以及将所述布线板、以及所述半导体元件密封，并使所述布线板的第二主面露出的树脂。
本发明的第二形态的半导体装置的制造方法，包括：准备引线框的框架准备工序；在所述引线框的第一主面上固定半导体元件的搭载工序；将所述半导体元件与所述布线板中未设有所述半导体元件的部分电气连接的连接工序；将所述引线框以及所述半导体元件利用树脂密封，并使所述引线框的第二主面露出的密封工序；以及将所述引线框的连结部切除的切割工序。
本发明的第三形态为上述形态中的半导体装置用引线框，其特征在于：多个布线板与多个端子形成为一体，并且所述多个端子通过连结部连结。
发明效果
根据本发明的半导体装置，由于能够使半导体元件产生的热量通过热传导率高的布线板有效地从其第一主面传导至其第二主面，因此就能够有效地使半导体元件的热量逃散至外部。
简单附图说明
图1是展示本实施方式涉及的半导体装置的一例的平面构造图。
图2是展示本实施方式涉及的半导体装置的一例的，沿图2中的A-A线的截面构造图。
图3是本实施方式涉及的半导体装置中的一例电路图。
图4是展示本实施方式涉及的半导体装置的其他例的平面构造图。
图5是本实施方式涉及的半导体装置中的其他例电路图。
图6是展示本实施方式涉及的半导体装置的安装方法的截面构成图。
图7是展示本实施方式涉及的引线框的一例的斜视图。
图8是展示本实施方式涉及的半导体装置的制造方法中搭载工序的一例斜视图。
图9是展示本实施方式涉及的半导体装置的制造方法中连接工序的一例斜视图。
图10是展示本实施方式涉及的半导体装置的制造方法中连接工序以及密封工序的一例平面图。
图11是展示本实施方式涉及的半导体装置的制造方法中密封工序的一例斜视图。
图12是展示本实施方式涉及的半导体装置的制造方法中密封工序的一例截面图。
图13是展示本实施方式涉及的半导体装置的制造方法中切割工序的一例斜视图。
图14是展示本实施方式涉及的半导体装置的制造方法中折弯工序的一例斜视图。
具体实施方式
【半导体装置】
以下，将参照附图对本发明的一种实施方式所涉及的半导体装置进行说明。
如图1所示，本实施方式的半导体装置10包括：装置本体20、以及分别具有：从装置本体20处突出的电源端子(引线)31、32、33、输出端子(引线)34、35、36、以及接地端子(引线)37、38、39的电路单元41、42、43。
装置本体20由分别对应电路单元41、42、43的装置单元21、22、23一体化后形成。电路单元41、42、43沿半导体装置10的长度方向(图1中的左右方向)依次配置。
装置单元21、22、23具有：相互隔开配置的多个布线板(电源布线板24、接地布线板25、26、27、输出布线板28、29、30、以及栅极布线板81～86)、以及配置在一部分布线板的第一主面上的，与布线板电气连接的半导体元件(半导体元件91～96)。
装置本体20具有将装置单元21、22、23覆盖的密封树脂50。
第一电路单元41具有：第一装置单元21、从第一装置单元21处突出的第一电源端子31、第一输出端子34以及第一接地端子37。
第二电路单元42具有：第二装置单元22、从第二装置单元22处突出的第二电源端子32、第二输出端子35以及第二接地端子38。
第三电路单元43具有：第三装置单元23、从第三装置单元23处突出的第三电源端子33、第三输出端子36以及第三接地端子39。
第一电路单元41与第二电路单元42以及与第三电路单元43从平面上看几乎呈相同形状。
第一装置单元21具有：电源布线板24、第一接地布线板25、第一输出布线板28、第一半导体元件91、以及第四半导体元件94。
第二装置单元22具有：电源布线板24、第二接地布线板26、第二输出布线板29、第二半导体元件92、以及第五半导体元件95。
第三装置单元23具有：电源布线板24、第三接地布线板27、第三输出布线板30、第三半导体元件93、以及第六半导体元件96。
密封树脂50将电源布线板24、接地布线板25、26、27以及输出布线板28、29、30、半导体元件91～96、以及电源端子31、32、33、输出端子34、35、36以及接地端子37、38、39进行密封，并且使电源布线板24、接地布线板25、26、27以及输出布线板28、29、30的第二主面露出。例如，如图2所示，密封树脂50将电源布线板24、第一接地布线板25以及第一输出布线板28、半导体元件94、以及输出端子34以及接地端子37进行密封，并且使电源布线板24的第二主面24b、第一接地布线板25的第二主面25b以及第一输出布线板28的第二主面28b露出。电源布线板24的第二主面24b、第一接地布线板25的第二主面25b以及第一输出布线板28的第二主面28b，与密封树脂50中朝这些第二主面一侧露出的面(下端面)50a，最好是配置在同一平面上。
电源端子31、32、33、输出端子34、35、36以及接地端子37、38、39从密封树脂50中突出。
输出端子34、35、36与接地端子37、38、39相对于装置本体20互相朝相反的方向突出。换言之，输出端子34、35、36与接地端子37、38、39从沿本体装置20的长度方向的侧面(密封树脂50的侧面)，朝与该侧面相垂直的，并且互相朝相反的方向突出。
电源端子31、32、33与接地端子37、38、39朝相同的方向突出。电源端子31、32、33位于与在直线方向(输出端子34、35、36以及接地端子37、38、39的阵列方向)垂直相交的方向上错开的位置上。
所述直线方向(输出端子34、35、36以及接地端子37、38、39的阵列方向)，指的是：从第一输出端子34朝第一接地端子37的方向、从第二输出端子35朝第二接地端子38的方向、以及从第三输出端子36朝第三接地端子39的方向。即，电源端子31、32、33位于在与所述直线方向垂直相交的方向上错开的位置上，指的就是：电源端子31、32、33不位于连接输出端子34、35、36与接地端子37、38、39的直线上。
电路单元41、42、43也可以具有从装置本体20(装置单元21、22、23)处突出的栅极端子61～66。此情况下，电源端子31、32、33与栅极端子61～66相对于装置本体20互相朝相反的方向突出。换言之，电源端子31、32、33与栅极端子61～66从沿本体装置20的长度方向的侧面，朝与该侧面相垂直的，并且互相朝相反的方向突出。
栅极端子61～66从密封树脂50处突出。
电源端子31、32、33、输出端子34、35、36以及接地端子37、38、39的宽度最好大于栅极端子61～66的宽度。
多个端子(电源端子31、32、33、输出端子34、35、36以及接地端子37、38、39)在其长度方向的中途部上折弯。各端子的长度方向的前端部相对于基端部略微垂直地延伸。另外，从多个布线板延伸的各端子长度方向上的前端部向多个布线板的第二主面(例如，电源布线板24的第二主面24b、第一接地布线板25的第二主面25b、第一输出布线板28的第二主面28b)所朝方向的反方向延伸。即，从多个布线板延伸的各端子的前端部沿布线板的厚度方向延伸并且从布线板的第一主面(例如，电源布线板24的第一主面24a)处突出。
装置本体20具有：三个装置单元21、22、23共通的电源布线板24、装置单元21、22、23中分别个别设置的接地布线板25、26、27、以及装置单元21、22、23中分别个别设置的输出布线板28、29、30。
电源布线板24、接地布线板25、26、27、以及输出布线板28、29、30之间彼此隔开配置。
电源布线板24沿装置本体20的长度方向延伸。电源布线板24从平面上看，沿其长度方向呈周期性的凹凸形状。换言之，电源布线板24上分别具有三个在与所述直线方向垂直相交的方向上连续的窄幅部24A与宽幅部24B。窄幅部24A在所述直线方向上宽度较窄。宽幅部24B在所述直线方向上宽度大于窄幅部24A。宽幅部24B在所述直线方向上朝窄幅部24A一方一侧(图1中的上侧)突出。
电源布线板24在三个电路单元41、42、43上整体延伸。
三个电源端子31、32、33与电源布线板24的各个宽幅部24B相连接，并且从各个宽幅部24B处突出。即，三个电源端子31、32、33与电源布线板24被形成为一体。
接地布线板25、26、27被配置为：在电源布线板24中宽幅部24B突出的面一侧，与电源布线板24的窄幅部24A相邻接。
接地端子37、38、39与接地布线板25、26、27相连接，并且从接地布线板25、26、27处突出。即，接地端子37、38、39与接地布线板25、26、27被形成为一体。
输出布线板28、29、30被配置在与电源布线板24中宽幅部24B突出的面相反的面一侧。
输出布线板28、29、30从平面上看，具有在与所述直线方向垂直相交的方向上连续的窄幅部28A、29A、30A与宽幅部28B、29B、30B。窄幅部28A、29A、30A在所述直线方向上宽度较窄。宽幅部28B、29B、30B在所述直线方向上宽度大于窄幅部28A、29A、30A。宽幅部28B、29B、30B在所述直线方向上朝窄幅部28A、29A、30A一方一侧(图1中的下侧)突出。
输出端子34、35、36与输出布线板28、29、30的宽幅部28B、29B、30B相连接，并且从宽幅部28B、29B、30B处突出。即，输出端子34、35、36与输出布线板28、29、30被形成为一体。
接地布线板25、26、27通过电源布线板24的窄幅部24A，与输出布线板28、29、30的宽幅部28B、29B、30B相向配置。
电源布线板24的宽幅部24B与输出布线板28、29、30的窄幅部28A、29A、30A相向配置。
在电路单元41、42、43具有栅极端子61～66的情况下，装置本体20具有被分别设置在装置单元21、22、23上的栅极布线板81～86。
栅极端子61～66与栅极布线板81～86相连接，并且从栅极布线板81～86处突出。
在第一电路单元41中，第一栅极布线板81被配置为与第一输出布线板28的窄幅部28A相邻接。另外，第二栅极布线板82被配置在第一输出布线板28与第二输出布线板29之间。
在第二电路单元42中，第三栅极布线板83被配置为与第二输出布线板29的窄幅部29A相邻接。另外，第四栅极布线板84被配置在第二输出布线板29与第三输出布线板30之间。
在第三电路单元43中，第五栅极布线板85被配置为与第三输出布线板30的窄幅部30A相邻接。另外，第六栅极布线板86沿第三输出端子36以及第三接地端子39的阵列方向的面，与第三输出布线板30邻接配置。
在电源布线板24中，在电源端子31、32、33的基端部近旁部分(宽幅部24B)的第一主面24a上，安装有半导体元件91、92、93。这些半导体元件91、92、93经由连接件101、102、103与输出布线板28、29、30电气连接。
半导体元件91、92、93经由连接件104、105、106与栅极布线板82、84、86电气连接。
在输出布线板28、29、30中，在输出端子34、35、36的基端部近旁部分(宽幅部28B、29B、30B)的第一主面28a、29a、30a上，安装有半导体元件94、95、96。这些半导体元件94、95、96经由连接件107、108、109与接地布线板25、26、27电气连接。
半导体元件94、95、96经由连接件110、111、112与栅极布线板81、83、85电气连接。
如图1所示，作为连接件101、102、103、107、108、109，使用的是键合线(Bondingwire)。另外，作为连接件104、105、106、110、111、112，使用的是键合线。
在第一电路单元41中，第一电源端子31、电源布线板24、第一半导体元件91、第一连接件101、第一输出布线板28以及第一输出端子34构成第一电流路径71。
在第二电路单元42中，第二电源端子32、电源布线板24、第二半导体元件92、第二连接件102、第二输出布线板29以及第二输出端子35构成第一电流路径73。
在第三电路单元43中，第三电源端子33、电源布线板24、第三半导体元件93、第三连接件103、第三输出布线板30以及第三输出端子36构成第三电流路径75。
在第一电路单元41中，第一输出端子34、第一输出布线板28、第四半导体元件94、第四连接件107、第一接地布线板25以及第一接地端子37构成第二电流路径72。
在第二电路单元42中，第二输出端子35、第二输出布线板29、第五半导体元件95、第五连接件108、第二接地布线板26以及第二接地端子38构成第二电流路径74。
在第三电路单元43中，第五栅极布线板85被配置为与第三输出布线板30的窄幅部30A相邻接。另外，第六栅极布线板86沿第三输出布线板30中的第三输出端子36以及第三接地端子39的阵列方向的面配置。
被分别配置在电源布线板24的三个宽幅部24B上的半导体元件91、92、93在与所述直线方向垂直相交的方向上有间隔地进行排列从而构成第一元件群。
另一方面，被分别配置在三个输出布线板28、29、30的三个宽幅部28B、29B、30B上的半导体元件94、95、96在与所述直线方向垂直相交的方向上有间隔地进行排列从而构成第二元件群。
构成第二元件群的第五半导体元件95的中心位于：在与所述直线方向垂直相交的方向上构成第一元件群的第一半导体元件91与第二半导体元件92的中心之间。
另外，构成第二元件群的第六半导体元件96的中心位于：在与所述直线方向垂直相交的方向上构成第一元件群的第二半导体元件92与第三半导体元件93的中心之间。
封装树脂50对电源布线板24、输出布线板28、29、30、以及接地布线板25、26、27进行封装并且使电源布线板24、输出布线板28、29、30、以及接地布线板25、26、27的第二主面(与第一主面相反一侧的面，装置本体20的下端面)露出。另外，封装树脂50处如图1所示，也可以形成有在电源布线板24、输出布线板28、29、30、以及接地布线板25、26、27的厚度方向上贯穿的贯穿孔51、51。
封装树脂50的贯穿孔51、51如图1所示，最好是被形成在封装树脂50中与所述直线方向垂直相交的方向的两端处。
电源布线板24、接地布线板25、26、27、输出布线板28、29、30、栅极布线板81～86、电源端子31、32、33、输出端子34、35、36、接地端子37、38、39以及栅极端子61～66的材料没有特别的限定，例如，可以使用一般的用于引线框(Lead frame)的材料。
封装树脂50没有特别的限定，例如，可以使用一般的用于半导体装置封装的材料。
本实施方式的半导体装置10的电路图例如图3所示。在图1、3中所示的形态中，第一半导体元件91、第二半导体元件92、第三半导体元件93、第四半导体元件94、第五半导体元件95以及第六半导体元件96为：具有漏电极、源电极、栅电极的开关元件。此情况下，本实施方式的半导体装置10能够用于电机(例如，三相电机)的运作控制。
作为半导体元件91～96，并没有特别地限定，例如，可以列举的有开关元件等。
在半导体元件91～96为开关元件的情况下，本实施方式的半导体装置10能够用于电机(例如，三相电机)的运作控制。
在本实施方式的半导体装置10中，电源端子31、32、33与直流电源(未图示)相连接。
一旦向电源端子31、32、33流通直流电，并且对作为开关元件的半导体元件91、92、93的栅电极断续的施加栅极信号，则在第一电流路径71、73、75上，直流电流就会断续的从电源端子31、32、33向输出端子34、35、36流通。另一方面，一旦对作为开关元件的半导体元件94、95、96的栅电极断续的施加栅极信号，则在第二电流路径72、74、76上，交流电流就会在输出端子34、35、36与接地端子37、38、39之间流通。
再有，在本实施方式中，虽然是以具备三个电路单元41、42、43的半导体装置10作为示例，但本实施方式不仅限于此。本实施方式的半导体装置也可以是只要具备至少一个电路单元即可。
在本实施方式中，如图1所示，虽然是以连接件101、102、103、107、108、109使用的是键合线作为示例，但本实施方式不仅限于此。本实施方式中，如图4所示，连接件101、102、103、107、108、109也可以是具有导电性的板材。
本实施方式的半导体装置10如图5所示，也可以是：电源布线板24与输出布线板28、29、30之间通过电容器(Condenser)121、122、123连接，并且输出布线板28、29、30与接地布线板25、26、27之间通过电容器124、125、126连接。即，本实施方式的电路单元41、42、43也可以包含电容器121～126。
在图5中，电容器121～123在电源布线板24与输出布线板28～30之间与半导体元件91～93并联。另外，电容器124～126在输出布线板28、29、30与接地布线板25、26、27之间与半导体元件94～96并联。
根据本实施方式的半导体装置10，具备：相互隔开配置的布线板24、接地布线板25、26、27以及输出布线板28、29、30；配置在布线板的第一主面上的，与所述布线板电气连接的半导体元件91～96；与这些布线板电气连接的电源端子31、32、33、输出端子34、35、36以及接地端子37、38、39；以及将所述布线板、所述半导体元件以及所述端子密封，并使所述布线板的第二主面露出的密封树脂50。因此，就能够使半导体元件91～96所产生的热量通过热传导率高的布线板，有效地从其第一主面传导至其第二主面，所以，就能够有效地使半导体元件91～96的热量逃散至外部。
根据本实施方式的半导体装置10，三个电源端子31、32、33与电源布线板24被形成为一体，输出端子34、35、36与输出布线板28、29、30被形成为一体，接地端子37、38、39与接地布线板25、26、27被形成为一体。因此，就能够在抑制半导体装置10中电气损耗的同时，谋求半导体装置10的紧凑化。
根据本实施方式的半导体装置10，布线板包括：电源布线板24、接地布线板25、26、27、以及输出布线板28、29、30，并且电源布线板24上具有在与所述直线方向垂直相交的方向上连续的窄幅部24A与宽幅部24B，并且电源布线板24的三个宽幅部24B上分别配置有半导体元件91、92、93。因此，就能够使半导体元件91、92、93所发出的热量有效地逃散至电源布线板24的窄幅部24A。通过这样，就能够抑制半导体元件91、92、93所发出的热量集中于半导体装置10的一部分上。
根据本实施方式的半导体装置10，电源布线板24具有多个窄幅部24A以及宽幅部24B。因此，就能够使配置在电源布线板24的窄幅部24A上的三个半导体元件91、92、93所发出的热量，通过电源布线板24整体均等地进行散热。即，能够谋求散热效率的提升。
根据本实施方式的半导体装置10，在电源布线板24的宽幅部24B的第一主面24a上配置的半导体元件91、92、93经由连接件101、102、103与输出布线板28、29、30的窄幅部28A、29A、30A相连接。因此，就能够使半导体元件91、92、93所发出的热量，经由连接件101、102、103有效地传导至输出布线板28、29、30的窄幅部28A、29A、30A。所以，就能够提升半导体装置10的散热效率。
根据本实施方式的半导体装置10，输出布线板28、29、30具有在与所述直线方向垂直相交的方向上连续的窄幅部28A、29A、30A与宽幅部28B、29B、30B。输出布线板28、29、30的三个宽幅部28B、29B上各自配置有半导体元件94、95、96。另外，电源布线板24的三个的窄幅部24A，与输出布线板28、29、30的宽幅部28B、29B、30B相向配置。电源布线板24的三个宽幅部24B，与输出布线板28、29、30的窄幅部28A、29A、30A相向配置。因此，就能够抑制半导体装置10散热面(多个布线板的第二主面(例如，电源布线板24的第二主面24b、第一接地布线板25的第二主面25b、以及第一输出布线板28的第二主面28b)、以及密封树脂50的下端面50a)上的热分布偏倚。
根据本实施方式的半导体装置10，被分别配置在电源布线板24的多个宽幅部24B上的半导体元件91、92、93在与输出端子34、35、36以及接地端子37、38、39的阵列方向垂直相交的方向上有间隔地进行配置从而构成第一元件群，被分别配置在多个输出布线板28、29、30的宽幅部28B、29B、30B上的半导体元件94、95、96在与输出端子34、35、36以及接地端子37、38、39的阵列方向垂直相交的方向上有间隔地进行配置从而构成第二元件群。构成第二元件群的半导体元件95、96的中心位于：在与输出端子34、35、36以及接地端子37、38、39的阵列方向垂直相交的方向上构成第一元件群的半导体元件91、92、93中的两个的中心之间。因此，能够将第一电流路径71、73、75以及第二电流路径72、74、76进一步单纯化。另外，还能够谋求基于多个半导体元件91～96所发出的热量在装置本体处的热分布的均等化。即，在能够防止装置本体20中热量集中的同时，谋求半导体装置10的散热效率的提升。
根据本实施方式的半导体装置10，在输出布线板28、29、30的宽幅部28B、29B、30B的第一主面28a、29a、30a上配置的半导体元件94、95、96经由连接件107、108、109与接地布线板25、26、27相连接。因此，就能够使半导体元件94、95、96所发出的热量，经由连接件107、108、109有效地传导至接地布线板25、26、27。所以，就能够提升半导体装置10的散热效率。
根据本实施方式的半导体装置10，连接件101、102、103、107、108、109是具有导电性的板材。板材与键合线相比电阻较小，因此就能够减少半导体装置10中的电气损耗。另外，板材与键合线热相比传导率较高，因此能够进一步谋求半导体装置10散热效率的提升。
根据本实施方式的半导体装置10，布线板包括：栅极布线板81、83、85，端子包括：与电源布线板24连接的电源端子31、32、33、与接地布线板25、26、27连接的接地端子37、38、39、与输出布线板28、29、30连接的输出端子34、35、36、以及与栅极布线板81、83、85连接的栅极端子61～66，并且电源端子31、32、33、输出端子34、35、36以及接地端子37、38、39的宽度大于栅极端子61～66的宽度。因此，就能够在抑制半导体装置10中电气损耗的同时，谋求半导体装置10的紧凑化。由于电源端子31、32、33、输出端子34、35、36以及接地端子37、38、39处流通有大电流，因此通过将这些端子设置为宽幅，就能够抑制这些端子的电阻，从而抑制这些端子的电损耗。另一方面，由于栅极端子61～66处只流通有小电流，因此即使将这些端子设置为窄幅，也能够抑制这些端子中的电损耗。
根据本实施方式的半导体装置10，布线板包括：电源布线板24、接地布线板25、26、27、以及输出布线板28、29、30，并且输出布线板28、29、30上具有在直线方向上连续的窄幅部28A、29A、30A与宽幅部28B、29B、30B，并且输出布线板28、29、30的宽幅部28B、29B、30B上配置有半导体元件94、95、96。因此，就能够使被配置在输出布线板28、29、30的宽幅部28B、29B、30B上的半导体元件91、92、93所发出的热量通过电源布线板24整体均等地进行散热。即，能够谋求散热效率的提升。
根据本实施方式的半导体装置10，封装树脂50上形成有在电源布线板24、输出布线板28、29、30、以及接地布线板25、26、27的厚度方向上贯穿的贯穿孔51、51，因此，就能够利用贯穿孔51、51通过对半导体装置10进行螺丝固定从而来固定散热构件。通过这样进行固定，就能够将电源布线板24、输出布线板28、29、30、以及接地布线板25、26、27的第二主面(装置本体20的下端面)推压至图6所示的散热构件150处。通过这样，由于能够确保电源布线板24、输出布线板28、29、30、以及接地布线板25、26、27的第二主面与散热构件150相接触，因此就能够将半导体元件91～96所发出的热量从这些布线板的第二主面有效地散至散热构件150。
另外，由于贯穿孔51、51被形成在封装树脂50中与所述直线方向垂直相交的方向的两端处，因此如图6所示，就能够确保电源布线板24、输出布线板28、29、30、以及接地布线板25、26、27的第二主面(装置本体20的下端面)与散热构件150的面接触。通过这样，就能够将半导体元件91～96所发出的热量从这些布线板的第二主面进一步有效地散至散热构件150。
根据本实施方式的半导体装置10，由于从电源布线板24、输出布线板28、29、30、接地布线板25、26、27处延伸的电源端子31、32、33、输出端子35、35、36、接地端子37、38、39的各前端部朝这些布线板的厚度方向延伸，从而从这些布线板的第一主面上突出，因此如图6所示，就能够在离开散热构件150的位置上，将半导体装置10连接在电路基板160上。
根据本实施方式的半导体装置10，电源布线板24与输出布线板28、29、30之间通过电容器121、122、123连接，并且输出布线板28、29、30与接地布线板25、26、27之间通过电容器124、125、126连接。在半导体元件91～96为搭载于车载用电子构件上的MOS-FET和IGBT等的开关元件时，电流会由于半导体元件91～96的开关转换间歇性的流通。通过在半导体装置10中设置电容器121～126，就能够缓和半导体元件91～96的开关转换时的电压变动。
【引线框】
以下，将参照附图对本发明的一种实施方式所涉及的引线框进行说明。
如图7所示，本实施方式的引线框200，其特征在于：多个布线板(电源布线板24、接地布线板25、26、27、输出布线板28、29、30、栅极布线板81～86)与多个端子(电源端子(引线)31、32、33、输出端子(引线)35、35、36、接地端子(引线)37、38、39、栅极端子61～66)形成为一体，并且多个端子通过连结部(拉筋(tie-bar)201、202与框体部203)连结。
在本实施方式中，图7所示的引线框200中与图1所示的半导体装置10相同的构成要素使用同一符号表示，并且省略关于其构成的说明。
连结部中拉筋201、202沿多个端子的阵列方向，被形成为将多个端子中多个布线板近旁的部分连结。
连结部中框体部203则将与多个端子中多个布线板的相反侧的部分，与从拉筋201、202中多个端子处隔开的部分连结，并且被形成为将多个布线板和多个端子包围。
本实施方式的引线框200是作为半导体装置10用的引线框来使用的。
即，引线框200是作为：构成半导体装置10的，多个布线板(电源布线板24、接地布线板25、26、27、输出布线板28、29、30、栅极布线板81～86)以及多个端子(电源端子(引线)31、32、33、输出端子(引线)35、35、36、接地端子(引线)37、38、39、栅极端子61～66)来使用的。
根据本实施方式的引线框200，上述的多个布线板与上述的多个端子形成为一体，并且多个端子通过拉筋201、202与框体部203连结。因此，就能够将半导体元件91～96分别搭载于电源布线板24的三个宽幅部24B的第一主面24a，与输出布线板28、29、30的三个宽幅部28B、29B、30B的第一主面28a、29a、30a上。通过这样，就能够获得半导体元件91～96所产生的热量不会偏倚在一部分上的半导体装置10。
【半导体装置的制造方法】
接下来，将使用引线框200，对半导体装置10的制造方法的一例进行说明。
在制造半导体装置10时，首先，要准备具有上述构成的引线框200(框架准备工序)。
接着，如图8所示，在将板状的半导体元件91、92、93分别搭载于电源布线板24的三个宽幅部24B的第一主面24a上的同时，将板状的半导体元件94、95、96分别固定在输出布线板28、29、30的三个宽幅部28B、29B、30B的第一主面28a、29a、30a上(搭载工序)。
此处，半导体元件91～96的上端面91a～96a(参照图1)以及下端面(与上端面91a～96a相反一侧的面)上具有电极，并且如开关元件等般由于通电因而会产生热量。
在搭载工序中，通过如焊锡般具有通电性的导电性接合剂，将半导体元件91～96的下端面，与电源布线板24的三个宽幅部24B的第一主面24a以及输出布线板28、29、30的三个宽幅部28B、29B、30B的第一主面28a、29a、30a接合。通过这样，半导体元件91～96就在被固定于电源布线板24以及输出布线板28、29、30的同时被电气连接。
接下来，如图9以及图10所示，将连接件101、102、103的两端，与半导体元件91、92、93的上端面91a、92a、93a以及输出布线板28、29、30的三个窄幅部28A、29A、30A的第一主面28a、29a、30a接合(连接工序)。通过这样，半导体元件91、92、93与输出布线板28、29、30就被电气连接。
另外，如图9以及图10所示，将连接件104、105、106的两端，与半导体元件91、92、93的上端面91a、92a、93a以及栅极布线板82、84、86的上端面接合(连接工序)。通过这样，半导体元件91、92、93与栅极布线板82、84、86就被电气连接。
另外，如图9以及图10所示，将连接件107、108、109的两端，与半导体元件94、95、96的上端面94a、95a、96a以及接地布线板25、26、27的第一主面(上端面)25a、26a、27a接合(连接工序)。通过这样，半导体元件94、95、96与接地布线板25、26、27就被电气连接。
另外，如图9以及图10所示，将连接件110、111、112的两端，与半导体元件94、95、96的上端面94a、95a、96a以及栅极布线板81、83、85的上端面接合(连接工序)。通过这样，半导体元件94、95、96与栅极布线板81、83、85就被电气连接。
接下来，利用密封树脂50将电源布线板24、接地布线板25、26、27、输出布线板28、29、30、栅极布线板81～86、半导体元件91～96、以及连接件101～112进行密封，并且使电源布线板24、接地布线板25、26、27、以及输出布线板28、29、30的第二主面露出(参照图2)。
在密封工序中，例如，可以使用嵌件成型，将电源布线板24、接地布线板25、26、27、输出布线板28、29、30、栅极布线板81～86、半导体元件91～96、以及连接件101～112配置在模具内后，在该模具内通过树脂喷射来形成规定形状的密封树脂50。也可以使用铸封(potting)，将电源布线板24、接地布线板25、26、27、输出布线板28、29、30、栅极布线板81～86、半导体元件91～96、以及连接件101～112配置在模框内，并使树脂滴下后将这些覆盖从而形成规定形状的密封树脂50。
在密封工序中，如图10、12所示，最好是将支钉(support pin)300按压在构成引线框200的多个布线板(电源布线板24、接地布线板25、26、27、输出布线板28、29、30、以及栅极布线板81～86)的第一主面上。通过这样，按压在构成引线框200的多个布线板的第二主面就会被按压在用于形成密封树脂50的模具(或是模框)400上。
在密封工序中，如图12所示，更加理想的情况是：将支钉300按压在构成引线框200的电源布线板24的窄幅部24A与宽幅部24B之间的界面部分上(图10中所示的按压位置211)，与输出布线板28、29、30的窄幅部28A、29A、30A与宽幅部28B、29B、30B之间的界面部分上(图10中所示的按压位置212)。
在密封工序后的状态下，多个布线板(电源布线板24、接地布线板25、26、27、输出布线板28、29、30、以及栅极布线板81～86)之间、以及多个端子之间均填充有密封树脂50。而且，电源布线板24以及接地布线板25、26、27与拉筋201之间，输出布线板28、29、30与拉筋202之间也均填充有密封树脂50。即，上述的多个端子中，比拉筋201、202更靠近上述的多个布线板一侧的部分均由密封树脂50密封。
另外，在密封工序中使用上述支钉300的情况下，在密封工序后的状态下，例如图11所示，在密封树脂50上形成有由上述支钉300按压后的钉孔52、53。
拉筋201、202、框体部203、以及上述的多个端子中比拉筋201、202更靠近外侧的部分，位于密封树脂50的外侧。电源布线板24、接地布线板25、26、27、以及输出布线板28、29、30的第二主面未被密封树脂50密封从而露出于外方。
接下来，如图6、7所示，拉筋201、202以及框体部203，从电源端子31、32、33、输出端子34、35、36、接地端子37、38、39、以及栅极端子61～66上切下(切割工序)。
通过实施该切割工序，电源端子31、32、33、输出端子34、35、36、接地端子37、38、39、以及栅极端子61～66就被互相电气隔离。
最后，如图8所示，通过将电源端子31、32、33、输出端子34、35、36、接地端子37、38、39、以及栅极端子61～66折弯(折弯工序)，来完成半导体装置10的制造。在折弯工序后的状态下，电源端子31、32、33、输出端子34、35、36、接地端子37、38、39、以及栅极端子61～66的各前端部，相对于电源布线板24的第一主面24a、接地布线板25、26、27的第一主面25a、26a、27a、以及输出布线板28、29、30的第一主面28a、29a、30a垂直延伸。
根据本实施方式的半导体装置的制造方法，具有将引线框200以及半导体元件91～96利用树脂密封使构成引线框200的布线板的第二主面露出的密封工序。因此，就能够制造出：使半导体元件91～96产生的热量通过热传导率高的布线板从其第一主面传导至其第二主面的，有效地使半导体元件91～96的热量逃散至外部的半导体装置10。
根据本实施方式的半导体装置的制造方法，在密封工序中，将支钉300按压在布线板的第一主面。通过这样，就能够抑制密封工序中构成引线框200的多个布线板(电源布线板24、接地布线板25、26、27、输出布线板28、29、30、以及栅极布线板81～86)的第二主面被树脂覆盖。即，就能够使多个布线板的第二主面露出。
根据本实施方式的半导体装置的制造方法，在密封工序中，将支钉300按压在构成引线框200的电源布线板24的窄幅部24A与宽幅部24B之间的界面部分上(图10中所示的按压位置211)，与输出布线板28、29、30的窄幅部28A、29A、30A与宽幅部28B、29B、30B之间的界面部分上(图10中所示的按压位置212)。通过这样，就能够将构成引线框200的布线板更加稳定地预固定在用于形成密封树脂50的模具(或是模框)400上。
符号说明
10 半导体装置
20 装置本体
21、22、23 装置单元
24 电源布线板
25、26、27 接地布线板
28、29、30 输出布线板
31、32、33 电源端子
34、35、36 输出端子
37、38、39 接地端子
41、42、43 电路单元
50 密封树脂
51 贯穿孔
52、53 钉孔
61、62、63、64、65、66 栅极端子
71、73、75 第一电流路径
72、74、76 第二电流路径
81、82、83、84、85、86 栅极布线板
91、92、93、94、95、96 半导体元件
101、102、103、104、105、106、107、108、109、110、111、112 连接件
121、122、123、124、125、126 电容器
150 散热构件
160 电路基板
200 引线框
201、202 拉筋
203 框体部
211、212 按压位置

Claims (18)

1.一种半导体装置，其特征在于，包括：
相互隔开配置的多个布线板；
配置在所述布线板的第一主面上的，与所述布线板电气连接的半导体元件；
与所述布线板电气连接的端子；以及
将所述布线板、以及所述半导体元件密封的，使所述布线板的第二主面露出的树脂。
2.根据权利要求1所述的半导体装置，其特征在于：
其中，所述多个布线板与所述多个端子形成为一体。
3.根据权利要求1或2所述的半导体装置，其特征在于：
其中，所述布线板包括：电源布线板、接地布线板、以及输出布线板，
所述电源布线板具有在直线方向上连续的窄幅部和宽幅部，
所述电源布线板的宽幅部上配置有所述半导体元件。
4.根据权利要求3所述的半导体装置，其特征在于：
其中，所述电源布线板具有多个所述窄幅部以及所述宽幅部。
5.根据权利要求3或4所述的半导体装置，其特征在于：
其中，配置在所述电源布线板的宽幅部的第一主面上的半导体元件与所述输出布线板的窄幅部通过连接件连接。
6.根据权利要求3至5中任意一项所述的半导体装置，其特征在于：
其中，所述输出布线板具有在直线方向上连续的窄幅部和宽幅部，
所述输出布线板的宽幅部上配置有所述半导体元件，
所述电源布线板的窄幅部与所述输出布线板的宽幅部相向配置，
所述电源布线板的宽幅部与所述输出布线板的窄幅部相向配置。
7.根据权利要求6所述的半导体装置，其特征在于：
其中，分别配置在所述电源布线板的多个所述宽幅部上的半导体元件在所述直线方向上隔开排列，从而构成第一元件群，
分别配置在多个所述输出布线板的所述宽幅部上的半导体元件在所述直线方向上隔开排列，从而构成第二元件群，
构成所述第二元件群的所述半导体元件的中心，位于在所述直线方向上构成所述第一元件群的两个所述半导体元件的中心间。
8.根据权利要求6或7所述的半导体装置，其特征在于：
其中，配置在所述输出接线板的宽幅部的第一主面上的半导体元件与所述接地布线板通过连接件连接。
9.根据权利要求3至8中任意一项所述的半导体装置，其特征在于：
其中，所述布线板中包括栅极布线板，
所述端子包括：与所述电源布线板连接的电源端子、与所述接地布线板连接的接地端子、与所述输出布线板连接的输出端子、以及与所述栅极布线板连接的栅极端子，
所述电源端子、所述输出端子以及所述接地端子的宽度大于所述栅极端子的宽度。
10.根据权利要求1至9中任意一项所述的半导体装置，其特征在于：
其中，所述布线板包括：电源布线板、接地布线板、以及输出布线板，
所述输出布线板具有在直线方向上连续的窄幅部和宽幅部，
所述输出布线板的宽幅部上配置有所述半导体元件。
11.根据权利要求3至10中任意一项所述的半导体装置，其特征在于：
其中，在所述树脂上形成有在所述布线板的厚度方向上贯穿的贯穿孔，
所述贯穿孔形成在所述树脂中所述直线方向上的两端上。
12.根据权利要求1至11中任意一项所述的半导体装置，其特征在于：
其中，在所述树脂上形成有在所述布线板的厚度方向上贯穿的贯穿孔。
13.根据权利要求1至12中任意一项所述的半导体装置，其特征在于：
其中，从所述布线板延伸的所述端子的前端部在所述布线板的厚度方向上延伸，从而使其从所述布线板的第一主面上突出。
14.根据权利要求1至13中任意一项所述的半导体装置，其特征在于：
其中，所述多个布线板中彼此相邻的布线板通过电容器连接。
15.一种半导体装置的制造方法，其特征在于，包括：
框架准备工序，准备多个布线板与多个端子形成为一体的，并且所述多个端子通过连结部连结的引线框；
搭载工序，在所述引线框的第一主面上固定半导体元件；
连接工序，将所述半导体元件与所述布线板中未设有所述半导体元件的部分电气连接；
密封工序，将所述引线框以及所述半导体元件利用树脂进行密封，并使所述引线框的第二主面露出；以及
切割工序，将所述引线框的连结部切除。
16.根据权利要求15所述的半导体装置的制造方法，其特征在于：
其中，在所述密封工序中，将支钉按压在所述布线板的第一主面上。
17.根据权利要求16所述的半导体装置的制造方法，其特征在于：
其中，所述布线板包括：电源布线板、接地布线板、以及输出布线板，
所述电源布线板具有在直线方向上连续的窄幅部和宽幅部，
所述输出布线板具有在所述直线方向上连续的窄幅部和宽幅部，
在所述密封工序中，将所述支钉按压在：所述电源布线板的所述窄幅部与所述宽幅部之间的界面部分，和所述输出布线板的所述窄幅部与所述宽幅部之间的界面部分上。
18.一种根据权利要求项1至14中任意一项所述的引线框，其特征在于：
多个布线板与多个端子形成为一体，并且所述多个端子通过连结部连结。
CN201680003469.8A 2016-03-11 2016-03-11 半导体装置及其制造方法、引线框 Active CN107534025B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/057762 WO2017154198A1 (ja) 2016-03-11 2016-03-11 半導体装置及びその製造方法、リードフレーム

Publications (2)

Publication Number Publication Date
CN107534025A true CN107534025A (zh) 2018-01-02
CN107534025B CN107534025B (zh) 2020-03-17

Family

ID=58670271

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680003469.8A Active CN107534025B (zh) 2016-03-11 2016-03-11 半导体装置及其制造方法、引线框

Country Status (5)

Country Link
US (1) US10490490B2 (zh)
JP (1) JP6275292B1 (zh)
CN (1) CN107534025B (zh)
NL (1) NL2018490B1 (zh)
WO (1) WO2017154198A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110859055A (zh) * 2018-06-08 2020-03-03 新电元工业株式会社 半导体模块
CN110859054A (zh) * 2018-06-08 2020-03-03 新电元工业株式会社 半导体模块
CN113302736A (zh) * 2019-01-21 2021-08-24 罗姆股份有限公司 半导体模块和ac/dc转换器组件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019092842A1 (ja) * 2017-11-10 2019-05-16 新電元工業株式会社 電子モジュール及び電子モジュールの製造方法
CN111279471B (zh) * 2017-11-10 2023-09-15 新电元工业株式会社 电子模块
JPWO2019234911A1 (ja) * 2018-06-08 2020-06-18 新電元工業株式会社 半導体モジュール

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012108011A1 (ja) * 2011-02-09 2012-08-16 三菱電機株式会社 パワー半導体モジュール
JP2012182250A (ja) * 2011-02-28 2012-09-20 Sanken Electric Co Ltd 半導体装置
JP2012249457A (ja) * 2011-05-30 2012-12-13 Denso Corp 半導体モジュール、及び、それを用いた駆動装置
JP2013051376A (ja) * 2011-08-31 2013-03-14 Denso Corp 電子装置の製造方法
WO2014174573A1 (ja) * 2013-04-22 2014-10-30 三菱電機株式会社 半導体装置およびその製造方法
CN102714202B (zh) * 2010-10-21 2015-08-12 松下电器产业株式会社 半导体装置及其制造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000003923A (ja) * 1998-06-16 2000-01-07 Hitachi Ltd 半導体装置の樹脂封止方法及びその樹脂封止装置
JP3854957B2 (ja) 2003-10-20 2006-12-06 三菱電機株式会社 半導体装置の製造方法および半導体装置
JP5099243B2 (ja) * 2010-04-14 2012-12-19 株式会社デンソー 半導体モジュール
EP2677539B1 (en) 2011-02-15 2017-07-05 Panasonic Intellectual Property Management Co., Ltd. Process for manufacture of a semiconductor device
JP6363825B2 (ja) 2013-07-29 2018-07-25 新電元工業株式会社 半導体装置及びリードフレーム

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102714202B (zh) * 2010-10-21 2015-08-12 松下电器产业株式会社 半导体装置及其制造方法
WO2012108011A1 (ja) * 2011-02-09 2012-08-16 三菱電機株式会社 パワー半導体モジュール
JP2012182250A (ja) * 2011-02-28 2012-09-20 Sanken Electric Co Ltd 半導体装置
CN202487565U (zh) * 2011-02-28 2012-10-10 三垦电气株式会社 半导体装置
JP2012249457A (ja) * 2011-05-30 2012-12-13 Denso Corp 半導体モジュール、及び、それを用いた駆動装置
JP2013051376A (ja) * 2011-08-31 2013-03-14 Denso Corp 電子装置の製造方法
WO2014174573A1 (ja) * 2013-04-22 2014-10-30 三菱電機株式会社 半導体装置およびその製造方法
CN105144376A (zh) * 2013-04-22 2015-12-09 三菱电机株式会社 半导体装置及其制造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110859055A (zh) * 2018-06-08 2020-03-03 新电元工业株式会社 半导体模块
CN110859054A (zh) * 2018-06-08 2020-03-03 新电元工业株式会社 半导体模块
CN110859055B (zh) * 2018-06-08 2022-08-02 新电元工业株式会社 半导体模块
CN113302736A (zh) * 2019-01-21 2021-08-24 罗姆股份有限公司 半导体模块和ac/dc转换器组件
CN113302736B (zh) * 2019-01-21 2024-01-02 罗姆股份有限公司 半导体模块和ac/dc转换器组件

Also Published As

Publication number Publication date
JPWO2017154198A1 (ja) 2018-03-29
US10490490B2 (en) 2019-11-26
CN107534025B (zh) 2020-03-17
NL2018490A (en) 2017-09-20
NL2018490B1 (en) 2017-11-16
US20180108600A1 (en) 2018-04-19
JP6275292B1 (ja) 2018-02-07
WO2017154198A1 (ja) 2017-09-14

Similar Documents

Publication Publication Date Title
CN107534025A (zh) 半导体装置及其制造方法、引线框
CN207233730U (zh) 电子装置
US7298027B2 (en) SMT three phase inverter package and lead frame
CN106856669B (zh) 半导体装置及其制造方法
CN107924913A (zh) 半导体装置及半导体装置的制造方法
CN105932887B (zh) 功率转换器
DE102006012429A1 (de) Halbleitervorrichtung
CN103972184B (zh) 芯片布置和芯片封装
CN105390452B (zh) 半导体装置的制造方法
CN105244329B (zh) 电子部件和用于从半导体裸片散热的方法
CN109427705A (zh) 电子装置
CN107683525A (zh) 半导体装置以及引线框
CN105532079B (zh) 电路板组件、用于冷却风扇模块的控制装置和方法
US9203009B2 (en) Electrode module for LED lamp
US20090201651A1 (en) Resin sealing semiconductor device and electronic device using resin sealing semiconductor device
JP5080321B2 (ja) パワーモジュール
CN107546191A (zh) 具有单列直插引线模块的半导体功率器件及其制备方法
CN107492531A (zh) 半导体装置
CN111816572A (zh) 芯片封装及其形成方法、半导体器件及其形成方法、半导体装置及其形成方法、三相系统
CN107785354A (zh) 一种基于3d封装的片内并联半桥模块
US20240040702A1 (en) Power semiconductor device
CN114899153A (zh) 一种智能功率模块
CN107431066B (zh) 半导体装置
CN217881504U (zh) 一种智能开关器件
CN216849933U (zh) 一种直流单相电机驱动功率器件的封装结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant