CN107431066B - 半导体装置 - Google Patents

半导体装置 Download PDF

Info

Publication number
CN107431066B
CN107431066B CN201680002603.2A CN201680002603A CN107431066B CN 107431066 B CN107431066 B CN 107431066B CN 201680002603 A CN201680002603 A CN 201680002603A CN 107431066 B CN107431066 B CN 107431066B
Authority
CN
China
Prior art keywords
wiring plate
terminal
output
power
ground
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680002603.2A
Other languages
English (en)
Other versions
CN107431066A (zh
Inventor
神山悦宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN107431066A publication Critical patent/CN107431066A/zh
Application granted granted Critical
Publication of CN107431066B publication Critical patent/CN107431066B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads

Abstract

本发明的半导体装置(10)，至少包括一个具有：装置本体(20)、从装置本体(20)处突出的电源端子(31、32、33)、输出端子(34、35、36)、以及接地端子(37、38、39)的电路单元(41、42、43)，其中，输出端子(34、35、36)与接地端子(37、38、39)相对于装置本体(20)互相朝相反的方向突出，并且电源端子(31、32、33)在与接地端子(37、38、39)朝相同方向突出的同时，位于在与输出端子(34、35、36)以及接地端子(37、38、39)的阵列方向垂直相交的方向上错开的位置上。

Description

半导体装置
技术领域
本发明涉及半导体装置。
本申请基于2016年3月11日于日本申请的国际申请PCT/JP2016/0577749号主张优先权，并在此援引其内容。
背景技术
以往，例如如图5中所示的半导体装置200，具备：电源端子201、205；输出端子202、204、206；以及接地端子203、207。在半导体装置200中，以上这三种端子均从装置本体220的封装树脂230处朝同一方向突出。另一方面，栅极(Gate)端子208～213则均从装置本体220的封装树脂230朝与上述三种端子相反的方向突出(例如，专利文献1)。
半导体装置200具有：第一电流路径301，电流从电源端子201通过装置本体220的电路流通至输出端子202；以及第二电流路径302，电流在输出端子202与接地端子203之间流通。
半导体装置200还具有：第一电流路径303，电流从电源端子205通过装置本体220的电路流通至输出端子204；以及第二电流路径304，电流在输出端子204与接地端子203之间流通。
半导体装置200还具有：第一电流路径305，电流从电源端子205通过装置本体220的电路流通至输出端子206；以及第二电流路径306，电流在输出端子206与接地端子207之间流通。
在半导体装置200中，例如，第一电流路径301具有用于改变电流流向的折返部301A。第二电流路径302具有用于改变电流流向的折返部302A。
【先行技术文献】
【专利文献】专利第5067679号公报
但是，如果存在有第一电流路径301的折返部301A和第二电流路径的折返部302A，就会导致其各自的电流路径变长。另外，装置本体220内也需要预留用于设置折返部301A、折返部302A的场所。因此，半导体装置200的尺寸，特别是端子的阵列方向(图5中纸面的左右方向)的尺寸就会变大，从而可能使半导体装置200的小型化变得困难。
本发明鉴于解决上述问题，目的是提供一种能够在缩短电流路径的长度的同时，可谋求小型化的半导体装置。
发明内容
为了解决上述问题，本发明的一种形态所涉及的半导体装置，其特征在于：至少包括一个具有：装置本体、从所述装置本体处突出的电源端子、输出端子、以及接地端子的电路单元，其中，所述输出端子与所述接地端子相对于所述装置本体互相朝相反的方向突出，并且所述电源端子在与所述接地端子朝相同方向突出的同时，位于在与所述输出端子以及所述接地端子的阵列方向垂直相交的方向上错开的位置上。
发明效果
根据本发明的半导体装置，由于输出端子与所述接地端子相对于装置本体互相朝相反的方向突出，并且电源端子在与接地端子朝相同方向突出的同时，位于在与输出端子以及接地端子的阵列方向垂直相交的方向上错开的位置上，因此在电流路径上就不会出现以往般的折返部。通过这样，就能够缩短电流路径的长度。另外，能够谋求半导体装置的小型化。
简单附图说明
图1是本实施方式所涉及的半导体装置的一例平面构成图。
图2是本实施方式所涉及的半导体装置中的一例电路图。
图3是本实施方式所涉及的半导体装置的另一例平面构成图。
图4是本实施方式所涉及的半导体装置中的另一例电路图。
图5是以往的半导体装置的一例平面构成图。
具体实施方式
以下，将参照附图对本发明的一种实施方式所涉及的半导体装置进行说明。
如图1所示，本实施方式的半导体装置10所包括的电路单元41、42、43分别具有：装置本体20、从装置本体20处突出的电源端子31、32、33、输出端子34、35、36、以及接地端子37、38、39。
装置本体20是由分别对应电路单元41、42、43的装置单元21、22、23一体化后组成的。电路单元41、42、43沿半导体装置10的长度方向(图1中的左右方向)依次配置。
第一电路单元41具有：第一装置单元21、从第一装置单元21处突出的第一电源端子31、第一输出端子34以及第一接地端子37。
第二电路单元42具有：第二装置单元22、从第二装置单元22处突出的第二电源端子32、第二输出端子35以及第二接地端子38。
第三电路单元43具有：第三装置单元23、从第三装置单元23处突出的第三电源端子33、第三输出端子36以及第三接地端子39。
第一电路单元41与第二电路单元42以及与第三电路单元43从平面上看几乎呈相同形状。
装置本体20也可以具有覆盖电路单元41、42、43的封装树脂50。该情况下，电源端子31、32、33、输出端子34、35、36以及接地端子37、38、39从封装树脂50处突出。
输出端子34、35、36与接地端子37、38、39相对于装置本体20互相朝相反的方向突出。换言之，输出端子34、35、36与接地端子37、38、39从沿本体装置20的长度方向的侧面，朝与该侧面相垂直的，并且互相朝相反的方向突出。
电源端子31、32、33与接地端子37、38、39朝相同的方向突出。电源端子31、32、33位于在与输出端子34、35、36以及接地端子37、38、39的阵列方向垂直相交的方向上错开的位置上。
输出端子34、35、36以及接地端子37、38、39的阵列方向，指的是：从第一输出端子34朝第一接地端子37的方向、从第二输出端子35朝第二接地端子38的方向、以及从第三输出端子36朝第三接地端子39的方向。即，电源端子31、32、33位于在与输出端子34、35、36以及接地端子37、38、39的阵列方向垂直相交的方向上错开的位置上，指的就是：电源端子31、32、33不位于连接输出端子34、35、36与接地端子37、38、39的直线上。
电路单元41、42、43也可以具有从装置本体20(装置单元21、22、23)处突出的栅极端子61～66。此情况下，电源端子31、32、33与栅极端子61～66相对于装置本体20互相朝相反的方向突出。换言之，电源端子31、32、33与栅极端子61～66从沿本体装置20的长度方向的侧面，朝与该侧面相垂直的，并且互相朝相反的方向突出。
在装置本体20具有封装树脂50的情况下，栅极端子61～66从封装树脂50处突出。
电源端子31、32、33、输出端子34、35、36以及接地端子37、38、39的宽度最好大于栅极端子61～66的宽度。
在装置本体20中，理想的情况是：从第一电源端子31至第一输出端子34的第一电流路径71的长度与从第二电源端子32至第二输出端子35的第一电流路径73的长度以及与从第三电源端子33至第三输出端子36的第一电流路径75的长度相互对应。第一电流路径71的长度与第一电流路径73的长度以及与第一电流路径75的长度相互对应指的是：这三个电流路径的长度相等，或是这三个电流路径的长度间仅存在有微小的差别。
在装置本体20中，理想的情况是：从第一输出端子34至第一接地端子37的第二电流路径72的长度与从第二输出端子35至第二接地端子38的第二电流路径74的长度以及与从第三输出端子36至第三接地端子39的第二电流路径76的长度相互对应。
第二电流路径72的长度与第二电流路径74的长度以及与第二电流路径76的长度相互对应指的是：这三个电流路径的长度相等，或是这三个电流路径的长度间仅存在有微小的差别。
装置本体20具有：三个装置单元21、22、23共通的电源布线板24、装置单元21、22、23中分别个别设置的接地布线板25、26、27、以及装置单元21、22、23中分别个别设置的输出布线板28、29、30。
电源布线板24与接地布线板25、26、27以及与输出布线板28、29、30被配置为互相之间隔开有间隔。
电源布线板24沿装置本体20的长度方向延伸。电源布线板24从平面上看，沿其长度方向呈周期性的凹凸形状。换言之，电源布线板24上分别具有三个在与输出端子34、35、36以及接地端子37、38、39的阵列方向垂直相交的方向上连续的窄幅部24A与宽幅部24B。窄幅部24A在输出端子34、35、36以及接地端子37、38、39的阵列方向上宽度较窄。宽幅部24B在输出端子34、35、36以及接地端子37、38、39的阵列方向上宽度大于窄幅部24A。宽幅部24B在输出端子34、35、36以及接地端子37、38、39的阵列方向上朝窄幅部24A一侧(图1中的上侧)突出。
电源布线板24在三个电路单元41、42、43上整体延伸。
三个电源端子31、32、33与电源布线板24的各个宽幅部24B相连接，并且从各个宽幅部24B处突出。即，三个电源端子31、32、33与电源布线板24被形成为一体。
接地布线板25、26、27被配置为：在电源布线板24中宽幅部24B突出的面一侧，与电源布线板24的窄幅部24A相邻接。
接地端子37、38、39与接地布线板25、26、27相连接，并且从接地布线板25、26、27处突出。即，接地端子37、38、39与接地布线板25、26、27被形成为一体。
输出布线板28、29、30被配置在与电源布线板24中宽幅部24B突出的面相反的面一侧。
输出布线板28、29、30从平面上看，具有在与输出端子34、35、36以及接地端子37、38、39的阵列方向垂直相交的方向上连续的窄幅部28A、29A、30A与宽幅部28B、29B、30B。窄幅部28A、29A、30A在输出端子34、35、36以及接地端子37、38、39的阵列方向上宽度较窄。宽幅部28B、29B、30B在输出端子34、35、36以及接地端子37、38、39的阵列方向上宽度大于窄幅部28A、29A、30A。宽幅部28B、29B、30B在输出端子34、35、36以及接地端子37、38、39的阵列方向上朝窄幅部28A、29A、30A一侧(图1中的下侧)突出。
输出端子34、35、36与输出布线板28、29、30的宽幅部28B、29B、30B相连接，并且从宽幅部28B、29B、30B处突出。即，输出端子34、35、36与输出布线板28、29、30被形成为一体。
接地布线板25、26、27通过电源布线板24的窄幅部24A，与输出布线板28、29、30的宽幅部28B、29B、30B相向配置。
在电路单元41、42、43具有栅极端子61～66的情况下，装置本体20具有被分别设置在装置单元21、22、23上的栅极布线板81～86。
栅极端子61～66与栅极布线板81～86相连接，并且从栅极布线板81～86处突出。
在第一电路单元41中，第一栅极布线板81被配置为与第一输出布线板28的窄幅部28A相邻接。另外，第二栅极布线板82被配置在第一输出布线板28与第二输出布线板29之间。
在第二电路单元42中，第三栅极布线板83被配置为与第二输出布线板29的窄幅部29A相邻接。另外，第四栅极布线板84被配置在第二输出布线板29与第三输出布线板30之间。
在第三电路单元43中，第五栅极布线板85被配置为与第三输出布线板30的窄幅部30A相邻接。另外，第六栅极布线板86沿第三输出端子36以及第三接地端子39的阵列方向的面，与第三输出布线板30邻接配置。
在电源布线板24中，在电源端子31、32、33的基端部近旁部分(宽幅部24B)的第一主面24a上，安装有半导体元件91、92、93。这些半导体元件91、92、93经由连接件101、102、103与输出布线板28、29、30的窄幅部28A、29A、30A电气连接。
半导体元件91、92、93经由连接件104、105、106与栅极布线板82、84、86电气连接。
在输出布线板28、29、30中，在输出端子34、35、36的基端部近旁部分(宽幅部28B、29B、30B)的第一主面28a、29a、30a上，安装有半导体元件94、95、96。这些半导体元件94、95、96经由连接件107、108、109与接地布线板25、26、27电气连接。
半导体元件94、95、96经由连接件110、111、112与栅极布线板81、83、85电气连接。
如图1所示，作为连接件101、102、103、107、108、109，使用的是键合线(Bondingwire)。另外，作为连接件104、105、106、110、111、112，使用的是键合线。
电源端子31、32、33的前端部沿电源布线板24的厚度(板厚)方向延伸。
输出端子34、35、36的前端部沿输出布线板28、29、30的厚度(板厚)方向延伸。
接地端子37、38、39的各前端部沿接地布线板25、26、27的厚度(板厚)方向延伸。
在第一电路单元41中，第一电流路径71由：第一电源端子31、电源布线板24、第一半导体元件91、第一连接件101、第一输出布线板28以及第一输出端子34构成。
在第二电路单元42中，第一电流路径73由：第二电源端子32、电源布线板24、第二半导体元件92、第二连接件102、第二输出布线板29以及第二输出端子35构成。
在第三电路单元43中，第一电流路径75由：第三电源端子33、电源布线板24、第三半导体元件93、第三连接件103、第三输出布线板30以及第三输出端子36构成。
在第一电路单元41中，第二电流路径72由：第一输出端子34、第一输出布线板28、第四半导体元件94、第四连接件107、第一接地布线板25以及第一接地端子37构成。
在第二电路单元42中，第二电流路径74由：第二输出端子35、第二输出布线板29、第五半导体元件95、第五连接件108、第二接地布线板26以及第二接地端子38构成。
在第三电路单元43中，第二电流路径76由：第三输出端子36、第三输出布线板30、第六半导体元件96、第六连接件109、第三接地布线板27以及第三接地端子39构成。
被分别配置在电源布线板24的三个宽幅部24B上的半导体元件91、92、93在与输出端子34、35、36以及接地端子37、38、39的阵列方向垂直相交的方向上有间隔地进行配置从而构成第一元件群。
另一方面，被分别配置在三个输出布线板28、29、30的三个宽幅部28B、29B、30B上的半导体元件94、95、96在与输出端子34、35、36以及接地端子37、38、39的阵列方向垂直相交的方向上有间隔地进行配置从而构成第二元件群。
构成第二元件群的第五半导体元件95的中心位于：在与输出端子34、35、36以及接地端子37、38、39的阵列方向垂直相交的方向上构成第一元件群的第一半导体元件91与第二半导体元件92的中心之间。
另外，构成第二元件群的第六半导体元件96的中心位于：在与输出端子34、35、36以及接地端子37、38、39的阵列方向垂直相交的方向上构成第一元件群的第二半导体元件92与第三半导体元件93的中心之间。
在装置本体20具有封装树脂50的情况下，封装树脂50对电源布线板24、输出布线板28、29、30、以及接地布线板25、26、27进行封装并且使电源布线板24、输出布线板28、29、30、以及接地布线板25、26、27的第二主面(与第一主面相反一侧的面，装置本体20的下方面)露出。另外，封装树脂50处如图1所示，也可以形成有在电源布线板24、输出布线板28、29、30、以及接地布线板25、26、27的厚度方向上贯穿的贯穿孔51、51。
封装树脂50的贯穿孔51、51如图1所示，被形成在封装树脂50中与输出端子34、35、36以及接地端子37、38、39的阵列方向垂直相交的方向的两端处较为理想。
电源布线板24、接地布线板25、26、27、输出布线板28、29、30、栅极布线板81～86、电源端子31、32、33、输出端子34、35、36、接地端子37、38、39以及栅极端子61～66的材料没有特别的限定，例如，可以使用一般的用于引线框(Lead frame)的材料。
封装树脂50没有特别的限定，例如，可以使用一般的用于半导体装置封装的材料。
本实施方式的半导体装置10的电路图例如如图2所示。在图1、2中所示的形态中，第一半导体元件91、第二半导体元件92、第三半导体元件93、第四半导体元件94、第五半导体元件95以及第六半导体元件96为：具有漏电极、源电极、栅电极的开关元件。此情况下，本实施方式的半导体装置10能够用于电机(例如，三相电机)的运作控制。
在本实施方式的半导体装置10中，电源端子31、32、33与直流电源(未图示)相连接。
一旦向电源端子31、32、33流通直流电，并且对作为开关元件的半导体元件91、92、93的栅电极断续的施加栅极信号，则在第一电流路径71、73、75上，直流电流就会断续的从电源端子31、32、33向输出端子34、35、36流通。另一方面，一旦对作为开关元件的半导体元件94、95、96的栅电极断续的施加栅极信号，则在第二电流路径72、74、76上，交流电流就会在输出端子34、35、36与接地端子37、38、39之间流通。
再有，在本实施方式中，虽然是以具备三个电路单元41、42、43的半导体装置10作为示例，但本实施方式不仅限于此。本实施方式的半导体装置也可以是只要具备至少一个电路单元即可。
在本实施方式中，如图1所示，虽然是以连接件101、102、103、107、108、109使用的是键合线作为示例，但本实施方式不仅限于此。本实施方式中的连接件如图3所示，连接件101、102、103、107、108、109也可以是具有导电性的板材。
本实施方式的半导体装置10如图4所示，也可以是：电源布线板24与输出布线板28、29、30之间通过电容器(Condenser)121、122、123连接，并且输出布线板28、29、30与接地布线板25、26、27之间通过电容器124、125、126连接。即，本实施方式的电路单元41、42、43也可以包含电容器121～126。
在图4中，电容器121～123在电源布线板24与输出布线板28～30之间与半导体元件91～93并联。另外，电容器124～126在输出布线板28、29、30与接地布线板25、26、27之间与半导体元件94～96并联。
根据本实施方式的半导体装置10，输出端子34、35、36与接地端子37、38、39相对于装置本体20互相朝相反的方向突出，电源端子31、32、33在与接地端子37、38、39朝相同方向突出的同时，位于在与输出端子34、35、36以及接地端子37、38、39的阵列方向垂直相交的方向上错开的位置上。因此，在第一电流路径71、73、75以及第二电流路径72、74、76上就不会出现像以往般的折返部。通过这样，就能够缩短第一电流路径71、73、75以及第二电流路径72、74、76的长度。另外，由于在第一电流路径71、73、75以及第二电流路径72、74、76上不会出现相以往般的折返部，因此能够谋求半导体装置10的小型化。另外，由于第一电流路径71、73、75以及第二电流路径72、74、76的长度变短，因此能够降低半导体装置10的阻抗和电感。
根据本实施方式的半导体装置10，三个电路单元41、42、43具有从装置本体上突出的栅极端子61～66，并且电源端子31、32、33与栅极端子61～66相对于装置本体20互相朝相反的方向突出。因此，就能够在确保电源端子31、32、33以及接地端子37、38、39间的间隔和确保输出端子34、35、36以及栅极端子61～66间的间隔的同时，实现半导体装置10在长度方向上的小型化。
根据本实施方式的半导体装置10，电源端子31、32、33、输出端子34、35、36以及接地端子37、38、39的宽度大于栅极端子61～66的宽度。因此，就能够在抑制半导体装置10中电损耗的同时，谋求半导体装置10的紧凑化。由于电源端子31、32、33、输出端子34、35、36以及接地端子37、38、39处流通有大电流，因此通过将这些端子设置为宽幅，就能够抑制这些端子的电阻，从而抑制这些端子的电损耗。另一方面，由于栅极端子61～66处只流通有小电流，因此即使将这些端子设置为窄幅，也能够抑制这些端子的电损耗。
根据本实施方式的半导体装置10，由于具备三个电路单元41、42、43。因此就能够紧凑地构成用于控制电机等的运作的单元。
根据本实施方式的半导体装置10，在三个电路单元41、42、43中，第一电流路径71、73、75的长度相互对应，并且，第二电流路径72、74、76的长度互相对应。因此，在电路单元41、42、43中，基于电流路径间差异的损耗差异就会变小。通过这样，就能够加大半导体装置10的输出(电力)。
根据本实施方式的半导体装置10，在三个电路单元41、42、43中，电源布线板24、接地布线板25、26、27以及输出布线板28、29、30的配置，与半导体元件91～96的配置相同。因此，就能够在电源布线板24以及输出布线板28、29、30上高效地安装半导体元件91～96。还能够将电源布线板24与输出布线板28、29、30经由连接件101、102、103高效地电气连接。还能够将接地布线板25、26、27与输出布线板28、29、30经由连接件107、108、109高效地电气连接。
根据本实施方式的半导体装置10，接地布线板25、26、27与输出布线板28、29、30的宽幅部28B、29B、30B相向配置，电源布线板24的宽幅部24B与输出布线板28、29、30的窄幅部28A、29A、30A相向配置。因此，就能够使第一电流路径71、73、75以及第二电流路径72、74、76单纯化。
根据本实施方式的半导体装置10，电源布线板24具有多个窄幅部24A以及宽幅部24B。因此，就能够将配置在电源布线板24的宽幅部24B上的三个半导体元件91、92、93所发出的热量利用整个电源布线板24均等地进行散热。即，能够谋求散热效率的提升。
根据本实施方式的半导体装置10，安装在电源布线板24的宽幅部24B的第一主面24a上的半导体元件91、92、93与输出布线板28、29、30的窄幅部28A、29A、30A是通过连接件101、102、103连接，并且配置在输出布线板28、29、30的宽幅部28B、29B、30B的第一主面28a、29a、30a上的半导体元件94、95、96与接地布线板25、26、37是通过连接件107、108、109连接。因此，就能够将半导体元件91、92、93所发出的热量通过连接件101、102、103高效地传递至输出布线板28、29、30的窄幅部28A、29A、30A。另外，能够将半导体元件94、95、96所发出的热量通过连接件107、108、109高效地传递至接地布线板25、26、27。因此，就能够进一步提升半导体装置10的散热效率。
根据本实施方式的半导体装置10，连接件101、102、103、107、108、109为具有导电性的板材，由于板材比键合线电阻更小，因此，能够减少半导体装置10中的电损耗。另外，由于板材比键合线的热传导率更高，因此能够进一步谋求半导体装置10散热效率的提升。
根据本实施方式的半导体装置10，三个电源端子31、32、33与电源布线板24被形成为一体，输出端子34、35、36与输出布线板28、29、30被形成为一体，接地端子37、38、39与接地布线板25、26、27被形成为一体。因此，就能够在抑制半导体装置10中电损耗的同时，谋求半导体装置10的紧凑化。
根据本实施方式的半导体装置10，由于具备对电源布线板24、输出布线板28、29、30、以及接地布线板25、26、27进行封装并且使电源布线板24、输出布线板28、29、30、以及接地布线板25、26、27的第二主面(一方的主面)露出的封装树脂50，并且封装树脂50上形成有在电源布线板24、输出布线板28、29、30、以及接地布线板25、26、27的厚度方向上贯穿的贯穿孔51、51，因此，就能够利用贯穿孔51、51通过对半导体装置10进行螺丝固定从而来固定散热部件。通过这样进行固定，就能够将电源布线板24、输出布线板28、29、30、以及接地布线板25、26、27的第二主面(装置本体20的下方面)推压至散热部件。通过这样，由于能够确保电源布线板24、输出布线板28、29、30、以及接地布线板25、26、27的第二主面与散热部件相接触，因此就能够将半导体元件91～96所发出的热量从这些布线板的第二主面高效地散至散热部件。
根据本实施方式的半导体装置10，由于封装树脂50的贯穿孔51、51被形成在封装树脂50中与输出端子34、35、36以及接地端子37、38、39的阵列方向垂直相交的方向的两端处，因此就能够确保电源布线板24、输出布线板28、29、30、以及接地布线板25、26、27的第二主面(装置本体20的下方面)与散热部件的面接触。通过这样，就能够将半导体元件91～96所发出的热量从这些布线板的第二主面进一步高效地散至散热部件。
根据本实施方式的半导体装置10，由于电源端子31、32、33、输出端子35、35、36、接地端子37、38、39的各前端部的朝向与电源布线板24、输出布线板28、29、30、接地布线板25、26、27的第二主面相反，并且沿电源布线板24、输出布线板28、29、30、接地接线板25、26、27的板厚方向延伸从而从电源布线板24、输出布线板28、29、30、接地布线板25、26、27的第一主面突出，因此，就能够在离开散热部件的位置上将半导体装置10连接在电路基板等上。
根据本实施方式的半导体装置10，电源布线板24与输出布线板28、29、30之间通过电容器121、122、123连接，并且输出布线板28、29、30与接地布线板25、26、27之间通过电容器124、125、126连接。在半导体元件91～96为搭载于车载用电子部件上的MOS-FET和IGBT等的开关元件时，电流会由于半导体元件91～96的开关转换间歇性的流通。通过在半导体装置10中设置电容器121～126，就能够缓和半导体元件91～96的开关转换时的电压变动。
根据本实施方式的半导体装置10，被分别配置在电源布线板24的多个宽幅部24B上的半导体元件91、92、93在与输出端子34、35、36以及接地端子37、38、39的阵列方向垂直相交的方向上有间隔地进行配置从而构成第一元件群，被分别配置在多个输出布线板28、29、30的宽幅部28B、29B、30B上的半导体元件94、95、96在与输出端子34、35、36以及接地端子37、38、39的阵列方向垂直相交的方向上有间隔地进行配置从而构成第二元件群。构成第二元件群的半导体元件95、96的中心位于：在与输出端子34、35、36以及接地端子37、38、39的阵列方向垂直相交的方向上构成第一元件群的半导体元件91、92、93中的两个的中心之间。因此，能够将第一电流路径71、73、75以及第二电流路径72、74、76进一步单纯化。另外，还能够谋求基于多个半导体元件91～96所发出的热量在装置本体处的热分布的均等化。即，在能够防止装置本体20中热量集中的同时，谋求半导体装置10的散热效率的提升。
符号说明
10 半导体装置
20 装置本体
21、22、23 装置单元
25、26、27 接地布线板
28、29、30 输出布线板
31、32、33 电源端子
34、35、36 输出端子
37、38、39 接地端子
41、42、43 电路单元
50 封装树脂
51 贯穿孔
61、62、63、64、65、66 栅极端子
71、73、75 第一电流路径
72、74、76 第二电流路径
81、82、83、84、85、86 栅极布线板
91、92、93、94、95、96 半导体元件
101、102、103、104、105、106、107、108、109、110、111、112 连接件
121、122、123、124、125、126 电容器

Claims (10)

1.一种半导体装置，其特征在于：
至少包括一个具有装置本体、从所述装置本体处突出的电源端子、输出端子、栅极端子、以及接地端子的电路单元，
其中，所述输出端子与所述接地端子相对于所述装置本体互相朝相反的方向突出，
所述电源端子在与所述接地端子朝相同方向突出的同时，位于在与所述输出端子以及所述接地端子的阵列方向垂直相交的方向上错开的位置上，所述阵列方向为所述输出端子朝向所述接地端子的方向，
所述电源端子与所述栅极端子相对于所述装置本体互相朝相反的方向突出，
所述电源端子、所述输出端子以及所述接地端子的宽度比所述栅极端子的宽度大，
所述装置本体具有：与所述电源端子连接的电源布线板、与所述接地端子连接的接地布线板、与所述输出端子连接的输出布线板、以及与所述栅极端子连接的栅极布线板，
所述电源布线板上具有多组在与所述输出端子以及所述接地端子的所述阵列方向垂直相交的方向上连续的窄幅部与宽幅部，
所述输出布线板上具有在与所述输出端子以及所述接地端子的所述阵列方向垂直相交的方向上连续的窄幅部与宽幅部，
所述接地布线板经由所述电源布线板的窄幅部，与所述输出布线板的宽幅部相向配置，
所述电源布线板的宽幅部与所述输出布线板的窄幅部相向配置，
所述电源布线板的宽幅部相对于所述电源布线板的所述窄幅部，与所述电源端子朝相同方向突出，
所述输出布线板的所述宽幅部相对于所述输出布线板的所述窄幅部，与所述输出端子朝相同方向突出，
所述接地布线板在所述电源布线板中所述宽幅部突出的面一侧上，与所述电源布线板的所述窄幅部相邻接，
所述栅极布线板具有：与所述输出布线板的所述窄幅部相邻接的第一栅极布线板、以及被配置在相互邻接的两个电路单元的所述输出布线板之间的第二栅极布线板。
2.根据权利要求1所述的半导体装置，其特征在于：
其中，分别构成多个电路单元的从所述电源端子至所述输出端子的第一电流路径的长度相互对应，并且分别构成所述多个电路单元的从所述输出端子至所述接地端子的第二电流路径的长度相互对应，
所述长度相互对应指长度相等或是长度间仅存在有微小的差别。
3.根据权利要求1所述的半导体装置，其特征在于：
其中，配置在所述电源布线板的所述宽幅部的第一主面上的半导体元件，与所述输出布线板的窄幅部通过连接件连接，
配置在所述输出布线板的所述宽幅部的第一主面上的半导体元件，与所述接地布线板通过连接件连接。
4.根据权利要求3所述的半导体装置，其特征在于：
其中，所述连接件为具有导电性的板材。
5.根据权利要求3所述的半导体装置，其特征在于：
其中，所述电源端子与所述电源布线板被形成为一体，
所述输出端子与所述输出布线板被形成为一体，
所述接地端子与所述接地布线板被形成为一体，
所述栅极端子与所述栅极布线板被形成为一体。
6.根据权利要求3至5中任意一项所述的半导体装置，其特征在于：
其中，所述装置本体具备对所述电源布线板、所述输出布线板、以及所述接地布线板进行封装并且使所述电源布线板、所述输出布线板、以及所述接地布线板的第二主面露出的树脂，
所述树脂上形成有在所述电源布线板、所述输出布线板、以及所述接地布线板的厚度方向上贯穿的贯穿孔。
7.根据权利要求6所述的半导体装置，其特征在于：
其中，所述贯穿孔被形成在所述封装树脂中与所述输出端子以及所述接地端子的所述阵列方向垂直相交的方向的两端处。
8.根据权利要求7所述的半导体装置，其特征在于：
其中，所述电源端子、所述输出端子、所述接地端子的各前端部的朝向与所述电源布线板、所述输出布线板、所述接地布线板的第二主面相反，并且沿所述电源布线板、所述输出布线板、所述接地布线板的板厚方向延伸从而从所述电源布线板、所述输出布线板、所述接地布线板的第一主面突出。
9.根据权利要求3至5中任意一项所述的半导体装置，其特征在于：
其中，所述电源布线板与所述输出布线板通过电容器连接，
所述输出布线板与所述接地布线板通过电容器连接。
10.根据权利要求3至5中任意一项所述的半导体装置，其特征在于：
其中，被分别配置在所述电源布线板的多个所述宽幅部上的半导体元件在与所述输出端子以及所述接地端子的所述阵列方向垂直相交的方向上有间隔地进行配置从而构成第一元件群，
被分别配置在多个所述输出布线板的所述宽幅部上的半导体元件在与所述输出端子以及所述接地端子的所述阵列方向垂直相交的方向上有间隔地进行配置从而构成第二元件群，
构成所述第二元件群的所述半导体元件的中心位于：在与所述输出端子以及所述接地端子的所述阵列方向垂直相交的方向上构成所述第一元件群的两个所述半导体元件的中心之间。
CN201680002603.2A 2016-03-11 2016-03-11 半导体装置 Active CN107431066B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/057749 WO2017154195A1 (ja) 2016-03-11 2016-03-11 半導体装置

Publications (2)

Publication Number Publication Date
CN107431066A CN107431066A (zh) 2017-12-01
CN107431066B true CN107431066B (zh) 2019-08-30

Family

ID=59031354

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680002603.2A Active CN107431066B (zh) 2016-03-11 2016-03-11 半导体装置

Country Status (5)

Country Link
US (1) US10103096B2 (zh)
JP (1) JP6236553B1 (zh)
CN (1) CN107431066B (zh)
NL (1) NL2018489B1 (zh)
WO (1) WO2017154195A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD920937S1 (en) * 2019-03-29 2021-06-01 Shindengen Electric Manufacturing Co., Ltd. Power module device containing semiconductor elements

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544038A (en) 1992-09-21 1996-08-06 General Electric Company Synchronous rectifier package for high-efficiency operation
JP2001308264A (ja) 2000-04-21 2001-11-02 Toyota Industries Corp 半導体装置
JP5407275B2 (ja) * 2008-10-27 2014-02-05 株式会社デンソー 電力変換装置
JP5407674B2 (ja) * 2009-09-02 2014-02-05 サンケン電気株式会社 半導体装置
JP2011134990A (ja) * 2009-12-25 2011-07-07 Renesas Electronics Corp 半導体装置およびその製造方法
JP5099243B2 (ja) * 2010-04-14 2012-12-19 株式会社デンソー 半導体モジュール
JP5067679B2 (ja) 2010-05-21 2012-11-07 株式会社デンソー 半導体モジュール、および、それを用いた駆動装置
JP5267959B2 (ja) 2011-05-30 2013-08-21 株式会社デンソー 半導体モジュール、及び、それを用いた駆動装置
JP5370440B2 (ja) * 2011-08-31 2013-12-18 株式会社デンソー 電子装置の製造方法
WO2013161138A1 (ja) 2012-04-26 2013-10-31 パナソニック株式会社 半導体装置および電力変換装置
EP2858110B1 (en) 2012-06-01 2020-04-08 Panasonic Intellectual Property Management Co., Ltd. Power semiconductor device
JP2015106601A (ja) * 2013-11-29 2015-06-08 本田技研工業株式会社 半導体装置
CN106856669B (zh) * 2015-05-29 2018-10-26 新电元工业株式会社 半导体装置及其制造方法

Also Published As

Publication number Publication date
US20180166376A1 (en) 2018-06-14
JPWO2017154195A1 (ja) 2018-03-22
US10103096B2 (en) 2018-10-16
WO2017154195A1 (ja) 2017-09-14
NL2018489B1 (en) 2018-01-11
JP6236553B1 (ja) 2017-11-29
CN107431066A (zh) 2017-12-01
NL2018489A (en) 2017-09-20

Similar Documents

Publication Publication Date Title
US11018117B2 (en) Half-bridge module with coaxial arrangement of the DC terminals
CN110050339B (zh) 具有低栅极通路电感的功率半导体模块
US9326368B2 (en) Electronic control unit and electric power steering apparatus having the same
CN105932887B (zh) 功率转换器
CN106531727A (zh) 具有抗干扰电容器的电子组件
CN104637891B (zh) 包括两个半导体模块和横向延伸连接器的半导体封装
CN202042483U (zh) 一种功率半导体器件的封装结构
CN106133908B (zh) 半导体装置及汇流条
CN107534025A (zh) 半导体装置及其制造方法、引线框
US8884658B2 (en) Inverter with parallel power devices
CN107112654B (zh) 模块-端子台连接结构及连接方法
CN105532079B (zh) 电路板组件、用于冷却风扇模块的控制装置和方法
US20140097501A1 (en) Integrated power module for multi-device parallel operation
CN107683525A (zh) 半导体装置以及引线框
CN107431066B (zh) 半导体装置
US10340816B2 (en) Semiconductor device and multiphase semiconductor device
US10453781B2 (en) Semiconductor device
US11373988B2 (en) Semiconductor device
CN114899153A (zh) 一种智能功率模块
CN109964314A (zh) 半导体模块
CN110335864A (zh) 一种功率模组
CN218647917U (zh) 一种功率模块
CN218647940U (zh) 一种功率模块
CN115050703B (zh) 功率器件封装结构及功率变换器
CN207052594U (zh) 封装组合结构件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant