JP6236553B1 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP6236553B1
JP6236553B1 JP2016575994A JP2016575994A JP6236553B1 JP 6236553 B1 JP6236553 B1 JP 6236553B1 JP 2016575994 A JP2016575994 A JP 2016575994A JP 2016575994 A JP2016575994 A JP 2016575994A JP 6236553 B1 JP6236553 B1 JP 6236553B1
Authority
JP
Japan
Prior art keywords
wiring board
output
terminal
ground
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016575994A
Other languages
English (en)
Other versions
JPWO2017154195A1 (ja
Inventor
悦宏 神山
悦宏 神山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Application granted granted Critical
Publication of JP6236553B1 publication Critical patent/JP6236553B1/ja
Publication of JPWO2017154195A1 publication Critical patent/JPWO2017154195A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/11—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/115—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本発明の半導体装置（１０）は、装置本体（２０）と、装置本体（２０）から突出する電源端子（３１，３２，３３）、出力端子（３４，３５，３６）及びグランド端子（３７，３８，３９）と、を有する回路ユニット（４１，４２，４３）を少なくとも１つ備え、出力端子（３４，３５，３６）とグランド端子（３７，３８，３９）とが、装置本体（２０）に対して互いに逆向きに突出し、電源端子（３１，３２，３３）は、グランド端子（３７，３８，３９）と同じ向きに突出すると共に、出力端子（３４，３５，３６）及びグランド端子（３７，３８，３９）の配列方向に直交する方向にずれて位置する。

Description

本発明は、半導体装置に関する。
従来、例えば、図５に示すように、半導体装置２００が、電源端子２０１，２０５、出力端子２０２，２０４，２０６及びグランド端子２０３，２０７を備えている。半導体装置２００では、これらの三種の端子は、装置本体２２０の封止樹脂２３０から同じ向きに突出している。一方、ゲート端子２０８〜２１３は、装置本体２２０の封止樹脂２３０から、前記の三種の端子とは逆向きに突出している（例えば、特許文献１）。
半導体装置２００は、電流が電源端子２０１から装置本体２２０の回路を通って出力端子２０２まで流れる第一電流経路３０１と、電流が出力端子２０２とグランド端子２０３との間を流れる第二電流経路３０２とを有する。
半導体装置２００は、電流が電源端子２０５から装置本体２２０の回路を通って出力端子２０４まで流れる第一電流経路３０３や、電流が出力端子２０４とグランド端子２０３との間を流れる第二電流経路３０４を有する。
半導体装置２００は、電流が電源端子２０５から装置本体２２０の回路を通って出力端子２０６まで流れる第一電流経路３０５や、電流が出力端子２０６とグランド端子２０７との間を流れる第二電流経路３０６を有する。
半導体装置２００では、例えば、第一電流経路３０１が、電流が流れる向きを変えるための折り返し部３０１Ａを有する。第二電流経路３０２が、電流が流れる向きを変えるための折り返し部３０２Ａを有する。
特許第５０６７６７９号公報
しかしながら、第一電流経路３０１の折り返し部３０１Ａや第二電流経路３０２の折り返し部３０２Ａが存在すると、それぞれの電流経路が長くなってしまう。また、装置本体２２０内に折り返し部３０１Ａ，３０２Ａを設けるための場所が必要となる。そのため、半導体装置２００の寸法、特に端子の配列方向（図５において紙面の左右方向）の寸法が大きくなり、半導体装置２００の小型化が難しくなることがある。
本発明は、上記問題を解決すべくなされたもので、その目的は、電流経路の長さを短くできるとともに、小型化を図ることができる半導体装置を提供することにある。
上記問題を解決するために、本発明の一態様に係る半導体装置は、装置本体と、前記装置本体から突出する電源端子、出力端子、ゲート端子、及びグランド端子と、を有する回路ユニットを少なくとも１つ備え、前記出力端子と前記グランド端子とが、前記装置本体に対して互いに逆向きに突出し、前記電源端子は、前記グランド端子と同じ向きに突出すると共に、前記出力端子及び前記グランド端子の配列方向に直交する方向にずれて位置し、前記電源端子と前記ゲート端子とが、前記装置本体に対して互いに逆向きに突出し、前記電源端子、前記出力端子及び前記グランド端子の幅は、前記ゲート端子の幅よりも大きく、前記装置本体は、前記電源端子に接続された電源配線板と、前記グランド端子に接続されたグランド配線板と、前記出力端子に接続された出力配線板と、前記ゲート端子に接続されたゲート配線板とを備え、前記電源配線板は、前記出力端子及び前記グランド端子の配列方向に直交する方向に連続する幅狭部と幅広部を複数組有し、前記出力配線板は、前記出力端子及び前記グランド端子の配列方向に直交する方向に連続する幅狭部と幅広部を有し、前記グランド配線板は、前記電源配線板の幅狭部を介して、前記出力配線板の幅広部に向かい合うように配置され、前記電源配線板の幅広部は、前記出力配線板の幅狭部に向かい合うように配置され、前記電源配線板の幅広部は、前記電源配線板の前記幅狭部に対して、前記電源端子と同じ向きに突出しており、前記出力配線板の前記幅広部は、前記出力配線板の前記幅狭部に対して、前記出力端子と同じ向きに突出しており、前記グランド配線板は、前記電源配線板のうち前記幅広部が突出している面側において、前記電源配線板の前記幅狭部に隣接し、前記ゲート配線板は、前記出力配線板の前記幅狭部に隣接する第一ゲート配線板と、互いに隣接する２つの回路ユニットの前記出力配線板の間に配置された第二ゲート配線板とを有することを特徴とする。
本発明の半導体装置によれば、出力端子と前記グランド端子とが、装置本体に対して互いに逆向きに突出し、電源端子は、グランド端子と同じ向きに突出すると共に、出力端子及びグランド端子の配列方向に直交する方向にずれて位置するため、電流経路には、従来のような折り返し部が現われない。これにより、電流経路の長さを短くすることができる。また、半導体装置の小型化を図ることができる。
本実施形態による半導体装置の一例を示す平面構成図である。 本実施形態による半導体装置における回路図の一例である。 本実施形態による半導体装置の他の例を示す平面構成図である。 本実施形態による半導体装置における回路図の他の例である。 従来の半導体装置の一例を示す平面構成図である。
以下、本発明の一実施形態による半導体装置について、図面を参照して説明する。
図１に示すように、本実施形態の半導体装置１０は、装置本体２０と、装置本体２０から突出する電源端子３１，３２，３３、出力端子３４，３５，３６及びグランド端子３７，３８，３９と、をそれぞれ有する回路ユニット４１，４２，４３を備えている。
装置本体２０は、回路ユニット４１，４２，４３のそれぞれに対応する装置単位２１，２２，２３が一体化されてなるものである。回路ユニット４１，４２，４３は、半導体装置１０の長手方向（図１における左右方向）に沿って、この順に配置されている。
第一回路ユニット４１は、第一装置単位２１と、第一装置単位２１から突出する第一電源端子３１、第一出力端子３４及び第一グランド端子３７と、を有する。
第二回路ユニット４２は、第二装置単位２２と、第二装置単位２２から突出する第二電源端子３２、第二出力端子３５及び第二グランド端子３８と、を有する。
第三回路ユニット４３は、第三装置単位２３と、第三装置単位２３から突出する第三電源端子３３、第三出力端子３６及び第三グランド端子３９と、を有する。
第一回路ユニット４１と、第二回路ユニット４２と、第三回路ユニット４３とは、平面視した場合、略等しい形状をなしている。
装置本体２０は、回路ユニット４１，４２，４３を被覆する封止樹脂５０を有してもよい。その場合、電源端子３１，３２，３３、出力端子３４，３５，３６及びグランド端子３７，３８，３９は、封止樹脂５０から突出している。
出力端子３４，３５，３６とグランド端子３７，３８，３９とは、装置本体２０に対して互いに逆向きに突出している。言い換えれば、出力端子３４，３５，３６とグランド端子３７，３８，３９とは、装置本体２０の長手方向に沿う側面から、その側面と垂直に、かつ互いに逆向きに突出している。
電源端子３１，３２，３３は、グランド端子３７，３８，３９と同じ向きに突出している。電源端子３１，３２，３３は、出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向に直交する方向にずれて位置する。
出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向とは、第一出力端子３４から第一グランド端子３７に向かう方向、第二出力端子３５から第二グランド端子３８に向かう方向、及び第三出力端子３６から第三グランド端子３９に向かう方向のことである。すなわち、電源端子３１，３２，３３が、出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向に直交する方向にずれて位置するとは、電源端子３１，３２，３３が、出力端子３４，３５，３６とグランド端子３７，３８，３９を結ぶ直線上にはないことを意味する。
回路ユニット４１，４２，４３は、装置本体２０（装置単位２１，２２，２３）から突出するゲート端子６１〜６６を有していてもよい。この場合、電源端子３１，３２，３３とゲート端子６１〜６６とが、装置本体２０に対して互いに逆向きに突出している。言い換えれば、電源端子３１，３２，３３とゲート端子６１〜６６とは、装置本体２０の長手方向に沿う側面から、その側面と垂直に互いに逆向きに突出している。
装置本体２０が封止樹脂５０を有する場合、ゲート端子６１〜６６は、封止樹脂５０から突出している。
電源端子３１，３２，３３、出力端子３４，３５，３６及びグランド端子３７，３８，３９の幅は、ゲート端子６１〜６６の幅よりも大きいことが好ましい。
装置本体２０では、第一電源端子３１から第一出力端子３４に至る第一電流経路７１の長さと、第二電源端子３２から第二出力端子３５に至る第一電流経路７３の長さと、第三電源端子３３から第三出力端子３６に至る第一電流経路７５の長さとが互いに対応することが好ましい。第一電流経路７１の長さと、第一電流経路７３の長さと、第一電流経路７５の長さとが互いに対応するとは、これら３つの電流経路の長さが互いに等しいことと、これら３つの電流経路の長さの差が微小であることを意味する。
装置本体２０では、第一出力端子３４から第一グランド端子３７に至る第二電流経路７２の長さと、第二出力端子３５から第二グランド端子３８に至る第二電流経路７４の長さと、第三出力端子３６から第三グランド端子３９に至る第二電流経路７６の長さとが互いに対応することが好ましい。
第二電流経路７２の長さと、第二電流経路７４の長さと、第二電流経路７６の長さとが互いに対応するとは、これら３つの電流経路の長さが互いに等しいことと、これら３つの電流経路の長さの差が微小であることを意味する。
装置本体２０は、３つの装置単位２１，２２，２３において共通の電源配線板２４と、装置単位２１，２２，２３においてそれぞれ個別に設けられたグランド配線板２５，２６，２７と、装置単位２１，２２，２３においてそれぞれ個別に設けられた出力配線板２８，２９，３０とを有する。
電源配線板２４と、グランド配線板２５，２６，２７と、出力配線板２８，２９，３０とは、互いに間隔を空けて配置されている。
電源配線板２４は、装置本体２０の長手方向に延びている。電源配線板２４は、平面視した場合、その長手方向に沿って周期的な凹凸形状をなしている。言い換えれば、電源配線板２４は、出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向に直交する方向に連続する幅狭部２４Ａと幅広部２４Ｂとをそれぞれ３つ有する。幅狭部２４Ａは、出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向において幅が狭い。幅広部２４Ｂは、出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向において、幅狭部２４Ａよりも幅が広い。幅広部２４Ｂは、出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向において、幅狭部２４Ａの一方側（図１において上側）に突出している。
電源配線板２４は、３つの回路ユニット４１，４２，４３全体にわたって延在している。
３つの電源端子３１，３２，３３は、電源配線板２４の各幅広部２４Ｂに接続され、各幅広部２４Ｂから突出している。すなわち、３つの電源端子３１，３２，３３と電源配線板２４とが一体に形成されている。
グランド配線板２５，２６，２７は、電源配線板２４のうち幅広部２４Ｂが突出している面側において、電源配線板２４の幅狭部２４Ａに隣接するように配置されている。
グランド端子３７，３８，３９は、グランド配線板２５，２６，２７に接続され、グランド配線板２５，２６，２７から突出している。すなわち、グランド端子３７，３８，３９とグランド配線板２５，２６，２７とが一体に形成されている。
出力配線板２８，２９，３０は、電源配線板２４のうち幅広部２４Ｂが突出している面とは反対の面側に配置されている。
出力配線板２８，２９，３０は、平面視した場合、出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向に直交する方向に連続する幅狭部２８Ａ，２９Ａ，３０Ａと幅広部２８Ｂ，２９Ｂ，３０Ｂとを有する。幅狭部２８Ａ，２９Ａ，３０Ａは、出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向において幅が狭い。幅広部２８Ｂ，２９Ｂ，３０Ｂは、出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向において、幅狭部２８Ａ，２９Ａ，３０Ａよりも幅が広い。幅広部２８Ｂ，２９Ｂ，３０Ｂは、出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向において、幅狭部２８Ａ，２９Ａ，３０Ａの一方側（図１において下側）に突出している。
出力端子３４，３５，３６は、出力配線板２８，２９，３０の幅広部２８Ｂ，２９Ｂ，３０Ｂに接続され、幅広部２８Ｂ，２９Ｂ，３０Ｂから突出している。すなわち、出力端子３４，３５，３６と出力配線板２８，２９，３０とが一体に形成されている。
グランド配線板２５，２６，２７は、電源配線板２４の幅狭部２４Ａを介して、出力配線板２８，２９，３０の幅広部２８Ｂ，２９Ｂ，３０Ｂに向かい合うように配置されている。
電源配線板２４の幅広部２４Ｂは、出力配線板２８，２９，３０の幅狭部２８Ａ，２９Ａ，３０Ａに向かい合うように配置されている。
回路ユニット４１，４２，４３がゲート端子６１〜６６を有する場合、装置本体２０は、装置単位２１，２２，２３においてそれぞれ設けられたゲート配線板８１〜８６を有する。
ゲート端子６１〜６６は、ゲート配線板８１〜８６に接続され、ゲート配線板８１〜８６から突出している。
第一回路ユニット４１において、第一ゲート配線板８１は、第一出力配線板２８の幅狭部２８Ａに隣接するように配置されている。また、第二ゲート配線板８２は、第一出力配線板２８と第二出力配線板２９の間に配置されている。
第二回路ユニット４２において、第三ゲート配線板８３は、第二出力配線板２９の幅狭部２９Ａに隣接するように配置されている。また、第四ゲート配線板８４は、第二出力配線板２９と第三出力配線板３０の間に配置されている。
第三回路ユニット４３において、第五ゲート配線板８５は、第三出力配線板３０の幅狭部３０Ａに隣接するように配置されている。また、第六ゲート配線板８６は、第三出力配線板３０における、第三出力端子３６及び第三グランド端子３９の配列方向の面に沿って配置されている。
電源配線板２４のうち、電源端子３１，３２，３３の基端部近傍の部分（幅広部２４Ｂ）の第一主面２４ａには、半導体素子９１，９２，９３が実装されている。これらの半導体素子９１，９２，９３は、接続子１０１，１０２，１０３を介して、出力配線板２８，２９，３０の幅狭部２８Ａ，２９Ａ，３０Ａと電気接続されている。
半導体素子９１，９２，９３は、接続子１０４，１０５，１０６を介して、ゲート配線板８２，８４，８６と電気接続されている。
出力配線板２８，２９，３０のうち、出力端子３４，３５，３６の基端部近傍の部分（幅広部２８Ｂ，２９Ｂ，３０Ｂ）の第一主面２８ａ，２９ａ，３０ａには、半導体素子９４，９５，９６が実装されている。これらの半導体素子９４，９５，９６は、接続子１０７，１０８，１０９を介して、グランド配線板２５，２６，２７と電気接続されている。
半導体素子９４，９５，９６は、接続子１１０，１１１，１１２を介して、ゲート配線板８１，８３，８５と電気接続されている。
図１に示すように、接続子１０１，１０２，１０３，１０７，１０８，１０９としては、ボンディングワイヤが用いられている。また、接続子１０４，１０５，１０６，１１０，１１１，１１２としては、ボンディングワイヤが用いられている。
電源端子３１，３２，３３の先端部は、電源配線板２４の厚み（板厚）方向に延びている。
出力端子３４，３５，３６の先端部は、出力配線板２８，２９，３０の厚み（板厚）方向に延びている。
グランド端子３７，３８，３９の各先端部は、グランド配線板２５，２６，２７の厚み（板厚）方向に延びている。
第一回路ユニット４１において、第一電流経路７１は、第一電源端子３１、電源配線板２４、第一半導体素子９１、第一接続子１０１、第一出力配線板２８及び第一出力端子３４から構成される。
第二回路ユニット４２において、第一電流経路７３は、第二電源端子３２、電源配線板２４、第二半導体素子９２、第二接続子１０２、第二出力配線板２９及び第二出力端子３５から構成される。
第三回路ユニット４３において、第一電流経路７５は、第三電源端子３３、電源配線板２４、第三半導体素子９３、第三接続子１０３、第三出力配線板３０及び第三出力端子３６から構成される。
第一回路ユニット４１において、第二電流経路７２は、第一出力端子３４、第一出力配線板２８、第四半導体素子９４、第四接続子１０７、第一グランド配線板２５及び第一グランド端子３７から構成される。
第二回路ユニット４２において、第二電流経路７４は、第二出力端子３５、第二出力配線板２９、第五半導体素子９５、第五接続子１０８、第二グランド配線板２６及び第二グランド端子３８から構成される。
第三回路ユニット４３において、第二電流経路７６は、第三出力端子３６、第三出力配線板３０、第六半導体素子９６、第六接続子１０９、第三グランド配線板２７及び第三グランド端子３９から構成される。
電源配線板２４の３つの幅広部２４Ｂのそれぞれに配された半導体素子９１，９２，９３は、出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向に直交する方向に間隔を空けて配列されて第一素子群を構成している。
一方、３つの出力配線板２８，２９，３０の幅広部２８Ｂ，２９Ｂ，３０Ｂのそれぞれに配された半導体素子９４，９５，９６は出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向に直交する方向に間隔を空けて配列されて第二素子群を構成している。
第二素子群を構成する第五半導体素子９５の中心が、出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向に直交する方向において第一素子群を構成する第一半導体素子９１と第二半導体素子９２の中心間に位置している。
また、第二素子群を構成する第六半導体素子９６の中心が、出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向に直交する方向において第一素子群を構成する第二半導体素子９２と第三半導体素子９３の中心間に位置している。
装置本体２０が封止樹脂５０を有する場合、封止樹脂５０は、電源配線板２４、出力配線板２８，２９，３０、及びグランド配線板２５，２６，２７の第二主面（第一主面とは反対側の面、装置本体２０の下面）が露出するように、電源配線板２４、出力配線板２８，２９，３０、及びグランド配線板２５，２６，２７を封止する。また、封止樹脂５０には、図１に示すように、電源配線板２４、出力配線板２８，２９，３０、及びグランド配線板２５，２６，２７の厚み方向に貫通する貫通孔５１，５１が形成されていてもよい。
封止樹脂５０の貫通孔５１，５１は、図１に示すように、封止樹脂５０における出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向に直交する方向の両端に形成されていることが好ましい。
電源配線板２４、グランド配線板２５，２６，２７、出力配線板２８，２９，３０、ゲート配線板８１〜８６、電源端子３１，３２，３３、出力端子３４，３５，３６、グランド端子３７，３８，３９及びゲート端子６１〜６６の材料は、特に限定されないが、例えば、一般的なリードフレームに用いられる材料であってよい。
封止樹脂５０は、特に限定されないが、例えば、一般的に半導体装置の封止に用いられる材料であってよい。
本実施形態の半導体装置１０の回路図は、例えば、図２に示すようになっている。図１，２に示す態様では、第一半導体素子９１、第二半導体素子９２、第三半導体素子９３、第四半導体素子９４、第五半導体素子９５及び第六半導体素子９６が、ドレイン電極、ソース電極、ゲート電極を有するスイッチング素子である。この場合、本実施形態の半導体装置１０は、モータ（例えば、三相モータ）の動作制御に使用することができる。
本実施形態の半導体装置１０では、電源端子３１，３２，３３が直流電源（不図示）に接続される。
電源端子３１，３２，３３に直流電流が流れ、スイッチング素子である半導体素子９１，９２，９３のゲート電極に対してゲート信号が断続的に印加されると、第一電流経路７１，７３，７５においては、電源端子３１，３２，３３から出力端子３４，３５，３６に向けて、断続的に直流電流が流れる。一方、スイッチング素子である半導体素子９４，９５，９６のゲート電極に対してゲート信号が断続的に印加されると、第二電流経路７２，７４，７６においては、出力端子３４，３５，３６とグランド端子３７，３８，３９との間で交流電流が流れる。
なお、本実施形態では、３つの回路ユニット４１，４２，４３を備えた半導体装置１０を例示したが、本実施形態はこれに限定されない。本実施形態の半導体装置は、回路ユニットを少なくとも１つ備えていればよい。
本実施形態では、図１に示すように、接続子１０１，１０２，１０３，１０７，１０８，１０９として、ボンディングワイヤが用いられている場合を例示したが、本実施形態はこれに限定されない。本実施形態における接続子は、図３に示すように、接続子１０１，１０２，１０３，１０７，１０８，１０９が、導電性を有する板材であってもよい。
本実施形態の半導体装置１０は、図４に示すように、電源配線板２４と出力配線板２８，２９，３０とがコンデンサ１２１，１２２，１２３によって接続され、出力配線板２８，２９，３０とグランド配線板２５，２６，２７とがコンデンサ１２４，１２５，１２６によって接続されていてもよい。すなわち、本実施形態の回路ユニット４１，４２，４３は、コンデンサ１２１〜１２６を含んでもよい。
図４において、コンデンサ１２１〜１２３は、電源配線板２４と出力配線板２８〜３０との間において半導体素子９１〜９３と並列に接続されている。また、コンデンサ１２４〜１２６は、出力配線板２８，２９，３０とグランド配線板２５，２６，２７との間において半導体素子９４〜９６と並列に接続されている。
本実施形態の半導体装置１０によれば、出力端子３４，３５，３６とグランド端子３７，３８，３９とが、装置本体２０に対して互いに逆向きに突出し、電源端子３１，３２，３３は、グランド端子３７，３８，３９と同じ向きに突出すると共に、出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向に直交する方向にずれて位置する。このため、第一電流経路７１，７３，７５及び第二電流経路７２，７４，７６には、従来のような折り返し部が現れない。これにより、第一電流経路７１，７３，７５及び第二電流経路７２，７４，７６の長さを短くすることができる。また、第一電流経路７１，７３，７５及び第二電流経路７２，７４，７６に従来のような折り返し部が現れないため、半導体装置１０の小型化を図ることができる。また、第一電流経路７１，７３，７５及び第二電流経路７２，７４，７６の長さが短くなるため、半導体装置１０のインピーダンスやインダクタンスを低減できる。
本実施形態の半導体装置１０によれば、３つの回路ユニット４１，４２，４３が、装置本体２０から突出するゲート端子６１〜６６を有し、電源端子３１，３２，３３とゲート端子６１〜６６とが、装置本体２０に対して互いに逆向きに突出している。このため、電源端子３１，３２，３３及びグランド端子３７，３８，３９間の間隔と、出力端子３４，３５，３６及びゲート端子６１〜６６間の間隔を確保しながら、半導体装置１０を長手方向に小型化することができる。
本実施形態の半導体装置１０によれば、電源端子３１，３２，３３、出力端子３４，３５，３６及びグランド端子３７，３８，３９の幅は、ゲート端子６１〜６６の幅よりも大きい。このため、半導体装置１０における電気的な損失を抑えながら、半導体装置１０のコンパクト化を図ることができる。電源端子３１，３２，３３、出力端子３４，３５，３６及びグランド端子３７，３８，３９には大電流が流れるため、これらの端子を幅広とすることで、これらの端子における電気抵抗を小さく抑えて、これらの端子における電気的な損失を抑制できる。一方、ゲート端子６１〜６６には小さい電流しか流れないため、これらの端子を幅狭としても、これらの端子における電気的な損失を抑えることができる。
本実施形態の半導体装置１０によれば、３つの回路ユニット４１，４２，４３を備えている。このため、モータ等の動作を制御するためのユニットをコンパクトに構成できる。
本実施形態の半導体装置１０によれば、３つの回路ユニット４１，４２，４３において、第一電流経路７１，７３，７５の長さが互いに対応し、かつ、第二電流経路７２，７４，７６の長さが互いに対応する。このため、回路ユニット４１，４２，４３において、電流経路の相違に基づく損失のばらつきが小さくなる。これにより、半導体装置１０の出力（電力）を大きくすることができる。
本実施形態の半導体装置１０によれば、３つの回路ユニット４１，４２，４３において、電源配線板２４、グランド配線板２５，２６，２７及び出力配線板２８，２９，３０の配置と、半導体素子９１〜９６の配置とが同じである。このため、電源配線板２４及び出力配線板２８，２９，３０に、半導体素子９１〜９６を効率よく実装することができる。電源配線板２４と出力配線板２８，２９，３０を、接続子１０１，１０２，１０３を介して効率よく電気接続することができる。グランド配線板２５，２６，２７と出力配線板２８，２９，３０を、接続子１０７，１０８，１０９を介して効率よく電気接続することができる。
本実施形態の半導体装置１０によれば、グランド配線板２５，２６，２７は、出力配線板２８，２９，３０の幅広部２８Ｂ，２９Ｂ，３０Ｂに向かい合うように配置され、電源配線板２４の幅広部２４Ｂは、出力配線板２８，２９，３０の幅狭部２８Ａ，２９Ａ，３０Ａに向かい合うように配置されている。このため、第一電流経路７１，７３，７５及び第二電流経路７２，７４，７６を単純化することができる。
本実施形態の半導体装置１０によれば、電源配線板２４は、幅狭部２４Ａ及び幅広部２４Ｂを複数有する。このため、電源配線板２４の幅広部２４Ｂに配された３つの半導体素子９１，９２，９３で発生した熱を、電源配線板２４全体で、均等に逃がすことができる。すなわち、放熱効率の向上を図ることができる。
本実施形態の半導体装置１０によれば、電源配線板２４の幅広部２４Ｂの第一主面２４ａに配された半導体素子９１，９２，９３と、出力配線板２８，２９，３０の幅狭部２８Ａ，２９Ａ，３０Ａとが接続子１０１，１０２，１０３で接続され、出力配線板２８，２９，３０の幅広部２８Ｂ，２９Ｂ，３０Ｂの第一主面２８ａ，２９ａ，３０ａに配された半導体素子９４，９５，９６と、グランド配線板２５，２６，２７とが接続子１０７，１０８，１０９で接続されている。このため、半導体素子９１，９２，９３で発生した熱を、接続子１０１，１０２，１０３を通じて、出力配線板２８，２９，３０の幅狭部２８Ａ，２９Ａ，３０Ａに効率よく伝えることができる。また、半導体素子９４，９５，９６で発生した熱を、接続子１０７，１０８，１０９を通じて、グランド配線板２５，２６，２７に効率よく伝えることができる。したがって、半導体装置１０の放熱効率をさらに向上することができる。
本実施形態の半導体装置１０によれば、接続子１０１，１０２，１０３，１０７，１０８，１０９が、導電性を有する板材である。板材はボンディングワイヤと比較して電気抵抗が小さいため、半導体装置１０における電気的な損失を小さくできる。また、板材は、ボンディングワイヤと比較して熱伝導率が高いため、半導体装置１０の放熱効率の向上をさらに図ることができる。
本実施形態の半導体装置１０によれば、３つの電源端子３１，３２，３３と電源配線板２４とが一体に形成され、出力端子３４，３５，３６と出力配線板２８，２９，３０とが一体に形成され、グランド端子３７，３８，３９とグランド配線板２５，２６，２７とが一体に形成されている。このため、半導体装置１０における電気的な損失を抑えながら、半導体装置１０のコンパクト化を図ることができる。
本実施形態の半導体装置１０によれば、装置本体２０は、電源配線板２４、出力配線板２８，２９，３０、グランド配線板２５，２６，２７の第二主面（一方の主面）が露出するように、電源配線板２４、出力配線板２８，２９，３０、グランド配線板２５，２６，２７を封止する封止樹脂５０を備え、封止樹脂５０に電源配線板２４、出力配線板２８，２９，３０、グランド配線板２５，２６，２７の厚み方向に貫通する貫通孔５１，５１が形成されている。このため、貫通孔５１，５１を利用して半導体装置１０をネジ止めによって放熱部材に固定できる。この固定により、電源配線板２４、出力配線板２８，２９，３０、グランド配線板２５，２６，２７の第二主面（装置本体２０の下面）を放熱部材に押し付けることができる。これにより、電源配線板２４、出力配線板２８，２９，３０、グランド配線板２５，２６，２７の第二主面と放熱部材との接触を確保できるため、半導体素子９１〜９６で発生した熱を、これらの配線板の第二主面から放熱部材に効率よく逃がすことができる。
本実施形態の半導体装置１０によれば、封止樹脂５０の貫通孔５１，５１は、封止樹脂５０における出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向に直交する方向の両端に形成されている。このため、電源配線板２４、出力配線板２８，２９，３０、グランド配線板２５，２６，２７の第二主面（装置本体２０の下面）と放熱部材との面接触を確保できる。これにより、半導体素子９１〜９６で発生した熱を、これらの配線板の第二主面から放熱部材に、さらに効率よく逃がすことができる。
本実施形態の半導体装置１０によれば、電源端子３１，３２，３３、出力端子３４，３５，３６、グランド端子３７，３８，３９の各先端部は、電源配線板２４、出力配線板２８，２９，３０、グランド配線板２５，２６，２７の第二主面とは反対に向く、電源配線板２４、出力配線板２８，２９，３０、グランド配線板２５，２６，２７の第一主面から突出するように、電源配線板２４、出力配線板２８，２９，３０、グランド配線板２５，２６，２７の板厚方向に延びている。このため、放熱部材から離れた位置において、半導体装置１０を回路基板などに接続することができる。
本実施形態の半導体装置１０によれば、電源配線板２４と出力配線板２８，２９，３０とがコンデンサ１２１，１２２，１２３によって接続され、出力配線板２８，２９，３０とグランド配線板２５，２６，２７とがコンデンサ１２４，１２５，１２６によって接続されている。半導体素子９１〜９６が、車載用電装品に搭載されるＭＯＦ−ＦＥＴやＩＧＢＴ等のスイッチング素子である場合、半導体素子９１〜９６のスイッチングにより電流が間欠的に流れる。半導体装置１０において、コンデンサ１２１〜１２６を設けることにより、半導体素子９１〜９６のスイッチング時の電圧変動を緩和させることができる。
本実施形態の半導体装置１０によれば、電源配線板２４の複数の幅広部２４Ｂのそれぞれに配された半導体素子９１，９２，９３は出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向に直交する方向に間隔を空けて配列されて第一素子群を構成し、複数の出力配線板２８，２９，３０の幅広部２８Ｂ，２９Ｂ，３０Ｂのそれぞれに配された半導体素子９４，９５，９６は出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向に直交する方向に間隔を空けて配列されて第二素子群を構成している。第二素子群を構成する半導体素子９５，９６の中心が、出力端子３４，３５，３６及びグランド端子３７，３８，３９の配列方向に直交する方向において第一素子群を構成する半導体素子９１，９２，９３のうちの２つの中心間に位置している。このため、第一電流経路７１，７３，７５及び第二電流経路７２，７４，７６をより単純化することができる。また、複数の半導体素子９１〜９６において発生した熱に基づく装置本体２０での熱分布の均等化を図ることができる。すなわち、装置本体２０における熱の集中を防止できると共に、半導体装置１０の放熱効率向上を図ることもできる。
１０ 半導体装置
２０ 装置本体
２１，２２，２３ 装置単位
２４ 電源配線板
２５，２６，２７ グランド配線板
２８，２９，３０ 出力配線板
３１，３２，３３ 電源端子
３４，３５，３６ 出力端子
３７，３８，３９ グランド端子
４１，４２，４３ 回路ユニット
５０ 封止樹脂
５１ 貫通孔
６１，６２，６３，６４，６５，６６ ゲート端子
７１，７３，７５ 第一電流経路
７２，７４，７６ 第二電流経路
８１，８２，８３，８４，８５，８６ ゲート配線板
９１，９２，９３，９４，９５，９６ 半導体素子
１０１，１０２，１０３，１０４，１０５，１０６，１０７，１０８，１０９，１１０，１１１，１１２ 接続子
１２１，１２２，１２３，１２４，１２５，１２６ コンデンサ

Claims (10)

  1. 装置本体と、前記装置本体から突出する電源端子、出力端子、ゲート端子、及びグランド端子と、を有する回路ユニットを少なくとも１つ備え、
    前記出力端子と前記グランド端子とが、前記装置本体に対して互いに逆向きに突出し、
    前記電源端子は、前記グランド端子と同じ向きに突出すると共に、前記出力端子及び前記グランド端子の配列方向に直交する方向にずれて位置し、
    前記電源端子と前記ゲート端子とが、前記装置本体に対して互いに逆向きに突出し、
    前記電源端子、前記出力端子及び前記グランド端子の幅は、前記ゲート端子の幅よりも大きく、
    前記装置本体は、前記電源端子に接続された電源配線板と、前記グランド端子に接続されたグランド配線板と、前記出力端子に接続された出力配線板と、前記ゲート端子に接続されたゲート配線板とを備え、
    前記電源配線板は、前記出力端子及び前記グランド端子の配列方向に直交する方向に連続する幅狭部と幅広部を複数組有し、
    前記出力配線板は、前記出力端子及び前記グランド端子の配列方向に直交する方向に連続する幅狭部と幅広部を有し、
    前記グランド配線板は、前記電源配線板の幅狭部を介して、前記出力配線板の幅広部に向かい合うように配置され、
    前記電源配線板の幅広部は、前記出力配線板の幅狭部に向かい合うように配置され、
    前記電源配線板の幅広部は、前記電源配線板の前記幅狭部に対して、前記電源端子と同じ向きに突出しており、
    前記出力配線板の前記幅広部は、前記出力配線板の前記幅狭部に対して、前記出力端子と同じ向きに突出しており、
    前記グランド配線板は、前記電源配線板のうち前記幅広部が突出している面側において、前記電源配線板の前記幅狭部に隣接し、
    前記ゲート配線板は、前記出力配線板の前記幅狭部に隣接する第一ゲート配線板と、互いに隣接する２つの回路ユニットの前記出力配線板の間に配置された第二ゲート配線板とを有する
    ことを特徴とする半導体装置。
  2. 前記複数の回路ユニットのそれぞれを構成する前記電源端子から前記出力端子に至る第一電流経路の長さが互いに対応し、かつ前記複数の回路ユニットのそれぞれを構成する前記出力端子から前記グランド端子に至る第二電流経路の長さが互いに対応することを特徴とする請求項１に記載の半導体装置。
  3. 前記電源配線板の前記幅広部の第一主面に配された半導体素子と、前記出力配線板の幅狭部とが接続子で接続され、
    前記出力配線板の幅広部の第一主面に配された半導体素子と、前記グランド配線板とが接続子で接続されている
    ことを特徴とする請求項１に記載の半導体装置。
  4. 前記接続子が、導電性を有する板材である請求項８に記載の半導体装置。
  5. 前記電源端子と前記電源配線板とが一体に形成され、
    前記出力端子と前記出力配線板とが一体に形成され、
    前記グランド端子と前記グランド配線板とが一体に形成され、
    前記ゲート端子と前記ゲート配線板とが一体に形成されている
    ことを特徴とする請求項８又は９に記載の半導体装置。
  6. 前記装置本体は、前記電源配線板、前記出力配線板、前記グランド配線板の第二主面が露出するように、前記電源配線板、前記出力配線板、前記グランド配線板を封止する樹脂を備え、
    前記樹脂に前記電源配線板、前記出力配線板、前記グランド配線板の厚み方向に貫通する貫通孔が形成されている
    ことを特徴とする請求項８から１０のいずれか１項に記載の半導体装置。
  7. 前記貫通孔は、前記樹脂における前記出力端子及び前記グランド端子の配列方向に直交する方向の両端に形成されていることを特徴とする請求項１１に記載の半導体装置。
  8. 前記電源端子、前記出力端子、前記グランド端子の各先端部は、前記電源配線板、前記出力配線板、前記グランド配線板の前記第二主面とは反対に向く、前記電源配線板、前記出力配線板、前記グランド配線板の第一主面から突出するように前記電源配線板、前記出力配線板、前記グランド配線板の厚み方向に延びていることを特徴とする請求項１１又は１２に記載の半導体装置。
  9. 前記電源配線板と前記出力配線板とがコンデンサによって接続され、
    前記出力配線板と前記グランド配線板とがコンデンサによって接続されている
    ことを特徴とする請求項８から１３のいずれか１項に記載の半導体装置。
  10. 前記電源配線板の複数の前記幅広部のそれぞれに配された半導体素子は前記出力端子及び前記グランド端子の配列方向に直交する方向に間隔を空けて配列されて第一素子群を構成し、
    複数の前記出力配線板の前記幅広部のそれぞれに配された半導体素子は前記出力端子及び前記グランド端子の配列方向に直交する方向に間隔を空けて配列されて第二素子群を構成し、
    前記第二素子群を構成する前記半導体素子の中心が、前記出力端子及び前記グランド端子の配列方向に直交する方向において前記第一素子群を構成する２つの前記半導体素子の中心間に位置している
    ことを特徴とする請求項８から１４のいずれか１項に記載の半導体装置。
JP2016575994A 2016-03-11 2016-03-11 半導体装置 Active JP6236553B1 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/057749 WO2017154195A1 (ja) 2016-03-11 2016-03-11 半導体装置

Publications (2)

Publication Number Publication Date
JP6236553B1 true JP6236553B1 (ja) 2017-11-29
JPWO2017154195A1 JPWO2017154195A1 (ja) 2018-03-22

Family

ID=59031354

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016575994A Active JP6236553B1 (ja) 2016-03-11 2016-03-11 半導体装置

Country Status (5)

Country Link
US (1) US10103096B2 (ja)
JP (1) JP6236553B1 (ja)
CN (1) CN107431066B (ja)
NL (1) NL2018489B1 (ja)
WO (1) WO2017154195A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
USD920937S1 (en) * 2019-03-29 2021-06-01 Shindengen Electric Manufacturing Co., Ltd. Power module device containing semiconductor elements

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010104204A (ja) * 2008-10-27 2010-05-06 Denso Corp 電力変換装置
JP2011238906A (ja) * 2010-04-14 2011-11-24 Denso Corp 半導体モジュール
JP2013051376A (ja) * 2011-08-31 2013-03-14 Denso Corp 電子装置の製造方法
JP2015106601A (ja) * 2013-11-29 2015-06-08 本田技研工業株式会社 半導体装置

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5544038A (en) 1992-09-21 1996-08-06 General Electric Company Synchronous rectifier package for high-efficiency operation
JP2001308264A (ja) 2000-04-21 2001-11-02 Toyota Industries Corp 半導体装置
JP5407674B2 (ja) * 2009-09-02 2014-02-05 サンケン電気株式会社 半導体装置
JP2011134990A (ja) * 2009-12-25 2011-07-07 Renesas Electronics Corp 半導体装置およびその製造方法
JP5067679B2 (ja) 2010-05-21 2012-11-07 株式会社デンソー 半導体モジュール、および、それを用いた駆動装置
JP5267959B2 (ja) 2011-05-30 2013-08-21 株式会社デンソー 半導体モジュール、及び、それを用いた駆動装置
WO2013161138A1 (ja) 2012-04-26 2013-10-31 パナソニック株式会社 半導体装置および電力変換装置
US9325257B2 (en) 2012-06-01 2016-04-26 Panasonic Intellectual Property Management Co., Ltd. Power semiconductor device to reduce voltage variation between terminals
JP6062565B1 (ja) * 2015-05-29 2017-01-18 新電元工業株式会社 半導体装置およびその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010104204A (ja) * 2008-10-27 2010-05-06 Denso Corp 電力変換装置
JP2011238906A (ja) * 2010-04-14 2011-11-24 Denso Corp 半導体モジュール
JP2013051376A (ja) * 2011-08-31 2013-03-14 Denso Corp 電子装置の製造方法
JP2015106601A (ja) * 2013-11-29 2015-06-08 本田技研工業株式会社 半導体装置

Also Published As

Publication number Publication date
US10103096B2 (en) 2018-10-16
JPWO2017154195A1 (ja) 2018-03-22
CN107431066B (zh) 2019-08-30
WO2017154195A1 (ja) 2017-09-14
NL2018489B1 (en) 2018-01-11
NL2018489A (en) 2017-09-20
CN107431066A (zh) 2017-12-01
US20180166376A1 (en) 2018-06-14

Similar Documents

Publication Publication Date Title
JP6275292B1 (ja) 半導体装置及びその製造方法
TW201608676A (zh) 半導體裝置
WO2017154199A1 (ja) 半導体装置及びリードフレーム
JP6020379B2 (ja) 半導体装置
JP6236553B1 (ja) 半導体装置
US20210013183A1 (en) Semiconductor module
WO2022145097A1 (ja) パワー半導体装置
JP7218677B2 (ja) 基板構造体
JP2021057592A5 (ja)
JP6493751B2 (ja) 電力変換装置
JP7005781B2 (ja) 電子装置
JP2019102477A (ja) 回路モジュール
JP2019193443A5 (ja)
JP6898588B2 (ja) 半導体装置
JPH1065224A (ja) サーモモジュール
WO2015115130A1 (ja) 半導体装置
JP2015171309A (ja) 回路構成体及び電気接続箱

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171003

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171030

R150 Certificate of patent or registration of utility model

Ref document number: 6236553

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150