WO2017154199A1 - 半導体装置及びリードフレーム - Google Patents

半導体装置及びリードフレーム Download PDF

Info

Publication number
WO2017154199A1
WO2017154199A1 PCT/JP2016/057766 JP2016057766W WO2017154199A1 WO 2017154199 A1 WO2017154199 A1 WO 2017154199A1 JP 2016057766 W JP2016057766 W JP 2016057766W WO 2017154199 A1 WO2017154199 A1 WO 2017154199A1
Authority
WO
WIPO (PCT)
Prior art keywords
wiring board
terminal
terminal plate
semiconductor device
output
Prior art date
Application number
PCT/JP2016/057766
Other languages
English (en)
French (fr)
Inventor
悦宏 神山
Original Assignee
新電元工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 新電元工業株式会社 filed Critical 新電元工業株式会社
Priority to PCT/JP2016/057766 priority Critical patent/WO2017154199A1/ja
Priority to PCT/JP2016/070664 priority patent/WO2017154232A1/ja
Priority to JP2016574026A priority patent/JP6277292B1/ja
Priority to US15/516,825 priority patent/US10438872B2/en
Priority to CN201680003463.0A priority patent/CN107683525B/zh
Priority to NL2018487A priority patent/NL2018487B1/en
Publication of WO2017154199A1 publication Critical patent/WO2017154199A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Definitions

  • the present invention relates to a semiconductor device and a lead frame.
  • a semiconductor device in which an external connection terminal portion (terminal plate) protruding from a sealing resin is integrally formed on an electrode plate exposed on the lower surface of the sealing resin (for example, Patent Document 1).
  • the base end portion of the external connection terminal portion extends in parallel with the electrode plate, and functions as a heat dissipation surface together with the lower surface of the electrode plate.
  • the width dimension of the external connection terminal portion is constant from the base end portion to the tip end portion. For this reason, when a plurality of external connection terminal portions are arranged, the external connection terminal portions are considered in consideration of the pitch between adjacent external connection terminal portions (particularly, the pitch between the tips of adjacent external connection terminal portions). It is necessary to set the width dimension. As a result, there is a limit to increasing the heat dissipation area of the semiconductor device.
  • the present invention has been made to solve the above problems, and an object of the present invention is to provide a semiconductor device and a lead frame for the semiconductor device that can increase the heat dissipation area while ensuring the pitch between adjacent terminal plates. There is.
  • a first aspect of the present invention includes a device main body and a plurality of terminal plates extending laterally from the device main body, and a base end portion in the extending direction of each terminal plate is provided.
  • the semiconductor device has a terminal main surface that is coplanar with the lower surface of the device body, and a base end portion of each terminal plate is formed wider than other portions of the terminal plate. .
  • a second aspect of the present invention is a lead frame for a semiconductor device according to the above aspect, comprising a plurality of terminal plates and a connecting portion for connecting the plurality of terminal plates.
  • the heat radiation area can be increased while ensuring the pitch between the adjacent terminal boards.
  • FIG. 3 is a plan configuration diagram illustrating an example of a semiconductor device according to the present embodiment. It is a perspective view showing an example of a semiconductor device according to the present embodiment.
  • FIG. 4 is an example of a circuit diagram in the semiconductor device according to the present embodiment. It is a plane block diagram which shows the other example of the semiconductor device by this embodiment. It is another example of the circuit diagram in the semiconductor device by this embodiment. It is a perspective view which shows an example of the lead frame by this embodiment.
  • the semiconductor device 10 of the present embodiment includes an apparatus main body 20 and a plurality of terminal boards (power supply terminal boards (leads) 31, 32, 33, output) that extend laterally from the apparatus main body 20.
  • Circuit units 41, 42, 43 having terminal plates (leads) 34, 35, 36, ground terminal plates (leads) 37, 38, 39 and gate terminal plates (leads 61-66), respectively.
  • the device main body 20 is formed by integrating device units 21, 22, and 23 corresponding to the circuit units 41, 42, and 43, respectively.
  • the circuit units 41, 42, 43 are arranged in this order along the longitudinal direction of the semiconductor device 10 (left-right direction in FIG. 1).
  • the device units 21, 22, and 23 include a plurality of wiring boards (power supply wiring board 24, ground wiring boards 25, 26, 27, output wiring boards 28, 29, 30, gate wiring boards 81- 86) and semiconductor elements 91 to 96 disposed on the first main surface of some of the wiring boards and electrically connected to the wiring boards.
  • the apparatus main body 20 includes a sealing resin 50 that covers the apparatus units 21, 22, and 23.
  • the first circuit unit 41 includes a first device unit 21, a first power terminal plate 31, a first output terminal plate 34, and a first ground terminal plate 37 protruding from the first device unit 21.
  • the second circuit unit 42 includes a second device unit 22, a second power terminal plate 32, a second output terminal plate 35, and a second ground terminal plate 38 protruding from the second device unit 22.
  • the third circuit unit 43 includes a third device unit 23, a third power terminal plate 33, a third output terminal plate 36, and a third ground terminal plate 39 protruding from the third device unit 23.
  • the first circuit unit 41, the second circuit unit 42, and the third circuit unit 43 have substantially the same shape when seen in a plan view.
  • the first device unit 21 includes a power wiring board 24, a first ground wiring board 25, a first output wiring board 28, a first semiconductor element 91, and a fourth semiconductor element 94.
  • the second device unit 22 includes a power wiring board 24, a second ground wiring board 26, a second output wiring board 29, a second semiconductor element 92, and a fifth semiconductor element 95.
  • the third device unit 23 includes a power wiring board 24, a third ground wiring board 27, a third output wiring board 30, a third semiconductor element 93, and a sixth semiconductor element 96.
  • the sealing resin 50 is provided so that the second main surfaces of the power wiring board 24, the ground wiring boards 25, 26, and 27 and the output wiring boards 28, 29, and 30 are exposed. 27 and output wiring boards 28, 29 and 30, semiconductor elements 91 to 96, power supply terminal boards 31, 32 and 33, output terminal boards 34, 35 and 36, and ground terminal boards 37, 38 and 39 are sealed. ing. For example, as shown in FIG.
  • the sealing resin 50 includes the second main surface 24 b of the power wiring board 24, the second main surfaces 25 b, 26 b, 27 b of the ground wiring boards 25, 26, 27 and the output wiring board 28, Power supply wiring board 24, ground wiring boards 25, 26 and 27, output wiring boards 28, 29 and 30, semiconductor elements 91 to 96, and so as to expose second main surfaces 28b, 29b and 30b of 29 and 30;
  • the power supply terminal plates 31, 32, 33, the output terminal plates 34, 35, 36 and the ground terminal plates 37, 38, 39 are sealed.
  • the surface (lower surface) 50a exposed to the second main surface side of the sealing resin 50 is arranged on the same surface.
  • the second main surface 24b of the power supply wiring board 24, the second main surfaces 25b, 26b, 27b of the ground wiring boards 25, 26, 27 and the second main surfaces 28b, 29b, 30b of the output wiring boards 28, 29, 30 are The lower surface of the apparatus main body 20 is configured.
  • the power supply terminal plates 31, 32, 33, the output terminal plates 34, 35, 36 and the ground terminal plates 37, 38, 39 protrude from the sealing resin 50.
  • the output terminal plates 34, 35, 36 and the ground terminal plates 37, 38, 39 protrude in opposite directions with respect to the apparatus main body 20.
  • the output terminal plates 34, 35, 36 and the ground terminal plates 37, 38, 39 are mutually perpendicular to the side surfaces (side surfaces of the sealing resin 50) along the longitudinal direction of the apparatus body 20 and to each other. It protrudes in the opposite direction.
  • the power supply terminal plates 31, 32, 33 protrude in the same direction as the ground terminal plates 37, 38, 39.
  • the power supply terminal plates 31, 32, and 33 are shifted in the direction orthogonal to the arrangement direction of the output terminal plates 34, 35, and 36 and the ground terminal plates 37, 38, and 39.
  • the arrangement direction of the output terminal plates 34, 35, 36 and the ground terminal plates 37, 38, 39 is a direction from the first output terminal plate 34 to the first ground terminal plate 37, and from the second output terminal plate 35 to the second ground.
  • the direction toward the terminal plate 38 and the direction from the third output terminal plate 36 toward the third ground terminal plate 39 are shown. That is, the power supply terminal plates 31, 32, 33 are shifted in the direction orthogonal to the arrangement direction of the output terminal plates 34, 35, 36 and the ground terminal plates 37, 38, 39. 33 is not on the straight line connecting the output terminal plates 34, 35, 36 and the ground terminal plates 37, 38, 39.
  • the circuit units 41, 42, and 43 may include gate terminal plates 61 to 66 protruding from the device main body 20 (device units 21, 22, and 23).
  • the power supply terminal plates 31, 32, 33 and the gate terminal plates 61 to 66 protrude in opposite directions with respect to the apparatus main body 20.
  • the power supply terminal plates 31, 32, 33 and the gate terminal plates 61 to 66 protrude from the side surfaces along the longitudinal direction of the apparatus body 20 in the opposite directions perpendicular to the side surfaces.
  • the gate terminal plates 61 to 66 protrude from the sealing resin 50.
  • the widths of the power supply terminal plates 31, 32, 33, the output terminal plates 34, 35, 36 and the ground terminal plates 37, 38, 39 are preferably larger than the widths of the gate terminal plates 61-66.
  • a plurality of terminal boards (power supply terminal boards 31, 32, 33, output terminal boards 34, 35, 36, ground terminal boards 37, 38, 39, and gate terminal boards 61-66) are bent in the middle in the longitudinal direction. It has been.
  • the distal end portions (31B to 39B, 61B to 66B) of each terminal plate in the longitudinal direction extend substantially perpendicular to the base end portions (31A to 39A, 61A to 66A).
  • the longitudinal end portions (31B to 39B, 61B to 66B) of the terminal boards extending from the plurality of wiring boards are the second main surfaces of the terminal boards (the second main surface 24b of the power supply wiring board 24, the ground).
  • the second main surfaces 25b, 26b, 27b of the wiring boards 25, 26, 27 and the second main surfaces 28b, 29b, 30b) of the output wiring boards 28, 29, 30 extend in the opposite direction. That is, the tip of each terminal board extending from the plurality of wiring boards extends in the thickness direction of the wiring board so as to protrude from the first main surface of the wiring board (for example, the first main surface 24a of the power supply wiring board 24). Yes.
  • the apparatus body 20 includes a power supply wiring board 24 common to the three apparatus units 21, 22, 23, ground wiring boards 25, 26, 27 provided individually in the apparatus units 21, 22, and 23, and an apparatus unit 21. , 22 and 23, respectively, output wiring boards 28, 29 and 30 provided individually.
  • the power supply wiring board 24, the ground wiring boards 25, 26, and 27 and the output wiring boards 28, 29, and 30 are arranged with a space therebetween.
  • the power wiring board 24 extends in the longitudinal direction of the apparatus main body 20. When viewed in plan, the power supply wiring board 24 has a periodic uneven shape along its longitudinal direction. In other words, the power supply wiring board 24 has three narrow portions 24A and three wide portions 24B that are continuous in a direction orthogonal to the arrangement direction of the output terminal plates 34, 35, and 36 and the ground terminal plates 37, 38, and 39, respectively. .
  • the narrow portion 24A is narrow in the arrangement direction of the output terminal plates 34, 35, 36 and the ground terminal plates 37, 38, 39.
  • the wide portion 24B is wider than the narrow portion 24A in the arrangement direction of the output terminal plates 34, 35, 36 and the ground terminal plates 37, 38, 39.
  • the wide portion 24B protrudes to one side (the upper side in FIG.
  • the power wiring board 24 extends over the entire three circuit units 41, 42, 43.
  • the three power terminal plates 31, 32, 33 are connected to the wide portions 24B of the power wiring board 24 and protrude from the wide portions 24B. That is, the three power terminal boards 31, 32, 33 and the power wiring board 24 are integrally formed.
  • the ground wiring boards 25, 26, and 27 are disposed adjacent to the narrow portion 24 ⁇ / b> A of the power wiring board 24 on the surface side of the power wiring board 24 where the wide portion 24 ⁇ / b> B protrudes.
  • the ground terminal plates 37, 38, 39 are connected to the ground wiring boards 25, 26, 27 and protrude from the ground wiring boards 25, 26, 27. That is, the ground terminals 37, 38, 39 and the ground wiring boards 25, 26, 27 are integrally formed.
  • the output wiring boards 28, 29, and 30 are arranged on the surface of the power supply wiring board 24 opposite to the surface from which the wide portion 24B protrudes.
  • the output wiring boards 28, 29, and 30 are narrow portions 28A, 29A, and 30A continuous in a direction orthogonal to the arrangement direction of the output terminal boards 34, 35, and 36 and the ground terminal boards 37, 38, and 39 when viewed in plan.
  • the narrow portions 28A, 29A, 30A are narrow in the arrangement direction of the output terminal plates 34, 35, 36 and the ground terminal plates 37, 38, 39.
  • the wide portions 28B, 29B, 30B are wider than the narrow portions 28A, 29A, 30A in the arrangement direction of the output terminal plates 34, 35, 36 and the ground terminal plates 37, 38, 39.
  • the wide portions 28B, 29B, 30B are arranged on one side (lower side in FIG. 1) of the narrow portions 28A, 29A, 30A in the arrangement direction of the output terminal plates 34, 35, 36 and the ground terminal plates 37, 38, 39. It protrudes.
  • the output terminal plates 34, 35, 36 are connected to the wide portions 28B, 29B, 30B of the output wiring boards 28, 29, 30 and protrude from the wide portions 28B, 29B, 30B. That is, the output terminal boards 34, 35, 36 and the output wiring boards 28, 29, 30 are integrally formed.
  • the ground wiring boards 25, 26, 27 are arranged so as to face the wide portions 28 B, 29 B, 30 B of the output wiring boards 28, 29, 30 via the narrow portions 24 A of the power supply wiring board 24.
  • the wide portion 24B of the power supply wiring board 24 is disposed so as to face the narrow portions 28A, 29A, 30A of the output wiring boards 28, 29, 30.
  • the device main body 20 has the gate wiring boards 81 to 86 provided in the device units 21, 22, and 23, respectively.
  • the gate terminal plates 61 to 66 are connected to the gate wiring plates 81 to 86 and project from the gate wiring plates 81 to 86.
  • the first gate wiring board 81 is disposed adjacent to the narrow portion 28 ⁇ / b> A of the first output wiring board 28.
  • the second gate wiring board 82 is disposed between the first output wiring board 28 and the second output wiring board 29.
  • the third gate wiring board 83 is disposed adjacent to the narrow portion 29 ⁇ / b> A of the second output wiring board 29.
  • the fourth gate wiring board 84 is disposed between the second output wiring board 29 and the third output wiring board 30.
  • the fifth gate wiring board 85 is disposed adjacent to the narrow portion 30 ⁇ / b> A of the third output wiring board 30.
  • the sixth gate wiring board 86 is arranged along the surface of the third output wiring board 30 in the arrangement direction of the third output terminal board 36 and the third ground terminal board 39.
  • the base end portions 31A, 32A, 33A in the extending direction of the power supply terminal plates 31, 32, 33 are formed wider than the other portions (tip portions 31B, 32B, 33B) of the power supply terminal plates 31, 32, 33. ing. Steps are preferably provided between the base end portions 31A, 32A, 33A of the power supply terminal plates 31, 32, 33 and the distal end portions 31B, 32B, 33B of the power supply terminal plates 31, 32, 33.
  • the base end portions 34A, 35A, 36A in the extending direction of the output terminal plates 34, 35, 36 are formed wider than the other portions (tip portions 34B, 35B, 36B) of the output terminal plates 34, 35, 36. ing. Steps are preferably provided between the base end portions 34A, 35A, 36A of the output terminal plates 34, 35, 36 and the tip portions 34B, 35B, 36B of the output terminal plates 34, 35, 36.
  • the base end portions 37A, 38A, 39A in the extending direction of the ground terminal plates 37, 38, 39 are formed wider than the other portions (tip portions 37B, 38B, 39B) of the ground terminal plates 37, 38, 39. ing. Steps are preferably provided between the base end portions 37A, 38A, 39A of the ground terminal plates 37, 38, 39 and the tip portions 37B, 38B, 39B of the ground terminal plates 37, 38, 39.
  • the base end portions 61A to 66A in the extending direction of the gate terminal plates 61 to 66 are formed wider than the other portions (tip portions 61B to 66B) of the gate terminal plates 61 to 66.
  • the width dimension of the base end portions 61A to 66A may be equal to that of the distal end portions 61B to 66B.
  • the steps between the base end portions (31A to 39A, 61A to 66A) of each terminal plate and the tip portions (31B to 39B, 61B to 66B) are such that the width dimension of each terminal plate is the base end portion (31A to 39A, 61A to 66A) and a shape that changes abruptly at the boundary between the tip portions (31B to 39B, 61B to 66B).
  • a step is provided between the base end portion (31A to 39A, 61A to 66A) and the tip end portion (31B to 39B, 61B to 66B) of each terminal plate, so that the tip end portion of each terminal plate is provided.
  • Both ends in the width direction of (31B to 39B, 61B to 66B) are located inside the both ends in the width direction of the base end portions (31A to 39A, 61A to 66A) of each terminal board.
  • the lower main surfaces 61b to 66b of 61A to 66A, the second main surface (lower surface) 24b of the power supply wiring board 24, the second main surfaces (lower surfaces) 25b, 26b and 27b of the ground wiring boards 25, 26 and 27 and the output wiring board 28. 29, 30 are arranged on the same plane with the second main surfaces (lower surfaces) 28b, 29b, 30b.
  • Semiconductor elements 91, 92, and 93 are mounted on the first main surface 24a of the power wiring board 24 in the vicinity of the base end portions 31A, 32A, and 33A (wide portions 24B) of the power terminal plates 31, 32, and 33. Has been. These semiconductor elements 91, 92 and 93 are electrically connected to the output wiring boards 28, 29 and 30 via connectors 101, 102 and 103.
  • the semiconductor elements 91, 92 and 93 are connected to the gate wiring boards 82, 84 and 86 via the connectors 104, 105 and 106.
  • the first main surfaces 28a, 29a, and 30a of the portions (wide portions 28B, 29B, and 30B) in the vicinity of the base end portions 34A, 35A, and 36A of the output terminal plates 34, 35, and 36. are mounted with semiconductor elements 94, 95, and 96. These semiconductor elements 94, 95, and 96 are electrically connected to the ground wiring boards 25, 26, and 27 through connectors 107, 108, and 109.
  • the semiconductor elements 94, 95, and 96 are electrically connected to the gate wiring boards 81, 83, and 85 through the connectors 110, 111, and 112.
  • bonding wires are used as the connectors 101, 102, 103, 107, 108, 109. Further, bonding wires are used as the connectors 104, 105, 106, 110, 111, and 112.
  • the first circuit unit 41 the first power terminal plate 31, the power wiring board 24, the first semiconductor element 91, the first connector 101, the first output wiring board 28, and the first output terminal board 34 are connected to the first current path. 71 is formed.
  • the second circuit unit 42 the second power terminal plate 32, the power wiring board 24, the second semiconductor element 92, the second connector 102, the second output wiring board 29, and the second output terminal board 35 are connected to the first current path. 73 is formed.
  • the third circuit unit 43 the third power terminal plate 33, the power wiring board 24, the third semiconductor element 93, the third connector 103, the third output wiring board 30, and the third output terminal board 36 are connected to the first current path 75. Is forming.
  • the first output terminal board 34, the first output wiring board 28, the fourth semiconductor element 94, the fourth connector 107, the first ground wiring board 25, and the first ground terminal board 37 are the second one.
  • a current path 72 is formed.
  • the second output terminal board 35, the second output wiring board 29, the fifth semiconductor element 95, the fifth connector 108, the second ground wiring board 26, and the second ground terminal board 38 are the second A current path 74 is formed.
  • the third output terminal plate 36, the third output wiring board 30, the sixth semiconductor element 96, the sixth connector 109, the third ground wiring board 27, and the third ground terminal board 39 are provided in the second circuit unit 43.
  • a current path 76 is formed.
  • the semiconductor elements 91, 92, 93 disposed in the three wide portions 24B of the power wiring board 24 are in a direction orthogonal to the arrangement direction of the output terminal plates 34, 35, 36 and the ground terminal plates 37, 38, 39.
  • the first element group is configured with an interval.
  • the semiconductor elements 94, 95, and 96 disposed in the wide portions 28B, 29B, and 30B of the three output wiring boards 28, 29, and 30 are output terminal plates 34, 35, and 36 and ground terminal plates 37 and 38, respectively.
  • 39 are arranged at intervals in a direction orthogonal to the arrangement direction of 39, constituting a second element group.
  • the first element group constituting the first element group in the direction perpendicular to the arrangement direction of the output terminal plates 34, 35, 36 and the ground terminal plates 37, 38, 39 is the center of the fifth semiconductor element 95 constituting the second element group.
  • the semiconductor element 91 and the second semiconductor element 92 are located between the centers.
  • the center of the sixth semiconductor element 96 constituting the second element group constitutes the first element group in a direction orthogonal to the arrangement direction of the output terminal plates 34, 35, 36 and the ground terminal plates 37, 38, 39. It is located between the center of the second semiconductor element 92 and the third semiconductor element 93.
  • the sealing resin 50 is provided on the second main surface of the power wiring board 24, the output wiring boards 28, 29, and 30 and the ground wiring boards 25, 26, and 27 (the surface opposite to the first main surface, the surface of the apparatus main body 20).
  • the power supply wiring board 24, the output wiring boards 28, 29, and 30 and the ground wiring boards 25, 26, and 27 are sealed so that the lower surface is exposed.
  • the sealing resin 50 has through holes 51, 51 penetrating in the thickness direction of the power wiring board 24, the output wiring boards 28, 29, 30 and the ground wiring boards 25, 26, 27. May be formed.
  • the through holes 51, 51 of the sealing resin 50 have both ends in the direction orthogonal to the arrangement direction of the output terminal plates 34, 35, 36 and the ground terminal plates 37, 38, 39 in the sealing resin 50. It is preferable to be formed.
  • the materials of the plates 37, 38, 39 and the gate terminal plates 61 to 66 are not particularly limited, but may be materials used for general lead frames such as copper.
  • the sealing resin 50 is not particularly limited, but may be a material generally used for sealing a semiconductor device, for example.
  • a circuit diagram of the semiconductor device 10 of the present embodiment is, for example, as shown in FIG. 1 and 3, the first semiconductor element 91, the second semiconductor element 92, the third semiconductor element 93, the fourth semiconductor element 94, the fifth semiconductor element 95, and the sixth semiconductor element 96 include the drain electrode and the source.
  • a switching element having an electrode and a gate electrode.
  • the semiconductor device 10 of this embodiment can be used for operation control of a motor (for example, a three-phase motor).
  • the power supply terminal plates 31, 32, and 33 are connected to a DC power supply (not shown).
  • a direct current flows through the power supply terminal plates 31, 32, 33 and a gate signal is intermittently applied to the gate electrodes of the semiconductor elements 91, 92, 93 as switching elements, the first current paths 71, 73, In 75, a direct current flows intermittently from the power supply terminal plates 31, 32, 33 toward the output terminal plates 34, 35, 36.
  • a gate signal is intermittently applied to the gate electrodes of the semiconductor elements 94, 95, and 96 that are switching elements
  • the output terminal plates 34, 35, and 36 are provided in the second current paths 72, 74, and 76.
  • the ground terminal plates 37, 38, 39 cause an alternating current to flow.
  • the semiconductor device 10 including the three circuit units 41, 42, and 43 is illustrated, but the present embodiment is not limited to this.
  • the semiconductor device of the present embodiment only needs to include at least one circuit unit.
  • the connectors 101, 102, 103, 107, 108, and 109 are illustrated, but the present embodiment is not limited to this.
  • the connectors 101, 102, 103, 107, 108, and 109 of the connectors in the present embodiment may be conductive plate materials.
  • the power wiring board 24 and the output wiring boards 28, 29, and 30 are connected by capacitors 121, 122, and 123, and the output wiring boards 28, 29, and 30 are connected.
  • the ground wiring boards 25, 26, and 27 may be connected by capacitors 124, 125, and 126. That is, the circuit units 41, 42, and 43 of this embodiment may include the capacitors 121 to 126.
  • capacitors 121 to 123 are connected in parallel with the semiconductor elements 91 to 93 between the power supply wiring board 24 and the output wiring boards 28 to 30.
  • the capacitors 124 to 126 are connected in parallel with the semiconductor elements 94 to 96 between the output wiring boards 28, 29, 30 and the ground wiring boards 25, 26, 27.
  • it has a terminal main surface that is coplanar with the lower surface of the apparatus main body 20, and the base end portion of each terminal plate is formed wider than the other portions of the terminal plate. For this reason, a heat dissipation area can be increased while ensuring the pitch between adjacent terminal boards. Therefore, heat generated in the semiconductor elements 91 to 96 can be efficiently released to the outside.
  • the bases of the terminal boards (power supply terminal boards 31, 32, 33, output terminal boards 34, 35, 36 and ground terminal boards 37, 38, 39, gate terminal boards 61 to 66). Steps are provided between the end portions (31A to 39A, 61A to 66A) and the other portions (31B to 39B, 61B to 66B) of the terminal board. Thereby, this level
  • step difference can be used as the mark of the bending position of a terminal board.
  • a plurality of wiring boards (power supply wiring board 24, ground wiring boards 25, 26, 27, output wiring boards 28, 29, 30, and gate wiring boards 81 to 86) are respectively terminal boards. (Power source terminal plates 31, 32, 33, output terminal plates 34, 35, 36, ground terminal plates 37, 38, 39, gate terminal plates 61 to 66). For this reason, the semiconductor device 10 can be made compact while suppressing electrical loss in the semiconductor device 10.
  • the bases of the terminal boards (power supply terminal boards 31, 32, 33, output terminal boards 34, 35, 36 and ground terminal boards 37, 38, 39, gate terminal boards 61 to 66).
  • Two main surfaces 25b, 26b, 27b and second main surfaces 28b, 29b, 30b) of the output wiring boards 28, 29, 30 are arranged on the same surface.
  • semiconductor elements 91 to 96 are arranged on the first main surface of some of the wiring boards. Therefore, the heat generated in the semiconductor elements 91 to 96 can be efficiently released to the outside.
  • the plurality of terminal plates include the power supply terminal plates 31, 32, and 33, and the output terminal plate 34 that extends from the device body 20 in the opposite direction to the power supply terminal plates 31, 32, and 33. 35, 36 and ground terminal plates 37, 38, 39 extending from the apparatus main body 20 in the same direction as the power terminal plates 31, 32, 33.
  • the plurality of wiring boards include power terminal plates 31, 32, 33.
  • the power supply wiring board 24 connected to the ground, the ground wiring boards 25, 26, 27 connected to the ground terminal boards 37, 38, 39, and the output wiring boards 28, 29 connected to the output terminal boards 34, 35, 36.
  • the power supply wiring board 24 includes a plurality of narrow portions 24A and wide portions 24B that are continuous in a direction orthogonal to the arrangement direction of the output terminal plates 34, 35, 36 and the ground terminal plates 37, 38, 39. Have. For this reason, the heat generated in the three semiconductor elements 91, 92, and 93 disposed in the wide portion 24 ⁇ / b> B of the power supply wiring board 24 can be evenly released by the entire power supply wiring board 24. That is, the heat dissipation efficiency can be improved.
  • the semiconductor elements 91, 92, 93 disposed on the first main surface 24a of the wide portion 24B of the power wiring board 24 and the narrow portions of the output wiring boards 28, 29, 30 are provided.
  • 28A, 29A, and 30A are connected by connectors 101, 102, and 103, and semiconductor elements are arranged on the first main surfaces 28a, 29a, and 30a of the wide portions 28B, 29B, and 30B of the output wiring boards 28, 29, and 30 94, 95, 96 and ground wiring boards 25, 26, 27 are connected by connectors 107, 108, 109.
  • the heat generated in the semiconductor elements 91, 92, 93 can be efficiently transmitted to the narrow portions 28A, 29A, 30A of the output wiring boards 28, 29, 30 through the connectors 101, 102, 103. Further, the heat generated in the semiconductor elements 94, 95, and 96 can be efficiently transferred to the ground wiring boards 25, 26, and 27 through the connectors 107, 108, and 109. Therefore, the heat dissipation efficiency of the semiconductor device 10 can be improved.
  • the connectors 101, 102, 103, 107, 108, 109 are conductive plate materials. Since the plate material has a smaller electrical resistance than the bonding wire, the electrical loss in the semiconductor device 10 can be reduced. Further, since the plate material has a higher thermal conductivity than the bonding wire, the heat dissipation efficiency of the semiconductor device 10 can be further improved.
  • the through holes 51 and 51 that penetrate the sealing resin 50 in the thickness direction of the power wiring board 24, the output wiring boards 28, 29, and 30 and the ground wiring boards 25, 26, and 27 are provided. Is formed.
  • the semiconductor device 10 can be fixed to the heat dissipation member by screwing using the through holes 51, 51.
  • the second main surface (the lower surface of the apparatus main body 20) of the power supply wiring board 24, the output wiring boards 28, 29, and 30 and the ground wiring boards 25, 26, and 27 can be pressed against the heat radiating member.
  • the through holes 51 and 51 are formed at both ends of the sealing resin 50 in the direction orthogonal to the arrangement direction of the output terminal plates 34, 35 and 36 and the ground terminal plates 37, 38 and 39. For this reason, the surface contact of the second main surface (the lower surface of the apparatus main body 20) of the power supply wiring board 24, the output wiring boards 28, 29 and 30, and the ground wiring boards 25, 26 and 27 and the heat radiating member can be ensured. Thereby, the heat generated in the semiconductor elements 91 to 96 can be more efficiently released from the second main surface of these wiring boards to the heat radiating member.
  • the plurality of terminal plates include the gate terminal plates 61 to 66 extending from the device main body 10 in the direction opposite to the power supply terminal plates 31, 32, and 33. Therefore, the semiconductor device is secured while ensuring the space between the power supply terminal plates 31, 32, 33 and the ground terminal plates 37, 38, 39 and the space between the output terminal plates 34, 35, 36 and the gate terminal plates 61-66. 10 can be miniaturized in the longitudinal direction.
  • the wiring boards include the gate wiring boards 81, 83, and 85
  • the terminal boards include the power supply terminal boards 31, 32, and 33 connected to the power supply wiring board 24, and Ground terminal boards 37, 38, 39 connected to the ground wiring boards 25, 26, 27, output terminal boards 34, 35, 36 connected to the output wiring boards 28, 29, 30, and gate wiring boards 81, 83.
  • , 85 connected to the power supply terminals 31, 32, 33, the output terminal boards 34, 35, 36, and the ground terminal boards 37, 38, 39 have the widths of the gate terminals 61-66. It is larger than 66 width. For this reason, the semiconductor device 10 can be made compact while suppressing electrical loss in the semiconductor device 10.
  • the semiconductor elements 91, 92, and 93 disposed in each of the plurality of wide portions 24 ⁇ / b> B of the power supply wiring board 24 are output terminal plates 34, 35, and 36 and ground terminal plates 37 and 38.
  • , 39 are arranged in a direction orthogonal to the arrangement direction of the first element group to form a first element group, and are arranged in each of the wide portions 28B, 29B, 30B of the plurality of output wiring boards 28, 29, 30.
  • the elements 94, 95, and 96 are arranged at intervals in a direction perpendicular to the arrangement direction of the output terminal plates 34, 35, and 36 and the ground terminal plates 37, 38, and 39 to constitute a second element group.
  • the front ends of the ground terminals 37, 38, 39 extend in the thickness direction of these wiring boards so as to protrude from the first main surface of these wiring boards. For this reason, the semiconductor device 10 can be connected to a circuit board or the like at a position away from the heat dissipating member with which the lower surface of the semiconductor device 10 contacts.
  • the power supply wiring board 24 and the output wiring boards 28, 29, and 30 are connected by the capacitors 121, 122, and 123, and the output wiring boards 28, 29, and 30 are connected to the ground wiring board 25, 26, 27 are connected by capacitors 124, 125, 126.
  • the semiconductor elements 91 to 96 are switching elements such as MOF-FETs or IGBTs that are mounted on in-vehicle electrical components, currents intermittently flow due to the switching of the semiconductor elements 91 to 96.
  • the semiconductor device 10 by providing the capacitors 121 to 126, voltage fluctuations during switching of the semiconductor elements 91 to 96 can be reduced.
  • the lead frame 200 of this embodiment includes a plurality of wiring boards (power supply wiring board 24, ground wiring boards 25, 26, 27, output wiring boards 28, 29, 30 and gate wiring boards 81-86. ) And a plurality of terminal boards (power supply terminal boards (leads) 31, 32, 33, output terminal boards (leads) 34, 35, 36, ground terminal boards (leads) 37, 38, 39, gate terminal boards 61-66. ) Are integrally formed, and a plurality of terminal plates are connected by connecting portions (tie bars 201, 202 and frame portion 203).
  • the tie bars 201 and 202 among the connecting portions connect the portions in the vicinity of the plurality of wiring boards (base end portions (31A to 39A, 61A to 66A)) of the plurality of terminal boards over the arrangement direction of the plurality of terminal boards. Is formed.
  • the frame body portion 203 includes a portion of the plurality of terminal plates opposite to the plurality of wiring boards (tip portions (31B to 39B, 61B to 66B)) and a plurality of terminal plates in the tie bars 201 and 202. It connects with the part to isolate
  • the lead frame 200 of this embodiment is used as a lead frame for the semiconductor device 10. That is, the lead frame 200 of this embodiment includes a plurality of wiring boards (power supply wiring board 24, ground wiring boards 25, 26, 27, output wiring boards 28, 29, 30, and gate wiring board 81 that constitute the semiconductor device 10. 86), a plurality of terminal boards (power supply terminal boards (leads) 31, 32, 33, output terminal boards (leads) 34, 35, 36, ground terminal boards (leads) 37, 38, 39, gate terminal board 61). To 66).
  • wiring boards power supply wiring board 24, ground wiring boards 25, 26, 27, output wiring boards 28, 29, 30, and gate wiring board 81 that constitute the semiconductor device 10.
  • 86 a plurality of terminal boards (power supply terminal boards (leads) 31, 32, 33, output terminal boards (leads) 34, 35, 36, ground terminal boards (leads) 37, 38, 39, gate terminal board 61).
  • the semiconductor device 10 described above can be manufactured using the lead frame 200 of the present embodiment.

Abstract

本発明の半導体装置（１０）は、装置本体（２０）と、装置本体（２０）から側方に延びる複数の端子板（３１～３９，６１～６６）と、を備え、各端子板（３１～３９，６１～６６）の延出方向の基端部（３１Ａ～３９Ａ、６１Ａ～６６Ａ）が、装置本体（２０）の下面と同一平面をなす端子主面を有し、各端子板（３１～３９，６１～６６）の基端部（３１Ａ～３９Ａ、６１Ａ～６６Ａ）が、端子板（３１～３９，６１～６６）の他の部分よりも幅広に形成されている。

Description

半導体装置及びリードフレーム
本発明は、半導体装置及びリードフレームに関する。
　従来、封止樹脂の下面に露出する電極板に、封止樹脂から突出する外部接続端子部（端子板）を一体に形成した半導体装置が知られている（例えば、特許文献１）。この半導体装置において、外部接続端子部の基端部は、電極板と平行に延びており、電極板の下面とともに放熱面として機能する。
特許第５６６９８６６号公報
しかしながら、上記の半導体装置では、外部接続端子部の幅寸法が、基端部から先端部に至るまで一定である。このため、外部接続端子部が複数配列される場合には、隣り合う外部接続端子部間のピッチ（特に、隣り合う外部接続端子部の先端部間のピッチ）を考慮して、外部接続端子部の幅寸法を設定する必要がある。その結果、半導体装置の放熱面積を増やすことに限界がある。
本発明は、上記問題を解決すべくなされたもので、その目的は、隣り合う端子板間のピッチを確保しながら、放熱面積を増やすことができる半導体装置及び半導体装置用のリードフレームを提供することにある。
上記問題を解決するために、本発明の第１の態様は、装置本体と、前記装置本体から側方に延びる複数の端子板と、を備え、各端子板の延出方向の基端部が、前記装置本体の下面と同一平面をなす端子主面を有し、各端子板の基端部が、端子板の他の部分よりも幅広に形成されていることを特徴とする半導体装置である。
　本発明の第２の態様は、上記態様の半導体装置用のリードフレームであって、複数の端子板と、前記複数の端子板を連結する連結部と、を備えるリードフレームである。
本発明の半導体装置によれば、隣り合う端子板間のピッチを確保しながら、放熱面積を増やすことができる。
本実施形態による半導体装置の一例を示す平面構成図である。 本実施形態による半導体装置の一例を示す斜視図である。 本実施形態による半導体装置における回路図の一例である。 本実施形態による半導体装置の他の例を示す平面構成図である。 本実施形態による半導体装置における回路図の他の例である。 本実施形態によるリードフレームの一例を示す斜視図である。
［半導体装置］
　以下、本発明の一実施形態による半導体装置について、図面を参照して説明する。
　図１、２に示すように、本実施形態の半導体装置１０は、装置本体２０、並びに、装置本体２０から側方に延びる複数の端子板（電源端子板（リード）３１，３２，３３、出力端子板（リード）３４，３５，３６、グランド端子板（リード）３７，３８，３９及びゲート端子板（リード）６１～６６）をそれぞれ有する回路ユニット４１，４２，４３を備えている。
　装置本体２０は、回路ユニット４１，４２，４３のそれぞれに対応する装置単位２１，２２，２３が一体化されてなるものである。回路ユニット４１，４２，４３は、半導体装置１０の長手方向（図１における左右方向）に沿って、この順に配置されている。
　装置単位２１，２２，２３は、互いに間隔を空けて配された複数の配線板（電源配線板２４、グランド配線板２５，２６，２７、出力配線板２８，２９，３０、ゲート配線板８１～８６）と、一部の配線板の第一主面に配されて、配線板に電気接続される半導体素子９１～９６とを有する。
　装置本体２０は、装置単位２１，２２，２３を被覆する封止樹脂５０を有する。
　第一回路ユニット４１は、第一装置単位２１と、第一装置単位２１から突出する第一電源端子板３１、第一出力端子板３４及び第一グランド端子板３７と、を有する。
　第二回路ユニット４２は、第二装置単位２２と、第二装置単位２２から突出する第二電源端子板３２、第二出力端子板３５及び第二グランド端子板３８と、を有する。
　第三回路ユニット４３は、第三装置単位２３と、第三装置単位２３から突出する第三電源端子板３３、第三出力端子板３６及び第三グランド端子板３９と、を有する。
　第一回路ユニット４１と、第二回路ユニット４２と、第三回路ユニット４３とは、平面視した場合、略等しい形状をなしている。
第一装置単位２１は、電源配線板２４と、第一グランド配線板２５と、第一出力配線板２８と、第一半導体素子９１と、第四半導体素子９４と、を有する。
第二装置単位２２は、電源配線板２４と、第二グランド配線板２６と、第二出力配線板２９と、第二半導体素子９２と、第五半導体素子９５と、を有する。
第三装置単位２３は、電源配線板２４と、第三グランド配線板２７と、第三出力配線板３０と、第三半導体素子９３と、第六半導体素子９６と、を有する。
　封止樹脂５０は、電源配線板２４、グランド配線板２５，２６，２７及び出力配線板２８，２９，３０の第二主面が露出するように、電源配線板２４、グランド配線板２５，２６，２７及び出力配線板２８，２９，３０、半導体素子９１～９６、並びに、電源端子板３１，３２，３３、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９を封止している。例えば、図２に示すように、封止樹脂５０は、電源配線板２４の第二主面２４ｂ、グランド配線板２５，２６，２７の第二主面２５ｂ，２６ｂ，２７ｂ及び出力配線板２８，２９，３０の第二主面２８ｂ，２９ｂ，３０ｂが露出するように、電源配線板２４、グランド配線板２５，２６，２７及び出力配線板２８，２９，３０、半導体素子９１～９６、並びに、電源端子板３１，３２，３３、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９を封止している。電源配線板２４の第二主面２４ｂ、グランド配線板２５，２６，２７の第二主面２５ｂ，２６ｂ，２７ｂ及び出力配線板２８，２９，３０の第二主面２８ｂ，２９ｂ，３０ｂと、封止樹脂５０におけるこれらの第二主面側に露出する面（下面）５０ａとは、同一面上に配されている。電源配線板２４の第二主面２４ｂ、グランド配線板２５，２６，２７の第二主面２５ｂ，２６ｂ，２７ｂ及び出力配線板２８，２９，３０の第二主面２８ｂ，２９ｂ，３０ｂは、装置本体２０の下面を構成する。
電源端子板３１，３２，３３、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９は、封止樹脂５０から突出している。
　出力端子板３４，３５，３６とグランド端子板３７，３８，３９とは、装置本体２０に対して互いに逆向きに突出している。言い換えれば、出力端子板３４，３５，３６とグランド端子板３７，３８，３９とは、装置本体２０の長手方向に沿う側面（封止樹脂５０の側面）から、その側面と垂直に、かつ互いに逆向きに突出している。
　電源端子板３１，３２，３３は、グランド端子板３７，３８，３９と同じ向きに突出している。電源端子板３１，３２，３３は、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９の配列方向に直交する方向にずれて位置する。
　出力端子板３４，３５，３６及びグランド端子板３７，３８，３９の配列方向とは、第一出力端子板３４から第一グランド端子板３７に向かう方向、第二出力端子板３５から第二グランド端子板３８に向かう方向、及び第三出力端子板３６から第三グランド端子板３９に向かう方向のことである。すなわち、電源端子板３１，３２，３３が、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９の配列方向に直交する方向にずれて位置するとは、電源端子板３１，３２，３３が、出力端子板３４，３５，３６とグランド端子板３７，３８，３９を結ぶ直線上にはないことを意味する。
　回路ユニット４１，４２，４３は、装置本体２０（装置単位２１，２２，２３）から突出するゲート端子板６１～６６を有していてもよい。この場合、電源端子板３１，３２，３３とゲート端子板６１～６６とが、装置本体２０に対して互いに逆向きに突出している。言い換えれば、電源端子板３１，３２，３３とゲート端子板６１～６６とは、装置本体２０の長手方向に沿う側面から、その側面と垂直に互いに逆向きに突出している。
　ゲート端子板６１～６６は、封止樹脂５０から突出している。
　電源端子板３１，３２，３３、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９の幅は、ゲート端子板６１～６６の幅よりも大きいことが好ましい。
　複数の端子板（電源端子板３１，３２，３３、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９、ゲート端子板６１～６６）は、その長手方向の中途部において折曲げられている。各端子板の長手方向の先端部（３１Ｂ～３９Ｂ、６１Ｂ～６６Ｂ）は、基端部（３１Ａ～３９Ａ、６１Ａ～６６Ａ）に対して略垂直に延びている。また、複数の配線板から延びる各端子板の長手方向の先端部（３１Ｂ～３９Ｂ、６１Ｂ～６６Ｂ）は、複数の配線板の第二主面（電源配線板２４の第二主面２４ｂ、グランド配線板２５，２６，２７の第二主面２５ｂ，２６ｂ，２７ｂ及び出力配線板２８，２９，３０の第二主面２８ｂ，２９ｂ，３０ｂ）が向く方向と逆向きに延びている。すなわち、複数の配線板から延びる各端子板の先端部は、配線板の第一主面（例えば、電源配線板２４の第一主面２４ａ）から突出するように配線板の厚み方向に延びている。
　装置本体２０は、３つの装置単位２１，２２，２３において共通の電源配線板２４と、装置単位２１，２２，２３においてそれぞれ個別に設けられたグランド配線板２５，２６，２７と、装置単位２１，２２，２３においてそれぞれ個別に設けられた出力配線板２８，２９，３０とを有する。
　電源配線板２４と、グランド配線板２５，２６，２７と、出力配線板２８，２９，３０とは、互いに間隔を空けて配置されている。
　電源配線板２４は、装置本体２０の長手方向に延びている。電源配線板２４は、平面視した場合、その長手方向に沿って周期的な凹凸形状をなしている。言い換えれば、電源配線板２４は、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９の配列方向に直交する方向に連続する幅狭部２４Ａと幅広部２４Ｂとをそれぞれ３つ有する。幅狭部２４Ａは、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９の配列方向において幅が狭い。幅広部２４Ｂは、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９の配列方向において、幅狭部２４Ａよりも幅が広い。幅広部２４Ｂは、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９の配列方向において、幅狭部２４Ａの一方側（図１において上側）に突出している。
電源配線板２４は、３つの回路ユニット４１，４２，４３の全体にわたって延在している。
３つの電源端子板３１，３２，３３は、電源配線板２４の各幅広部２４Ｂに接続され、各幅広部２４Ｂから突出している。すなわち、３つの電源端子板３１，３２，３３と電源配線板２４とが一体に形成されている。
グランド配線板２５，２６，２７は、電源配線板２４のうち幅広部２４Ｂが突出している面側において、電源配線板２４の幅狭部２４Ａに隣接するように配置されている。
グランド端子板３７，３８，３９は、グランド配線板２５，２６，２７に接続され、グランド配線板２５，２６，２７から突出している。すなわち、グランド端子３７，３８，３９とグランド配線板２５，２６，２７とが一体に形成されている。
出力配線板２８，２９，３０は、電源配線板２４のうち幅広部２４Ｂが突出している面とは反対の面側に配置されている。
出力配線板２８，２９，３０は、平面視した場合、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９の配列方向に直交する方向に連続する幅狭部２８Ａ，２９Ａ，３０Ａと幅広部２８Ｂ，２９Ｂ，３０Ｂとを有する。幅狭部２８Ａ，２９Ａ，３０Ａは、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９の配列方向において幅が狭い。幅広部２８Ｂ，２９Ｂ，３０Ｂは、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９の配列方向において、幅狭部２８Ａ，２９Ａ，３０Ａよりも幅が広い。幅広部２８Ｂ，２９Ｂ，３０Ｂは、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９の配列方向において、幅狭部２８Ａ，２９Ａ，３０Ａの一方側（図１において下側）に突出している。
出力端子板３４，３５，３６は、出力配線板２８，２９，３０の幅広部２８Ｂ，２９Ｂ，３０Ｂに接続され、幅広部２８Ｂ，２９Ｂ，３０Ｂから突出している。すなわち、出力端子板３４，３５，３６と出力配線板２８，２９，３０とが一体に形成されている。
　グランド配線板２５，２６，２７は、電源配線板２４の幅狭部２４Ａを介して、出力配線板２８，２９，３０の幅広部２８Ｂ，２９Ｂ，３０Ｂに向かい合うように配置されている。
　電源配線板２４の幅広部２４Ｂは、出力配線板２８，２９，３０の幅狭部２８Ａ，２９Ａ，３０Ａに向かい合うように配置されている。
回路ユニット４１，４２，４３がゲート端子板６１～６６を有する場合、装置本体２０は、装置単位２１，２２，２３においてそれぞれ設けられたゲート配線板８１～８６を有する。
ゲート端子板６１～６６は、ゲート配線板８１～８６に接続され、ゲート配線板８１～８６から突出している。
第一回路ユニット４１において、第一ゲート配線板８１は、第一出力配線板２８の幅狭部２８Ａに隣接するように配置されている。また、第二ゲート配線板８２は、第一出力配線板２８と第二出力配線板２９の間に配置されている。
第二回路ユニット４２において、第三ゲート配線板８３は、第二出力配線板２９の幅狭部２９Ａに隣接するように配置されている。また、第四ゲート配線板８４は、第二出力配線板２９と第三出力配線板３０の間に配置されている。
第三回路ユニット４３において、第五ゲート配線板８５は、第三出力配線板３０の幅狭部３０Ａに隣接するように配置されている。また、第六ゲート配線板８６は、第三出力配線板３０における、第三出力端子板３６及び第三グランド端子板３９の配列方向の面に沿って配置されている。
　電源端子板３１，３２，３３の延出方向の基端部３１Ａ，３２Ａ，３３Ａは、電源端子板３１，３２，３３の他の部分（先端部３１Ｂ，３２Ｂ，３３Ｂ）よりも幅広に形成されている。
電源端子板３１，３２，３３の基端部３１Ａ，３２Ａ，３３Ａと、電源端子板３１，３２，３３の先端部３１Ｂ，３２Ｂ，３３Ｂとの間には段差が設けられていることが好ましい。
　出力端子板３４，３５，３６の延出方向の基端部３４Ａ，３５Ａ，３６Ａは、出力端子板３４，３５，３６の他の部分（先端部３４Ｂ，３５Ｂ，３６Ｂ）よりも幅広に形成されている。
　出力端子板３４，３５，３６の基端部３４Ａ，３５Ａ，３６Ａと、出力端子板３４，３５，３６の先端部３４Ｂ，３５Ｂ，３６Ｂとの間には段差が設けられていることが好ましい。
　グランド端子板３７，３８，３９の延出方向の基端部３７Ａ，３８Ａ，３９Ａは、グランド端子板３７，３８，３９の他の部分（先端部３７Ｂ，３８Ｂ，３９Ｂ）よりも幅広に形成されている。
　グランド端子板３７，３８，３９の基端部３７Ａ，３８Ａ，３９Ａと、グランド端子板３７，３８，３９の先端部３７Ｂ，３８Ｂ，３９Ｂとの間には段差が設けられていることが好ましい。
図示例において、ゲート端子板６１～６６の延出方向の基端部６１Ａ～６６Ａは、ゲート端子板６１～６６の他の部分（先端部６１Ｂ～６６Ｂ）よりも幅広に形成されているが、例えば、基端部６１Ａ～６６Ａの幅寸法は先端部６１Ｂ～６６Ｂと同等でもよい。
基端部６１Ａ～６６Ａが先端部６１Ｂ～６６Ｂよりも幅広である場合、ゲート端子板６１～６６の基端部６１Ａ～６６Ａと、ゲート端子板６１～６６の先端部６１Ｂ～６６Ｂとの間には段差が設けられていることが好ましい。
各端子板の基端部（３１Ａ～３９Ａ、６１Ａ～６６Ａ）と先端部（３１Ｂ～３９Ｂ、６１Ｂ～６６Ｂ）との間の段差は、各端子板の幅寸法が基端部（３１Ａ～３９Ａ、６１Ａ～６６Ａ）と先端部（３１Ｂ～３９Ｂ、６１Ｂ～６６Ｂ）との境界において急激に変化するような形状を意味する。
図示例においては、各端子板の基端部（３１Ａ～３９Ａ、６１Ａ～６６Ａ）と先端部（３１Ｂ～３９Ｂ、６１Ｂ～６６Ｂ）との間に段差が設けられることで、各端子板の先端部（３１Ｂ～３９Ｂ、６１Ｂ～６６Ｂ）の幅方向の両端が、各端子板の基端部（３１Ａ～３９Ａ、６１Ａ～６６Ａ）の幅方向の両端よりも内側に位置している。
　電源端子板３１，３２，３３の基端部３１Ａ，３２Ａ，３３Ａの端子主面（下面）３１ｂ，３２ｂ，３３ｂ、出力端子板３４，３５，３６の基端部３４Ａ，３５Ａ，３６Ａの端子主面（下面）３４ｂ，３５ｂ，３６ｂ、グランド端子板３７，３８，３９の基端部３７Ａ，３８Ａ，３９Ａの端子主面（下面）３７ｂ，３８ｂ，３９ｂ及びゲート端子板６１～６６の基端部６１Ａ～６６Ａの下面６１ｂ～６６ｂと、電源配線板２４の第二主面（下面）２４ｂ、グランド配線板２５，２６，２７の第二主面（下面）２５ｂ，２６ｂ，２７ｂ及び出力配線板２８，２９，３０の第二主面（下面）２８ｂ，２９ｂ，３０ｂとが、同一面上に配されている。
　電源配線板２４のうち、電源端子板３１，３２，３３の基端部３１Ａ，３２Ａ，３３Ａ近傍の部分（幅広部２４Ｂ）の第一主面２４ａには、半導体素子９１，９２，９３が実装されている。これらの半導体素子９１，９２，９３は、接続子１０１，１０２，１０３を介して、出力配線板２８，２９，３０と電気接続されている。
半導体素子９１，９２，９３は、接続子１０４，１０５，１０６を介して、ゲート配線板８２，８４，８６と接続されている。
　出力配線板２８，２９，３０のうち、出力端子板３４，３５，３６の基端部３４Ａ，３５Ａ，３６Ａ近傍の部分（幅広部２８Ｂ，２９Ｂ，３０Ｂ）の第一主面２８ａ，２９ａ，３０ａには、半導体素子９４，９５，９６が実装されている。これらの半導体素子９４，９５，９６は、接続子１０７，１０８，１０９を介して、グランド配線板２５，２６，２７と電気接続されている。
　半導体素子９４，９５，９６は、接続子１１０，１１１，１１２を介して、ゲート配線板８１，８３，８５と電気接続されている。
図１に示すように、接続子１０１，１０２，１０３，１０７，１０８，１０９としては、ボンディングワイヤが用いられている。また、接続子１０４，１０５，１０６，１１０，１１１，１１２としては、ボンディングワイヤが用いられている。
　第一回路ユニット４１において、第一電源端子板３１、電源配線板２４、第一半導体素子９１、第一接続子１０１、第一出力配線板２８及び第一出力端子板３４が、第一電流経路７１を形成している。
　第二回路ユニット４２において、第二電源端子板３２、電源配線板２４、第二半導体素子９２、第二接続子１０２、第二出力配線板２９及び第二出力端子板３５が、第一電流経路７３を形成している。
　第三回路ユニット４３において、第三電源端子板３３、電源配線板２４、第三半導体素子９３、第三接続子１０３、第三出力配線板３０及び第三出力端子板３６が第一電流経路７５を形成している。
　第一回路ユニット４１において、第一出力端子板３４、第一出力配線板２８、第四半導体素子９４、第四接続子１０７、第一グランド配線板２５及び第一グランド端子板３７が、第二電流経路７２を形成している。
　第二回路ユニット４２において、第二出力端子板３５、第二出力配線板２９、第五半導体素子９５、第五接続子１０８、第二グランド配線板２６及び第二グランド端子板３８が、第二電流経路７４を形成している。
　第三回路ユニット４３において、第三出力端子板３６、第三出力配線板３０、第六半導体素子９６、第六接続子１０９、第三グランド配線板２７及び第三グランド端子板３９が、第二電流経路７６を形成している。
　電源配線板２４の３つの幅広部２４Ｂのそれぞれに配された半導体素子９１，９２，９３は、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９の配列方向に直交する方向に間隔を空けて配列されて第一素子群を構成している。
　一方、３つの出力配線板２８，２９，３０の幅広部２８Ｂ，２９Ｂ，３０Ｂのそれぞれに配された半導体素子９４，９５，９６は、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９の配列方向に直交する方向に間隔を空けて配列されて第二素子群を構成している。
第二素子群を構成する第五半導体素子９５の中心が、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９の配列方向に直交する方向において第一素子群を構成する第一半導体素子９１と第二半導体素子９２の中心間に位置している。
また、第二素子群を構成する第六半導体素子９６の中心が、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９の配列方向に直交する方向において第一素子群を構成する第二半導体素子９２と第三半導体素子９３の中心間に位置している。
　封止樹脂５０は、電源配線板２４、出力配線板２８，２９，３０、及びグランド配線板２５，２６，２７の第二主面（第一主面とは反対側の面、装置本体２０の下面）が露出するように、電源配線板２４、出力配線板２８，２９，３０、及びグランド配線板２５，２６，２７を封止する。また、封止樹脂５０には、図１に示すように、電源配線板２４、出力配線板２８，２９，３０、及びグランド配線板２５，２６，２７の厚み方向に貫通する貫通孔５１，５１が形成されていてもよい。
封止樹脂５０の貫通孔５１，５１は、図１に示すように、封止樹脂５０における出力端子板３４，３５，３６及びグランド端子板３７，３８，３９の配列方向に直交する方向の両端に形成されていることが好ましい。
　電源配線板２４、グランド配線板２５，２６，２７、出力配線板２８，２９，３０、ゲート配線板８１～８６、電源端子板３１，３２，３３、出力端子板３４，３５，３６、グランド端子板３７，３８，３９及びゲート端子板６１～６６の材料は、特に限定されないが、例えば、銅等の一般的なリードフレームに用いられる材料であってよい。
　封止樹脂５０は、特に限定されないが、例えば、一般的に半導体装置の封止に用いられる材料であってよい。
本実施形態の半導体装置１０の回路図は、例えば、図３に示すようになっている。図１，３に示す態様では、第一半導体素子９１、第二半導体素子９２、第三半導体素子９３、第四半導体素子９４、第五半導体素子９５及び第六半導体素子９６が、ドレイン電極、ソース電極、ゲート電極を有するスイッチング素子である。この場合、本実施形態の半導体装置１０は、モータ（例えば、三相モータ）の動作制御に使用することができる。
　本実施形態の半導体装置１０では、電源端子板３１，３２，３３が直流電源（不図示）に接続される。
電源端子板３１，３２，３３に直流電流が流れ、スイッチング素子である半導体素子９１，９２，９３のゲート電極に対してゲート信号が断続的に印加されると、第一電流経路７１，７３，７５においては、電源端子板３１，３２，３３から出力端子板３４，３５，３６に向けて、断続的に直流電流が流れる。一方、スイッチング素子である半導体素子９４，９５，９６のゲート電極に対してゲート信号が断続的に印加されると、第二電流経路７２，７４，７６においては、出力端子板３４，３５，３６とグランド端子板３７，３８，３９との間で交流電流が流れる。
　なお、本実施形態では、３つの回路ユニット４１，４２，４３を備えた半導体装置１０を例示したが、本実施形態はこれに限定されない。本実施形態の半導体装置は、回路ユニットを少なくとも１つ備えていればよい。
本実施形態では、図１に示すように、接続子１０１，１０２，１０３，１０７，１０８，１０９として、ボンディングワイヤが用いられている場合を例示したが、本実施形態はこれに限定されない。本実施形態における接続子は、図４に示すように、接続子１０１，１０２，１０３，１０７，１０８，１０９が、導電性を有する板材であってもよい。
本実施形態の半導体装置１０は、図５に示すように、電源配線板２４と出力配線板２８，２９，３０とがコンデンサ１２１，１２２，１２３によって接続され、出力配線板２８，２９，３０とグランド配線板２５，２６，２７とがコンデンサ１２４，１２５，１２６によって接続されていてもよい。すなわち、本実施形態の回路ユニット４１，４２，４３は、コンデンサ１２１～１２６を含んでもよい。
図５において、コンデンサ１２１～１２３は、電源配線板２４と出力配線板２８～３０との間において半導体素子９１～９３と並列に接続されている。また、コンデンサ１２４～１２６は、出力配線板２８，２９，３０とグランド配線板２５，２６，２７との間において半導体素子９４～９６と並列に接続されている。
本実施形態の半導体装置１０によれば、装置本体２０と、装置本体２０から側方に延びる複数の端子板（電源端子板（リード）３１，３２，３３、出力端子板（リード）３４，３５，３６、グランド端子板（リード）３７，３８，３９及びゲート端子板（リード）６１～６６）と、を備え、各端子板の延出方向の基端部（３１Ａ～３９Ａ、６１Ａ～６６Ａ）が、装置本体２０の下面と同一平面をなす端子主面を有し、各端子板の基端部が、端子板の他の部分よりも幅広に形成されている。このため、隣り合う端子板間のピッチを確保しながら、放熱面積を増やすことができる。したがって、半導体素子９１～９６で発生した熱を効率よく外部に逃がすことができる。
本実施形態の半導体装置１０によれば、端子板（電源端子板３１，３２，３３、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９、ゲート端子板６１～６６）の基端部（３１Ａ～３９Ａ，６１Ａ～６６Ａ）と、端子板の他の部分（３１Ｂ～３９Ｂ，６１Ｂ～６６Ｂ）との間に段差が設けられている。これにより、この段差を、端子板の折曲げ位置の目印とすることができる。
　本実施形態の半導体装置１０によれば、複数の配線板（電源配線板２４、グランド配線板２５，２６，２７、出力配線板２８，２９，３０、ゲート配線板８１～８６）がそれぞれ端子板（電源端子板３１，３２，３３、出力端子板３４，３５，３６、グランド端子板３７，３８，３９、ゲート端子板６１～６６）と一体に形成されている。このため、半導体装置１０における電気的な損失を抑えながら、半導体装置１０のコンパクト化を図ることができる。
本実施形態の半導体装置１０によれば、端子板（電源端子板３１，３２，３３、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９、ゲート端子板６１～６６）の基端部（３１Ａ～３９Ａ，６１Ａ～６６Ａ）の下面（３１ｂ～３９ｂ，６１ｂ～６６ｂ）と、配線板の下面（電源配線板２４の第二主面２４ｂ、グランド配線板２５，２６，２７の第二主面２５ｂ，２６ｂ，２７ｂ及び出力配線板２８，２９，３０の第二主面２８ｂ，２９ｂ，３０ｂ）が同一面上に配されている。また、一部の配線板の第一主面に半導体素子９１～９６が配されている。このため、半導体素子９１～９６で発生した熱を効率よく外部に逃がすことができる。
本実施形態の半導体装置１０によれば、複数の端子板には、電源端子板３１，３２，３３と、装置本体２０から電源端子板３１，３２，３３と逆向きに延びる出力端子板３４，３５，３６と、装置本体２０から電源端子板３１，３２，３３と同じ向きに延びるグランド端子板３７，３８，３９と、があり、複数の配線板には、電源端子板３１，３２，３３に接続された電源配線板２４と、グランド端子板３７，３８，３９に接続されたグランド配線板２５，２６，２７と、出力端子板３４，３５，３６に接続された出力配線板２８，２９，３０と、があり、電源配線板２４は、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９の配列方向に直交する方向に連続する幅狭部２４Ａと幅広部２４Ｂを複数有する。このため、電源配線板２４の幅広部２４Ｂに配された３つの半導体素子９１，９２，９３で発生した熱を、電源配線板２４全体で、均等に逃がすことができる。すなわち、放熱効率の向上を図ることができる。
本実施形態の半導体装置１０によれば、電源配線板２４の幅広部２４Ｂの第一主面２４ａに配された半導体素子９１，９２，９３と、出力配線板２８，２９，３０の幅狭部２８Ａ，２９Ａ，３０Ａとが接続子１０１，１０２，１０３で接続され、出力配線板２８，２９，３０の幅広部２８Ｂ，２９Ｂ，３０Ｂの第一主面２８ａ，２９ａ，３０ａに配された半導体素子９４，９５，９６と、グランド配線板２５，２６，２７とが接続子１０７，１０８，１０９で接続されている。このため、半導体素子９１，９２，９３で発生した熱を、接続子１０１，１０２，１０３を通じて、出力配線板２８，２９，３０の幅狭部２８Ａ，２９Ａ，３０Ａに効率よく伝えることができる。また、半導体素子９４，９５，９６で発生した熱を、接続子１０７，１０８，１０９を通じて、グランド配線板２５，２６，２７に効率よく伝えることができる。したがって、半導体装置１０の放熱効率を向上することができる。
本実施形態の半導体装置１０によれば、接続子１０１，１０２，１０３，１０７，１０８，１０９が、導電性を有する板材である。板材はボンディングワイヤと比較して電気抵抗が小さいため、半導体装置１０における電気的な損失を小さくできる。また、板材は、ボンディングワイヤと比較して熱伝導率が高いため、半導体装置１０の放熱効率の向上をさらに図ることができる。
本実施形態の半導体装置１０によれば、封止樹脂５０に電源配線板２４、出力配線板２８，２９，３０、グランド配線板２５，２６，２７の厚み方向に貫通する貫通孔５１，５１が形成されている。このため、貫通孔５１，５１を利用して半導体装置１０をネジ止めによって放熱部材に固定できる。この固定により、電源配線板２４、出力配線板２８，２９，３０、グランド配線板２５，２６，２７の第二主面（装置本体２０の下面）を放熱部材に押し付けることができる。これにより、電源配線板２４、出力配線板２８，２９，３０、グランド配線板２５，２６，２７の第二主面と放熱部材との接触を確保できるため、半導体素子９１～９６で発生した熱を、これらの配線板の第二主面から放熱部材に効率よく逃がすことができる。また、貫通孔５１，５１は、封止樹脂５０における出力端子板３４，３５，３６及びグランド端子板３７，３８，３９の配列方向に直交する方向の両端に形成されている。このため、電源配線板２４、出力配線板２８，２９，３０、グランド配線板２５，２６，２７の第二主面（装置本体２０の下面）と放熱部材との面接触を確保できる。これにより、半導体素子９１～９６で発生した熱を、これらの配線板の第二主面から放熱部材に、さらに効率よく逃がすことができる。
　本実施形態の半導体装置１０によれば、複数の端子板には、装置本体１０から電源端子板３１，３２，３３と逆向きに延びるゲート端子板６１～６６がある。このため、電源端子板３１，３２，３３及びグランド端子板３７，３８，３９間の間隔と、出力端子板３４，３５，３６及びゲート端子板６１～６６間の間隔を確保しながら、半導体装置１０を長手方向に小型化することができる。
　本実施形態の半導体装置１０によれば、配線板には、ゲート配線板８１，８３，８５があり、端子板には、電源配線板２４に接続された電源端子板３１，３２，３３と、グランド配線板２５，２６，２７に接続されたグランド端子板３７，３８，３９と、出力配線板２８，２９，３０に接続された出力端子板３４，３５，３６と、ゲート配線板８１，８３，８５に接続されたゲート端子板６１～６６と、があり、電源端子３１，３２，３３、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９の幅は、ゲート端子６１～６６の幅よりも大きい。このため、半導体装置１０における電気的な損失を抑えながら、半導体装置１０のコンパクト化を図ることができる。電源端子板３１，３２，３３、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９には大電流が流れるため、これらの端子板を幅広とすることで、これらの端子板における電気抵抗を小さく抑えて、これらの端子板における電気的な損失を抑制できる。一方、ゲート端子板６１～６６には小さい電流しか流れないため、これらの端子板を幅狭としても、これらの端子板における電気的な損失を抑えることができる。
　本実施形態の半導体装置１０によれば、電源配線板２４の複数の幅広部２４Ｂのそれぞれに配された半導体素子９１，９２，９３は出力端子板３４，３５，３６及びグランド端子板３７，３８，３９の配列方向に直交する方向に間隔を空けて配列されて第一素子群を構成し、複数の出力配線板２８，２９，３０の幅広部２８Ｂ，２９Ｂ，３０Ｂのそれぞれに配された半導体素子９４，９５，９６は出力端子板３４，３５，３６及びグランド端子板３７，３８，３９の配列方向に直交する方向に間隔を空けて配列されて第二素子群を構成している。第二素子群を構成する半導体素子板９５，９６の中心が、出力端子板３４，３５，３６及びグランド端子板３７，３８，３９の配列方向に直交する方向において第一素子群を構成する半導体素子９１，９２，９３のうちの２つの中心間に位置している。このため、第一電流経路７１，７３，７５及び第二電流経路７２，７４，７６をより単純化することができる。また、複数の半導体素子９１～９６において発生した熱に基づく装置本体２０での熱分布の均等化を図ることができる。すなわち、装置本体２０における熱の集中を防止できると共に、半導体装置１０の放熱効率向上を図ることもできる。
　本実施形態の半導体装置１０によれば、電源配線板２４、出力配線板２８，２９，３０、グランド配線板２５，２６，２７から延びる電源端子３１，３２，３３、出力端子３４，３５，３６、グランド端子３７，３８，３９の先端部は、これらの配線板の第一主面から突出するように、これらの配線板の厚み方向に延びている。このため、半導体装置１０の下面が接触する放熱部材から離れた位置において、半導体装置１０を回路基板などに接続することができる。
　本実施形態の半導体装置１０によれば、電源配線板２４と出力配線板２８，２９，３０とがコンデンサ１２１，１２２，１２３によって接続され、出力配線板２８，２９，３０とグランド配線板２５，２６，２７とがコンデンサ１２４，１２５，１２６によって接続されている。半導体素子９１～９６が、車載用電装品に搭載されるＭＯＦ－ＦＥＴやＩＧＢＴ等のスイッチング素子である場合、半導体素子９１～９６のスイッチングにより電流が間欠的に流れる。半導体装置１０において、コンデンサ１２１～１２６を設けることにより、半導体素子９１～９６のスイッチング時の電圧変動を緩和させることができる。
［リードフレーム］
　以下、本発明の一実施形態によるリードフレームについて、図面を参照して説明する。
　図３に示すように、本実施形態のリードフレーム２００は、複数の配線板（電源配線板２４、グランド配線板２５，２６，２７、出力配線板２８，２９，３０、ゲート配線板８１～８６）と、複数の端子板（電源端子板（リード）３１，３２，３３、出力端子板（リード）３４，３５，３６、グランド端子板（リード）３７，３８，３９、ゲート端子板６１～６６）とが一体に形成され、複数の端子板が連結部（タイバー２０１，２０２と枠体部２０３）によって連結されている。
本実施形態では、図３に示すリードフレーム２００において、図１に示す半導体装置１０と同一の構成要素には、同一の符号を付して、それらの構成要素に関する説明を省略する。
　連結部のうちタイバー２０１，２０２は、複数の端子板の配列方向にわたって、複数の端子板における複数の配線板近傍の部分（基端部（３１Ａ～３９Ａ、６１Ａ～６６Ａ））を連結するように形成されている。
　連結部のうち枠体部２０３は、複数の端子板における複数の配線板とは反対側の部分（先端部（３１Ｂ～３９Ｂ、６１Ｂ～６６Ｂ））と、タイバー２０１，２０２における複数の端子板から離隔する部分とを連結し、複数の配線板と複数の端子板を囲むように形成されている。
　本実施形態のリードフレーム２００は、半導体装置１０用のリードフレームとして用いられる。
　すなわち、本実施形態のリードフレーム２００は、半導体装置１０を構成する、複数の配線板（電源配線板２４、グランド配線板２５，２６，２７、出力配線板２８，２９，３０、ゲート配線板８１～８６）と、複数の端子板（電源端子板（リード）３１，３２，３３、出力端子板（リード）３４，３５，３６、グランド端子板（リード）３７，３８，３９、ゲート端子板６１～６６）として用いられる。
　本実施形態のリードフレーム２００を用いて、前述した半導体装置１０を製造することができる。
１０　半導体装置
２０　装置本体
２１，２２，２３　装置単位
２４　電源配線板
２５，２６，２７　グランド配線板
２８，２９，３０　出力配線板
３１，３２，３３　電源端子板
３４，３５，３６　出力端子板
３７，３８，３９　グランド端子板
４１，４２，４３　回路ユニット
５０　封止樹脂
５１　貫通孔
６１，６２，６３，６４，６５，６６　ゲート端子板
７１，７３，７５　第一電流経路
７２，７４，７６　第二電流経路
８１，８２，８３，８４，８５，８６　ゲート配線板
９１，９２，９３，９４，９５，９６　半導体素子
１０１，１０２，１０３，１０４，１０５，１０６，１０７，１０８，１０９，１１０，１１１，１１２　接続子
１２１，１２２，１２３，１２４，１２５，１２６　コンデンサ
２００　リードフレーム
２０１，２０２　タイバー
２０３　枠体部

Claims (14)

  1. 装置本体と、前記装置本体から側方に延びる複数の端子板と、を備え、
    各端子板の延出方向の基端部が、前記装置本体の下面と同一平面をなす端子主面を有し、
    各端子板の基端部が、端子板の他の部分よりも幅広に形成されていることを特徴とする半導体装置。
  2. 前記端子板の基端部と、前記端子板の他の部分との間に段差が設けられていることを特徴とする請求項１に記載の半導体装置。
  3. 前記装置本体が、各端子板に一体に形成された複数の配線板と、前記配線板の第一主面に配される半導体素子と、を備え、
    各配線板の第二主面が、前記装置本体の下面を構成することを特徴とする請求項１又は２に記載の半導体装置。
  4. 前記複数の端子板には、電源端子板と、前記装置本体から前記電源端子板と逆向きに延びる出力端子板と、前記装置本体から前記電源端子板と同じ向きに延びるグランド端子板と、があり、
    前記複数の配線板には、前記電源端子板に接続された電源配線板と、前記グランド端子板に接続されたグランド配線板と、前記出力端子板に接続された出力配線板と、があり、
    前記電源配線板は、前記出力端子板及び前記グランド端子板の配列方向に直交する方向に連続する幅狭部と幅広部を複数有することを特徴とする請求項３に記載の半導体装置。
  5. 前記電源配線板の前記幅広部の第一主面に配された半導体素子と、前記出力配線板の幅狭部とが接続子で接続され、
    前記出力配線板の幅広部の第一主面に配された半導体素子と、前記グランド配線板とが接続子で接続されたことを特徴とする請求項４に記載の半導体装置。
  6. 前記接続子が、導電性を有する板材である請求項５に記載の半導体装置。
  7. 前記装置本体は、前記配線板の第二主面が露出するように前記配線板を封止する樹脂を備え、
    前記樹脂に前記配線板の厚み方向に貫通する貫通孔が形成され、
    前記貫通孔は、前記樹脂における前記出力端子板及び前記グランド端子板の配列方向に直交する方向の両端に形成されていることを特徴とする請求項４から６のいずれか１項に記載の半導体装置。
  8. 前記複数の端子板には、前記装置本体から前記電源端子板と逆向きに延びるゲート端子板があることを特徴とする請求項４から７のいずれか１項に記載の半導体装置。
  9. 前記電源端子板、前記出力端子板及び前記グランド端子板の幅は、前記ゲート端子板の幅よりも大きいことを特徴とする請求項８に記載の半導体装置。
  10. 前記電源配線板の複数の前記幅広部のそれぞれに配された半導体素子は前記出力端子板及び前記グランド端子板の配列方向に直交する方向に間隔を空けて配列されて第一素子群を構成し、
    複数の前記出力配線板の前記幅広部のそれぞれに配された半導体素子は前記出力端子板及び前記グランド端子板の配列方向に直交する方向に間隔を空けて配列されて第二素子群を構成し、
    前記第二素子群を構成する前記半導体素子の中心が、前記出力端子板及び前記グランド端子板の配列方向に直交する方向において前記第一素子群を構成する２つの前記半導体素子の中心間に位置していることを特徴とする請求項４から９のいずれか１項に記載の半導体装置。
  11. 前記装置本体は、前記配線板の第二主面が露出するように前記配線板を封止する樹脂を備え、
    前記樹脂に前記配線板の厚み方向に貫通する貫通孔が形成されていることを特徴とする請求項３から１０のいずれか１項に記載の半導体装置。
  12. 各端子板の先端部は、前記配線板の第一主面から突出するように前記配線板の厚み方向に延びていることを特徴とする請求項３から１１のいずれか１項に記載の半導体装置。
  13. 前記複数の配線板のうち互いに隣り合う配線板は、コンデンサによって接続されていることを特徴とする請求項３から１２のいずれか１項に記載の半導体装置。
  14. 　請求項１から１３のいずれか一項に記載の半導体装置用のリードフレームであって、
    　複数の端子板と、前記複数の端子板を連結する連結部と、を備えることを特徴とするリードフレーム。
PCT/JP2016/057766 2016-03-11 2016-03-11 半導体装置及びリードフレーム WO2017154199A1 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
PCT/JP2016/057766 WO2017154199A1 (ja) 2016-03-11 2016-03-11 半導体装置及びリードフレーム
PCT/JP2016/070664 WO2017154232A1 (ja) 2016-03-11 2016-07-13 半導体装置及びリードフレーム
JP2016574026A JP6277292B1 (ja) 2016-03-11 2016-07-13 半導体装置及びリードフレーム
US15/516,825 US10438872B2 (en) 2016-03-11 2016-07-13 Semiconductor device and lead frame
CN201680003463.0A CN107683525B (zh) 2016-03-11 2016-07-13 半导体装置以及引线框
NL2018487A NL2018487B1 (en) 2016-03-11 2017-03-09 Semiconductor device and lead frame

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/057766 WO2017154199A1 (ja) 2016-03-11 2016-03-11 半導体装置及びリードフレーム

Publications (1)

Publication Number Publication Date
WO2017154199A1 true WO2017154199A1 (ja) 2017-09-14

Family

ID=58670270

Family Applications (2)

Application Number Title Priority Date Filing Date
PCT/JP2016/057766 WO2017154199A1 (ja) 2016-03-11 2016-03-11 半導体装置及びリードフレーム
PCT/JP2016/070664 WO2017154232A1 (ja) 2016-03-11 2016-07-13 半導体装置及びリードフレーム

Family Applications After (1)

Application Number Title Priority Date Filing Date
PCT/JP2016/070664 WO2017154232A1 (ja) 2016-03-11 2016-07-13 半導体装置及びリードフレーム

Country Status (5)

Country Link
US (1) US10438872B2 (ja)
JP (1) JP6277292B1 (ja)
CN (1) CN107683525B (ja)
NL (1) NL2018487B1 (ja)
WO (2) WO2017154199A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2020161B1 (en) * 2017-12-22 2019-07-01 Shindengen Electric Mfg Electronic module
US10832994B2 (en) 2016-12-13 2020-11-10 Shindengen Electric Manufacturing Co., Ltd. Electronic module

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110859055B (zh) * 2018-06-08 2022-08-02 新电元工业株式会社 半导体模块
JP7215271B2 (ja) * 2019-03-22 2023-01-31 三菱電機株式会社 電力半導体装置及びその製造方法

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397940U (ja) * 1990-01-25 1991-10-09
JPH09275174A (ja) * 1996-04-05 1997-10-21 Toko Inc 電子部品
JP2010104204A (ja) * 2008-10-27 2010-05-06 Denso Corp 電力変換装置
JP2011238906A (ja) * 2010-04-14 2011-11-24 Denso Corp 半導体モジュール
WO2012108011A1 (ja) * 2011-02-09 2012-08-16 三菱電機株式会社 パワー半導体モジュール
JP2012182250A (ja) * 2011-02-28 2012-09-20 Sanken Electric Co Ltd 半導体装置
JP2012249457A (ja) * 2011-05-30 2012-12-13 Denso Corp 半導体モジュール、及び、それを用いた駆動装置
JP2013051376A (ja) * 2011-08-31 2013-03-14 Denso Corp 電子装置の製造方法
WO2014174573A1 (ja) * 2013-04-22 2014-10-30 三菱電機株式会社 半導体装置およびその製造方法
JP2015090960A (ja) * 2013-11-07 2015-05-11 株式会社デンソー 半導体パッケージ

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5669866A (en) 1979-11-09 1981-06-11 Fujitsu Ltd Semiconductor element
JPH0397940A (ja) 1989-09-08 1991-04-23 Klimovsky Spezial Konstr Bjuro Po Proektirov Tkatskogo Oborud 取りはずし可能なクロスロールを有する織機
JP4459883B2 (ja) * 2005-04-28 2010-04-28 三菱電機株式会社 半導体装置
JP5285348B2 (ja) * 2008-07-30 2013-09-11 セミコンダクター・コンポーネンツ・インダストリーズ・リミテッド・ライアビリティ・カンパニー 回路装置
KR101237566B1 (ko) 2011-07-20 2013-02-26 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
CN104303297B (zh) * 2012-05-16 2017-05-17 松下知识产权经营株式会社 电力用半导体模块
CN202749368U (zh) * 2012-09-12 2013-02-20 无锡华润矽科微电子有限公司 收录机前置功放电路封装结构

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0397940U (ja) * 1990-01-25 1991-10-09
JPH09275174A (ja) * 1996-04-05 1997-10-21 Toko Inc 電子部品
JP2010104204A (ja) * 2008-10-27 2010-05-06 Denso Corp 電力変換装置
JP2011238906A (ja) * 2010-04-14 2011-11-24 Denso Corp 半導体モジュール
WO2012108011A1 (ja) * 2011-02-09 2012-08-16 三菱電機株式会社 パワー半導体モジュール
JP2012182250A (ja) * 2011-02-28 2012-09-20 Sanken Electric Co Ltd 半導体装置
JP2012249457A (ja) * 2011-05-30 2012-12-13 Denso Corp 半導体モジュール、及び、それを用いた駆動装置
JP2013051376A (ja) * 2011-08-31 2013-03-14 Denso Corp 電子装置の製造方法
WO2014174573A1 (ja) * 2013-04-22 2014-10-30 三菱電機株式会社 半導体装置およびその製造方法
JP2015090960A (ja) * 2013-11-07 2015-05-11 株式会社デンソー 半導体パッケージ

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10832994B2 (en) 2016-12-13 2020-11-10 Shindengen Electric Manufacturing Co., Ltd. Electronic module
NL2020161B1 (en) * 2017-12-22 2019-07-01 Shindengen Electric Mfg Electronic module

Also Published As

Publication number Publication date
US10438872B2 (en) 2019-10-08
US20180277469A1 (en) 2018-09-27
NL2018487B1 (en) 2017-11-16
JPWO2017154232A1 (ja) 2018-03-22
CN107683525A (zh) 2018-02-09
CN107683525B (zh) 2020-08-14
NL2018487A (en) 2017-09-20
JP6277292B1 (ja) 2018-02-07
WO2017154232A1 (ja) 2017-09-14

Similar Documents

Publication Publication Date Title
CN106469611B (zh) 具有电容器装置的功率电子组件
JP6275292B1 (ja) 半導体装置及びその製造方法
JP6277292B1 (ja) 半導体装置及びリードフレーム
US10062633B2 (en) Substrate unit
US8304902B2 (en) Semiconductor device
WO2015162712A1 (ja) 半導体モジュールおよびそれを用いた電力変換器
JP2005142189A (ja) 半導体装置
CN107210592B (zh) 电路结构体
CN111466158B (zh) 用于电机的控制器
JP6236553B1 (ja) 半導体装置
US20210013183A1 (en) Semiconductor module
JP7218677B2 (ja) 基板構造体
JP5544767B2 (ja) 半導体装置
JP7139799B2 (ja) 半導体装置
JP6493751B2 (ja) 電力変換装置
JP2019193443A5 (ja)
JP7005781B2 (ja) 電子装置
JP6136657B2 (ja) 半導体モジュール
JPH1065224A (ja) サーモモジュール
CN115380377A (zh) 半导体模块
JP2019102477A (ja) 回路モジュール
JP2018133463A (ja) 半導体モジュール
JP2015216148A (ja) パワー半導体モジュール
JPH03263859A (ja) トランジスタ実装基板構造体

Legal Events

Date Code Title Description
NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 16893526

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 16893526

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP