CN107683525B - 半导体装置以及引线框 - Google Patents

半导体装置以及引线框 Download PDF

Info

Publication number
CN107683525B
CN107683525B CN201680003463.0A CN201680003463A CN107683525B CN 107683525 B CN107683525 B CN 107683525B CN 201680003463 A CN201680003463 A CN 201680003463A CN 107683525 B CN107683525 B CN 107683525B
Authority
CN
China
Prior art keywords
wiring board
wiring boards
output
boards
power
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201680003463.0A
Other languages
English (en)
Other versions
CN107683525A (zh
Inventor
神山悦宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shindengen Electric Manufacturing Co Ltd
Original Assignee
Shindengen Electric Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shindengen Electric Manufacturing Co Ltd filed Critical Shindengen Electric Manufacturing Co Ltd
Publication of CN107683525A publication Critical patent/CN107683525A/zh
Application granted granted Critical
Publication of CN107683525B publication Critical patent/CN107683525B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49524—Additional leads the additional leads being a tape carrier or flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H01L23/49555—Cross section geometry characterised by bent parts the bent parts being the outer leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49589—Capacitor integral with or on the leadframe
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/40247—Connecting the strap to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4901—Structure
    • H01L2224/4903—Connectors having different sizes, e.g. different diameters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73221—Strap and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Abstract

本发明的一种形态所涉及的半导体装置，包括：装置本体；一个电源布线板；多个输出布线板；以及多个半导体元件。在装置本体的长度方向上，彼此相邻的任何两个输出布线板中，均是一方的输出布线板的窄幅部与另一方的所述输出布线板的宽幅部彼此相向。在装置本体的宽度方向上，各个输出布线板的窄幅部以及宽幅部分别与电源布线板的一组宽幅部以及窄幅部彼此相向。在装置本体的长度方向上，各个输出布线板的宽度小于电源布线板的一组窄幅部以及宽幅部各自宽度的总和。

Description

半导体装置以及引线框
技术领域
本发明涉及一种半导体装置以及引线框。
本申请基于2016年3月11日于日本申请的国际申请PCT/JP2016/057766号主张优先权，并在此援引其内容。
背景技术
以往，在从密封树脂的下端面露出的电极板上，将从密封树脂中突出的外部连接端子板部(端子板)一体形成的半导体装置已被知晓(例如，专利文献1)。该半导体装置中，外部连接端子板部的基端部与电极板平行延伸，并且与电极板的下端面一同作为散热面来发挥功能。
【先行技术文献】
【专利文献1】专利第5669866号公报
然而，在上述的半导体装置中，外部连接端子板部从基端部至前端部的宽度尺寸是固定的。因此，在阵列有多个外部连接端子板部的情况下，考虑到相邻的外部连接端子板部之间的间隔(特别是相邻的外部连接端子板部的前端部之间的间隔)，有必要对外部连接端子板部的宽度尺寸进行设定。其结果就是，在增加半导体装置的散热面积上存在瓶颈。
发明内容
本发明鉴于上述问题的解决，目的是提供一种：能够在确保相邻端子板之间的间隔的同时增加散热面积的，并且能够谋求进一步地紧凑化的半导体装置以及半导体装置用引线框。
为了解决上述问题，本发明的第一形态所涉及的半导体装置，包括：装置本体；一个电源布线板；多个输出布线板；以及多个半导体元件。装置本体具有彼此相对的第一主面以及第二主面、以及在所述第一主面的宽度方向上彼此相对的第一侧面以及第二侧面。所述一个电源布线板具有多组在所述第一主面的长度方向上交互连结的窄幅部与宽幅部，并且在所述宽度方向上所述宽幅部相对于所述窄幅部朝所述第一侧面一侧突出。所述多个输出布线板沿所述电源布线板在所述长度方向上配置，所述多个输出布线板的数量与所述电源布线板的所述窄幅部以及所述宽幅部的组数相等，所述多个输出布线板中的各个输出布线板具有在所述长度方向上连结的窄幅部和宽幅部，该宽幅部相对于该窄幅部朝所述第二侧面一侧突出。所述多个半导体元件在所述电源布线板的各个宽幅部与所述输出布线板的各个宽幅部上分别配置有一个。在所述长度方向上，彼此相邻的任何两个所述输出布线板中，一方的输出布线板的所述窄幅部与另一方的所述输出布线板的所述宽幅部彼此相向。在所述宽度方向上，所述各个输出布线板的所述窄幅部以及所述宽幅部分别与所述电源布线板的一组所述宽幅部以及所述窄幅部彼此相向。在所述长度方向上，所述各个输出布线板的宽度小于所述电源布线板的一组所述窄幅部以及所述宽幅部各自宽度的总和。
本发明的第二形态所涉及的引线框为上述第一形态所涉及的半导体装置用引线框，其包括：多个端子板；以及与所述多个端子板连结的连结部。
发明效果
根据本发明的半导体装置，就能够在确保相邻端子板之间的间隔的同时增加散热面积，并且能够谋求半导体装置的进一步紧凑化。
简单附图说明
图1是展示本实施方式涉及的半导体装置的一例的平面构成图。
图2是展示本实施方式涉及的半导体装置的一例斜视图。
图3是本实施方式涉及的半导体装置中的一例电路图。
图4是展示本实施方式涉及的半导体装置的其他例的平面构成图。
图5是本实施方式涉及的半导体装置中的其他例电路图。
图6是展示本实施方式涉及的引线框的一例斜视图。
具体实施方式
【半导体装置】
以下，将参照附图对本发明的一种实施方式所涉及的半导体装置进行说明。
如图1、2所示，本实施方式的半导体装置10包括：具有彼此相对的第一主面20a以及第二主面20b、以及在第一主面20a的宽度方向Y(图1中的上下方向)上彼此相对的第一侧面20c以及第二侧面20d的装置本体20；从装置本体20的第一侧面20c上外延的多个端子板(电源端子板(引线)31、32、33、以及接地端子板(引线)37、38、39)；以及从装置本体20的第二侧面20d上外延的多个端子板(输出端子板(引线)34、35、36、以及栅极端子板(引线)61～66)。
装置本体20由分别对应多个电路单元41、42、43的装置单元21、22、23一体化后形成。电路单元41、42、43沿半导体装置10的长度方向X(图1中的左右方向)依次配置。
装置单元21、22、23具有：相互隔开配置的多个布线板(电源布线板24、接地布线板25、26、27、输出布线板28、29、30、以及栅极布线板81～86)、以及配置在一部分布线板的第一主面上的，与布线板电气连接的半导体元件91～96。
半导体装置10还进一步包括将装置单元21、22、23覆盖的密封树脂50。
第一电路单元41具有：第一装置单元21、从第一装置单元21的第一侧面20c处突出的第一电源端子板31以及第一接地端子板37、以及从第一装置单元21的第二侧面20d处突出的第一输出端子板34。
第二电路单元42具有：第二装置单元22、从第二装置单元22的第一侧面20c处突出的第二电源端子板32以及第二接地端子板38、以及从第二装置单元22的第二侧面20d处突出的第二输出端子板35。
第三电路单元43具有：第三装置单元23、从第三装置单元23的第一侧面20c处突出的第三电源端子板33以及第三接地端子板39、以及从第三装置单元23的第二侧面20d处突出的第三输出端子板36。
第一电路单元41与第二电路单元42以及与第三电路单元43从平面上看几乎呈相同形状。
第一装置单元21具有：电源布线板24的一个单元、第一接地布线板25、第一输出布线板28、第一半导体元件91、以及第四半导体元件94。
第二装置单元22具有：电源布线板24的一个单元、第二接地布线板26、第二输出布线板29、第二半导体元件92、以及第五半导体元件95。
第三装置单元23具有：电源布线板24的一个单元、第三接地布线板27、第三输出布线板30、第三半导体元件93、以及第六半导体元件96。
密封树脂50将电源布线板24、接地布线板25、26、27以及输出布线板28、29、30、半导体元件91～96、以及电源端子板31、32、33、输出端子板34、35、36以及接地端子板37、38、39进行密封，并且使电源布线板24、接地布线板25、26、27以及输出布线板28、29、30的第二主面露出。
例如，如图2所示，密封树脂50将电源布线板24、接地布线板25、26、27以及输出布线板28、29、30、半导体元件91～96、以及电源端子板31、32、33、输出端子板34、35、36以及接地端子板37、38、39进行密封，并且使电源布线板24的第二主面24b、接地布线板25、26、27的第二主面25b、26b、27b以及输出布线板28、29、30的第二主面28b、29b、30b露出。
电源布线板24的第二主面24b、接地布线板25、26、27的第二主面25b、26b、27b以及输出布线板28、29、30的第二主面28b、29b、30b，与密封树脂50中朝这些第二主面一侧露出的面(下端面)50a，配置在同一平面上。
电源布线板24的第二主面24b、接地布线板25、26、27的第二主面25b、26b、27b以及输出布线板28、29、30的第二主面28b、29b、30b构成装置本体20的下端面。
电源端子板31、32、33、输出端子板34、35、36以及接地端子板37、38、39从密封树脂50中突出。
输出端子板34、35、36与接地端子板37、38、39从沿装置本体20的长度方向X的侧面(密封树脂50的侧面)上，朝垂直于此侧面的，并且朝彼此相反的方向突出。具体来说，相对于接地端子板37、38、39从装置本体20的第一侧面20c上垂直突出，输出端子板34、35、36从装置本体20的第二侧面20d上垂直突出。
电源端子板31、32、33与接地端子板37、38、39朝相同的方向突出。具体来说，电源端子板31、32、33、以及接地端子板37、38、39均从装置本体20的第一侧面20c上垂直突出。
电源端子板31、32、33在与输出端子板34、35、36以及接地端子板37、38、39的阵列方向(装置本体20的宽度方向Y)垂直相交的方向上(装置本体20的长度方向X)错开。
输出端子板34、35、36以及接地端子板37、38、39的阵列方向(装置本体20的宽度方向Y)指的是：从第一输出端子板34朝第一接地端子板37的方向、从第二输出端子板35朝第二接地端子板38的方向、以及从第三输出端子板36朝第三接地端子板39的方向。
即，电源端子板31、32、33在与输出端子板34、35、36以及接地端子板37、38、39的阵列方向垂直相交的方向上(装置本体20的长度方向X)错开，指的就是：电源端子板31、32、33不位于连接输出端子板34、35、36与接地端子板37、38、39的直线上。
电路单元41、42、43也可以具有从装置本体20(装置单元21、22、23)的第二主面20d处突出的栅极端子板61～66。
此情况下，电源端子板31、32、33与栅极端子板61～66从沿装置本体20的长度方向X的侧面上，朝垂直于此侧面的，并且朝彼此相反的方向突出。具体来说，相对于电源端子板31、32、33从装置本体20的第一侧面20c上垂直突出，栅极端子板61～66从装置本体20的第二侧面20d上垂直突出。栅极端子板61～66从密封树脂50处突出。
在装置本体20的长度方向X上，电源端子板31、32、33、输出端子板34、35、36以及接地端子板37、38、39的宽度最好大于栅极端子板61～66的宽度。
多个端子板(电源端子板31、32、33、输出端子板34、35、36以及接地端子板37、38、39、栅极端子板61～66)在其长度方向的中途部上折弯。各端子板的长度方向的前端部(31B～39B、61B～66B)相对于基端部(31A～39A、61A～66A)略微垂直地延伸。
另外，从多个布线板延伸的各端子板的长度方向上的前端部(31B～39B、61B～66B)向多个布线板的第二主面(电源布线板24的第二主面24b、接地布线板25、26、27的第二主面25b、26b、27b以及输出布线板28、29、30的第二主面28b、29b、30b)所朝方向的反方向延伸。
即，从多个布线板延伸的各端子板的前端部沿布线板的厚度方向延伸并且从布线板的第一主面(例如，电源布线板24的第一主面24a)处突出。
装置本体20具有：三个装置单元21、22、23共通的电源布线板24、装置单元21、22、23中分别个别设置的接地布线板25、26、27、以及装置单元21、22、23中分别个别设置的输出布线板28、29、30。
电源布线板24、接地布线板25、26、27、以及输出布线板28、29、30之间彼此隔开配置。
电源布线板24沿装置本体20的长度方向X延伸。电源布线板24从平面上看，在沿装置本体20的长度方向X上由于具有多组交互连结的窄幅部24A与宽幅部24B。因此在长度方向X上呈周期性的凹凸形状。
换言之，电源布线板24上分别具有三个在与输出端子板34、35、36以及接地端子板37、38、39的阵列方向垂直相交的方向上(装置本体20的长度方向X)连续的窄幅部24A与宽幅部24B。
电源布线板24的窄幅部24A在输出端子板34、35、36以及接地端子板37、38、39的阵列方向上(装置本体20的宽度方向Y)的宽度小于宽幅部24B。
电源布线板24的宽幅部24B在输出端子板34、35、36以及接地端子板37、38、39的阵列方向上(装置本体20的宽度方向Y)的宽度大于窄幅部24A。
宽幅部24B在输出端子板34、35、36以及接地端子板37、38、39的阵列方向(装置本体20的宽度方向Y)上朝窄幅部24A一方一侧(图1中的上侧)突出。具体来说，在装置本体20的宽度方向Y上，电源布线板24的宽幅部24B相对于1其窄幅部24A朝装置本体20的第一侧面20c一侧突出。
电源布线板24在三个电路单元41、42、43上整体延伸。三个电源端子板31、32、33与电源布线板24的各个宽幅部24B分别连接为一体，从平面上看，从各个宽幅部24B处朝装置本体20的第一侧面20c一侧突出。即，三个电源端子板31、32、33与电源布线板24被形成为一体。
接地布线板25、26、27被配置为：在电源布线板24中宽幅部24B突出的第一侧面20c一侧，与电源布线板24的窄幅部24A相相邻。
更具体地说，接地布线板25、26、27在由：装置本体20的长度方向X上彼此相邻的电源布线板24的两个宽幅部24B、以及与连结该两个宽幅部24B的电源布线板24的一个窄幅部24A所包围的区域上各配置有一个。
接地端子板37、38、39与接地布线板25、26、27分别被连接为一体，并且从平面上看从接地布线板25、26、27处朝装置本体20的所述第一侧面20c一侧突出。即，接地端子板37、38、39与接地布线板25、26、27被形成为一体。
输出布线板28、29、30被配置在与电源布线板24中宽幅部24B突出的装置本体20的第一侧面20c相反的第二侧面20d一侧。
输出布线板28、29、30沿电源布线板24配置在装置本体20的长度方向X上，其数量与电源布线板24的窄幅部24A以及所述宽幅部24B的组数，也就是与装置本体20的电路单元数(半导体装置10的装置单元数)相等。
另外，输出布线板28、29、30的各个输出布线板，具有：在装置本体20的长度方向X上连结的窄幅部28A、29A、30A与宽幅部28B、29B、30B。
具体来说，输出布线板28、29、30从平面上看，具有：在与输出端子板34、35、36以及接地端子板37、38、39的阵列方向(装置本体20的宽度方向Y)垂直相交的方向(装置本体20的长度方向X)上连续的窄幅部28A、29A、30A和宽幅部28B、29B、30B。
输出布线板28、29、30的窄幅部28A、29A、30A在输出端子板34、35、36以及接地端子板37、38、39的阵列方向(装置本体20的宽度方向Y)上宽度窄于宽幅部28B、29B、30B。
输出布线板28、29、30的宽幅部28B、29B、30B在输出端子板34、35、36以及接地端子板37、38、39的阵列方(装置本体20的宽度方向Y)向上宽度大于窄幅部28A、29A、30A。
输出布线板28、29、30的宽幅部28B、29B、30B在输出端子板34、35、36以及接地端子板37、38、39的阵列方(装置本体20的宽度方向Y)向上，朝窄幅部28A、29A、30A一方一侧(图1中的下侧)突出。也就是说，相对于各个输出布线板的宽幅部，朝装置本体20的第二侧面20d一侧突出。
输出端子板34、35、36与输出布线板28、29、30的宽幅部28B、29B、30B分别连接为一体，并且从平面上看从宽幅部28B、29B、30B处朝所述装置本体20的所述第二侧面20d一侧突出。即，输出端子板34、35、36与输出布线板28、29、30被形成为一体。
输出布线板28、29、30在装置本体20的长度方向X上，彼此相邻的任意两个输出布线板(例如28和29)中均为一方的输出布线板(28)的窄幅部(28A)与另一方的输出布线板(29)的宽幅部(29B)相向。
另外，在装置本体20的宽度方向Y上，各个输出布线板的所述窄幅部(例如28A)以及所述宽幅部(28B)分别与所述电源布线板24的一组所述宽幅部24B以及所述窄幅部24A相向。
在长度方向X上，各个输出布线板(例如28)的宽度小于电源布线板24的一组窄幅部24A以及宽幅部24B各自宽度的总和。
接地布线板25、26、27在装置本体20的宽度方向Y上，通过电源布线板24的窄幅部24A，与输出布线板28、29、30的宽幅部28B、29B、30B相向配置。
接地布线板25、26、27的窄幅部24A以及宽幅部24B在装置本体20的宽度方向Y上，与输出布线板28、29、30的各个输出布线板的宽幅部以及窄幅部分别相向配置。
在电路单元41、42、43具有栅极端子板61～66的情况下，装置本体20在装置单元21、22、23上具有分别相对于栅极端子板61～66配置的栅极布线板81～86。
栅极布线板81～86包含：在装置本体20的长度方向X上彼此相邻的两个输出布线板(例如28与29)之间分别配置有一个的多个第一栅极布线板82、84、86；以及在由：各个第一栅极布线板(例如82)、与该第一栅极布线板(82)相邻的一个输出布线板(28)的窄幅部(28A)、以及于此连结的宽幅部(28B)所包围的区域上分别配置有一个的多个第二栅极布线板81、83、85。
栅极端子板61～66与栅极布线板81～86分别连接为一体，并且从平面上看从栅极布线板81～86处朝装置本体20的第二侧面20d一侧突出。
在第一电路单元41中，第一栅极布线板81被配置为与第一输出布线板28的窄幅部28A相相邻。另外，第二栅极布线板82被配置在第一输出布线板28与第二输出布线板29之间。
通过这样，第一电力单元41就包含有：电源布线板24的一组窄幅部24A以及宽幅部24B、一个输出布线板28、一个接地布线板25、一个第一栅极布线板82、以及一个第二栅极布线板81。
在第二电路单元42中，第三栅极布线板83被配置为与第二输出布线板29的窄幅部29A相相邻。另外，第四栅极布线板84被配置在第二输出布线板29与第三输出布线板30之间。
通过这样，第二电力单元42就包含有：电源布线板24的一组窄幅部24A以及宽幅部24B、一个输出布线板29、一个接地布线板26、一个第一栅极布线板84、以及一个第二栅极布线板83。
在第三电路单元43中，第二栅极布线板85被配置为与第三输出布线板30的窄幅部30A相相邻。另外，第一栅极布线板86沿第三输出端子板36以及第三接地端子板39的阵列方向(装置本体20的宽度方向Y)配置。
通过这样，第三电力单元43就包含有：电源布线板24的一组窄幅部24A以及宽幅部24B、一个输出布线板30、一个接地布线板27、一个第一栅极布线板86、以及一个第二栅极布线板85。
电源端子板31、32、33的伸出方向上的基端部31A、32A、33A被形成为比电源端子板31、32、33的其他部分(前端部31B、32B、33B)更加宽幅。
电源端子板31、32、33的基端部31A、32A、33A与电源端子板31、32、33的前端部31B、32B、33B之间最好设置有落差。
输出端子板34、35、36的伸出方向上的基端部34A、35A、36A被形成为比输出端子板34、35、36的其他部分(前端部34B、35B、36B)更加宽幅。
输出端子板34、35、36的基端部34A、35A、36A与输出端子板34、35、36的前端部34B、35B、36B之间最好设置有落差。
接地端子板37、38、39的伸出方向上的基端部37A、38A、39A被形成为比接地端子板37、38、39的其他部分(前端部37B、38B、39B)更加宽幅。
接地端子板37、38、39的基端部37A、38A、39A与接地端子板37、38、39的前端部37B、38B、39B之间最好设置有落差。
在图示的例子中，栅极端子板61～66伸出方向上的基端部61A～66A虽然是被形成为比栅极端子板61～66的其他部分(前端部61B～66B)更加宽幅。但是，例如也可以是基端部61A～66A与前端部61B～66B为同等的宽度尺寸。
在基端部61A～66A比前端部61B～66B更加宽幅的的情况下，栅极端子板61～66的基端部61A～66A与栅极端子板61～66的前端部61B～66B之间最好设置有落差。
各个端子板的基端部(31A～39A、61A～66A)与前端部(31B～39B、61B～66B)之间的落差形状是指：各个端子板的宽度尺寸在基端部(31A～39A、61A～66A)与前端部(31B～39B、61B～66B)之间的界面处发生急剧变化。
在图示的例子中，通过在各个端子板的基端部(31A～39A、61A～66A)与前端部(31B～39B、61B～66B)之间设置有落差，从而各个端子板的前端部(31B～39B、61B～66B)的宽度方向的两端，就比各个端子板的基端部(31A～39A、61A～66A)的宽度方向的两端更加位于内侧。
电源端子板31、32、33的基端部31A、32A、33A的端子主面(下端面)31b、32b、33b、输出端子板34、35、36的基端部34A、35A、36A的端子主面(下端面)34b、35b、36b、接地端子板37、38、39的基端部37A、38A、39A的端子主面(下端面)37b、38b、39b、以及栅极端子板61～66的基端部61A～66A的下端面61b～66b，与电源布线板24的第二主面(下端面)24b、接地布线板25、26、27的第二主面(下端面)25b、26b、27b、以及输出布线板28、29、30的第二主面(下端面)28b、29b、30b被配置在同一平面上。
半导体元件91～96在电源布线板24的各个宽幅部24B处，以及输出布线板28、29、30的各个宽幅部28B～30b处分别被配置有一个。
具体来说，在电源布线板24中，在电源端子板31、32、33的基端部31A、32A、33A近旁部分(宽幅部24B)的第一主面24a上，安装有半导体元件91、92、93。
这些半导体元件91、92、93经由连接件101、102、103，分别与输出布线板28、29、30的窄幅部28A、29A、30A电气连接。半导体元件91、92、93经由连接件104、105、106，分别与第一栅极布线板82、84、86电气连接。
在输出布线板28、29、30中，在输出端子板34、35、36的基端部34A、35A、36A近旁部分(宽幅部28B、29B、30B)的第一主面28a、29a、30a上，安装有半导体元件94、95、96。
这些半导体元件94、95、96经由连接件107、108、109，分别与接地布线板25、26、27电气连接。半导体元件94、95、96经由连接件110、111、112，分别与第二栅极布线板81、83、85电气连接。
如图1所示，作为连接件101、102、103、107、108、109，使用的是键合线(Bondingwire)。另外，作为连接件104、105、106、110、111、112，使用的是键合线。
在第一电路单元41中，第一电源端子板31、电源布线板24、第一半导体元件91、第一连接件101、第一输出布线板28以及第一输出端子板34构成第一电流路径71。这里，连接件104按照从第一半导体元件91朝着第一栅极布线板82的方向，配置为从第一电流路径71上偏离。
在第二电路单元42中，第二电源端子板32、电源布线板24、第二半导体元件92、第二连接件102、第二输出布线板29以及第二输出端子板35构成第一电流路径73。这里，连接件105按照从第二半导体元件92朝着第一栅极布线板84的方向，配置为从第一电流路径73上偏离。
在第三电路单元43中，第三电源端子板33、电源布线板24、第三半导体元件93、第三连接件103、第三输出布线板30以及第三输出端子板36构成第三电流路径75。这里，连接件106按照从第三半导体元件93朝着第一栅极布线板86的方向，配置为从第一电流路径75上偏离。
在第一电路单元41中，第一输出端子板34、第一输出布线板28、第四半导体元件94、第四连接件107、第一接地布线板25以及第一接地端子板37构成第二电流路径72。这里，连接件110按照从第四半导体元件94朝着第二栅极布线板81的方向，配置为从第二电流路径72上偏离。
在第二电路单元42中，第二输出端子板35、第二输出布线板29、第五半导体元件95、第五连接件108、第二接地布线板26以及第二接地端子板38构成第二电流路径74。这里，连接件111按照从第五半导体元件95朝着第二栅极布线板83的方向，配置为从第二电流路径74上偏离。
在第三电路单元43中，第五栅极布线板85被配置为与第三输出布线板30的窄幅部30A相相邻。另外，第六栅极布线板86沿第三输出布线板30中的第三输出端子板36以及第三接地端子板39的阵列方向的面配置。这里，连接件112按照从第六半导体元件96朝着第二栅极布线板85的方向，配置为从第二电流路径76上偏离。
被分别配置在电源布线板24的三个宽幅部24B上的半导体元件91、92、93在与输出端子板34、35、36以及接地端子板37、38、39的阵列方向(装置本体20的宽度方向Y)垂直相交的方向(装置本体20的长度方向X)上有间隔地进行排列从而构成第一元件群。
另一方面，被分别配置在三个输出布线板28、29、30的三个宽幅部28B、29B、30B上的半导体元件94、95、96在与输出端子板34、35、36以及接地端子板37、38、39的阵列方向(装置本体20的宽度方向Y)垂直相交的方向(装置本体20的长度方向X)上有间隔地进行排列从而构成第二元件群。
构成第二元件群的第五半导体元件95的中心位于：在与输出端子板34、35、36以及接地端子板37、38、39的阵列方向(装置本体20的宽度方向Y)垂直相交的方向(装置本体20的长度方向X)上构成第一元件群的第一半导体元件91与第二半导体元件92的中心之间。
另外，构成第二元件群的第六半导体元件96的中心位于：在与输出端子板34、35、36以及接地端子板37、38、39的阵列方向(装置本体20的宽度方向Y)垂直相交的方向(装置本体20的长度方向X)上构成第一元件群的第二半导体元件92与第三半导体元件93的中心之间。
封装树脂50对电源布线板24、输出布线板28、29、30、以及接地布线板25、26、27进行封装并且使电源布线板24、输出布线板28、29、30、以及接地布线板25、26、27的第二主面(与第一主面相反一侧的面，也就是装置本体20的下端面20b)露出。
另外，封装树脂50处如图1所示，也可以形成有在电源布线板24、输出布线板28、29、30、以及接地布线板25、26、27的厚度方向上贯穿的贯穿孔51、51。
封装树脂50的贯穿孔51、51如图1所示，最好是被形成在封装树脂50中与输出端子板34、35、36以及接地端子板37、38、39的阵列方向(装置本体20的宽度方向Y)垂直相交的方向(装置本体20的长度方向X)上的两端处。
电源布线板24、接地布线板25、26、27、输出布线板28、29、30、栅极布线板81～86、电源端子板31、32、33、输出端子板34、35、36、接地端子板37、38、39以及栅极端子板61～66的材料没有特别的限定，例如，可以使用一般的用于引线框(Lead frame)的材料。
封装树脂50没有特别的限定，例如，可以使用一般的用于半导体装置封装的材料。
本实施方式的半导体装置10的电路图例如图3所示。
在图1、3中所示的形态中，第一半导体元件91、第二半导体元件92、第三半导体元件93、第四半导体元件94、第五半导体元件95以及第六半导体元件96为：具有漏电极、源电极、栅电极的开关元件。此情况下，本实施方式的半导体装置10能够用于电机(例如，三相电机)的运作控制。
在本实施方式的半导体装置10中，电源端子板31、32、33与直流电源(未图示)相连接。一旦向电源端子板31、32、33流通直流电，并且对作为开关元件的半导体元件91、92、93的栅电极断续的施加栅极信号，则在第一电流路径71、73、75上，直流电流就会断续的从电源端子板31、32、33向输出端子板34、35、36流通。
另一方面，一旦对作为开关元件的半导体元件94、95、96的栅电极断续的施加栅极信号，则在第二电流路径72、74、76上，交流电流就会在输出端子板34、35、36与接地端子板37、38、39之间流通。
再有，在本实施方式中，虽然是以具备三个电路单元41、42、43的半导体装置10作为示例，但本实施方式不仅限于此。本实施方式的半导体装置也可以是只要具备至少一个电路单元即可。
在本实施方式中，如图1所示，虽然是以连接件101、102、103、107、108、109使用的是键合线作为示例，但本实施方式不仅限于此。本实施方式中，如图4所示，连接件101、102、103、107、108、109也可以是具有导电性的板材。
本实施方式的半导体装置10如图5所示，也可以是：电源布线板24与输出布线板28、29、30之间通过第一电容器(Condenser)121、122、123连接，并且输出布线板28、29、30与接地布线板25、26、27之间通过第二电容器124、125、126连接。即，本实施方式的电路单元41、42、43也可以包含电容器121～126。
在图5中，第一电容器121～123在电源布线板24与输出布线板28～30之间与半导体元件91～93并联。另外，第二电容器124～126在输出布线板28、29、30与接地布线板25、26、27之间与半导体元件94～96并联。
根据本实施方式，半导体装置10包括：装置本体20；一个电源布线板24；多个输出布线板28～30；以及多个半导体元件91～96。装置本体20具有彼此相对的第一主面20a以及第二主面20b、以及在第一主面20a的宽度方向Y上彼此相对的第一侧面20c以及第二侧面20d。一个电源布线板24具有多组在第一主面20a的长度方向X上交互连结的窄幅部24A与宽幅部24B，并且在宽度方向Y上宽幅部24B相对于窄幅部24A朝第一侧面20c一侧突出。多个输出布线板28～30沿电源布线板24在长度方向X上配置。多个输出布线板28～30的数量与电源布线板24的窄幅部24A以及宽幅部24B的组数相等。多个输出布线板28～30中的各个输出布线板具有在长度方向X上连结的窄幅部28A和宽幅部28B，宽幅部28B相对于窄幅部28A朝第二侧面20d一侧突出。多个半导体元件91～96在电源布线板24的各个宽幅部24B与输出布线板28～30的各个宽幅部28B～30B上分别配置有一个。在长度方向X上，彼此相邻的任何两个输出布线板(例如28、29)中，一方的输出布线板(28)的窄幅部(28A)与另一方的输出布线板(29)的宽幅部(29B)彼此相向。在宽度方向Y上，各个输出布线板的窄幅部(28A)以及宽幅部(28B)分别与电源布线板24的一组宽幅部24B以及窄幅部24A彼此相向。在长度方向X上，各个输出布线板(例如28)的宽度小于电源布线板24的一组窄幅部24A以及宽幅部24B各自宽度的总和。
通过这样，在长度方向X上彼此相邻的电源布线板24的两个宽幅部之间，也就是，宽度方向Y上电源布线板24的各个窄幅部24A与装置本体20的第一侧面20c之间，就能够确保用于设置除电源布线板以及输出布线板以外的布线板的区域。
进而，在长度方向X上彼此相邻的两个输出布线板(例如28与29)之间，以及各个输出布线板的窄幅部与装置本体20的第二侧面20d之间，也能够确保用于设置除电源布线板以及输出布线板以外的布线板的区域。
因此，在这些区域上，就能够将上述的接地布线板、第一栅极布线板、以及第二栅极布线板，在确保与各个布线板连接的端子板间的间隔的同时进行配置。因此，只要配置这些布线板，就能够在确保相邻端子板间的间隔的同时，增加散热面积。
另外，需要通过这样来确保的区域，在电源布线板24与各个输出布线板被配置为相互衔接的情况下，也就是在：电源布线板24的宽幅部24B并非朝装置本体20的第一侧面20c一侧，而是朝第二侧面20d一侧突出，并且各个输出布线板的宽幅部并非朝装置本体20的第二侧面20d一侧，而是朝第一侧面20c一侧突出的情况下，是无法被确保的。
这样，通过本实施方式所涉及的电源布线板24与多个输出布线板28～30的配置构成，就能够实现半导体装置10的进一步紧凑化。
另外，根据本实施方式，半导体装置10还进一步包括：在由装置本体20的长度方向X上彼此相邻的电源布线板24的两个宽幅部24B、以及与连结该两个宽幅部24B的电源布线板24的一个窄幅部24A，所包围的区域上各配置有一个的多个接地布线板25～27。多个接地布线板25～27中的各个接地布线板(例如25)在宽度方向Y上经由电源布线板24的一个窄幅部24A与一个输出布线板28的宽幅部28B彼此相向。
通过这样，同上述一样，就能够在确保相邻端子板间的间隔的同时增加散热面积，而且，还能够谋求半导体装置的进一步紧凑化。
另外，根据本实施方式，半导体装置10还进一步包括：在长度方向X上彼此相邻的两个输出布线板(例如28与29)之间分别配置有一个的多个第一栅极布线板82、84、86；以及在由：多个第一栅极布线板82、84、86的各个第一栅极布线板(例如82)、与该第一栅极布线板(82)相邻的一个输出布线板(28)的窄幅部(28A)以及于此连结的宽幅部(28B)所包围的区域上分别配置有一个的多个第二栅极布线板81、83、85。
通过这样，同上述一样，就能够在确保相邻端子板间的间隔的同时增加散热面积，而且，还能够谋求半导体装置的进一步紧凑化。
另外，根据本实施方式，装置本体20由多个电路单元41、42、43构成，并且多个电路单元41、42、43中的各个电路单元(例如41)包含：电源布线板(24)的一组窄幅部(24A)以及宽幅部24B、一个输出布线板(28)、一个接地布线板(25)、一个第一栅极布线板(82)、以及一个第二栅极布线板(81)。
通过这样，同上述一样，就能够在确保相邻端子板间的间隔的同时增加散热面积，而且，还能够谋求半导体装置的进一步紧凑化。
另外，由于各个电路单元具有同一构成，因此就能够使半导体装置10的制造工序简便化。具体来说：由于各个电路单元间的各个布线板和各个半导体元件的形状为同一配置，因此在电源布线板24的各个宽幅部24B，与输出布线板28～30的各个宽幅部28B～30B上分别安装一个半导体元件91～96的工序中，就不需要在每个电路单元上都对半导体元件进行定位。
另外，根据本实施方式，半导体装置10在各个电路单元(例如41)中，还进一步包括：将配置在电源布线板24的宽幅部24B上的第一半导体元件(91)与一个输出布线板(28)的窄幅部(28A)电气连接的第一连接件(101)；将配置在一个输出布线板(28)的宽幅部28B上的第二半导体元件(94)与一个接地布线板(25)电气连接的第二连接件(107)；将第一半导体元件(91)与一个第一栅极布线板(82)电气连接的第三连接件(104)；以及将第二半导体元件(94)与一个第二栅极布线板(81)电气连接的第四连接件(110)。
通过这样，同上述一样，就能够在确保相邻端子板间的间隔的同时增加散热面积，而且，还能够谋求半导体装置的进一步紧凑化。
另外，由于各个电路单元具有同一构成，因此就能够使半导体装置10的制造工序简便化。具体来说：由于各个电路单元间的各个布线板和各个半导体元件的形状为同一配置，因此在：将第一半导体元件与第一栅极布线板通过第一连接件电气连接的工序，以及将第二半导体元件与第二栅极布线板通过第二连接件电气连接的工序中，即便不使装置本体20旋转移动，也能够高精度地进行电气连接。
另外，根据本实施方式，半导体装置10还进一步包括：与电源布线板24的各个宽幅部24B分别连接为一体的，并且从平面上看从各个宽幅部24B处朝装置本体20的第一侧面20c一侧突出的多个电源端子板31～33；与多个接地布线板25～27分别连接为一体的，并且从平面上看从该多个接地布线板25～27处朝装置本体20的第一侧面20c一侧突出的多个接地端子板37～39；与多个输出布线板28～30的各个宽幅部28B～30B分别连接为一体的，并且从平面上看从各个宽幅部28B～30B处朝装置本体20的第二侧面20d一侧突出的多个输出端子板34～36；与多个第一栅极布线板82、84、86分别连接为一体的，并且从平面上看从朝装置本体20的第二侧面20d一侧突出的多个第一栅极端子板62、64、66；以及与多个第二栅极布线板81、83、85分别连接为一体的，并且从平面上看从朝装置本体20的第二侧面20d一侧突出的多个第二栅极端子板61、63、65。其中，多个电源端子板31～33以及多个输出端子板34～36，比多个第一栅极端子板62、64、66以及多个第二栅极端子板61、63、65在长度方向X上的宽度更宽。
通过这样，同上述一样，就能够在确保相邻端子板间的间隔的同时增加散热面积，而且，还能够谋求半导体装置的进一步紧凑化。
另外，根据本实施方式，在所述各个电路单元(例如41)中，第三连接件(104)按照从第一半导体元件(91)朝一个第一栅极布线板(82)的方向，被配置为：从始于一个电源端子板(31)的，经由电源布线板24、第一半导体元件(91)、第一连接件(101)、以及一个输出布线板(28)，直至一个输出端子板(34)的第一电流路径(71)上脱离。在所述各个电路单元(例如41)中，第四连接件(110)按照从第二半导体元件(94)朝一个第二栅极布线板(81)的方向，被配置为：从始于一个第一输出端子板(34)的，经由一个输出布线板(28)、第四半导体元件(94)、第四连接件(107)、以及一个接地布线板(25)，直至一个接地端子板(37)的第二电流路径(72)上脱离。
通过这样，同上述一样，就能够在确保相邻端子板间的间隔的同时增加散热面积，而且，还能够谋求半导体装置的进一步紧凑化。
另外，在：将第一半导体元件(91)与输出布线板(28)的窄幅部(28A)通过第一连接件(101)连接的工序，以及将第一半导体元件(91)与第一栅极布线板(82)通过第三连接件(104)连接的工序中，即使第一连接件(101)与第三连接件(104)之间的距离很近，相比第一连接件(101)与第三连接件(104)彼此平行配置的情况，也更加能够避免接触不良。另外，相比第一连接件(101)与第三连接件(104)彼此平行配置的情况，也更加能够抑制对电流路径的电干扰。
另外，根据本实施方式，多个电源端子板31～33、多个接地端子板37～39、多个输出端子板34～36、多个第一栅极端子板62、64、66、以及多个第二栅极端子板61、63、65中的各个端子板的伸出方向上的基端部31A～39A、61A～66A，具有与装置本体20的第二主面20b为同一平面的端子主面。各个端子板的基端部31A～39A、61A～66A，相比各个端子板的其他部分31B～39B、61B～66B宽度更宽。
通过这样，同上述一样，就能够在确保相邻端子板间的间隔的同时增加散热面积。因此，就能够将半导体元件91～96产生的热量有效地逃散至外部。进而，就能够谋求半导体装置的进一步紧凑化。
另外，根据本实施方式，各个端子板(电源端子板31、32、33、输出端子板34、35、36、以及接地端子板37、38、39、栅极端子板61～66)的基端部(31A～39A、61A～66A、)，与端子板的其他部分(31B～39B、61B～66B)之间的设置有落差。
通过这样，就能够以此落差，来作为端子板折弯位置的记号。
另外，根据本实施方式，多个布线板(电源布线板24、接地布线板25、26、27、输出布线板28、29、30、栅极布线板81～86)分别与端子板(电源端子板31、32、33、输出端子板34、35、36、接地端子板37、38、39、栅极端子板61～66)被形成为一体。
因此，就能够在抑制半导体装置10中的电气损耗的同时，谋求半导体装置10的紧凑化。
另外，根据本实施方式，端子板(电源端子板31、32、33、输出端子板34、35、36、接地端子板37、38、39、以及栅极端子板61～66)的基端部(31A～39A、61A～66A)的下端面(31b～39b、61b～66b)，与布线板的下端面(电源布线板24的第二主面24b、接地布线板25、26、27的第二主面25b、26b、27b、以及输出布线板28、29、30的第二主面28b、29b、30b)配置在同一平面上。另外，一部分的布线板的第一主面上配置有半导体元件91～96。
因此，就能够将半导体元件91～96产生的热量有效地逃散至外部。
另外，根据本实施方式，多个端子板中包括：电源端子板31、32、33；从装置本体20处朝与电源端子板31、32、33相反的方向延伸的输出端子板34、35、36；以及从装置本体20处朝与电源端子板31、32、33相同的方向延伸的接地端子板37、38、39。多个布线板中包括：与电源端子板31、32、33连接的电源布线板24；与接地端子板37、38、39连接的接地布线板25、26、27；以及与输出端子板34、35、36连接的输出布线板28、29、30。电源布线板24上具有多个在与输出端子板34、35、36以及接地端子板37、38、39的阵列方向垂直相交的方向上连续的窄幅部24A与宽幅部24B。
因此，就能够使配置在电源布线板24的宽幅部24B上的三个半导体元件91、92、93所发出的热量，通过电源布线板24整体均等地进行散热。即，能够谋求散热效率的提升。
另外，根据本实施方式，电源布线板24的宽幅部24B的第一主面24a上配置的半导体元件91、92、93经由连接件101、102、103与输出布线板28、29、30的窄幅部28A、29A、30A相连接，输出布线板28、29、30的宽幅部28B、29B、30B的第一主面28a、29a、30a上配置的半导体元件94、95、96经由连接件107、108、109与接地布线板25、26、27相连接。
因此，就能够使半导体元件91、92、93所发出的热量，经由连接件101、102、103有效地传导至输出布线板28、29、30的窄幅部28A、29A、30A。另外，就能够使半导体元件94、95、96所发出的热量，经由连接件107、108、109有效地传导至接地布线板25、26、27。因此，就能够提升半导体装置10的散热效率。
另外，根据本实施方式，连接件101、102、103、107、108、109为具有导电性的板材。
由于板材与键合线相比电阻较小，因此就能够减少半导体装置10中的电气损耗。另外，板材与键合线热相比传导率较高，因此能够进一步谋求半导体装置10散热效率的提升。
另外，根据本实施方式，封装树脂50上形成有在电源布线板24、输出布线板28、29、30、以及接地布线板25、26、27的厚度方向上贯穿的贯穿孔51、51。
因此，就能够利用贯穿孔51、51通过对半导体装置10进行螺丝固定从而来固定散热构件。通过这样进行固定，就能够将电源布线板24、输出布线板28、29、30、以及接地布线板25、26、27的第二主面(装置本体20的下端面)按压在散热构件上。
通过这样，由于能够确保电源布线板24、输出布线板28、29、30、以及接地布线板25、26、27的第二主面与散热构件相接触，因此就能够将半导体元件91～96所发出的热量从这些布线板的第二主面有效地散至散热构件。
另外，贯穿孔51、51被形成在封装树脂50中与输出端子板34、35、36以及接地端子板37、38、39的阵列方向垂直相交的方向的两端处。
因此，就能够确保电源布线板24、输出布线板28、29、30、以及接地布线板25、26、27的第二主面(装置本体20的下端面20b)与散热构件的面接触。
通过这样，就能够将半导体元件91～96所发出的热量从这些布线板的第二主面进一步有效地散至散热构件。
另外，根据本实施方式，多个端子板中包括从装置本体20处与朝电源端子板31、32、33相反的方向延伸的栅极端子板61～66。
因此，就能够在确保电源端子板31、32、33与接地端子板37、38、39之间的间隔，以及输出端子板34、35、36与栅极端子板61～66之间的间隔的同时，在长度方向上将半导体装置10小型化。
另外，根据本实施方式，布线板包括：栅极布线板81、83、85。端子包括：与电源布线板24连接的电源端子31、32、33、与接地布线板25、26、27连接的接地端子37、38、39、与输出布线板28、29、30连接的输出端子34、35、36、以及与栅极布线板81、83、85连接的栅极端子61～66。并且电源端子31、32、33、输出端子34、35、36以及接地端子37、38、39的宽度大于栅极端子61～66的宽度。
因此，就能够在抑制半导体装置10中电气损耗的同时，谋求半导体装置10的紧凑化。由于电源端子31、32、33、输出端子34、35、36以及接地端子37、38、39处流通有大电流，因此通过将这些端子设置为宽幅，就能够抑制这些端子的电阻，从而抑制这些端子的电损耗。
另一方面，由于栅极端子61～66处只流通有小电流，因此即使将这些端子设置为窄幅，也能够抑制这些端子中的电损耗。
另外，根据本实施方式，被分别配置在电源布线板24的多个宽幅部24B上的半导体元件91、92、93在与输出端子34、35、36以及接地端子37、38、39的阵列方向(装置本体20的宽度方向Y)垂直相交的方向(装置本体20的长度反向X)上有间隔地进行配置从而构成第一元件群。被分别配置在多个输出布线板28、29、30的宽幅部28B、29B、30B上的半导体元件94、95、96在与输出端子34、35、36以及接地端子37、38、39的阵列方向(装置本体20的宽度方向Y)垂直相交的方向(装置本体20的长度反向X)上有间隔地进行配置从而构成第二元件群。构成第二元件群的半导体元件95、96的中心位于：在与输出端子34、35、36以及接地端子37、38、39的阵列方向(装置本体20的宽度方向Y)垂直相交的方向(装置本体20的长度反向X)上构成第一元件群的半导体元件91、92、93中的两个的中心之间。
因此，能够将第一电流路径71、73、75以及第二电流路径72、74、76进一步单纯化。另外，还能够谋求基于多个半导体元件91～96所发出的热量在装置本体处的热分布的均等化。即，在能够防止装置本体20中热量集中的同时，谋求半导体装置10的散热效率的提升。
根据本实施方式的半导体装置10，由于从电源布线板24、输出布线板28、29、30、接地布线板25、26、27处延伸的电源端子板31、32、33、输出端子板35、35、36、以及接地端子板37、38、39的前端部朝这些布线板的厚度方向延伸，从而从这些布线板的第一主面上突出，
因此，就能够在离开散热构件的位置上，将半导体装置10与电路基板等连接。
根据本实施方式的半导体装置10，电源布线板24与输出布线板28、29、30之间通过电容器121、122、123连接，并且输出布线板28、29、30与接地布线板25、26、27之间通过电容器124、125、126连接。
当半导体元件91～96为搭载于车载用电子构件上的MOS-FET和IGBT等的开关元件的情况下，电流会由于半导体元件91～96的开关转换间歇性的流通。通过在半导体装置10中设置电容器121～126，就能够缓和半导体元件91～96在开关转换时的电压变动。
【引线框】
以下，将参照附图对本发明的一种实施方式所涉及的引线框进行说明。
如图6所示，本实施方式的引线框200，其特征在于：多个布线板(电源布线板24、接地布线板25、26、27、输出布线板28、29、30、栅极布线板81～86)与多个端子板(电源端子板(引线)31、32、33、输出端子板(引线)35、35、36、接地端子板(引线)37、38、39、栅极端子板61～66)形成为一体，并且多个端子板通过连结部(拉筋(tie-bar)201、202与框体部203)连结。
在本实施方式中，图6所示的引线框200中与图1所示的半导体装置10相同的构成要素使用同一符号表示，并且省略关于其构成的说明。
连结部中拉筋201、202沿多个端子板的阵列方向，被形成为将多个端子板中多个布线板近旁的部分(基端部(31A～39A、61A～66A))连结。
连结部中框体部203则将与多个端子板中多个布线板的相反侧的部分(前端部(31B～39B、61B～66B))，与从拉筋201、202中多个端子板处隔开的部分连结，并且被形成为将多个布线板和多个端子板包围。
本实施方式的引线框200是作为半导体装置10用的引线框来使用的。
即，引线框200是作为：构成半导体装置10的，多个布线板(电源布线板24、接地布线板25、26、27、输出布线板28、29、30、栅极布线板81～86)以及多个端子板(电源端子板(引线)31、32、33、输出端子板(引线)35、35、36、接地端子板(引线)37、38、39、栅极端子板61～66)来使用的。
使用本实施方式的引线框200，就能够制造上述的半导体装置10。
符号说明
10 半导体装置
20 装置本体
21、22、23 装置单元
24 电源布线板
25、26、27 接地布线板
28、29、30 输出布线板
31、32、33 电源端子板
34、35、36 输出端子板
37、38、39 接地端子板
41、42、43 电路单元
50 密封树脂
51 贯穿孔
61、62、63、64、65、66 栅极端子板
71、73、75 第一电流路径
72、74、76 第二电流路径
81、82、83、84、85、86 栅极布线板
91、92、93、94、95、96 半导体元件
101、102、103、104、105、106、107、108、109、110、111、112 连接件
121、122、123、124、125、126 电容器
200 引线框
201、202 拉筋
203 框体部

Claims (15)

1.一种半导体装置，其特征在于，包括：
装置本体，具有：彼此相对的第一主面以及第二主面、以及在所述第一主面的宽度方向上彼此相对的第一侧面以及第二侧面；
一个电源布线板，具有多组在所述第一主面的长度方向上交互连结的窄幅部与宽幅部，并且在所述宽度方向上所述宽幅部相对于所述窄幅部朝所述第一侧面一侧突出；
多个输出布线板，沿所述电源布线板在所述长度方向上配置，并且所述多个输出布线板的数量与所述电源布线板的所述窄幅部以及所述宽幅部的组数相等，所述多个输出布线板中的各个输出布线板具有在所述长度方向上连结的窄幅部和宽幅部，该宽幅部相对于该窄幅部朝所述第二侧面一侧突出；以及
多个半导体元件，在所述电源布线板的各个宽幅部与所述输出布线板的各个宽幅部上分别配置有一个，
其中，在所述长度方向上，彼此相邻的任何两个所述输出布线板中，一方的输出布线板的所述窄幅部与另一方的所述输出布线板的所述宽幅部彼此相向，
在所述宽度方向上，所述各个输出布线板的所述窄幅部以及所述宽幅部分别与所述电源布线板的一组所述宽幅部以及所述窄幅部彼此相向，
在所述长度方向上，所述各个输出布线板的宽度小于所述电源布线板的一组所述窄幅部以及所述宽幅部各自宽度的总和，
在所述宽度方向上，所述一个电源布线板的各宽幅部向远离所述多个输出布线板的各窄幅部的方向突出，
在所述宽度方向上，所述多个输出布线板的各宽幅部向远离所述一个电源布线板的各窄幅部的方向突出。
2.根据权利要求1所述的半导体装置，其特征在于：
其中，进一步包括：
多个接地布线板，在由：在所述长度方向上彼此相邻的所述电源布线板的两个所述宽幅部、以及将该两个所述宽幅部连结的所述电源布线板的一个所述窄幅部，所包围的区域上各配置有一个，
其中，所述多个接地布线板中的各个接地布线板，在所述宽度方向上经由所述电源布线板的一个所述窄幅部与一个所述输出布线板的所述宽幅部相向。
3.根据权利要求2所述的半导体装置，其特征在于：
其中，进一步包括：
多个第一栅极布线板，在所述长度方向上彼此相邻的两个所述输出布线板之间分别配置有一个；以及
多个第二栅极布线板，在由：所述多个第一栅极布线板中的各个第一栅极布线板、以及与该第一栅极布线板相邻的一个所述输出布线板的所述窄幅部以及于此连结的所述宽幅部，所包围的区域上分别配置有一个。
4.根据权利要求3所述的半导体装置，其特征在于：
其中，所述装置本体由多个电路单元所构成，
所述多个电路单元中的各个电路单元，包括：所述电源布线板的一组所述窄幅部以及所述宽幅部；一个所述输出布线板；一个所述接地布线板；一个所述第一栅极布线板；以及一个所述第二栅极布线板。
5.根据权利要求4所述的半导体装置，其特征在于：
其中，在所述各个电路单元中，进一步包括：
第一连接件，将配置在所述电源布线板的所述宽幅部上的第一半导体元件与一个所述输出布线板的所述窄幅部电气连接；
第二连接件，将配置在一个所述输出布线板的所述宽幅部上的第二半导体元件与一个所述接地布线板电气连接；
第三连接件，将第一半导体元件与一个所述第一栅极布线板电气连接；以及
第四连接件，将第二半导体元件与一个所述第二栅极布线板电气连接。
6.根据权利要求3至5中任意一项所述的半导体装置，其特征在于：其中，进一步包括：
多个电源端子板，分别与所述电源布线板的各个宽幅部连接为一体，并且从平面上看从该各个宽幅部朝所述装置本体的所述第一侧面一侧突出；
多个接地端子板，分别与所述多个接地布线板连接为一体，并且从平面上看从该多个接地布线板朝所述装置本体的所述第一侧面一侧突出；
多个输出端子板，分别与所述多个输出布线板的各个宽幅部连接为一体，并且从平面上看从所述各个宽幅部朝所述装置本体的所述第二侧面一侧突出；
多个第一栅极端子板，分别与所述多个第一栅极布线板连接为一体，并且从平面上看朝所述装置本体的所述第二侧面一侧突出；以及
多个第二栅极端子板，分别与所述多个第二栅极布线板连接为一体，并且从平面上看朝所述装置本体的所述第二侧面一侧突出，
其中，所述多个电源端子板以及所述多个输出端子板在所述长度方向上的宽度大于所述多个第一栅极端子板以及所述多个第二栅极端子板。
7.根据权利要求5所述的半导体装置，其特征在于：
其中，在所述各个电路单元中，所述第三连接件按照从所述第一半导体元件朝一个所述第一栅极布线板的方向，被配置为：从始于一个电源端子板的，经由所述电源布线板，所述第一半导体元件，所述第一连接件，以及一个所述输出布线板，直至一个输出端子板的第一电流路径上脱离，
在所述各个电路单元中，所述第四连接件按照从所述第二半导体元件朝一个所述第二栅极布线板的方向，被配置为：从始于一个第一输出端子板的，经由一个所述输出布线板，第四半导体元件，所述第四连接件，以及一个所述接地布线板，直至一个接地端子板的第二电流路径上脱离。
8.根据权利要求6所述的半导体装置，其特征在于：
其中，所述多个电源端子板、所述多个接地端子板、所述多个输出端子板、所述多个第一栅极端子板、以及所述多个第二栅极端子板中的各个端子板的伸出方向上的基端部，具有与所述装置本体的第二主面为同一平面的端子主面，
所述各个端子板的所述基端部，相比所述各个端子板的其他部分宽度更宽。
9.根据权利要求8所述的半导体装置，其特征在于：
其中，所述各个端子板的基端部与所述各个端子板的所述其他部分之间存在有落差。
10.根据权利要求8所述的半导体装置，其特征在于：
其中，所述多个半导体元件配置在所述电源布线板以及所述多个输出布线板的第一主面上，
所述各个布线板的第二主面构成所述装置本体的第二主面。
11.根据权利要求5所述的半导体装置，其特征在于：
其中，所述第一连接件至所述第四连接件为具有导电性的板材。
12.根据权利要求10所述的半导体装置，其特征在于：
其中，所述装置本体进一步包括对所述各个布线板进行密封的树脂，从而使所述各个布线板的所述第二主面露出，
所述树脂上具有：在所述装置本体的所述长度方向的两端处以所述各个布线板的厚度方向贯穿的贯穿孔。
13.根据权利要求10所述的半导体装置，其特征在于：
其中，所述各个端子板的前端部延伸为：在所述各个布线板的厚度方向上朝所述第一主面一侧突出。
14.根据权利要求2至5中任意一项所述的半导体装置，其特征在于：
其中，进一步包括：
将所述电源布线板与所述输出布线板连接的第一电容器；以及
将所述各个输出布线板与所述各个接地布线板连接的第二电容器。
15.一种引线框，用于权利要求 6、8、10、12、13中任意一项所述的半导体装置，其特征在于，包括
所述多个电源端子板、所述多个接地端子板、所述多个输出端子板、所述多个第一栅极端子板、以及所述多个第二栅极端子板、
以及将这些多个端子板连结的连结部。
CN201680003463.0A 2016-03-11 2016-07-13 半导体装置以及引线框 Active CN107683525B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPPCT/JP2016/057766 2016-03-11
PCT/JP2016/057766 WO2017154199A1 (ja) 2016-03-11 2016-03-11 半導体装置及びリードフレーム
PCT/JP2016/070664 WO2017154232A1 (ja) 2016-03-11 2016-07-13 半導体装置及びリードフレーム

Publications (2)

Publication Number Publication Date
CN107683525A CN107683525A (zh) 2018-02-09
CN107683525B true CN107683525B (zh) 2020-08-14

Family

ID=58670270

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201680003463.0A Active CN107683525B (zh) 2016-03-11 2016-07-13 半导体装置以及引线框

Country Status (5)

Country Link
US (1) US10438872B2 (zh)
JP (1) JP6277292B1 (zh)
CN (1) CN107683525B (zh)
NL (1) NL2018487B1 (zh)
WO (2) WO2017154199A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108463884B (zh) 2016-12-13 2021-06-22 新电元工业株式会社 电子模块
NL2020161B1 (en) * 2017-12-22 2019-07-01 Shindengen Electric Mfg Electronic module
CN110859055B (zh) * 2018-06-08 2022-08-02 新电元工业株式会社 半导体模块
JP7215271B2 (ja) * 2019-03-22 2023-01-31 三菱電機株式会社 電力半導体装置及びその製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010034347A (ja) * 2008-07-30 2010-02-12 Sanyo Electric Co Ltd 回路装置
CN101714545A (zh) * 2005-04-28 2010-05-26 三菱电机株式会社 半导体装置
CN202749368U (zh) * 2012-09-12 2013-02-20 无锡华润矽科微电子有限公司 收录机前置功放电路封装结构
CN104303297A (zh) * 2012-05-16 2015-01-21 松下知识产权经营株式会社 电力用半导体模块

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5669866A (en) 1979-11-09 1981-06-11 Fujitsu Ltd Semiconductor element
JPH0397940A (ja) 1989-09-08 1991-04-23 Klimovsky Spezial Konstr Bjuro Po Proektirov Tkatskogo Oborud 取りはずし可能なクロスロールを有する織機
JPH0397940U (zh) * 1990-01-25 1991-10-09
JPH09275174A (ja) * 1996-04-05 1997-10-21 Toko Inc 電子部品
JP5407275B2 (ja) * 2008-10-27 2014-02-05 株式会社デンソー 電力変換装置
JP5099243B2 (ja) * 2010-04-14 2012-12-19 株式会社デンソー 半導体モジュール
US9129949B2 (en) 2011-02-09 2015-09-08 Mitsubishi Electric Corporation Power semiconductor module
JP2012182250A (ja) * 2011-02-28 2012-09-20 Sanken Electric Co Ltd 半導体装置
JP5267959B2 (ja) * 2011-05-30 2013-08-21 株式会社デンソー 半導体モジュール、及び、それを用いた駆動装置
KR101237566B1 (ko) 2011-07-20 2013-02-26 삼성전기주식회사 전력 모듈 패키지 및 그 제조방법
JP5370440B2 (ja) * 2011-08-31 2013-12-18 株式会社デンソー 電子装置の製造方法
WO2014174573A1 (ja) * 2013-04-22 2014-10-30 三菱電機株式会社 半導体装置およびその製造方法
JP2015090960A (ja) * 2013-11-07 2015-05-11 株式会社デンソー 半導体パッケージ

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101714545A (zh) * 2005-04-28 2010-05-26 三菱电机株式会社 半导体装置
JP2010034347A (ja) * 2008-07-30 2010-02-12 Sanyo Electric Co Ltd 回路装置
CN104303297A (zh) * 2012-05-16 2015-01-21 松下知识产权经营株式会社 电力用半导体模块
CN202749368U (zh) * 2012-09-12 2013-02-20 无锡华润矽科微电子有限公司 收录机前置功放电路封装结构

Also Published As

Publication number Publication date
JP6277292B1 (ja) 2018-02-07
WO2017154199A1 (ja) 2017-09-14
US10438872B2 (en) 2019-10-08
NL2018487B1 (en) 2017-11-16
JPWO2017154232A1 (ja) 2018-03-22
NL2018487A (en) 2017-09-20
US20180277469A1 (en) 2018-09-27
CN107683525A (zh) 2018-02-09
WO2017154232A1 (ja) 2017-09-14

Similar Documents

Publication Publication Date Title
CN107534025B (zh) 半导体装置及其制造方法、引线框
CN107683525B (zh) 半导体装置以及引线框
KR101941711B1 (ko) 전력 반도체
US10242961B2 (en) Semiconductor device
JP2004208411A (ja) ハーフブリッジ回路用半導体モジュール
JP5643937B2 (ja) 自動車のための電力モジュール
KR20190009120A (ko) 버스바조립체 및 그 제조방법
JP2005142189A (ja) 半導体装置
JP3929781B2 (ja) 回路構成体
CN111466158B (zh) 用于电机的控制器
US6664629B2 (en) Semiconductor device
CN111919295A (zh) 半导体组件
US10103096B2 (en) Semiconductor device
US20210183807A1 (en) Electronic module
US10251256B2 (en) Heat dissipating structure
JP2004349300A (ja) 半導体装置及びその製造方法
CN217428433U (zh) 电路模块
US10770400B2 (en) Semiconductor module
JP6246654B2 (ja) パワー半導体モジュール
TW201539599A (zh) 模組基板
JP2018133463A (ja) 半導体モジュール
CN115699308A (zh) 半导体单元及半导体装置
CN115380377A (zh) 半导体模块
CN111602241A (zh) 电子模块

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant