CN111919295A - 半导体组件 - Google Patents

半导体组件 Download PDF

Info

Publication number
CN111919295A
CN111919295A CN201980020839.2A CN201980020839A CN111919295A CN 111919295 A CN111919295 A CN 111919295A CN 201980020839 A CN201980020839 A CN 201980020839A CN 111919295 A CN111919295 A CN 111919295A
Authority
CN
China
Prior art keywords
bus bar
semiconductor element
conductor portion
semiconductor
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201980020839.2A
Other languages
English (en)
Inventor
冈浦伸吾
木村润一
松本惇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN111919295A publication Critical patent/CN111919295A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/38—Structure, shape, material or disposition of the strap connectors prior to the connecting process of a plurality of strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02G—INSTALLATION OF ELECTRIC CABLES OR LINES, OR OF COMBINED OPTICAL AND ELECTRIC CABLES OR LINES
    • H02G5/00—Installations of bus-bars
    • H02G5/002—Joints between bus-bars for compensating thermal expansion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/40139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous strap daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40227—Connecting the strap to a bond pad of the item
    • H01L2224/40229—Connecting the strap to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/40237—Connecting the strap to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H01L2224/48229—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item the bond pad protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48237—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H01L2224/848—Bonding techniques
    • H01L2224/84801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/84—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

本公开的半导体组件具备：绝缘基板；第一导体部，其配置于所述绝缘基板；第二导体部，其配置于所述绝缘基板；第一半导体元件，其安装于所述第一导体部；第二半导体元件，其安装于所述第二导体部；第一母线，其在所述第一半导体元件与所述第二半导体元件之间的区域内与所述第一导体部连接；第二母线，其与所述第二半导体元件连接；以及输出母线，其将所述第一半导体元件与所述第二导体部连接，并在所述第一半导体元件与所述第二半导体元件之间的区域内与所述第二导体部连接。所述输出母线配置为与所述第一母线的至少一部分重叠，在所述输出母线与所述第一母线重叠的区域，所述输出母线位于比所述第一母线靠上方的位置。

Description

半导体组件
技术领域
本公开涉及一种在各种电子设备中使用的半导体组件。
背景技术
下面，使用附图来说明以往的半导体组件。图7是示出以往的半导体组件1的结构的立体图，图8是示出以往的半导体组件1的结构的截面图，半导体组件1具有上臂半导体2和下臂半导体3。上臂半导体2的漏电极2D与被供给正电压的正电极端子30连接，上臂半导体2的源电极2S与引线5连接，引线5连接至输出端子4。下臂半导体3的漏电极3D与输出端子4连接，下臂半导体3的源电极3S与引线5连接，引线5连接负电极端子6。
而且，由于在源电极2S与输出端子4之间以及源电极3S与负电极端子6之间流过大电流，因此通过将多个引线5以并联连接的方式设置来确保电流容量。
此外，作为与该申请相关联的现有技术文献信息，例如已知有专利文献1。
现有技术文献
专利文献
专利文献1：国际公开第2016/002385号
发明内容
本公开的一个方式的半导体组件具备：绝缘基板，其在第一方向上具有面；第一导体部，其在所述第一方向上具有面，所述第一导体部配置于所述绝缘基板的所述面；第二导体部，其在所述第一方向上具有面，所述第二导体部配置于所述绝缘基板的所述面；第一半导体元件，其安装于所述第一导体部的所述面；第二半导体元件，其安装于所述第二导体部的所述面，相对于所述第一半导体元件位于第二方向上；第一母线，其在从所述第一方向观察的所述第一半导体元件与所述第二半导体元件之间的区域内与所述第一导体部的所述面连接，被供给第一电位和第二电位中的一方；第二母线，其与所述第二半导体元件连接，被供给所述第一电位和所述第二电位中的另一方；以及输出母线，其将所述第一半导体元件与所述第二导体部的所述面连接，在从所述第一方向观察的所述第一半导体元件与所述第二半导体元件之间的所述区域内与所述第二导体部的所述面连接，其中，在从所述第一方向观察时，所述输出母线配置为与所述第一母线的至少一部分重叠，在从所述第一方向观察时，在所述输出母线与所述第一母线重叠的区域，所述输出母线相对于所述第一母线位于所述第一方向上，所述输出母线输出被供电至所述第一半导体元件或者所述第二半导体元件的所述第一电位或者所述第二电位。
根据本公开，与第一导体部连接的第一母线以比第一导体部更接近输出母线且与输出母线相对的状态配置。因此，特别是在将从外部通过第一半导体元件供电的电力向输出侧供给时，输出母线和第一母线双方中产生的磁通量容易被抵消，从而抑制输出母线和第一母线双方中的电感成分的值。并且，容易获得在第一母线与输出母线之间产生的电容成分，抑制成为伴随瞬间的阻抗上升而产生浪涌电压的主要原因的在第一母线和输出母线双方中的电感成分。结果是，在半导体元件的开关频率变高的情况下，也能够抑制浪涌电压的产生。
附图说明
图1是示出本公开的实施方式1中的半导体组件的结构的立体图。
图2是示出本公开的实施方式1中的半导体组件的结构的截面图。
图3是示出本公开的实施方式1中的半导体组件的结构的电路块概要图。
图4是示出本公开的实施方式2中的半导体组件的结构的截面图。
图5是示出本公开的实施方式3中的半导体组件的结构的截面图。
图6是示出本公开的实施方式4中的半导体组件的结构的立体图。
图7是示出以往的半导体组件的结构的立体图。
图8是示出以往的半导体组件的结构的截面图。
具体实施方式
在使用图7和图8说明的以往的半导体组件1中，在引线5中流过大的电流，并且存在很多的电感成分。因此，特别是在上臂半导体2或者下臂半导体3中的开关频率变高的情况下，存在如下问题：因伴随瞬间的阻抗上升产生浪涌电压而对上臂半导体2或者下臂半导体3施加过电压，从而可能产生击穿或劣化。
在本公开的半导体组件中，能够抑制浪涌电压的产生。
(实施方式1)
[半导体组件7的结构]
下面，使用图1～图3来说明本公开的实施方式1的半导体组件7的结构。
图1是示出本公开的实施方式1中的半导体组件7的结构的立体图，图2是示出本公开的实施方式中的半导体组件7的结构的截面图。半导体组件7包括绝缘基板8、第一导体部9、第二导体部10、第一半导体元件11、第二半导体元件12、第一母线13、第二母线14以及输出母线15。
第一导体部9和第二导体部10配置于绝缘基板8的第一方向D1(参照图2)上的面8a。第一半导体元件11安装于第一导体部9的第一方向D1上的面9a。第二半导体元件12安装于第二导体部10的第一方向D1上的面10a。而且，第二半导体元件12相对于第一半导体元件位于第二方向D2上。从外部向第一母线13供电正电位(第一电位)和负电位(第二电位)中的一方(未图示)。此外，在本实施方式中，使用从外部向第一母线13供给正电位的例子进行说明，在后面记述该例子。而且，第一母线13的一个端部(连接部13A)配置为在第一半导体元件11与第二半导体元件12之间的区域与第一导体部9的面9a连接。第二母线14与在第二半导体元件12的第一方向D1上的面12a形成的源电极12S连接。而且，向第二母线14供电正供电于第一母线13的正电位或者负电位的另一方。也就是说，如果供电至第一母线13的电位为正电位，则供电至第二母线14的电位为负电位，如果供电至第一母线13的电位为负电位，则供电至第二母线14的电位为正电位。
输出母线15将在第一半导体元件11的面11a(图2中的第一半导体元件11的上表面)形成的源电极11S与第二导体部10的面10a(图2中的第二导体部10的上表面)连接。第二导体部10与第二半导体元件12的漏电极12D之间导通，其结果是，输出母线15将第二半导体元件12的漏电极12D与第一半导体元件11的源电极11电连接。
并且，输出母线15覆盖第一母线13的第一方向上的面(第一母线13的上表面)。也就是说，在从第一方向D1观察时，输出母线15配置为与第一母线13的在第一导体部上的至少一部分(连接部13A)重叠。在从第一方向D1观察时，在输出母线15与第一母线13重叠的区域，输出母线15相对于第一母线13位于第一方向D1上。
而且，输出母线15输出从外部供电至第一半导体元件11或者第二半导体元件12的正电位或者负电位。
根据以上的结构，与第一导体部9连接的第一母线13(连接部13A)配置为比第一导体部9更接近输出母线15且与输出母线15相向。因此，在经由输出母线15输出从外部通过第一半导体元件11供电的电力(正电位或者负电位)时，在输出母线15和第一母线13双方中产生的磁通量容易被抵消。因此，能够抑制输出母线15和第一母线13双方中的电感成分的值。并且，容易获得在第一母线13与输出母线15之间产生的电容成分。上述的电容成分抑制成为浪涌电压产生的主要原因的在第一母线13和输出母线15双方中的电感成分所产生的影响。结果是，在第一半导体元件11和第二半导体元件12的开关频率变高的情况下，也能够抑制瞬间的阻抗上升，从而能够抑制浪涌电压的产生。因此，抑制伴随施加高电压而引起的第一半导体元件11和第二半导体元件12的击穿或劣化。
[半导体组件7的结构的详细内容]
下面，使用图1、图2以及图3来说明半导体组件7的结构的详细内容。图3是示出本公开的半导体组件7的结构的电路块概要图。
在此，首先，简单地说明半导体组件7的连接和动作。图3是半导体组件7的电路块概要图，在此，作为一例，图示了第一半导体元件11的漏电极11D与正电位连接、第二半导体元件12的源电极12S与负电位连接的情况。另外，虽然在此示出概要图，但是在图3中表示第一半导体元件11的部分是包括第一半导体元件11的电路块，表示第二半导体元件12的部分是包括第二半导体元件12的电路块。
如图3所示，从外部向半导体组件7供给正电位(+V)和负电位(-V)。在本实施例中，向第一母线13供给正电位，但是也可以将正电位直接供给到第一母线13，还可以是将正电位供给到作为其它要素而以与第一母线13连接的方式设置的正电位端子(未图示)。另外，向第二母线14供给负电位，但是也可以将负电位直接供给到第二母线14，还可以是将负电位供给到作为其它要素而以与第二母线14连接的方式设置的负电位端子(未图示)。
构成上侧臂的第一半导体元件11的漏电极11D经由第一导体部9来与第一母线13连接。另外，构成上侧臂的第一半导体元件11的源电极11S与构成下侧臂的第二半导体元件12的漏电极12D电连接。在图3中，将第一半导体元件11的源电极11S与第二半导体元件12的漏电极12D的连接部表示为连接部16。第二半导体元件12的源电极12S与第二母线14连接。
图2所示的第二导体部10和输出母线15相当于图3所示的第二导体部10、连接部16、输出母线15以及输出部17。在图3中，将输出部17和输出母线15作为其它要素示出，但是也可以将输出母线15和输出部17一体化。
另外，第二导体部10、连接部16、输出母线15以及输出部17为相同电位，因此输出部17可以直接与第二导体部10连接。或者，输出部17也可以与第二导体部10一体化地设置。
如图3所示，在第一半导体元件11和第二半导体元件12连接有对第一半导体元件11的驱动和第二半导体元件12的驱动进行控制的控制部18。此外，控制部18可以设置于半导体组件7，也可以设置于半导体组件7的外部。控制部18针对第一半导体元件11和第二半导体元件12以使第一半导体元件11和第二半导体元件12交替地导通(连接)、截止(切断)的方式进行控制。通过控制部18对第一半导体元件11和第二半导体元件12的控制，来向输出部17交替地输出正电位(+V)和负电位(-V)。这样，半导体组件7将正电位和负电位的直流的电力变换为交流的电力，来从输出部17输出交流的电力。
[半导体组件7的结构的变形例]
接着，参照图2来说明半导体组件7的结构的其它例子。在图2所示的半导体组件7中，第一导体部9和第二导体部10配置于绝缘基板8的面8a(第一方向D1上的面)。而且，第一导体部9和第二导体部10以在第二方向D2上彼此隔开间隔的方式配置。在图2中，第一导体部9和第二导体部10设置于绝缘基板8的上表面(面8a)。然而，也可以构成为使绝缘基板8的第一方向D1上的厚度大于第一导体部9和第二导体部10的第一方向D1上的厚度，将第一导体部9和第二导体部10埋设于绝缘基板8。在该结构中，构成为使第一导体部9和第二导体部10的上表面的至少一部分从绝缘基板8露出。
此外，第一导体部9和第二导体部10也可以是第一方向D1上的厚度小的层状的导体。在该结构中，能够提高向绝缘基板8的导热性。
并且，第一导体部9和第二导体部10也可以是第一方向D1上的厚度大的板状、引线框状、或者块状。在该结构中，导电性、散热性提高。
如图2所示，在本公开的半导体组件7中，第一半导体元件11安装于第一导体部9的面9a。虽然在图2中没有图示，但是通过焊锡等的焊接来进行安装接合。另外，在第一半导体元件11的向第一导体部9安装的安装面设置有漏电极11D。
另外，如图2所示，第二半导体元件12安装于第二导体部10的面10a。虽然在图2中没有图示，但是通过焊锡等的焊接进行安装接合，以进行安装。另外，在第二半导体元件12的向第二导体部10安装的安装面设置有漏电极12D。
[第一母线13的结构的详细内容]
从半导体组件7的外部向第一母线13供电正电位(参照图3)。如图2所示，第一母线13配置为在第一半导体元件11与第二半导体元件12之间的区域内与第一导体部9的面9a连接。第一母线13和第一半导体元件11以沿着第一方向D1配置的方式设置于第一导体部9，第二半导体元件12以沿着第一方向D1的方式设置于第二导体部10。第一母线13包括连接部13A和引出部13B，连接部13A和引出部13B由一体化而成的单个导体构成。至少将连接部13A配置于第一导体部9的面9a。另一方面，引出部13B无需一定配置于第一导体部9的面9a，配置于适合正电位的供给的位置即可，可以是以相当于端子的形式被引出。另外，也可以将第一母线13与第一导体部9设置为单个导体。另外，第一母线13可以通过焊锡等的焊接设置于第一导体部9的面9a。
[第二母线14的结构的详细内容]
第二母线14与第二半导体元件12连接。在第二半导体元件12的面12a设置有源电极12S，第二母线14与源电极12S电连接。通过利用焊锡等的焊接进行接合以进行第二母线14与源电极12S的连接。从半导体组件7的外部向第二母线14供给负电位。另外，第二母线14的连接部14A与输出母线15至少在第二方向D2上相向，并且具有在从第一方向D1观察时从第二半导体元件12向与第二方向D2相反的方向延伸的突出部14C(参照图2)。也就是说，在从第一方向D1观察时，第二母线14的连接部14A的在与第二方向D2相反的方向上的端部比第二半导体元件12的在与第二方向D2相反的方向上的端部更接近输出母线15。
通过该结构，能够增大在第二母线14与输出母线15之间产生的静电电容成分的值。
另外，也可以设为在从第一方向D1观察时第二母线14的连接部14A的在与第二方向D2相反的方向上的端部同第二半导体元件12的在与第二方向D2相反的方向上的端部一致的位置关系，以调节在第二母线14与输出母线15之间产生的静电电容成分的值。并且，还可以设为在从第一方向D1观察时第二母线14的连接部14A的在与第二方向D2相反的方向上的端部位于与第二半导体元件12的在与第二方向D2相反的方向上的端部相比离开输出母线15更远的位置。
与第一母线13同样地，第二母线14包括连接部14A和引出部14B，连接部14A包括突出部14C。连接部14A和引出部14B由一体化而成的单个导体构成。引出部14B可以配置于适合正电位的供给的位置，以相当于端子的形式被引出。
[输出母线15的结构的详细内容]
输出母线15将第一半导体元件11与第二导体部10的面10a连接。输出母线15与第二导体部10连接的位置位于第二半导体元件12与第一半导体元件11之间。换言之，输出母线15的一端与第二导体部10的面10a连接。第一半导体元件11具有源电极11S，源电极11S设置于第一半导体元件11的面11a。输出母线15与源电极11S连接。输出母线15与源电极11S的连接是通过焊锡等的焊接来接合的。另外，输出母线15与第二导体部10也通过焊锡等的焊接进行接合。
并且，输出母线15覆盖第一母线13的连接部13A。此外，输出母线15与第一母线13不接触。如之前记述的那样，第一母线13的连接部13A位于第一半导体元件11与第二半导体元件12之间。因此，输出母线15在将第一半导体元件11与第二导体部10的面10a连接时，跨过作为第一母线13的一部分的连接部13A。
根据以上的说明也能够明确的是，与第一导体部9连接的第一母线13的连接部13A配置于第一导体部9的面9a。在第一方向D1上，第一母线13的连接部13A配置为比第一导体部9更接近输出母线15。根据该结构，在从外部通过第一半导体元件11供电的电力经由输出母线15向输出侧供给时，在输出母线15和第一母线13双方中产生的磁通量易于被抵消，抑制输出母线15和第一母线13双方中的电感成分的值。并且，容易获得在第一母线13与输出母线15之间产生的电容成分，上述的电容成分抑制成为浪涌电压产生的主要原因的在第一母线13和输出母线15双方中的电感成分所产生的影响。结果是，即使在第一半导体元件11和第二半导体元件12的开关频率变高的情况下，也能够抑制浪涌电压的产生。
另外，如图2所示，由于在第一母线13与第二母线14之间存在输出母线15，因此能够在第一母线13与输出母线15之间以及第二母线14与输出母线15之间都产生静电电容。因而，双方的电容成分抑制成为浪涌电压产生的主要原因的在第一母线13和输出母线15中的电感成分以及在第二母线14和输出母线15中的电感成分这双方所产生的影响。结果是，在第一半导体元件11和第二半导体元件12的开关频率变高的情况下，能够抑制浪涌电压的产生。
第一母线13的第一方向D1上的厚度即使是与第一半导体元件11的第一方向D1上的厚度相同、或者比第一半导体元件11的厚度薄的值，也能够增大静电电容。因而，能够有效利用第一导体部9的面9a的无用空间，因此能够减小半导体组件7的第一方向D1上的厚度尺寸。
(实施方式2)
接着，使用图4来说明本公开的实施方式2的半导体组件7的结构。此外，对与参照图3说明的实施方式1同样的结构标注相同的标记，有时省略说明。
图4是示出本公开的实施方式2中的半导体组件7的结构的截面图。如图4所示，第一母线13与第一导体部9的端部9E相比进一步向第二半导体元件12(向第二方向D2)延伸。此外，将第一母线13中的从第一导体部9的端部9E向第二半导体元件12延伸的部分特别表示为“母线延伸部13C”。在此，第一导体部9的端部9E相当于第一导体部9与第二导体部10相向的部分。
也如之前所记述的那样，第一母线13的连接部13A被设置于第一导体部9的面9a。也就是说，第一母线13的连接部13A设置于第一半导体元件11与第二半导体元件12之间的区域。因此，连接部13A明显有助于磁通量的抵消和电容成分的增大。
因而，通过设置母线延伸部13C，从而第一母线13与输出母线15的相向面积进一步变大，易于有效地抵消在输出母线15和第一母线13双方中产生的磁通量，大幅地抑制输出母线15和第一母线13双方中的电感成分的值。并且，还容易获得在第一母线13与输出母线15之间产生的电容成分，上述的电容成分抑制成为浪涌电压产生的主要原因的在第一母线13和输出母线15双方中的电感成分所产生的影响。结果是，即使在第一半导体元件11和第二半导体元件12的开关频率变高的情况下，也能够抑制浪涌电压的产生。
(实施方式3)
接着，使用图5来说明本公开的实施方式3的半导体组件7的结构。此外，对与参照图4说明的实施方式2同样的结构标注相同的标记，有时省略说明。
在图5所示的本实施方式的半导体组件7中，第一母线13还具有母线钩状部13D。具有从母线延伸部13C的突出方向(第二方向D2)上的前端向绝缘基板8的方向(与第一方向D1相反的方向)延伸的母线钩状部13D，该母线延伸部13C以从第一导体部9的端部9E向第二半导体元件12的方向突出的方式延伸。此外，母线钩状部13D也可以不是从母线延伸部13C的前端而是从前端附近开始向与第一方向D1相反的方向延伸。
通过设置母线钩状部13D，易于得到在第一母线13与输出母线15之间产生的电容成分，抑制成为浪涌电压产生的主要原因的在第一母线13和输出母线15双方中的电感成分所产生的影响。结果是，即使在第一半导体元件11和第二半导体元件12的开关频率变高的情况下，也能够抑制浪涌电压的产生。
此外，如图5所示，也可以在绝缘基板8的配置有第一导体部9和第二导体部的相反面(图中的绝缘基板的下表面)配置散热体19。由此，半导体组件7的散热特性提高。该结构并不限定于本实施方式，也可以在其它的实施方式中配置散热体19。
(实施方式4)
接着，使用图6来说明本公开的实施方式4的半导体组件7的结构。此外，对与参照图1说明的实施方式1同样的结构标注相同的标记，有时省略说明。
另外，如图6所示，在本实施方式中，将与绝缘基板8的面8a平行且第一导体部9与第二导体部10相向的方向设为X方向(或者第二方向D2)、将与绝缘基板8的面8a平行且第二母线14的连接部14A延伸的方向设为Y方向(或者第三方向D3)进行说明。此外，X方向与Y方向正交。
如图6所示，第一导体部9、第二导体部10、第一母线13、第二母线14以及输出母线15各自具有与绝缘基板8的面8a平行且在Y方向上延伸的矩形形状部。
换言之，第一导体部9、第二导体部10、第一母线13的连接部13A、第二母线14的连接部14A以及输出母线15各自在俯视观察时呈矩形状，相当于矩形形状部。另外，在俯视观察时，第一导体部9、第二导体部10、第一母线13的连接部13A、第二母线14的连接部14A以及输出母线15的Y方向(第三方向D3)上的尺寸比X方向(第二方向D2)上的尺寸长。
在该结构中，Y方向上的长度相对于X方向上的长度的比率大于图1所示的实施方式1的该比率，该X方向是在半导体组件7的内部流动的电流的方向且电感成分容易随长度一同增大的方向，该Y方向是电容成分因第一母线13、第二母线14以及输出母线15而容易随长度一同增大的方向。当使用图3进行说明时，与X方向的路径相当的路径对应从被供给正电位(+V)的第一母线13起直到输出部17为止的路径和从被供给负电位(-V)的第二母线14起直到输出部17为止的路径。例如，当不改变X方向上的长度而仅增大Y方向上的长度时，电容成分增大。因此，在半导体组件7的内部产生的电容成分同样抑制在半导体组件7的内部产生的电感成分所产生的影响。结果是，即使在第一半导体元件11和第二半导体元件12的开关频率变高的情况下，也能够抑制浪涌电压的产生。
另外，如图6所示，多个第一半导体元件11以在Y方向(第三方向D3)上排列的方式安装于第一导体部9的面9a。同样地，多个第二半导体元件12以在Y方向(第三方向D3)上排列的方式安装于第二导体部10的面10a。如之前记述的那样，第一导体部9、第二导体部10、第一母线13的连接部13A、第二母线14的连接部14A以及输出母线15各自呈在图6的俯视观察中沿Y方向延伸的矩形状。因此，将多个第一半导体元件11在第一导体部9的面9a配置成列状，将多个第二半导体元件12在第二导体部10的面10a配置成列状。
多个第一半导体元件11被并联连接，通过控制部18被控制为各自同步地进行导通(连接)、截止(切断)。同样地，多个第二半导体元件12被并联连接，通过控制部18被控制为各自同步地进行截止(切断)、导通(连接)。根据该结构，半导体组件7能够容易地进行大电力的输出。另外，多个第一半导体元件11中的各个半导体元件以及多个第二半导体元件12中的各个半导体元件的动作的负担被减轻。另外，多个第一半导体元件11中的各个半导体元件以及多个第二半导体元件12中的各个半导体元件的发热源被分散配置。其结果是，能够抑制半导体组件7动作时的温度上升。
在以上的实施方式的说明中，使用了图中的“上”、“下”等表示方向的术语，但是这些术语是为了表示图中的相对的位置关系而使用的，并不对公开或公开内容进行限定。
另外，也如之前记述的那样，在上述的实施方式中，作为一例，说明了第一母线13及第一半导体元件11与正电位连接、第二母线14及第二半导体元件12与负电位连接的情况，但是也可以为第一母线13及第一半导体元件11与负电位连接、第二母线14及第二半导体元件12与正电位连接。而且，在将第一母线13及第一半导体元件11与负电位连接、将第二母线14及第二半导体元件12与正电位连接的情况下，第一半导体元件11和第二半导体元件12的源电极11S、12S以及漏电极11D、12D的连接与上述实施方式反过来即可。
此外，在上述的实施方式中，说明了将第一电位设为正电位、将第二电位设为负电位，无需一定为正电位和负电位。只要是不同的两个电位即可。
(总结)
本公开的一个方式的半导体组件7具有：绝缘基板8，其在第一方向D1上具有面8a；第一导体部9，其在第一方向D1上具有面9a，该第一导体部9配置于绝缘基板8的面8a；第二导体部10，其在第一方向D1上具有面10a，该第二导体部10配置于绝缘基板8的面8a；第一半导体元件11，其安装于第一导体部9的面9a；第二半导体元件12，其安装于第二导体部10的面10a，相对于第一半导体元件11位于第二方向D2上；第一母线13，其在从第一方向D1观察的第一半导体元件11与第二半导体元件12之间的区域内与第一导体部9的面9a连接，被供给第一电位(正电位)和第二电位(负电位)中的一方；第二母线14，其与第二半导体元件12连接，被供给正电位和负电位中的另一方；以及输出母线15，其将第一半导体元件11与第二导体部10的面10a连接，在从第一方向D1观察的第一半导体元件11与第二半导体元件12之间的区域内与第二导体部10的面10a连接。在从第一方向D1观察时，输出母线15配置为与第一母线13的至少一部分重叠，在从第一方向D1观察时，在输出母线15与第一母线13重叠的区域，输出母线15相对于第一母线13位于第一方向D1上，输出母线15输出供电至第一半导体元件11或者第二半导体元件12的第一电位(正电位)或者第二电位(负电位)。
在本公开的一个方式的半导体组件7中，也可以为，第一母线13还具有母线延伸部13C，在从第一方向D1观察时，该母线延伸部13C从第一导体部9的第二方向D2上的端部9E向第二方向D2延伸，母线延伸部13C与输出母线15相向。
在本公开的一个方式的半导体组件7中，也可以为，第一母线13还具有母线钩状部13D，该母线钩状部13D从母线延伸部13C向与第一方向D1相反的方向延伸。
在本公开的一个方式的半导体组件7中，也可以为，在从第一方向D1观察时，第一导体部9、第二导体部10、第一母线13、第二母线14以及输出母线15各自具有与第二方向D2相比在第三方向D3上较长的矩形形状部，该第三方向D3垂直于第一方向D1和第二方向D2。
在本公开的一个方式的半导体组件7中，也可以为，多个第一半导体元件11以在第三方向D3上排列的方式安装于第一导体部9的面9a，多个第二半导体元件12以在第三方向D3上排列的方式安装于第二导体部10的面10a。
产业上的可利用性
本公开的半导体组件具有能够抑制浪涌电压的产生的效果，在各种电子设备中是有用的。
附图标记说明
1：半导体组件；2：上臂半导体；2D：漏电极；2S：源电极；3：下臂半导体；3D：漏电极；3S：源电极；4：输出端子；5：引线；6：负电极端子；7：半导体组件；8：绝缘基板；8a：面；9：第一导体部；9a：面；9E：端部；10：第二导体部；10a：面；11：第一半导体元件；11a：面；11D：漏电极；11S：源电极；12：第二半导体元件；12a：面；12D：漏电极；12S：源电极；13：第一母线；13A：连接部；13B：引出部；13C：母线延伸部；13D：母线钩状部；14：第二母线；14A：连接部；14B：引出部；14C：突出部；15：输出母线；16：连接部；17：输出部；18：控制部；19：散热体；30：正电极端子；D1：第一方向；D2：第二方向；D3：第三方向。

Claims (5)

1.一种半导体组件，具备：
绝缘基板，其在第一方向上具有面；
第一导体部，其在所述第一方向上具有面，所述第一导体部配置于所述绝缘基板的所述面；
第二导体部，其在所述第一方向上具有面，所述第二导体部配置于所述绝缘基板的所述面；
第一半导体元件，其安装于所述第一导体部的所述面；
第二半导体元件，其安装于所述第二导体部的所述面，相对于所述第一半导体元件位于第二方向上；
第一母线，其在从所述第一方向观察的所述第一半导体元件与所述第二半导体元件之间的区域内与所述第一导体部的所述面连接，被供给第一电位和第二电位中的一方；
第二母线，其与所述第二半导体元件连接，被供给所述第一电位和所述第二电位中的另一方；以及
输出母线，其将所述第一半导体元件与所述第二导体部的所述面连接，在从所述第一方向观察的所述第一半导体元件与所述第二半导体元件之间的所述区域内与所述第二导体部的所述面连接，
其中，在从所述第一方向观察时，所述输出母线配置为与所述第一母线的至少一部分重叠，
在从所述第一方向观察时，在所述输出母线与所述第一母线重叠的区域，所述输出母线相对于所述第一母线位于所述第一方向上，
所述输出母线输出被供电至所述第一半导体元件或者所述第二半导体元件的所述第一电位或者所述第二电位。
2.根据权利要求1所述的半导体组件，其中，
所述第一母线还具有母线延伸部，在从所述第一方向观察时，所述母线延伸部从所述第一导体部的在所述第二方向上的端部向所述第二方向延伸，
所述母线延伸部与所述输出母线相向。
3.根据权利要求2所述的半导体组件，其中，
所述第一母线还具有母线钩状部，所述母线钩状部从所述母线延伸部向与所述第一方向相反的方向延伸。
4.根据权利要求1所述的半导体组件，其中，
在从所述第一方向观察时，所述第一导体部、所述第二导体部、所述第一母线、所述第二母线以及所述输出母线各自具有与所述第二方向相比在第三方向上较长的矩形形状部，所述第三方向垂直于所述第一方向和所述第二方向。
5.根据权利要求4所述的半导体组件，其中，
所述第一半导体元件为多个第一半导体元件中的一个，
所述第二半导体元件为多个第二半导体元件中的一个，
所述多个第一半导体元件以在所述第三方向上排列的方式安装于所述第一导体部的所述面，
所述多个第二半导体元件以在所述第三方向上排列的方式安装于所述第二导体部的所述面。
CN201980020839.2A 2018-03-26 2019-02-08 半导体组件 Pending CN111919295A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-057382 2018-03-26
JP2018057382 2018-03-26
PCT/JP2019/004715 WO2019187700A1 (ja) 2018-03-26 2019-02-08 半導体モジュール

Publications (1)

Publication Number Publication Date
CN111919295A true CN111919295A (zh) 2020-11-10

Family

ID=68058783

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980020839.2A Pending CN111919295A (zh) 2018-03-26 2019-02-08 半导体组件

Country Status (5)

Country Link
US (1) US20210013183A1 (zh)
EP (1) EP3780099A4 (zh)
JP (1) JPWO2019187700A1 (zh)
CN (1) CN111919295A (zh)
WO (1) WO2019187700A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2022030244A1 (zh) * 2020-08-05 2022-02-10
DE112022003485T5 (de) * 2021-08-10 2024-05-16 Rohm Co., Ltd. Halbleiterbauteil

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108817A (ja) * 2009-11-17 2011-06-02 Nippon Inter Electronics Corp パワー半導体モジュール
WO2016035651A1 (ja) * 2014-09-05 2016-03-10 トヨタ自動車株式会社 パワーモジュール
JP2017085896A (ja) * 2017-02-21 2017-05-18 株式会社日立製作所 ３レベル電力変換装置
WO2017175686A1 (ja) * 2016-04-04 2017-10-12 ローム株式会社 パワーモジュールおよびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4277169B2 (ja) * 2003-01-06 2009-06-10 富士電機デバイステクノロジー株式会社 電力用半導体モジュール
JP4349364B2 (ja) * 2005-12-26 2009-10-21 三菱電機株式会社 半導体装置
WO2010131679A1 (ja) * 2009-05-14 2010-11-18 ローム株式会社 半導体装置
WO2014208450A1 (ja) * 2013-06-24 2014-12-31 日産自動車株式会社 電力変換装置
EP3166144B1 (en) 2014-07-03 2019-08-07 Nissan Motor Co., Ltd Half-bridge power semiconductor module and manufacturing method therefor
US10741478B2 (en) * 2016-03-30 2020-08-11 Mitsubishi Electric Corporation Power module and method of manufacturing the same, and power electronic apparatus and method of manufacturing the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011108817A (ja) * 2009-11-17 2011-06-02 Nippon Inter Electronics Corp パワー半導体モジュール
WO2016035651A1 (ja) * 2014-09-05 2016-03-10 トヨタ自動車株式会社 パワーモジュール
WO2017175686A1 (ja) * 2016-04-04 2017-10-12 ローム株式会社 パワーモジュールおよびその製造方法
CN109005670A (zh) * 2016-04-04 2018-12-14 罗姆股份有限公司 功率模块及其制造方法
JP2017085896A (ja) * 2017-02-21 2017-05-18 株式会社日立製作所 ３レベル電力変換装置

Also Published As

Publication number Publication date
US20210013183A1 (en) 2021-01-14
WO2019187700A1 (ja) 2019-10-03
EP3780099A1 (en) 2021-02-17
EP3780099A4 (en) 2021-05-12
JPWO2019187700A1 (ja) 2021-02-12

Similar Documents

Publication Publication Date Title
CN107851637B (zh) 功率半导体模块
US8461623B2 (en) Power semiconductor module
CN110998838B (zh) 半导体模块
US9673143B2 (en) Semiconductor device and manufacturing method of the same
JP6160780B2 (ja) ３レベル電力変換装置
US20160315037A1 (en) Semiconductor device
JP4660214B2 (ja) 電力用半導体装置
CN109417066B (zh) 半导体装置
US20200013703A1 (en) Semiconductor device
JP6245377B2 (ja) 半導体装置及びバスバー
JP2015213408A (ja) 半導体パワーモジュール、電力変換装置、およびこれを用いた移動体
CN111919295A (zh) 半导体组件
JP6277292B1 (ja) 半導体装置及びリードフレーム
JP6727328B2 (ja) 半導体モジュール
JP2019145641A (ja) 半導体装置
EP3611835B1 (en) Electric power conversion device
US20190324058A1 (en) Current measuring device
US10453781B2 (en) Semiconductor device
JP4246040B2 (ja) 半導体装置の実装体
JP6236553B1 (ja) 半導体装置
JP6170640B1 (ja) 並列接続コネクタ付ゲート駆動基板
JP2008054495A (ja) 電流印加されたパワー回路のための低インダクタンスのパワー半導体モジュール
CN115380377A (zh) 半导体模块
JP2012109303A (ja) 電気回路装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20201110