JP6727328B2 - 半導体モジュール - Google Patents

半導体モジュール Download PDF

Info

Publication number
JP6727328B2
JP6727328B2 JP2018552283A JP2018552283A JP6727328B2 JP 6727328 B2 JP6727328 B2 JP 6727328B2 JP 2018552283 A JP2018552283 A JP 2018552283A JP 2018552283 A JP2018552283 A JP 2018552283A JP 6727328 B2 JP6727328 B2 JP 6727328B2
Authority
JP
Japan
Prior art keywords
terminal
package
potential
semiconductor module
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018552283A
Other languages
English (en)
Other versions
JPWO2018096573A1 (ja
Inventor
脩平 横山
脩平 横山
祥吾 柴田
祥吾 柴田
真紀 長谷川
真紀 長谷川
宏一朗 野口
宏一朗 野口
茂 森
茂 森
岩上　徹
徹 岩上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of JPWO2018096573A1 publication Critical patent/JPWO2018096573A1/ja
Application granted granted Critical
Publication of JP6727328B2 publication Critical patent/JP6727328B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/08—Circuits specially adapted for the generation of control voltages for semiconductor devices incorporated in static converters
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M1/00—Details of apparatus for conversion
    • H02M1/32—Means for protecting converters other than automatic disconnection
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Inverter Devices (AREA)

Description

本発明は半導体モジュールに関し、特に、表面実装型の半導体モジュールに関する。
プリント基板に電子部品を接合する基板実装においては、プリント基板上に設けられたスルーホールに電子部品のリードを差し込んで接合する挿入実装、プリント基板の表面に設けられたパッドに電子部品の電極を接合する表面実装などが挙げられるが、表面実装においては表面実装型の半導体モジュールを使用することで、実装工程を簡略化できる等の利点がある。特許文献１には、パワーモジュールとして表面実装型の半導体モジュールが開示されており、表面実装型の半導体モジュールは実用化されている。
特開２０１５−００２１８５号公報
特許文献１に開示の半導体モジュールでは、Ｐ相端子、Ｎ相端子と称される主端子が、モジュールのパッケージの同じ辺に並べて配置されており、両端子間の沿面距離の確保が難しいという問題を有していた。
本発明は上記のような問題を解決するためになされたものであり、Ｐ相端子とＮ相端子との間の沿面距離を確保した半導体モジュールを提供することを目的とする。
本発明に係る半導体モジュールは、第１の電位と前記第１の電位よりも低い第２の電位との間に直列に介挿され、相補的に動作する少なくとも１組の第１および第２のスイッチングデバイスと、前記第１のスイッチングデバイスの駆動制御を行う第１の駆動回路と、前記第２のスイッチングデバイスの駆動制御を行う第２の駆動回路と、を備え、前記少なくとも１組の第１および第２のスイッチングデバイス、前記第１および第２の駆動回路が平面視形状が矩形のパッケージに封止された半導体モジュールであって、前記パッケージの第１および第２の長辺のうち、前記第１の長辺の側面から突出するように設けられ、前記第１および第２の駆動回路の制御信号が入力される制御端子と、前記第２の長辺の側面から突出するように設けられ、前記第１および第２のスイッチングデバイスの出力が与えられる出力端子と、回路基板への実装時に前記回路基板に面する側となる前記パッケージの裏面に設けられた第１の開口部から表面の一部が露出し、露出した部分に前記第１の電位が与えられる第１の主端子と、前記裏面に設けられた第２の開口部から表面の一部が露出し、露出した部分に前記第２の電位が与えられる第２の主端子と、を備え、前記第１の主端子は、前記パッケージの前記裏面に向けて折れ曲がる部分と、前記第１の開口部において前記パッケージの裏面と平行になるように折れ曲がり前記第１の開口部から露出する部分と、前記パッケージの前記裏面とは反対側に向けて折れ曲がる部分とを有し、前記第２の主端子は、前記パッケージの前記裏面に向けて折れ曲がる部分と、前記第２の開口部において前記パッケージの裏面と平行になるように折れ曲がり前記第１の開口部から露出する部分と、前記パッケージの前記裏面とは反対側に向けて折れ曲がる部分とを有している。
本発明に係る半導体モジュールによれば、第１の主端子と第２の主端子との間の沿面距離を確保した半導体モジュールを得ることができる。
本発明に係る実施の形態１の半導体モジュールの構成を示す図である。 本発明に係る実施の形態１の上面側の外観を示す図である。 本発明に係る実施の形態１の回路構成を示す図である。 本発明に係る実施の形態２の半導体モジュールの構成を示す図である。 本発明に係る実施の形態２の上面側の外観を示す図である。 本発明に係る実施の形態３の半導体モジュールの構成を示す図である。 本発明に係る実施の形態３の下面側の外観を示す図である。 本発明に係る実施の形態３の半導体モジュールの構成を示す断面図である。 本発明に係る実施の形態３の半導体モジュールの実装の一例を示す断面図である。 本発明に係る実施の形態４の半導体モジュールの構成を示す図である。 本発明に係る実施の形態４の下面側の外観を示す図である。 本発明に係る実施の形態４の半導体モジュールの構成を示す断面図である。 本発明に係る実施の形態５の半導体モジュールの構成を示す図である。 本発明に係る実施の形態５の下面側の外観を示す図である。 本発明に係る実施の形態５の半導体モジュールの構成を示す断面図である。 本発明に係る実施の形態６の半導体モジュールの構成を示す図である。 本発明に係る実施の形態６の下面側の外観を示す図である。 本発明に係る実施の形態６の半導体モジュールの構成を示す断面図である。
＜実施の形態１＞
図１は本発明に係る実施の形態１の半導体モジュール１００の構成を示す図であり、パッケージＰＫＧ内の構造を示すため、パッケージＰＫＧを省略して示している。また、図２はパッケージＰＫＧで封止された状態の半導体モジュール１００の上面側の外観を示している。
図１および図２に示すように、半導体モジュール１００は表面実装型のモジュールであり、平面視形状が矩形のパッケージＰＫＧの２つ長辺のうち一方の長辺（第１の長辺）に高電位側基準電圧端子６、高電位側駆動電圧端子７、制御端子８、制御電源端子９および接地端子１０を備え、他方の長辺（第２の長辺）に、Ｕ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５を備えている。また、パッケージＰＫＧの２つの短辺のうち一方の短辺（第１の短辺）にパワー端子であるＰ相端子１（第１の主端子）を備え、他方の短辺（第２の短辺）にパワー端子であるＮ相端子２（第２の主端子）を備えている。なお、Ｐ相端子１およびＮ相端子２は、それぞれ短辺の中央部に配置されている。なお、パッケージＰＫＧの長辺に平行な方向をＹ方向、短辺に平行な方向をＸ方向と呼称する。
このような端子配置とすることで、Ｐ相端子１およびＮ相端子２が、それぞれ他の端子とは離れて存在することになるので、他の端子との沿面距離を確実に確保することができ、電気的短絡が発生することを抑制できる。
図３は半導体モジュール１００の回路構成を示す図である。図３に示すように、半導体モジュール１００は３相出力のインバータ用モジュールであるが、簡単化のため３相（Ｕ相、Ｖ相、Ｗ相）のうちのＵ相のみの回路構成を示している。
半導体モジュール１００は、高電位（第１の電位）側となるＰ相端子１と低電位（第２の電位）側となるＮ相端子２との間に高電位側スイッチングデバイスＱ１（第１のスイッチングデバイス）と低電位側スイッチングデバイスＱ１１（第２のスイッチングデバイス）とが直列接続され、両者の接続ノードがＵ相出力端子３となったインバータ回路と、高電位側スイッチングデバイスＱ１を駆動する高電位側駆動回路１１（第１の駆動回路）と、低電位側スイッチングデバイスＱ１１を駆動する低電位側駆動回路１２（第２の駆動回路）とを備えている。なお、本実施の形態では、高電位側スイッチングデバイスＱ１および低電位側スイッチングデバイスＱ１１としてＩＧＢＴ（Insulated Gate Bipolar Transistor）を用いた例を示したが、これに限定されるものではなく、ＭＯＳ（Metal Oxide Semiconductor）トランジスタ、ＲＣ（Reverse Conducting）−ＩＧＢＴを用いても良い。
また、半導体モジュール１００は、ブートストラップ回路（ＢＳ回路）を備えている。ＢＳ回路は、高電位側駆動回路１１の高電位側駆動電圧端子ＶBと制御電源電圧端子ＶCCとの間に直列に接続されたブートストラップダイオードＢＳＤおよび電流制限抵抗Ｒと、外付けのブートストラップコンデンサＢＳＣとで構成されている。
また、半導体モジュール１００には、高電位側駆動回路１１および低電位側駆動回路１２の制御電源電圧端子ＶCCに制御電源電圧ＶＣＣを入力する制御電源ＰＷ１が外付けされる構成となっている。なお、ＢＳ回路は高電位側基準電圧ＶＳから高電位側駆動電圧ＶＢを作る回路であり、高電位側駆動電圧ＶＢは高電位側基準電圧端子ＶSに与えられる。
高電位側駆動回路１１には、外部から信号入力端子ＨＩに高電位側入力信号ＨＩＮが入力され、高電位側出力端子ＨＯから高電位側スイッチングデバイスＱ１の駆動を制御する制御信号を出力し、高電位側スイッチングデバイスＱ１のゲートに与える構成となっている。また、低電位側駆動回路１２には、外部から信号入力端ＬＩに低電位側入力信号ＬＩＮが入力され、低電位側出力端子ＬＯから高電位側スイッチングデバイスＱ１１の駆動を制御する制御信号を出力し、低電位側スイッチングデバイスＱ１１のゲートに与える構成となっている。
ここで図１の説明に戻り、半導体モジュール１００の内部の構成を説明する。なお、以下の記載において「ＡとＢとが電気的に接続される」という表現は、構成Ａと構成Ｂとの間で双方向に電流が流れることを意味するものとする。
図１に示すように、平面視形状が矩形のダイパッドＰＤ３が半導体モジュール１００の中央部に配置され、ダイパッドＰＤ３上には、高電位側スイッチングデバイスＱ１、Ｑ２およびＱ３がＹ方向に１列に並ぶように搭載されている。そして、ダイパッドＰＤ３の一方の短辺からＰ相端子１が延在し、パッケージＰＫＧの１つの短辺の側面から突出している。なお、ダイパッドＰＤ３に接する高電位側スイッチングデバイスＱ１、Ｑ２およびＱ３の下面にはコレクタが設けられており、上面にはエミッタとゲートが設けられている。
また、ダイパッドＰＤ３のＰ相端子１が延在する側とは反対の短辺側には、ダイパッドＰＤ１１、ＰＤ１２およびＰＤ１３が配置され、ダイパッドＰＤ１１、ＰＤ１２およびＰＤ１３上には、それぞれ低電位側スイッチングデバイスＱ１１、Ｑ１２およびＱ１３が搭載されている。そして、ダイパッドＰＤ１１、ＰＤ１２およびＰＤ１３から、それぞれＵ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５が延在し、パッケージＰＫＧの１つの長辺の側面から突出している。なお、ダイパッドＰＤ１１、ＰＤ１２およびＰＤ１３に接するそれぞれの低電位側スイッチングデバイスＱ１１、Ｑ１２およびＱ１の下面にはコレクタが設けられており、上面にはエミッタとゲートが設けられている。
ダイパッドＰＤ１１、ＰＤ１２およびＰＤ１３の配列は、パッケージＰＫＧの短辺に対して斜めとなるように設けられるので、Ｕ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５は、１箇所以上の屈折部を有してパッケージＰＫＧの長辺の側面から突出する形状となっている。なお、Ｕ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５は、それぞれ高電位側スイッチングデバイスＱ１、Ｑ２およびＱ３のエミッタとワイヤＷＲによって電気的に接続されている。
また、低電位側スイッチングデバイスＱ１１、Ｑ１２およびＱ１３のそれぞれに電力を供給する３つのＮ相端子２が、Ｐ相端子１が延在する側とは反対の短辺の側面から突出するように設けられ、３つのＮ相端子２と低電位側スイッチングデバイスＱ１１、Ｑ１２およびＱ１３のエミッタとの間は、ワイヤＷＲによって電気的に接続されている。
パッケージＰＫＧのＵ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５が突出する側とは反対の長辺の側面から突出するように高電位側基準電圧端子６、高電位側駆動電圧端子７、制御端子８、制御電源端子９および接地端子１０が設けられている。そして、これらの端子群とダイパッドＰＤ３との間には平面視形状が矩形のダイパッドＰＤ２が配置され、ダイパッドＰＤ２上には、高電位側駆動チップＣ１１および低電位側駆動チップＣ１２が搭載されている。なお、高電位側駆動チップＣ１１および低電位側駆動チップＣ１２には、それぞれ高電位側駆動回路１１および低電位側駆動回路１２が含まれている。なお、ダイパッドＰＤ２は、接地電位に電位固定されるパッドであり、ダイパッドＰＤ３側とは反対側の長辺から接地端子１０が延在し、パッケージＰＫＧの１つの長辺の側面から突出している。
高電位側基準電圧端子６および高電位側駆動電圧端子７は、それぞれ３つずつであり、パッケージＰＫＧの長辺に沿って交互に配置されている。なお、図１の例では、最も短辺寄りの位置（配列の最初）に高電位側基準電圧端子６が配置され、その隣に高電位側駆動電圧端子７が配置されているが、配置の順序はこれに限定されない。しかし、ブートストラップコンデンサＢＳＣを外付けする関係上、高電位側基準電圧端子６と高電位側駆動電圧端子７とは隣り合って配置されることが望ましく、このような配置とすることでブートストラップコンデンサＢＳＣの取り付けが容易となる。
高電位側基準電圧端子６と高電位側駆動電圧端子７の配列に続くように制御端子８が配列されているが、制御端子８の配列の途中には、制御電源端子９および接地端子１０が設けられている。制御電源端子９は、ダイパッドＰＤ２と端子群との間に設けられたダイパッドＰＤ１から延在する端子であり、制御電源電圧ＶＣＣが入力される端子である。ダイパッドＰＤ１は、ダイパッドＰＤ２の長辺に沿って延在する細長い形状を有し、３つの高電位側駆動電圧端子７の上にそれぞれ搭載されたブートストラップダイオードＢＳＤの上面とワイヤＷＲによって電気的に接続されている。なお、ブートストラップダイオードＢＳＤの上面内には電流制限抵抗Ｒ（図示されず）が内蔵されておりワイヤＷＲは電流制限抵抗Ｒに接続される。
また、３つの高電位側基準電圧端子６のそれぞれは、ワイヤＷＲによって高電位側駆動チップＣ１１に電気的に接続されている。また、制御電源端子９と高電位側駆動電圧端子７との間の制御端子は、高電位側の制御端子としてワイヤＷＲによって高電位側駆動チップＣ１１に電気的に接続され、ダイパッドＰＤ１もワイヤＷＲによって高電位側駆動チップＣ１１に電気的に接続されている。また、ダイパッドＰＤ２はワイヤＷＲによって高電位側駆動チップＣ１１に電気的に接続されている。また、高電位側スイッチングデバイスＱ１、Ｑ２およびＱ３のそれぞれのゲートおよびエミッタは、ワイヤＷＲによって高電位側駆動チップＣ１１に電気的に接続されている。
接地端子１０の制御電源端子９側とは反対側の隣から配列が始まる制御端子８の配列は、低電位側の制御端子としてワイヤＷＲによって低電位側駆動チップＣ１２に電気的に接続されている。また、低電位側スイッチングデバイスＱ１１、Ｑ１２およびＱ１３のそれぞれのゲートは、ワイヤＷＲによって低電位側駆動チップＣ１２に電気的に接続されている。
以上説明したように、高電位側スイッチングデバイスＱ１、Ｑ２およびＱ３が搭載されるダイパッドＰＤ３をパッケージＰＫＧの一方の短辺側に配置し、低電位側スイッチングデバイスＱ１１、Ｑ１２およびＱ１３がそれぞれ搭載されるダイパッドＰＤ１１、ＰＤ１２およびＰＤ１３の配列をパッケージＰＫＧの他方の短辺側に配置することで、Ｐ相端子１が一方の短辺の側面から突出し、Ｎ相端子２が他方の短辺の側面から突出し、他の端子はパッケージＰＫＧの２つの長辺の側面から突出した構成とすることができ、他の端子との沿面距離を確実に確保することができる。
＜実施の形態２＞
図４は本発明に係る実施の形態２の半導体モジュール２００の構成を示す図であり、パッケージＰＫＧ内の構造を示すため、パッケージＰＫＧを省略して示している。また、図５はパッケージＰＫＧで封止された状態の半導体モジュール２００の上面側の外観を示している。
図４および図５に示すように、半導体モジュール２００においては、平面視形状が矩形のパッケージＰＫＧの２つの長辺のうち一方の長辺に３つの高電位側駆動電圧端子７と、Ｕ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５を備えている。また、パッケージＰＫＧの他方の長辺には、制御端子８、制御電源端子９および接地端子１０を備えている。
図３を用いて説明したように、高電位側駆動回路１１の高電位側駆動電圧端子ＶBはブートストラップコンデンサＢＳＣから高電位側駆動電圧ＶＢが与えられる端子であり、高電位側駆動回路１１の３つの高電位側基準電圧端子ＶSは高電位側の基準電位となる端子であり、それぞれＵ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５と同じ電位となる。従って、高電位側駆動電圧ＶＢが入力される３つの高電位側駆動電圧端子７を、パッケージＰＫＧの一方の長辺に沿ってＵ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５と交互に配置することで、高電位側基準電圧端子６を別途に設ける必要がなくなり、端子数削減によるパッケージＰＫＧの小型化も可能となる。
図３に示したように高電位側駆動電圧端子７の上にはブートストラップダイオードＢＳＤが搭載され、ブートストラップダイオードＢＳＤは、高電位側駆動チップＣ１１と制御電源端子９との間にワイヤＷＲによって接続されるので、図４に示す半導体モジュール２００においては、パッケージＰＫＧの他方の長辺側にブートストラップダイオードＢＳＤを搭載する３つのダイパッドＰＤを設け、それぞれから、パッケージＰＫＧの一方の長辺側に延在する高電位側駆動電圧端子７を設ける。これらの高電位側駆動電圧端子７は、ダイパッドＰＤ１〜ＰＤ３、Ｕ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５の下方をくぐるように設けられる。
このような構造は、ダイパッドＰＤ１〜ＰＤ３、Ｕ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５を有する上層用のリードフレームと、ダイパッドＰＤおよび高電位側駆動電圧端子７を有する下層用のリードフレームとを用いることで実現できる。下層用のリードフレームは上層用のリードフレームに対して段違いとなる部分を有しており、図４においては段違いとなっている部分を破線で示している。
高電位側駆動電圧端子７が、ダイパッドＰＤ１〜ＰＤ３、Ｕ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５の下方をくぐる構成とすることで、３つの高電位側駆動電圧端子７を、パッケージＰＫＧの一方の長辺に沿ってＵ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５と交互に配置することが可能となる。
なお、Ｐ相端子１が一方の短辺の側面から突出し、Ｎ相端子２が他方の短辺の側面から突出し、他の端子はパッケージＰＫＧの２つの長辺の側面から突出した構成は実施の形態１の半導体モジュール１００と同じであり、他の端子との沿面距離を確実に確保することができる。
また、以上の説明においては、高電位側駆動電圧端子７が、ダイパッドＰＤ１〜ＰＤ３、Ｕ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５の下方をくぐる構成としたが、ダイパッドＰＤ１〜ＰＤ３、Ｕ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５の上方を跨ぐ構成としても良いことは言うまでもない。
＜実施の形態３＞
図６は本発明に係る実施の形態３の半導体モジュール３００の構成を示す図であり、パッケージＰＫＧ内の構造を示すため、パッケージＰＫＧを省略して示している。また、図７はパッケージＰＫＧで封止された状態の半導体モジュール３００の下面（裏面）側の外観を示しており、図８は、図６におけるＡ−Ｂ線での矢視方向の断面を示す図である。
図６および図７に示すように、半導体モジュール３００は、平面視形状が矩形のパッケージＰＫＧの２つ長辺のうち一方の長辺に高電位側基準電圧端子６、高電位側駆動電圧端子７、制御端子８、制御電源端子９および接地端子１０を備え、他方の長辺に、Ｕ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５を備えている。なお、パッケージＰＫＧの２つの短辺には端子が設けられていない。
半導体モジュール３００においては、図７および図８に示されるように、Ｐ相端子１およびＮ相端子２は、それらの一部分がパッケージＰＫＧの下面の開口部ＯＰ１（第１の開口部）および開口部ＯＰ２（第２の開口部）において露出した構成となっており、露出した部分が電極として機能する。
すなわち、図８に示されるように、Ｐ相端子１は、ダイパッドＰＤ３の短辺がパッケージＰＫＧの下面に向けて折れ曲がる部分と、パッケージＰＫＧの下面に設けられた開口部ＯＰ１においてパッケージＰＫＧの下面と平行になるように折れ曲がる部分と、パッケージＰＫＧの上面に向けて折れ曲がる部分とを有した断面形状となっている。そのため、開口部ＯＰ１においてダイパッドＰＤ３の表面がパッケージＰＫＧの下面から露出した構成となり、露出した部分が電極として機能する。また、Ｎ相端子２は、パッケージＰＫＧの下面に向けて折れ曲がる部分と、パッケージＰＫＧの下面に設けられた開口部ＯＰ２においてパッケージＰＫＧの下面と平行になるように折れ曲がる部分と、パッケージＰＫＧの上面に向けて折れ曲がる部分とを有した断面形状となっている。そのため、開口部ＯＰ２においてＮ相端子２の表面がパッケージＰＫＧの下面から露出した構成となり、露出した部分が電極として機能する。
このように、Ｐ相端子１およびＮ相端子２は、それらの一部分がパッケージＰＫＧの下面の開口部ＯＰ１およびＯＰ２において露出しているので、当該部分を電極として所定の回路基板上に実装することができる。
図９は実装の一例を示す断面図であり、回路基板ＣＢ上の配線パターンＣＰに半田ＳＤにより開口部ＯＰ１およびＯＰ２において露出したＰ相端子１およびＮ相端子２が接合されている状態を示している。なお、半田ＳＤの代わりに導電性樹脂を用いても良い。
このように、Ｐ相端子１およびＮ相端子２をパッケージＰＫＧの裏面に設けることで、他の端子との沿面距離を確実に確保することができる。また、Ｐ相端子１およびＮ相端子２は、その表面のみが開口部ＯＰ１およびＯＰ２において露出しているので、角部およびエッジを有さず電気的短絡に対する耐性が高い構造となっている。また、回路基板ＣＢに実装した場合、Ｐ相端子１およびＮ相端子２から配線パターンＣＰに直接に放熱できるため放熱性の向上というメリットも有している。
＜実施の形態４＞
図１０は本発明に係る実施の形態４の半導体モジュール４００の構成を示す図であり、パッケージＰＫＧ内の構造を示すため、パッケージＰＫＧを省略して示している。また、図１１はパッケージＰＫＧで封止された状態の半導体モジュール４００の下面（裏面）側の外観を示しており、図１２は、図１０におけるＡ−Ｂ線での矢視方向の断面を示す図である。
図１０および図１１に示すように、半導体モジュール４００においては、平面視形状が矩形のパッケージＰＫＧの２つの長辺のうち一方の長辺に３つの高電位側駆動電圧端子７と、Ｕ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５を備えている。また、パッケージＰＫＧの他方の長辺には、制御端子８、制御電源端子９および接地端子１０を備えている。なお、パッケージＰＫＧの２つの短辺には端子が設けられていない。
半導体モジュール４００においては、図１１および図１２に示されるように、Ｐ相端子１およびＮ相端子２は、それらの一部分がパッケージＰＫＧの下面の開口部ＯＰ１およびＯＰ２において露出した構成となっており、露出した部分が電極として機能する。
すなわち、図１０に示されるように、Ｐ相端子１は、ダイパッドＰＤ３の短辺がパッケージＰＫＧの下面に向けて折れ曲がる部分と、パッケージＰＫＧの下面に設けられた開口部ＯＰ１においてパッケージＰＫＧの下面と平行になるように折れ曲がる部分と、パッケージＰＫＧの上面に向けて折れ曲がる部分とを有した断面形状となっている。そのため、開口部ＯＰ１においてダイパッドＰＤ３の表面がパッケージＰＫＧの下面から露出した構成となり、露出した部分が電極として機能する。また、Ｎ相端子２は、パッケージＰＫＧの下面に向けて折れ曲がる部分と、パッケージＰＫＧの下面に設けられた開口部ＯＰ２においてパッケージＰＫＧの下面と平行になるように折れ曲がる部分と、パッケージＰＫＧの上面に向けて折れ曲がる部分とを有した断面形状となっている。そのため、開口部ＯＰ２においてＮ相端子２の表面がパッケージＰＫＧの下面から露出した構成となり、露出した部分が電極として機能する。
このように、Ｐ相端子１およびＮ相端子２は、それらの一部分がパッケージＰＫＧの下面の開口部ＯＰ１およびＯＰ２において露出しているので、他の端子との沿面距離を確実に確保することができる。また、Ｐ相端子１およびＮ相端子２は、その表面のみが開口部ＯＰ１およびＯＰ２において露出しているので、角部およびエッジを有さず電気的短絡に対する耐性が高い構造となっている。また、半導体モジュール４００は、Ｐ相端子１およびＮ相端子２の露出した部分を電極として所定の回路基板上に実装することができ、その場合、Ｐ相端子１およびＮ相端子２から回路基板上の配線パターンに直接に放熱できるため放熱性の向上というメリットも有している。
また、高電位側駆動電圧端子７が、ダイパッドＰＤ１〜ＰＤ３、Ｕ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５の下方をくぐる構成となっており、３つの高電位側駆動電圧端子７を、パッケージＰＫＧの一方の長辺に沿ってＵ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５と交互に配置することができる。このため、高電位側基準電圧端子６を別途に設ける必要がなくなり、端子数削減によるパッケージＰＫＧの小型化も可能となる。
＜実施の形態５＞
図１３は本発明に係る実施の形態５の半導体モジュール５００の構成を示す図であり、パッケージＰＫＧ内の構造を示すため、パッケージＰＫＧを省略して示している。また、図１４はパッケージＰＫＧで封止された状態の半導体モジュール５００の下面（裏面）側の外観を示しており、図１５は、図１３におけるＡ−Ｂ線での矢視方向の断面を示す図である。
図１３および図１４に示すように、半導体モジュール５００においては、平面視形状が矩形のパッケージＰＫＧの２つの長辺のうち一方の長辺にＵ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５を備えている。また、パッケージＰＫＧの他方の長辺には、制御端子８、制御電源端子９および接地端子１０を備えている。また、パッケージＰＫＧの２つの短辺のうち一方の短辺に、それぞれ３つずつの高電位側基準電圧端子６および高電位側駆動電圧端子７が交互に設けられており、他方の短辺には端子は設けられていない。
半導体モジュール５００においては、図１４および図１５に示されるように、Ｐ相端子１およびＮ相端子２は、それらの一部分がパッケージＰＫＧの下面の開口部ＯＰ１およびＯＰ２において露出した構成となっており、露出した部分が電極として機能する。
すなわち、図１５に示されるように、Ｐ相端子１は、ダイパッドＰＤ３の短辺がパッケージＰＫＧの下面に向けて折れ曲がる部分と、パッケージＰＫＧの下面に設けられた開口部ＯＰ１においてパッケージＰＫＧの下面と平行になるように折れ曲がる部分と、パッケージＰＫＧの上面に向けて折れ曲がる部分とを有した断面形状となっている。そのため、開口部ＯＰ１においてダイパッドＰＤ３の表面がパッケージＰＫＧの下面から露出した構成となり、露出した部分が電極として機能する。また、Ｎ相端子２は、パッケージＰＫＧの下面に向けて折れ曲がる部分と、パッケージＰＫＧの下面に設けられた開口部ＯＰ２においてパッケージＰＫＧの下面と平行になるように折れ曲がる部分と、パッケージＰＫＧの上面に向けて折れ曲がる部分とを有した断面形状となっている。そのため、開口部ＯＰ２においてＮ相端子２の表面がパッケージＰＫＧの下面から露出した構成となり、露出した部分が電極として機能する。
このように、Ｐ相端子１およびＮ相端子２は、それらの一部分がパッケージＰＫＧの下面の開口部ＯＰ１およびＯＰ２において露出しているので、他の端子との沿面距離を確実に確保することができる。また、Ｐ相端子１およびＮ相端子２は、その表面のみが開口部ＯＰ１およびＯＰ２において露出しているので、角部およびエッジを有さず電気的短絡に対する耐性が高い構造となっている。また、半導体モジュール５００は、Ｐ相端子１およびＮ相端子２の露出した部分を電極として所定の回路基板上に実装することができ、その場合、Ｐ相端子１およびＮ相端子２から回路基板上の配線パターンに直接に放熱できるため放熱性の向上というメリットも有している。
また、半導体モジュール５００においては、図１３に示されるように、パッケージＰＫＧのＰ相端子１が設けられる側の短辺において、それぞれ３つずつの高電位側基準電圧端子６および高電位側駆動電圧端子７が、短辺に沿って交互に配置され、短辺側面から突出する構成となっている。なお、図１３の例では、最も長辺寄りの位置（配列の最初）に高電位側基準電圧端子６が配置され、その隣に高電位側駆動電圧端子７が配置されているが、配置の順序はこれに限定されない。このような構成とするため、ダイパッドＰＤ１は、ダイパッドＰＤ２の長辺に沿って延在するだけでなく短辺にも沿って延在するＬ字形の平面視形状となっており、３つの高電位側駆動電圧端子７の上にそれぞれ搭載されたブートストラップダイオードＢＳＤの上面とワイヤＷＲによって電気的に接続されている。
このように、パッケージＰＫＧの２つの短辺のうち一方の短辺に、高電位側基準電圧端子６および高電位側駆動電圧端子７を配置することで、高電位となる両端子を、低電位の端子から離すことができるので、沿面距離をより確実に確保することができ、電気的短絡の抑制効果をより高めることができる。
＜実施の形態６＞
図１６は本発明に係る実施の形態６の半導体モジュール６００の構成を示す図であり、パッケージＰＫＧ内の構造を示すため、パッケージＰＫＧを省略して示している。また、図１７はパッケージＰＫＧで封止された状態の半導体モジュール６００の下面（裏面）側の外観を示しており、図１８は、図１６におけるＡ−Ｂ線での矢視方向の断面を示す図である。
図１６および図１７に示すように、半導体モジュール６００は、平面視形状が矩形のパッケージＰＫＧの２つ長辺のうち一方の長辺に高電位側駆動電圧端子７、制御端子８、制御電源端子９および接地端子１０を備え、他方の長辺に、Ｐ相端子１およびＮ相端子２を備えている。なお、パッケージＰＫＧの２つの短辺には端子が設けられていない。
半導体モジュール６００においては、図１７および図１８に示されるように、Ｕ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５は、１箇所以上の屈折部を有してパッケージＰＫＧの長辺の側面近傍まで延在しているが、長辺の側面からは延在せず、それぞれＭＰの一部分がパッケージＰＫＧの下面の開口部ＯＰ３、ＯＰ４およびＯＰ５（第３の開口部）において露出した構成となっており、露出した部分が端子として機能する。
すなわち、Ｕ相出力端子３は、パッケージＰＫＧの下面に向けて折れ曲がる部分と、パッケージＰＫＧの下面に設けられた開口部ＯＰ３においてパッケージＰＫＧの下面と平行になるように折れ曲がる部分と、パッケージＰＫＧの上面に向けて折れ曲がる部分とを有した断面形状となっている。また、Ｖ相出力端子４は、パッケージＰＫＧの下面に向けて折れ曲がる部分と、パッケージＰＫＧの下面に設けられた開口部ＯＰ４においてパッケージＰＫＧの下面と平行になるように折れ曲がる部分と、パッケージＰＫＧの上面に向けて折れ曲がる部分とを有した断面形状となっている。また、Ｗ相出力端子５は、パッケージＰＫＧの下面に向けて折れ曲がる部分と、パッケージＰＫＧの下面に設けられた開口部ＯＰ５においてパッケージＰＫＧの下面と平行になるように折れ曲がる部分と、パッケージＰＫＧの上面に向けて折れ曲がる部分とを有した断面形状となっている。これらの構成を採ることで、開口部ＯＰ３、ＯＰ４およびＯＰ５のそれぞれにおいて、Ｕ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５の表面がパッケージＰＫＧの下面から露出した構成となり、それぞれの露出部分が電極として機能する。
このように、Ｕ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５は、それぞれの一部分がパッケージＰＫＧの下面の開口部ＯＰ３、ＯＰ４およびＯＰ５において露出しているので、それぞれの露出した部分を電極として所定の回路基板上に実装することができ、その場合、Ｕ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５から回路基板上の配線パターンに直接に放熱できるため放熱性の向上というメリットも有している。
また、半導体モジュール６００においては、Ｕ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５がパッケージＰＫＧの裏面に設けられているので、他の端子との沿面距離を確実に確保することができる。また、Ｕ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５は、それぞれの表面のみが開口部ＯＰ３、ＯＰ４およびＯＰ５において露出しているので、角部およびエッジを有さず電気的短絡に対する耐性が高い構造となっている。
また、図３を用いて説明したように、高電位側駆動回路１１の高電位側駆動電圧端子ＶBはブートストラップコンデンサＢＳＣから高電位側駆動電圧ＶＢが与えられる端子であり、高電位側駆動回路１１の３つの高電位側基準電圧端子ＶSは高電位側の基準電位となる端子であり、それぞれＵ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５と同じ電位となる。従って、高電位側駆動電圧ＶＢが入力される３つの高電位側駆動電圧端子７を、パッケージＰＫＧの一方の長辺に沿って配置し、パッケージＰＫＧの裏面に配置したＵ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５を高電位側基準電圧端子６の代わりとすることで、高電位側基準電圧端子６を別途に設ける必要がなくなり、端子数削減によるパッケージＰＫＧの小型化も可能となる。
なお、３つの高電位側駆動電圧端子７のそれぞれと、Ｕ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５との間にブートストラップコンデンサＢＳＣを外付けする場合は、所定の回路基板上の配線パターンを介して行えば良いので、３つの高電位側駆動電圧端子７と、Ｕ相出力端子３、Ｖ相出力端子４およびＷ相出力端子５の配置位置が離れていても問題はない。
また、図１６に示されるように、半導体モジュール６００においては、高電位側スイッチングデバイスＱ１、Ｑ２およびＱ３が搭載されるダイパッドＰＤ３の一方の長辺からＰ相端子１が延在し、パッケージＰＫＧの一方の長辺の側面から突出する構成となっている。また、ダイパッドＰＤ１１、ＰＤ１２およびＰＤ１３の配列は、パッケージＰＫＧの長辺に対して平行するように設けられ、ダイパッドＰＤ３とは直列する位置関係となっている。そして、３つのＮ相端子２は、パッケージＰＫＧのＰ相端子１が突出する長辺の反対側に設けられ、３つのＮ相端子２のそれぞれと低電位側スイッチングデバイスＱ１１、Ｑ１２およびＱ１３のエミッタとの間は、ワイヤＷＲによって電気的に接続されている。
このような構成を採ることで、パッケージＰＫＧの一方の長辺の側面からＰ相端子１およびＮ相端子２を突出させることができ、また、両者の間を離すことができて、沿面距離を確保することができる。
この発明は詳細に説明されたが、上記した説明は、すべての局面において、例示であって、この発明がそれに限定されるものではない。例示されていない無数の変形例が、この発明の範囲から外れることなく想定され得るものと解される。
なお、本発明は、その発明の範囲内において、各実施の形態を自由に組み合わせたり、各実施の形態を適宜、変形、省略することが可能である。

Claims (6)

  1. 第１の電位と前記第１の電位よりも低い第２の電位との間に直列に介挿され、相補的に動作する少なくとも１組の第１および第２のスイッチングデバイスと、
    前記第１のスイッチングデバイスの駆動制御を行う第１の駆動回路と、
    前記第２のスイッチングデバイスの駆動制御を行う第２の駆動回路と、を備え、
    前記少なくとも１組の第１および第２のスイッチングデバイス、前記第１および第２の駆動回路が平面視形状が矩形のパッケージに封止された半導体モジュールであって、
    前記パッケージの第１および第２の長辺のうち、前記第１の長辺の側面から突出するように設けられ、前記第１および第２の駆動回路の制御信号が入力される制御端子と、
    前記第２の長辺の側面から突出するように設けられ、前記第１および第２のスイッチングデバイスの出力が与えられる出力端子と、
    回路基板への実装時に前記回路基板に面する側となる前記パッケージの裏面に設けられた第１の開口部から表面の一部が露出し、露出した部分に前記第１の電位が与えられる第１の主端子と、
    前記裏面に設けられた第２の開口部から表面の一部が露出し、露出した部分に前記第２の電位が与えられる第２の主端子と、を備え、
    前記第１の主端子は、
    前記パッケージの前記裏面に向けて折れ曲がる部分と、前記第１の開口部において前記パッケージの裏面と平行になるように折れ曲がり前記第１の開口部から露出する部分と、前記パッケージの前記裏面とは反対側に向けて折れ曲がる部分とを有し、
    前記第２の主端子は、
    前記パッケージの前記裏面に向けて折れ曲がる部分と、前記第２の開口部において前記パッケージの裏面と平行になるように折れ曲がり前記第１の開口部から露出する部分と、前記パッケージの前記裏面とは反対側に向けて折れ曲がる部分とを有する、半導体モジュール。
  2. 前記第１の長辺の側面から突出するように設けられ、前記第１の駆動回路の基準電圧が与えられる基準電圧端子と、
    前記基準電圧端子に隣り合って設けられ、前記第１の駆動回路の駆動電圧が与えられる駆動電圧端子と、を備える、請求項１記載の半導体モジュール。
  3. 前記第１の長辺の側面から突出するように設けられ、前記第１の駆動回路の駆動電圧が与えられる駆動電圧端子と、を備え、
    前記駆動電圧端子は、前記出力端子に隣り合って設けられる、請求項１記載の半導体モジュール。
  4. 前記パッケージの第１および第２の短辺のうち、前記第１の短辺の側面から突出するように設けられ、前記第１の駆動回路の基準電圧が与えられる基準電圧端子と、
    前記基準電圧端子に隣り合って設けられ、前記第１の駆動回路の駆動電圧が与えられる駆動電圧端子と、を備える、請求項１記載の半導体モジュール。
  5. 第１の電位と前記第１の電位よりも低い第２の電位との間に直列に介挿され、相補的に動作する少なくとも１組の第１および第２のスイッチングデバイスと、
    前記第１のスイッチングデバイスの駆動制御を行う第１の駆動回路と、
    前記第２のスイッチングデバイスの駆動制御を行う第２の駆動回路と、を備え、
    前記少なくとも１組の第１および第２のスイッチングデバイス、前記第１および第２の駆動回路が平面視形状が矩形のパッケージに封止された半導体モジュールであって、
    前記パッケージの第１および第２の長辺のうち、前記第１の長辺の側面から突出するように設けられ、前記第１および第２の駆動回路の制御信号が入力される制御端子と、
    前記第２の長辺の側面から突出するように設けられ、前記第１の電位が与えられる第１の主端子と、
    前記第２の長辺の側面から突出するように設けられ、前記第２の電位が与えられる第２の主端子と、
    回路基板への実装時に前記回路基板に面する側となる前記パッケージの裏面に設けられた第３の開口部から表面の一部が露出し、露出した部分に前記第１および第２のスイッチングデバイスの出力が与えられる出力端子と、を備え、
    前記出力端子は、
    前記パッケージの前記裏面に向けて折れ曲がる部分と、前記第３の開口部において前記パッケージの裏面と平行になるように折れ曲がり前記第３の開口部から露出する部分と、前記パッケージの前記裏面とは反対側に向けて折れ曲がる部分とを有する、半導体モジュール。
  6. 前記第１の長辺の側面から突出するように設けられ、前記第１の駆動回路の駆動電圧が与えられる駆動電圧端子を備える、請求項５記載の半導体モジュール。
JP2018552283A 2016-11-22 2016-11-22 半導体モジュール Active JP6727328B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/JP2016/084553 WO2018096573A1 (ja) 2016-11-22 2016-11-22 半導体モジュール

Publications (2)

Publication Number Publication Date
JPWO2018096573A1 JPWO2018096573A1 (ja) 2019-02-28
JP6727328B2 true JP6727328B2 (ja) 2020-07-22

Family

ID=62195461

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018552283A Active JP6727328B2 (ja) 2016-11-22 2016-11-22 半導体モジュール

Country Status (5)

Country Link
US (1) US11069602B2 (ja)
JP (1) JP6727328B2 (ja)
CN (1) CN109964314A (ja)
DE (1) DE112016007467T5 (ja)
WO (1) WO2018096573A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7001826B2 (ja) * 2018-07-12 2022-01-20 ローム株式会社 半導体装置
WO2021029321A1 (ja) * 2019-08-09 2021-02-18 ローム株式会社 半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3843185B2 (ja) 1998-10-30 2006-11-08 三菱電機株式会社 半導体装置
JP2005117728A (ja) * 2003-10-03 2005-04-28 Toyota Motor Corp インバータユニットにおけるパワーモジュールの接続構造
JP5390064B2 (ja) * 2006-08-30 2014-01-15 ルネサスエレクトロニクス株式会社 半導体装置
JP4705945B2 (ja) * 2007-11-05 2011-06-22 ルネサスエレクトロニクス株式会社 半導体装置
JP5304176B2 (ja) * 2008-10-29 2013-10-02 株式会社デンソー 電力用半導体モジュール
WO2011048719A1 (ja) * 2009-10-22 2011-04-28 パナソニック株式会社 パワー半導体モジュール
KR101887199B1 (ko) * 2011-06-16 2018-09-10 후지 덴키 가부시키가이샤 반도체 유닛 및 그것을 이용한 반도체 장치
JP2014090006A (ja) * 2012-10-29 2014-05-15 Mitsubishi Electric Corp パワーモジュール
JP5921491B2 (ja) * 2013-06-13 2016-05-24 三菱電機株式会社 電力用半導体装置
JP6234393B2 (ja) * 2015-03-03 2017-11-22 三菱電機株式会社 電力用半導体装置および電力変換装置

Also Published As

Publication number Publication date
CN109964314A (zh) 2019-07-02
JPWO2018096573A1 (ja) 2019-02-28
US11069602B2 (en) 2021-07-20
US20200194353A1 (en) 2020-06-18
DE112016007467T5 (de) 2019-08-14
WO2018096573A1 (ja) 2018-05-31

Similar Documents

Publication Publication Date Title
US9379096B2 (en) Semiconductor device
JP6160780B2 (ja) ３レベル電力変換装置
JP6252293B2 (ja) 半導体装置
JP6455364B2 (ja) 半導体装置、インテリジェントパワーモジュールおよび電力変換装置
JP4829690B2 (ja) 半導体装置
JP6400201B2 (ja) パワー半導体モジュール
JP5378683B2 (ja) 回路装置およびその製造方法
WO2015068565A1 (ja) 半導体装置
KR101231792B1 (ko) 반도체 패키지
JP2005183463A (ja) 半導体装置
JP2009278772A (ja) インバータモジュール
JP2002093995A (ja) 半導体装置
JP2007329428A (ja) 半導体装置
CN116259622A (zh) 半导体装置和半导体芯片
JP6727328B2 (ja) 半導体モジュール
JP4218243B2 (ja) 半導体装置
JP2008098308A (ja) 半導体装置
JP6609860B2 (ja) 基板、電動圧縮機、及び空気調和機
JP2015053410A (ja) 半導体モジュール
CN111919295A (zh) 半导体组件
JP2020053622A (ja) パワーモジュール及びパワーモジュールを有する電気装置
JP4246040B2 (ja) 半導体装置の実装体
JP2023071324A (ja) 半導体装置
JP2005101256A (ja) 電力用半導体装置
US20240186302A1 (en) Semiconductor device and circuit board

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181023

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20191203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20200116

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200602

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200630

R150 Certificate of patent or registration of utility model

Ref document number: 6727328

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250