JP3843185B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP3843185B2 JP3843185B2 JP31098198A JP31098198A JP3843185B2 JP 3843185 B2 JP3843185 B2 JP 3843185B2 JP 31098198 A JP31098198 A JP 31098198A JP 31098198 A JP31098198 A JP 31098198A JP 3843185 B2 JP3843185 B2 JP 3843185B2
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- chip
- lead
- power
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48095—Kinked
- H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
- H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
Description
【０００１】
【発明の属する技術分野】
本発明は半導体装置に関し、特に、モールド樹脂によって封止された所定のチップの電気的特性を容易に測定することが可能な半導体装置に関するものである。
【０００２】
【従来の技術】
従来の半導体装置の一例として、たとえばエアコン、洗濯機などのインバータ用のスイッチング素子として用いられる電力半導体装置について説明する。電力半導体装置では、大電流をスイッチングするための絶縁ゲート形バイポーラトランジスタ（Insulated Gate Bipolar Transistor 、以下「ＩＧＢＴ」と記す。）やフライホイールダイオード（Fly Wheel Diode 、以下「 ＦＷＤ」と記す。）といったパワーチップと、そのパワーチップを制御するための低電圧集積回路（Low Voltage Integrated Circuit、以下「ＬＶＩＣ」と記す。）や高電圧集積回路（High Voltage Integrated Circuit 、以下「ＨＶＩＣ」と記す。）といった集積回路チップが搭載されている。電力半導体装置は、これらのパワーチップおよび集積回路チップをリードフレーム上に搭載し、所定のワイヤボンドおよび樹脂モールド工程を経ることによって形成される。
【０００３】
そこで、電力半導体装置の従来の製造方法について図を用いて説明する。図９および図１０を参照して、リードフレーム１０２およびパワーチップ１０４および集積回路チップ１０６をそれぞれダイボンドにより搭載する。次に、ワイヤボンディングによってパワーチップ１０４とリードフレーム１０２内の所定の内部リードとをアルミニウム線１１０により電気的に接続する。同様に、集積回路チップ１０６と所定の内部リードとを金線１０８により電気的に接続する。
【０００４】
次に図１１および図１２を参照して、パワーチップ１０４および集積回路チップ１０６が搭載されたリードフレーム１０２の面を覆うように、１次モールド樹脂１１２を形成する。このとき、パワーチップ１０４および集積回路チップ１０６が搭載された面と反対側のリードフレーム１０２の面は露出した状態にある。
【０００５】
次に図１３および図１４を参照して、１次モールド樹脂１１２から突出している内部リードのうち、不要なリード端子となるリード部分（斜線部分）をカットする。次に図１５および図１６を参照して、１次モールド樹脂１１２およびリードフレーム１０２を覆うように、さらに２次モールド樹脂１１４を形成する。このとき、特にパワーチップ１０４から発生する熱を放出するためのヒートシンク１１６が配設される。
【０００６】
その後、リードフレーム１０２のタイバー１０２ｇなどをカットして各リード端子を曲げることにより、図１７（ａ）、（ｂ）および（ｃ）に示す電力半導体装置が完成する。この電力半導体装置の回路ブロック図の一例を図１８に示す。回路ブロック図の周囲に示された各端子は、図１７における各リード端子と対応している。
【０００７】
【発明が解決しようとする課題】
上述した製造方法によって得られた電力半導体装置では、１回目のモールド工程の後、不要なリード部分 (斜線部分) がカットされて、そのカットされたリード端部１０２ｈは、２回目のモールド工程によってモールド樹脂１１４中に封止される。このリード端部１０２ｈの中には、パワーチップ１０４と集積回路チップ１０６とを電気的に接続するために、アルミニウム線１１０と金線１０８とを中継する中継リードの端部も含まれている。
【０００８】
この中継リードは、たとえば図１８に示すＡ〜Ｆ点に対応している。すなわち、中継リードはパワーチップ１０４のＩＧＢＴのゲートと集積回路チップ１０６のＨＶＩＣまたはＬＶＩＣの出力端子とを電気的に接続する中継部分に対応している。
【０００９】
完成した電力半導体装置では、これらの中継リードは２次モールド樹脂１１４中に封止されているため、ＩＧＢＴのゲート電圧やＨＶＩＣまたはＬＶＩＣの出力信号（電圧）を直接測定することができなかった。
【００１０】
本発明は上記問題点を解決するためになされたものであり、パワーチップや集積回路チップの特定部分の電圧を容易に測定することができる半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の１つの局面における半導体装置は、電力用チップおよびその電力用チップを制御するための集積回路チップと、リードフレーム部と、モールド樹脂とを備えている。リードフレーム部は、電力用チップを搭載するための第１フレーム部および集積回路チップを搭載するための第２フレーム部を有している。モールド樹脂は、電力用チップおよび集積回路チップを含むリードフレーム部を封止している。リードフレーム部では、第１フレーム部および第２フレーム部は一体的に形成されている。そして、リードフレーム部は、電力用チップに電気的に接続される電力用チップ側リード端子と、集積回路チップに電気的に接続される集積回路チップ側リード端子と、電力用チップとは第１の金属線によって電気的に接続され、集積回路チップとは第２の金属線によって電気的に接続される中継リード部とを有している。その中継リード部の端部は、電力用チップ側リード端子および集積回路チップ側リード端子とは異なる形状とされてモールド樹脂より突出している。
【００１２】
この構成によれば、電力用チップとは第１の金属線によって電気的に接続され、集積回路チップとは第２の金属線によって電気的に接続される中継リード部の端部が、電力用チップに電気的に接続される電力用チップ側リード端子と集積回路チップに電気的に接続される集積回路チップ側リード端子とは異なる形状とされてモールド樹脂より突出していることで、第１の金属配線が接続されている電力用チップの特定の端子または第２の金属線が接続されている集積回路チップの特定の端子の出力信号（電圧）を容易に測定することができる。
【００１３】
好ましくは、モールド樹脂は１回のモールド工程によって形成されている。
モールド樹脂を形成する際のモールド工程では、リードフレーム部の不要なリード部分はモールド工程の後にカットされるため、モールド樹脂から中継リード部の端部が必ず突出する。これにより、電力用チップまたは集積回路チップの特定の出力信号（電圧）を容易に測定することができるとともに、モールド工程数の削減も図ることができる。
【００１４】
また好ましくは、中継リード部はモールド樹脂内を最短距離でモールド樹脂の外側へ向かって延びている。
【００１５】
この場合には、中継リード部の撓みが少なくなり、製造工程において第１の金属線や第２の金属線が中継リード部から外れてしまうような不具合を防止することができる。
【００１６】
さらに好ましくは、第１の金属線は第２の金属線よりも多くの電力を流すことを許容する。
【００１７】
電力用チップでは、集積回路チップと比較して大電流を扱う必要がある。このため、第１の金属線は第２の金属線よりも大電流を流すことができるものが望ましい。
【００１８】
【発明の実施の形態】
本発明の実施の形態に係る電力半導体装置について説明する。まず、電力半導体装置の平面外観を図１に示し、側面外観を図２および図３にそれぞれ示す。電力半導体装置は、従来の技術に項において説明したように、大電流をスイッチングするためのＩＧＢＴやＦＷＤといったパワーチップと、そのパワーチップを制御するためのＬＶＩＣやＨＶＩＣといった集積回路チップがリードフレーム上に搭載され、モールド樹脂１２によって封止されている。
【００１９】
そのモールド樹脂１２内の平面構造を図４に示す。図１〜図４を参照して、モールド樹脂１２からは、パワーチップ４と接続されたパワーチップ側リード端子２ｂと集積回路チップ６と接続された集積回路チップ側リード端子２ｄとが突出して配設されている。さらに、モールド樹脂１２からは、パワーチップ４とはアルミニウム線１０によって電気的に接続され、集積回路チップとは金線８によって電気的に接続されている中継リード３ａ〜３ｆの端部が突出している。パワーチップ４と集積回路チップ６とは、その中継リード３ａ〜３ｆを介して電気的に接続されている。なお、集積回路チップ６には金線８を適用するのに対して、パワーチップ４にはアルミニウム線１０を適用するのは、パワーチップ４では、集積回路チップ６よりも大電流を扱うからである。
【００２０】
パワーチップ４および集積回路チップ６を含む回路ブロック図の一例は、従来の技術の項において説明した図１８に示す回路ブロック図と同様である。したがって、中継リード３ａ〜３ｆは同図中のＡ〜Ｆ点に対応している。同図に示されるように、Ａ〜Ｆ点は、パワーチップ４のＩＧＢＴ４ａ〜４ｆのゲート電極とＨＶＩＣ６ａ〜６ｃまたはＬＶＩＣ６ｄの各出力端子とをそれぞれ中継している部分である。その中継リード３ａ〜３ｆの端部がモールド樹脂１２から突出している結果、ＩＧＢＴ４ａ〜４ｆのゲート電圧、ＨＶＩＣ６ａ〜６ｃの出力信号（電圧）およびＬＶＩＣ６ｄの出力信号（電圧）を直接測定することができ、電力半導体装置の電気的な特性評価を容易に行なうことが可能となる。
【００２１】
上述した電力半導体装置の構造を得るには、モールド工程を１回とするのが望ましく、電力半導体装置の電気的測定が容易になる効果に加えて、モールド工程を削減できる効果が得られる。そこで、そのような電力半導体装置の製造方法の一例について図を用いて説明する。図５を参照して、リードフレーム２のパワーチップ用リードフレーム２ａ上にパワーチップ４をダイボンドにより搭載する。また、集積回路チップ用リードフレーム２ｃ上に集積回路チップ６をダイボンドにより搭載する。
【００２２】
次に、ワイヤボンディングによって、パワーチップ４と所定の内部リードとをアルミニウム線１０により電気的に接続する。同様に、集積回路チップ６と所定の内部リードとを金線８により電気的に接続する。なお、パワーチップ用リードフレーム２ａは、リード段差部２ｅを介してパワーチップ側リード端子となるリードに繋がれて、パワーチップ用リードフレーム２ａが位置する面と集積回路チップ用リードフレーム２ｃが位置する面とは同一平面上にはない。各パワーチップ用リードフレーム２ａと集積回路チップ用リードフレーム２ｃとはタイバー２ｇなどによって繋がれている。
【００２３】
次に図６および図７を参照して、金型（図示せず）をリードフレーム２に装着して、パワーチップ側リード端子の側から樹脂注入ゲート１４により金型内にモールド樹脂１２ａを注入する。注入の際には、特にパワーチップ用リードフレーム２ａは金型に設けられた可動ピン１６によって動かないように固定されている。モールド樹脂１２によってパワーチップ４、集積回路チップ６およびリードフレーム２を封止した後、中継リード３ａ〜３ｆ、タイバー２ｇを含むリードをカットするとともに、パワーチップ側リード端子および集積回路チップ側リード端子を曲げることによって、図８に示す電力半導体装置が完成する。
【００２４】
上述した製造方法では、図７に示すように、樹脂注入ゲート１４から注入されるモールド樹脂１２ａがリード段差部２ｅによって、パワーチップ４が搭載されたパワーチップ用リードフレーム２ａの面 (表面) とは反対側の面 (裏面) に位置するモールド樹脂が比較的薄く形成されるべき部分へ積極的に流し込まれる。これによって、パワーチップ用リードフレーム２ａの裏面側のモールド樹脂の充填性が向上し、１回のモールド工程によって所定のモールド樹脂１２を形成することができる。
【００２５】
このモールド工程に関して、従来の電力半導体装置では、図１６に示すように、リードフレーム１０２とヒートシンク１１６と間のモールド樹脂においては、パワーチップにて発生した熱を効果的に放熱させるために、両者の電気的絶縁性が損なわれない程度に極力薄くする必要がある。しかしながら、従来の電力半導体装置の構造では、１回のモールド工程によって、リードフレームとヒートシンクとの間にモールド樹脂を良好に充填することが困難であった。そのため、既に説明したように、モールド工程を２回行うことによって、絶縁性と放熱効果とを確保していたのである。
【００２６】
従来の電力半導体装置に対して本電力半導体装置では、上述したように、１回のモールド工程によってモールド樹脂１２が形成されるため、必然的に中継リード３ａ〜３ｆの端部もモールド樹脂１２より突出した構造が容易に得られる。これによって、電力半導体装置の電気的測定が容易に行なえる効果に加えて、従来モールド工程を２回行なっていたところを１回に低減でき、生産コストの削減も同時に図ることが可能となる。
【００２７】
また、中継リード３ａ〜３ｆとしては、迂回させずにリードフレーム２のタイバー２ｇに向かって最短距離となるように配置されていることが望ましい。すなわち、完成した電力半導体装置においては、モールド樹脂１２によって封止された中継リード３ａ〜３ｆがモールド樹脂１２内をモールド樹脂１２の外側へ向かって最短距離で延びているのが望ましい。この場合には、中継リード３ａ〜３ｆの撓みが少なくなり、製造工程中にアルミニウム線１０や金線８が中継リード３ａ〜３ｆから外れてしまうなどの不具合を防止することができる。
【００２８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００２９】
【発明の効果】
本発明の１つの局面における半導体装置によれば、電力用チップとは第１の金属線によって電気的に接続され、集積回路チップとは第２の金属線によって電気的に接続される中継リード部の端部が、電力用チップに電気的に接続される電力用チップ側リード端子と集積回路チップに電気的に接続される集積回路チップ側リード端子とは異なる形状とされてモールド樹脂より突出していることで、第１の金属配線が接続されている電力用チップの特定の端子または第２の金属線が接続されている集積回路チップの特定の端子の出力信号（電圧）を容易に測定することができる。
【００３０】
好ましくは、モールド樹脂は１回のモールド工程によって形成されていることによって、モールド工程の後にはモールド樹脂から中継リード部の端子が必ず突出する。これにより、電力用チップまたは集積回路チップの特定の出力信号（電圧）を容易に測定することができるとともに、モールド工程数の削減も図ることができる。
【００３１】
また好ましくは、中継リード部はモールド樹脂内を最短距離でモールド樹脂の外側へ向かって延びていることにより、中継リード部の撓みが少なくなり、製造工程において第１の金属線や第２の金属線が中継リブから外れてしまうような不具合を防止することができる。
【００３２】
さらに好ましくは、電力用チップでは、集積回路チップと比較して大電流を使う必要があるため、第１の金属線は第２の金属線よりも大電流を流すことができるものが望ましい。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係る電力半導体装置の平面外観図である。
【図２】 同実施の形態における電力半導体装置の１つの側面外観図である。
【図３】 同実施の形態における電力半導体装置の他の側面外観図である。
【図４】 同実施の形態における電力半導体装置の内部の構造を示す平面図である。
【図５】 同実施の形態における電力半導体装置の製造方法の一工程を示す平面図である。
【図６】 同実施の形態において、図５に示す工程の後に行なわれる工程を示す平面図である。
【図７】 同実施の形態において、図６に示す工程のＡ−Ａにおける断面図である。
【図８】 同実施の形態における電力半導体装置の断面図である。
【図９】 従来の電力半導体装置の製造方法の一工程を示す平面図である。
【図１０】 図９に示す工程における断面図である。
【図１１】 図９に示す工程の後に行なわれる工程を示す平面図である。
【図１２】 図１１に示す工程における断面図である。
【図１３】 図１１に示す工程の後に行なわれる工程を示す平面図である。
【図１４】 図１３に示す工程における断面図である。
【図１５】 図１３に示す工程の後に行なわれる工程を示す平面図である。
【図１６】 図１５に示す工程における断面図である。
【図１７】 従来の電力半導体装置の外観を示す図であり、（ａ）は平面外観図であり、（ｂ）は１つの側面外観図であり、（ｃ）は他の側面外観図である。
【図１８】 電力半導体装置の回路ブロック図である。
【符号の説明】
２ａ パワーチップ用リードフレーム、２ｂ パワーチップ側リード端子、２ｃ 集積回路チップ用リードフレーム、２ｄ 集積回路チップ側リード端子、２ｅ リード段差部、２ リードフレーム、３ａ〜３ｆ 中継リード、４ パワーチップ、４ａ〜４ｆ ＩＧＢＴ、６ 集積回路チップ、６ａ〜６ｃ ＨＶＩＣ、６ｄ ＬＶＩＣ、８ 金線、１０ アルミニウム線、１２、１２ａ モールド樹脂。
【発明の属する技術分野】
本発明は半導体装置に関し、特に、モールド樹脂によって封止された所定のチップの電気的特性を容易に測定することが可能な半導体装置に関するものである。
【０００２】
【従来の技術】
従来の半導体装置の一例として、たとえばエアコン、洗濯機などのインバータ用のスイッチング素子として用いられる電力半導体装置について説明する。電力半導体装置では、大電流をスイッチングするための絶縁ゲート形バイポーラトランジスタ（Insulated Gate Bipolar Transistor 、以下「ＩＧＢＴ」と記す。）やフライホイールダイオード（Fly Wheel Diode 、以下「 ＦＷＤ」と記す。）といったパワーチップと、そのパワーチップを制御するための低電圧集積回路（Low Voltage Integrated Circuit、以下「ＬＶＩＣ」と記す。）や高電圧集積回路（High Voltage Integrated Circuit 、以下「ＨＶＩＣ」と記す。）といった集積回路チップが搭載されている。電力半導体装置は、これらのパワーチップおよび集積回路チップをリードフレーム上に搭載し、所定のワイヤボンドおよび樹脂モールド工程を経ることによって形成される。
【０００３】
そこで、電力半導体装置の従来の製造方法について図を用いて説明する。図９および図１０を参照して、リードフレーム１０２およびパワーチップ１０４および集積回路チップ１０６をそれぞれダイボンドにより搭載する。次に、ワイヤボンディングによってパワーチップ１０４とリードフレーム１０２内の所定の内部リードとをアルミニウム線１１０により電気的に接続する。同様に、集積回路チップ１０６と所定の内部リードとを金線１０８により電気的に接続する。
【０００４】
次に図１１および図１２を参照して、パワーチップ１０４および集積回路チップ１０６が搭載されたリードフレーム１０２の面を覆うように、１次モールド樹脂１１２を形成する。このとき、パワーチップ１０４および集積回路チップ１０６が搭載された面と反対側のリードフレーム１０２の面は露出した状態にある。
【０００５】
次に図１３および図１４を参照して、１次モールド樹脂１１２から突出している内部リードのうち、不要なリード端子となるリード部分（斜線部分）をカットする。次に図１５および図１６を参照して、１次モールド樹脂１１２およびリードフレーム１０２を覆うように、さらに２次モールド樹脂１１４を形成する。このとき、特にパワーチップ１０４から発生する熱を放出するためのヒートシンク１１６が配設される。
【０００６】
その後、リードフレーム１０２のタイバー１０２ｇなどをカットして各リード端子を曲げることにより、図１７（ａ）、（ｂ）および（ｃ）に示す電力半導体装置が完成する。この電力半導体装置の回路ブロック図の一例を図１８に示す。回路ブロック図の周囲に示された各端子は、図１７における各リード端子と対応している。
【０００７】
【発明が解決しようとする課題】
上述した製造方法によって得られた電力半導体装置では、１回目のモールド工程の後、不要なリード部分 (斜線部分) がカットされて、そのカットされたリード端部１０２ｈは、２回目のモールド工程によってモールド樹脂１１４中に封止される。このリード端部１０２ｈの中には、パワーチップ１０４と集積回路チップ１０６とを電気的に接続するために、アルミニウム線１１０と金線１０８とを中継する中継リードの端部も含まれている。
【０００８】
この中継リードは、たとえば図１８に示すＡ〜Ｆ点に対応している。すなわち、中継リードはパワーチップ１０４のＩＧＢＴのゲートと集積回路チップ１０６のＨＶＩＣまたはＬＶＩＣの出力端子とを電気的に接続する中継部分に対応している。
【０００９】
完成した電力半導体装置では、これらの中継リードは２次モールド樹脂１１４中に封止されているため、ＩＧＢＴのゲート電圧やＨＶＩＣまたはＬＶＩＣの出力信号（電圧）を直接測定することができなかった。
【００１０】
本発明は上記問題点を解決するためになされたものであり、パワーチップや集積回路チップの特定部分の電圧を容易に測定することができる半導体装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】
本発明の１つの局面における半導体装置は、電力用チップおよびその電力用チップを制御するための集積回路チップと、リードフレーム部と、モールド樹脂とを備えている。リードフレーム部は、電力用チップを搭載するための第１フレーム部および集積回路チップを搭載するための第２フレーム部を有している。モールド樹脂は、電力用チップおよび集積回路チップを含むリードフレーム部を封止している。リードフレーム部では、第１フレーム部および第２フレーム部は一体的に形成されている。そして、リードフレーム部は、電力用チップに電気的に接続される電力用チップ側リード端子と、集積回路チップに電気的に接続される集積回路チップ側リード端子と、電力用チップとは第１の金属線によって電気的に接続され、集積回路チップとは第２の金属線によって電気的に接続される中継リード部とを有している。その中継リード部の端部は、電力用チップ側リード端子および集積回路チップ側リード端子とは異なる形状とされてモールド樹脂より突出している。
【００１２】
この構成によれば、電力用チップとは第１の金属線によって電気的に接続され、集積回路チップとは第２の金属線によって電気的に接続される中継リード部の端部が、電力用チップに電気的に接続される電力用チップ側リード端子と集積回路チップに電気的に接続される集積回路チップ側リード端子とは異なる形状とされてモールド樹脂より突出していることで、第１の金属配線が接続されている電力用チップの特定の端子または第２の金属線が接続されている集積回路チップの特定の端子の出力信号（電圧）を容易に測定することができる。
【００１３】
好ましくは、モールド樹脂は１回のモールド工程によって形成されている。
モールド樹脂を形成する際のモールド工程では、リードフレーム部の不要なリード部分はモールド工程の後にカットされるため、モールド樹脂から中継リード部の端部が必ず突出する。これにより、電力用チップまたは集積回路チップの特定の出力信号（電圧）を容易に測定することができるとともに、モールド工程数の削減も図ることができる。
【００１４】
また好ましくは、中継リード部はモールド樹脂内を最短距離でモールド樹脂の外側へ向かって延びている。
【００１５】
この場合には、中継リード部の撓みが少なくなり、製造工程において第１の金属線や第２の金属線が中継リード部から外れてしまうような不具合を防止することができる。
【００１６】
さらに好ましくは、第１の金属線は第２の金属線よりも多くの電力を流すことを許容する。
【００１７】
電力用チップでは、集積回路チップと比較して大電流を扱う必要がある。このため、第１の金属線は第２の金属線よりも大電流を流すことができるものが望ましい。
【００１８】
【発明の実施の形態】
本発明の実施の形態に係る電力半導体装置について説明する。まず、電力半導体装置の平面外観を図１に示し、側面外観を図２および図３にそれぞれ示す。電力半導体装置は、従来の技術に項において説明したように、大電流をスイッチングするためのＩＧＢＴやＦＷＤといったパワーチップと、そのパワーチップを制御するためのＬＶＩＣやＨＶＩＣといった集積回路チップがリードフレーム上に搭載され、モールド樹脂１２によって封止されている。
【００１９】
そのモールド樹脂１２内の平面構造を図４に示す。図１〜図４を参照して、モールド樹脂１２からは、パワーチップ４と接続されたパワーチップ側リード端子２ｂと集積回路チップ６と接続された集積回路チップ側リード端子２ｄとが突出して配設されている。さらに、モールド樹脂１２からは、パワーチップ４とはアルミニウム線１０によって電気的に接続され、集積回路チップとは金線８によって電気的に接続されている中継リード３ａ〜３ｆの端部が突出している。パワーチップ４と集積回路チップ６とは、その中継リード３ａ〜３ｆを介して電気的に接続されている。なお、集積回路チップ６には金線８を適用するのに対して、パワーチップ４にはアルミニウム線１０を適用するのは、パワーチップ４では、集積回路チップ６よりも大電流を扱うからである。
【００２０】
パワーチップ４および集積回路チップ６を含む回路ブロック図の一例は、従来の技術の項において説明した図１８に示す回路ブロック図と同様である。したがって、中継リード３ａ〜３ｆは同図中のＡ〜Ｆ点に対応している。同図に示されるように、Ａ〜Ｆ点は、パワーチップ４のＩＧＢＴ４ａ〜４ｆのゲート電極とＨＶＩＣ６ａ〜６ｃまたはＬＶＩＣ６ｄの各出力端子とをそれぞれ中継している部分である。その中継リード３ａ〜３ｆの端部がモールド樹脂１２から突出している結果、ＩＧＢＴ４ａ〜４ｆのゲート電圧、ＨＶＩＣ６ａ〜６ｃの出力信号（電圧）およびＬＶＩＣ６ｄの出力信号（電圧）を直接測定することができ、電力半導体装置の電気的な特性評価を容易に行なうことが可能となる。
【００２１】
上述した電力半導体装置の構造を得るには、モールド工程を１回とするのが望ましく、電力半導体装置の電気的測定が容易になる効果に加えて、モールド工程を削減できる効果が得られる。そこで、そのような電力半導体装置の製造方法の一例について図を用いて説明する。図５を参照して、リードフレーム２のパワーチップ用リードフレーム２ａ上にパワーチップ４をダイボンドにより搭載する。また、集積回路チップ用リードフレーム２ｃ上に集積回路チップ６をダイボンドにより搭載する。
【００２２】
次に、ワイヤボンディングによって、パワーチップ４と所定の内部リードとをアルミニウム線１０により電気的に接続する。同様に、集積回路チップ６と所定の内部リードとを金線８により電気的に接続する。なお、パワーチップ用リードフレーム２ａは、リード段差部２ｅを介してパワーチップ側リード端子となるリードに繋がれて、パワーチップ用リードフレーム２ａが位置する面と集積回路チップ用リードフレーム２ｃが位置する面とは同一平面上にはない。各パワーチップ用リードフレーム２ａと集積回路チップ用リードフレーム２ｃとはタイバー２ｇなどによって繋がれている。
【００２３】
次に図６および図７を参照して、金型（図示せず）をリードフレーム２に装着して、パワーチップ側リード端子の側から樹脂注入ゲート１４により金型内にモールド樹脂１２ａを注入する。注入の際には、特にパワーチップ用リードフレーム２ａは金型に設けられた可動ピン１６によって動かないように固定されている。モールド樹脂１２によってパワーチップ４、集積回路チップ６およびリードフレーム２を封止した後、中継リード３ａ〜３ｆ、タイバー２ｇを含むリードをカットするとともに、パワーチップ側リード端子および集積回路チップ側リード端子を曲げることによって、図８に示す電力半導体装置が完成する。
【００２４】
上述した製造方法では、図７に示すように、樹脂注入ゲート１４から注入されるモールド樹脂１２ａがリード段差部２ｅによって、パワーチップ４が搭載されたパワーチップ用リードフレーム２ａの面 (表面) とは反対側の面 (裏面) に位置するモールド樹脂が比較的薄く形成されるべき部分へ積極的に流し込まれる。これによって、パワーチップ用リードフレーム２ａの裏面側のモールド樹脂の充填性が向上し、１回のモールド工程によって所定のモールド樹脂１２を形成することができる。
【００２５】
このモールド工程に関して、従来の電力半導体装置では、図１６に示すように、リードフレーム１０２とヒートシンク１１６と間のモールド樹脂においては、パワーチップにて発生した熱を効果的に放熱させるために、両者の電気的絶縁性が損なわれない程度に極力薄くする必要がある。しかしながら、従来の電力半導体装置の構造では、１回のモールド工程によって、リードフレームとヒートシンクとの間にモールド樹脂を良好に充填することが困難であった。そのため、既に説明したように、モールド工程を２回行うことによって、絶縁性と放熱効果とを確保していたのである。
【００２６】
従来の電力半導体装置に対して本電力半導体装置では、上述したように、１回のモールド工程によってモールド樹脂１２が形成されるため、必然的に中継リード３ａ〜３ｆの端部もモールド樹脂１２より突出した構造が容易に得られる。これによって、電力半導体装置の電気的測定が容易に行なえる効果に加えて、従来モールド工程を２回行なっていたところを１回に低減でき、生産コストの削減も同時に図ることが可能となる。
【００２７】
また、中継リード３ａ〜３ｆとしては、迂回させずにリードフレーム２のタイバー２ｇに向かって最短距離となるように配置されていることが望ましい。すなわち、完成した電力半導体装置においては、モールド樹脂１２によって封止された中継リード３ａ〜３ｆがモールド樹脂１２内をモールド樹脂１２の外側へ向かって最短距離で延びているのが望ましい。この場合には、中継リード３ａ〜３ｆの撓みが少なくなり、製造工程中にアルミニウム線１０や金線８が中継リード３ａ〜３ｆから外れてしまうなどの不具合を防止することができる。
【００２８】
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【００２９】
【発明の効果】
本発明の１つの局面における半導体装置によれば、電力用チップとは第１の金属線によって電気的に接続され、集積回路チップとは第２の金属線によって電気的に接続される中継リード部の端部が、電力用チップに電気的に接続される電力用チップ側リード端子と集積回路チップに電気的に接続される集積回路チップ側リード端子とは異なる形状とされてモールド樹脂より突出していることで、第１の金属配線が接続されている電力用チップの特定の端子または第２の金属線が接続されている集積回路チップの特定の端子の出力信号（電圧）を容易に測定することができる。
【００３０】
好ましくは、モールド樹脂は１回のモールド工程によって形成されていることによって、モールド工程の後にはモールド樹脂から中継リード部の端子が必ず突出する。これにより、電力用チップまたは集積回路チップの特定の出力信号（電圧）を容易に測定することができるとともに、モールド工程数の削減も図ることができる。
【００３１】
また好ましくは、中継リード部はモールド樹脂内を最短距離でモールド樹脂の外側へ向かって延びていることにより、中継リード部の撓みが少なくなり、製造工程において第１の金属線や第２の金属線が中継リブから外れてしまうような不具合を防止することができる。
【００３２】
さらに好ましくは、電力用チップでは、集積回路チップと比較して大電流を使う必要があるため、第１の金属線は第２の金属線よりも大電流を流すことができるものが望ましい。
【図面の簡単な説明】
【図１】 本発明の実施の形態に係る電力半導体装置の平面外観図である。
【図２】 同実施の形態における電力半導体装置の１つの側面外観図である。
【図３】 同実施の形態における電力半導体装置の他の側面外観図である。
【図４】 同実施の形態における電力半導体装置の内部の構造を示す平面図である。
【図５】 同実施の形態における電力半導体装置の製造方法の一工程を示す平面図である。
【図６】 同実施の形態において、図５に示す工程の後に行なわれる工程を示す平面図である。
【図７】 同実施の形態において、図６に示す工程のＡ−Ａにおける断面図である。
【図８】 同実施の形態における電力半導体装置の断面図である。
【図９】 従来の電力半導体装置の製造方法の一工程を示す平面図である。
【図１０】 図９に示す工程における断面図である。
【図１１】 図９に示す工程の後に行なわれる工程を示す平面図である。
【図１２】 図１１に示す工程における断面図である。
【図１３】 図１１に示す工程の後に行なわれる工程を示す平面図である。
【図１４】 図１３に示す工程における断面図である。
【図１５】 図１３に示す工程の後に行なわれる工程を示す平面図である。
【図１６】 図１５に示す工程における断面図である。
【図１７】 従来の電力半導体装置の外観を示す図であり、（ａ）は平面外観図であり、（ｂ）は１つの側面外観図であり、（ｃ）は他の側面外観図である。
【図１８】 電力半導体装置の回路ブロック図である。
【符号の説明】
２ａ パワーチップ用リードフレーム、２ｂ パワーチップ側リード端子、２ｃ 集積回路チップ用リードフレーム、２ｄ 集積回路チップ側リード端子、２ｅ リード段差部、２ リードフレーム、３ａ〜３ｆ 中継リード、４ パワーチップ、４ａ〜４ｆ ＩＧＢＴ、６ 集積回路チップ、６ａ〜６ｃ ＨＶＩＣ、６ｄ ＬＶＩＣ、８ 金線、１０ アルミニウム線、１２、１２ａ モールド樹脂。
Claims (4)
- 電力用チップおよび該電力用チップを制御するための集積回路チップと、
前記電力用チップを搭載するための第１フレーム部および前記集積回路チップを搭載するための第２フレーム部を有するリードフレーム部と、
前記電力用チップおよび前記集積回路チップを含む前記リードフレーム部を封止するモールド樹脂と
を備え、
前記リードフレーム部では、前記第１フレーム部および前記第２フレーム部は一体的に形成され、
前記リードフレーム部は、
前記電力用チップに電気的に接続される電力用チップ側リード端子と、
前記集積回路チップに電気的に接続される集積回路チップ側リード端子と、
前記電力用チップとは第１の金属線によって電気的に接続され、前記集積回路チップとは第２の金属線によって電気的に接続される中継リード部と
を有し、
前記中継リード部の端部は、前記電力用チップ側リード端子および前記集積回路チップ側リード端子とは異なる形状とされて前記モールド樹脂より突出している、半導体装置。 - 前記モールド樹脂は１回のモールド工程によって形成されている、請求項１記載の半導体装置。
- 前記中継リード部は前記モールド樹脂内を最短距離で前記モールド樹脂の外側へ向かって延びている、請求項１または２に記載の半導体装置。
- 前記第１の金属線は前記第２の金属線よりも多くの電流を流すことを許容する、請求項１〜３のいずれかに記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31098198A JP3843185B2 (ja) | 1998-10-30 | 1998-10-30 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP31098198A JP3843185B2 (ja) | 1998-10-30 | 1998-10-30 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000138342A JP2000138342A (ja) | 2000-05-16 |
| JP3843185B2 true JP3843185B2 (ja) | 2006-11-08 |
Family
ID=18011725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP31098198A Expired - Lifetime JP3843185B2 (ja) | 1998-10-30 | 1998-10-30 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3843185B2 (ja) |
Families Citing this family (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100342589B1 (ko) | 1999-10-01 | 2002-07-04 | 김덕중 | 반도체 전력 모듈 및 그 제조 방법 |
| JP3828036B2 (ja) | 2002-03-28 | 2006-09-27 | 三菱電機株式会社 | 樹脂モールド型デバイスの製造方法及び製造装置 |
| US7019394B2 (en) | 2003-09-30 | 2006-03-28 | Intel Corporation | Circuit package and method of plating the same |
| JP4489485B2 (ja) | 2004-03-31 | 2010-06-23 | 株式会社ルネサステクノロジ | 半導体装置 |
| JP4634962B2 (ja) * | 2006-04-28 | 2011-02-16 | パナソニック株式会社 | 半導体装置 |
| KR101231792B1 (ko) * | 2011-03-17 | 2013-02-08 | 엘에스파워세미텍 주식회사 | 반도체 패키지 |
| JP5932555B2 (ja) * | 2012-08-03 | 2016-06-08 | 三菱電機株式会社 | 電力半導体装置 |
| JP5783997B2 (ja) | 2012-12-28 | 2015-09-24 | 三菱電機株式会社 | 電力用半導体装置 |
| WO2015001648A1 (ja) | 2013-07-04 | 2015-01-08 | 三菱電機株式会社 | 半導体装置の製造方法、半導体装置 |
| DE112015000183B4 (de) * | 2014-04-30 | 2022-05-05 | Fuji Electric Co., Ltd. | Halbleitermodul und Verfahren zu dessen Herstellung |
| JP5925364B2 (ja) * | 2015-05-11 | 2016-05-25 | 三菱電機株式会社 | 電力用半導体装置 |
| JP6099784B2 (ja) * | 2016-03-11 | 2017-03-22 | 三菱電機株式会社 | 電力半導体装置 |
| US11069602B2 (en) | 2016-11-22 | 2021-07-20 | Mitsubishi Electric Corporation | Package and terminal arrangement for semiconductor module |
| WO2023223802A1 (ja) * | 2022-05-19 | 2023-11-23 | ローム株式会社 | 半導体装置 |
-
1998
- 1998-10-30 JP JP31098198A patent/JP3843185B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000138342A (ja) | 2000-05-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3843185B2 (ja) | 半導体装置 | |
| JP4073559B2 (ja) | 半導体装置 | |
| KR101585306B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3516789B2 (ja) | 半導体パワーモジュール | |
| US9391006B2 (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP6208262B2 (ja) | パワー半導体装置の製造方法、パワー半導体装置並びにそれを用いた電力変換装置 | |
| US5698899A (en) | Semiconductor device with first and second sealing resins | |
| US9472538B2 (en) | Semiconductor device manufacturing method and semiconductor device | |
| US20030067065A1 (en) | Three-dimensional power semiconductor module and method of manufacturing the same | |
| US9892997B2 (en) | Adaptable molded leadframe package and related method | |
| JP2018200953A (ja) | 電子装置 | |
| JPH10261756A (ja) | 半導体装置およびその製造方法 | |
| US10950526B2 (en) | Semiconductor device | |
| JP2005150209A (ja) | 電子装置およびその製造方法 | |
| US11694948B2 (en) | Semiconductor device and semiconductor module using same | |
| US3560808A (en) | Plastic encapsulated semiconductor assemblies | |
| JP4100483B2 (ja) | 複合半導体装置及びその製造方法 | |
| JP7422945B2 (ja) | 電力用半導体装置 | |
| JP2009111319A (ja) | 半導体装置および半導体装置の検査方法 | |
| JP3872607B2 (ja) | 半導体装置及びリードフレーム | |
| US20240162196A1 (en) | Power semiconductor device | |
| JP2713141B2 (ja) | 半導体装置 | |
| JPH0135478Y2 (ja) | ||
| JP2002190569A (ja) | 半導体装置 | |
| KR200289924Y1 (ko) | 리드프레임 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040420 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20051201 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051213 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060209 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060808 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060814 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090818 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100818 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110818 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120818 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130818 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |