JP5932555B2 - 電力半導体装置 - Google Patents

電力半導体装置 Download PDF

Info

Publication number
JP5932555B2
JP5932555B2 JP2012172955A JP2012172955A JP5932555B2 JP 5932555 B2 JP5932555 B2 JP 5932555B2 JP 2012172955 A JP2012172955 A JP 2012172955A JP 2012172955 A JP2012172955 A JP 2012172955A JP 5932555 B2 JP5932555 B2 JP 5932555B2
Authority
JP
Japan
Prior art keywords
frame
semiconductor element
semiconductor device
power semiconductor
sealing member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012172955A
Other languages
English (en)
Other versions
JP2014033093A (ja
Inventor
浩公 秦
浩公 秦
洪波 張
洪波 張
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2012172955A priority Critical patent/JP5932555B2/ja
Publication of JP2014033093A publication Critical patent/JP2014033093A/ja
Application granted granted Critical
Publication of JP5932555B2 publication Critical patent/JP5932555B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H01L2224/48096—Kinked the kinked part being in proximity to the bonding area on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H01L2224/48139—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate with an intermediate bond, e.g. continuous wire daisy chain
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49111—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting two common bonding areas, e.g. Litz or braid wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Description

本発明は電力半導体装置に関し、特に、電力半導体素子とそれを制御する素子とをフレームとともにモールド樹脂によって封止した電力半導体装置に関するものである。
従来、エアコン、洗濯機、冷蔵庫等の家電用モータの駆動や産業用モータの駆動を制御するために、電力半導体装置が適用されている。電力半導体装置を開示した特許文献としては、たとえば、特許文献１および特許文献２がある。そのような電力半導体装置の一形態に、デュアルインラインパッケージ・インテリジェントパワーモジュール（ＤＩＰＩＰＭ：Dual In Line Package-Intelligent Power Module）と称される電力半導体装置がある。
この種の電力半導体装置では、フレームにおける所定の位置にスイッチング素子としてＩＧＢＴ（Insulated Gate Bipolar Transistor）が搭載され、他の所定の位置に制御用のＩＣ（Integrated Circuit）が搭載される。フレームに搭載されたＩＧＢＴおよび制御用のＩＣは、フレームとともにモールド樹脂によって封止されている。
ＩＧＢＴでは、制御用のＩＣに比べて熱が発生する。このため、熱を発散させやすいように、ＩＧＢＴが搭載されるフレームが、制御用ＩＣが搭載されるフレームよりもモールド樹脂の表面に近づくように、フレームに段差が設けられている。ＩＧＢＴと制御用のＩＣとは、ＩＧＢＴを搭載したフレームと制御用のＩＣを搭載したフレームとを跨ぐようにボンディングされたワイヤによって電気的に接続されることになる。
特開２００４−２７３７４９号公報 特開平０７−２８３３５６号公報
従来の電力半導体装置では、次のような問題点があった。上述したように、ＩＧＢＴと制御用のＩＣとは、ワイヤによって電気的に接続されて、フレームとともに、金型内においてモールド樹脂によって封止される。このとき、金型内に流れ込むモールド樹脂によってワイヤが変形することがある。
ＩＧＢＴが搭載されるフレームと制御用のＩＣが搭載されるフレームとの間には、段差が設けられている。このため、変形の程度によっては、ワイヤがフレームに接触する場合も想定される。ワイヤがフレームに接近すると、回路の絶縁距離が不足してしまうことがある。また、ワイヤがフレームに接触した場合には、電気的な短絡が生じて電力半導体装置が正常に動作せず、電力半導体装置の品質に悪影響を与えることになる。
本発明は上記問題点を解決するためになされたものであり、その目的は、電気的な絶縁性に優れた電力半導体装置を提供することである。
本発明に係る電力半導体装置は、第１半導体素子および第２半導体素子と、第１フレームと、第２フレームと、ワイヤと、接触阻止部と、封止部材とを備えている。第１フレームには、第１半導体素子が搭載される。第２フレームは、平面視的に第１フレームとは異なる位置に配置されて、前記第１フレームとは距離を隔てられ、第２半導体素子が搭載される。ワイヤは、第１フレームと第２フレームとの間を跨ぐように、第１半導体素子と第２半導体素子とを電気的に接続する。接触阻止部は、ワイヤが第２フレームへ接触するのを阻止する。封止部材は、第１フレーム、第２フレーム、ワイヤおよび接触阻止部を封止する。第１フレームの第１リード端子が突出する封止部材の第１側面と第２フレームの第２リード端子が突出する封止部材の第２側面とが一の方向に距離を隔てて互いに対向しており、接触阻止部は、一の方向と交差する他の方向に距離を隔てて互いに対向する封止部材の第３側面の側から第４側面の側に向かって延在する。第２フレームは、第１フレームに対して第１半導体素子が搭載される搭載面の側に、搭載面と交差する方向に距離を隔てられている。接触阻止部は、第２フレームにおける、第１フレームが位置する側の端部に沿って、第２フレームよりも第１フレームが位置する側に接近した位置に配置されている。
本発明に係る他の電力半導体装置は、第１半導体素子および第２半導体素子と、第１フレームと、第２フレームと、ワイヤと、接触阻止部と、封止部材とを備えている。第１フレームには、第１半導体素子が搭載される。第２フレームは、平面視的に第１フレームとは異なる位置に配置されて、前記第１フレームとは距離を隔てられ、第２半導体素子が搭載される。ワイヤは、第１フレームと第２フレームとの間を跨ぐように、第１半導体素子と第２半導体素子とを電気的に接続する。接触阻止部は、ワイヤが第２フレームへ接触するのを阻止する。封止部材は、第１フレーム、第２フレーム、ワイヤおよび接触阻止部を封止する。第１フレームの第１リード端子が突出する封止部材の第１側面と第２フレームの第２リード端子が突出する封止部材の第２側面とが一の方向に距離を隔てて互いに対向しており、接触阻止部は、一の方向と交差する他の方向に距離を隔てて互いに対向する封止部材の第３側面の側から第４側面の側に向かって延在する。第２フレームは、第１フレームに対して第１半導体素子が搭載される搭載面の側に、搭載面と交差する方向に距離を隔てられている。接触阻止部は、第２フレームにおける、第１フレームが位置する側の端部から、第１フレームに向かって斜めに配置されている。
本発明に係るさらに他の電力半導体装置は、第１半導体素子および第２半導体素子と、第１フレームと、第２フレームと、ワイヤと、接触阻止部と、封止部材とを備えている。第１フレームには、第１半導体素子が搭載される。第２フレームは、平面視的に第１フレームとは異なる位置に配置されて、前記第１フレームとは距離を隔てられ、第２半導体素子が搭載される。ワイヤは、第１フレームと第２フレームとの間を跨ぐように、第１半導体素子と第２半導体素子とを電気的に接続する。接触阻止部は、ワイヤが第２フレームへ接触するのを阻止する。封止部材は、第１フレーム、第２フレーム、ワイヤおよび接触阻止部を封止する。第１フレームの第１リード端子が突出する封止部材の第１側面と第２フレームの第２リード端子が突出する封止部材の第２側面とが一の方向に距離を隔てて互いに対向しており、接触阻止部は、一の方向と交差する他の方向に距離を隔てて互いに対向する封止部材の第３側面の側から第４側面の側に向かって延在する。第２フレームは、第１フレームに対して第１半導体素子が搭載される搭載面の側に、搭載面と交差する方向に距離を隔てられている。接触阻止部は、第２フレームにおける、第１フレームが位置する側の端部から、第１フレームに向う側とは反対側へ斜めに配置されている。
本発明に係るさらに他の電力半導体装置は、第１半導体素子および第２半導体素子と、第１フレームと、第２フレームと、ワイヤと、接触阻止部と、封止部材とを備えている。第１フレームには、第１半導体素子が搭載される。第２フレームは、平面視的に第１フレームとは異なる位置に配置されて、前記第１フレームとは距離を隔てられ、第２半導体素子が搭載される。ワイヤは、第１フレームと第２フレームとの間を跨ぐように、第１半導体素子と第２半導体素子とを電気的に接続する。接触阻止部は、ワイヤが第２フレームへ接触するのを阻止する。封止部材は、第１フレーム、第２フレーム、ワイヤおよび接触阻止部を封止する。第１フレームの第１リード端子が突出する封止部材の第１側面と第２フレームの第２リード端子が突出する封止部材の第２側面とが一の方向に距離を隔てて互いに対向しており、接触阻止部は、一の方向と交差する他の方向に距離を隔てて互いに対向する封止部材の第３側面の側から第４側面の側に向かって延在する。第２フレームは、第１フレームに対して第１半導体素子が搭載される搭載面の側に、搭載面と交差する方向に距離を隔てられている。第２フレームは、第２フレームにおける、第１フレームが位置する側の端部に、接触阻止部として、第１フレームに向かって曲げられた曲げ部を備えている。
本発明に係る電力半導体装置によれば、電気的な絶縁性に優れた電力半導体装置が得られる。
本発明の実施の形態１に係る電力半導体装置の平面レイアウトを示す平面図である。 同実施の形態において、図１に示す断面線ＩＩ−ＩＩにおける断面図である。 同実施の形態において、電力半導体装置の外観を示す斜視図である。 同実施の形態において、電力半導体装置の側面の外観を示す図である。 同実施の形態において、電力半導体装置の製造方法の一工程を示す平面図である。 比較例に係る電力半導体装置の平面レイアウトを示す平面図である。 図６に示す断面線ＶＩＩ−ＶＩＩにおける断面図である。 比較例に係る電力半導体装置の問題点を示す断面図である。 本発明の実施の形態２に係る電力半導体装置の平面レイアウトを示す平面図である。 本発明の実施の形態３に係る電力半導体装置の平面レイアウトを示す平面図である。 本発明の実施の形態４に係る電力半導体装置の平面レイアウトを示す平面図である。 同実施の形態において、電力半導体装置の構造を示す斜視図である。 同実施の形態において、電力半導体装置の製造方法の一工程を示す平面図である。 同実施の形態において、図１３に示す工程を示す斜視図である。 本発明の実施の形態６に係る電力半導体装置を示す断面図である。 本発明の実施の形態７に係る電力半導体装置を示す断面図である。 本発明の実施の形態８に係る電力半導体装置を示す断面図である。 本発明の実施の形態９に係る電力半導体装置を示す断面図である。 本発明の実施の形態１０に係る電力半導体装置を示す断面図である。
実施の形態１
実施の形態１に係る電力半導体装置について説明する。図１および図２に示すように、電力半導体装置１では、スイッチング素子として、たとえば６つのＩＧＢＴ１１が、それぞれフレーム２ａにおける所定の位置に搭載されている。ＩＧＢＴ１１と対応するリード端子３ａとが、アルミニウムワイヤ１３によって電気的に接続されている。一方、制御用のＩＣ１２は、フレーム２ｂにおける所定の位置に搭載されている。制御用のＩＣ１２と対応するリード端子３ｂとが、金ワイヤ１５によって電気的に接続されている。フレーム２ａとフレーム２ｂとは、平面視的（図１参照）に異なる位置に配置されている。
そのフレーム２ａとフレーム２ｂとの間に、電気的にオープンな追加フレーム５が配置されている。追加フレーム５は、フレーム２ｂにおける、フレーム２ａが位置している側のフレーム端部２２ｂから所定の間隔を隔てられ、フレーム端部２２ｂに沿って延在するように配置されている。ＩＧＢＴ１１と制御用のＩＣ１２とは、金ワイヤ１４によって電気的に接続されている。フレーム２ａに搭載されたＩＧＢＴ１１およびフレーム２ｂに搭載された制御用のＩＣ１２は、フレーム２ａ、２ｂとともにモールド樹脂１６によって封止されている。
ＩＧＢＴ１１が搭載されているフレーム２ａが、制御用のＩＣ１２が搭載されているフレーム１２ｂよりもモールド樹脂１６の表面に近づく態様で、フレームに段差が設けられている。言い換えると、フレーム２ｂは、フレーム２ａに対して、ＩＧＢＴ１１が搭載される搭載面の側に、搭載面と交差する方向に距離を隔てられている。また、その搭載面を上に向けた場合には、相対的に、フレーム２ａが低い位置に配置され、フレーム２ｂが高い位置に配置されていることになる。
図３および図４に示すように、モールド樹脂１６の互いに対向する側面のうちの一方の側面から、ＩＧＢＴ１１（図１参照）に電気的に接続されたリード端子３ａが突出し、他方の側面から、制御用のＩＣ１２（図１参照）に電気的に接続されたリード端子３ｂが突出している。突出したリード端子３ａ、３ｂは、所定の基板（図示せず）に実装可能なように同じ方向に曲げられている。
上述した電力半導体装置では、追加フレーム５が設けられている。図５に示すように、電力半導体装置を製造する際には、追加フレーム５は、フレームの外周に位置するフレーム支持部６に接続されて、フレーム支持部６に支持されている。ＩＧＢＴ１１および制御用のＩＣ１２を搭載したフレーム２ａ、２ｂは、追加フレーム５とともに所定の金型（図示せず）に配置される。その金型内にモールド樹脂がゲート（図示せず）から注入されて、ＩＧＢＴ１１および制御用のＩＣ１２が、フレーム２ａ、２ｂおよび追加フレーム５とともにモールド樹脂１６によって封止されることになる。
このとき、金型内に注入されるモールド樹脂によって金ワイヤ１４が変形したとしても、追加フレーム５が設けられていることで、金ワイヤ１４がフレーム２ｂに接近したり、また、接触したりするのを阻止することができる。このことについて、比較例を交えて説明する。
図６および図７に示すように、比較例に係る電力半導体装置１０１では、追加フレームが設けられていないことを除けば、図１等に示す電力半導体装置１と同様の構造を備えている。
ＩＧＢＴ１１１が、フレーム１０２ａにおける所定の位置に搭載され、ＩＧＢＴ１１１と対応するリード端子１０３ａとが、アルミニウムワイヤ１１３によって電気的に接続されている。制御用のＩＣ１１２は、フレーム１０２ｂにおける所定の位置に搭載され、制御用のＩＣ１１２と対応するリード端子１０３ｂとが、金ワイヤ１１５によって電気的に接続されている。ＩＧＢＴ１１１と制御用のＩＣ１１２とは、金ワイヤ１１４によって電気的に接続されている。ＩＧＢＴ１１１および制御用のＩＣ１１２は、フレーム１０２ａ、１０２ｂとともにモールド樹脂１１６によって封止されている。
比較例に係る電力半導体装置を製造する際には、図８に示すように、ＩＧＢＴ１１１および制御用のＩＣ１１２を搭載したフレーム１０３ａ、１０３ｂは、所定の金型１５０に配置される。その金型内にモールド樹脂がゲート（図示せず）から注入（矢印Ｙ１）されて、ＩＧＢＴ１１１および制御用のＩＣ１１２が、フレーム１０２ａ、１０２ｂとともにモールド樹脂１１６によって封止されることになる。
このとき、金型１５０内に注入されるモールド樹脂によって金ワイヤ１１４が変形することがある。また、ＩＧＢＴ１１１が搭載されるフレーム１０２ａと制御用のＩＣ１１２が搭載されるフレーム１０２ｂとの間には、段差が設けられている。また、アルミニウムワイヤ１１３に比べて、金ワイヤ１１４は、直径が小さく、モールド樹脂の圧力によって変形しやすい。
このため、図８に示すように、金ワイヤ１１４の変形の程度によっては、金ワイヤ１１４がフレーム１０２ｂに接触してしまうことが想定され、この場合には、電気的な短絡が生じて電力半導体装置の品質に悪影響を与えることになる。
これに対して、実施の形態に係る電力半導体装置では、追加フレーム５が設けられている。このため、仮に、金ワイヤ１４が変形したとしても、金ワイヤ１４は先に追加フレーム５に接触して、金ワイヤ１４がフレーム２ｂに接触したりするのを阻止することができる。追加フレーム５は、他のフレーム２ａ、２ｂとは電気的に接続されていない。これにより、金ワイヤ１４が追加フレーム５に接触したとしても、電気的絶縁性に何ら問題はなく、電力半導体装置を正常に動作せることができ、信頼性を確保することができる。
実施の形態２
実施の形態２に係る電力半導体装置について説明する。図９に示すように、電力半導体装置１では、追加フレーム５は、モールド樹脂１６より突出した端子５５を有している。なお、これ以外の構成については、図１および図２に示す電力半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
上述した電力半導体装置１では、前述した電力半導体装置と同様に、金ワイヤ１４が変形したとしても、金ワイヤ１４は先に追加フレーム５に接触して、金ワイヤ１４がフレーム２ｂに接触したりするのを阻止することができる。加えて、本実施の形態に係る電力半導体装置では、そのような金ワイヤが追加フレームに接近しているか、または、接触しているものを排除することができる。
すなわち、図９に示すように、追加フレーム５の端子５５と接地電位との間に所定の電圧を印加した場合に、電流が検知されれば、その電力半導体装置では、追加フレームのある箇所に金ワイヤが接近しているか、または、接触していると判断される。そのような電力半導体装置を排除することで、電気的絶縁性にさらに優れた電力半導体装置を得ることができる。
実施の形態３
実施の形態３に係る電力半導体装置について説明する。図１０に示すように、電力半導体装置１では、追加フレームとして、互いに電気的に分離された追加フレーム５ａと追加フレーム５ｂとが設けられている。なお、これ以外の構成については、図１および図２に示す電力半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
上述した電力半導体装置では、同時に一の金ワイヤ１４と他の金ワイヤ１４とが、追加フレームに接触等するような場合があっても、追加フレームとして、互いに電気的に分離された追加フレーム５ａと追加フレーム５ｂとが設けられていることで、一の金ワイヤ１４と他の金ワイヤ１４とが電気的に短絡する確率を下げることができる。
特に、追加フレームに対して複数の箇所で金ワイヤが接触が発生しやすい箇所に、追加フレーム５ａと追加フレーム５ｂとが繋がっていない部分を配置させることで、効果的に電気的な短絡を抑制することができる。
実施の形態４
実施の形態４に係る電力半導体装置について説明する。たとえば、三相誘導電動機を駆動させるには、電力半導体装置には、６つのＩＧＢＴが搭載され、その６つのＩＧＢＴのそれぞれと対応する制御用のＩＣとが、金ワイヤによってそれぞれ電気的に接続されることになる。
図１１および図１２に示すように、電力半導体装置１では、６つのＩＧＢＴ１１のそれぞれと対応する制御用のＩＣ１２との６相ごとに、追加フレーム５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆが設けられている。追加フレーム５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆは、互いに電気的に分離されている。なお、これ以外の構成については、図１および図２に示す電力半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
図１３および図１４に示すように、電力半導体装置を製造する際には、追加フレーム５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆは、フレームの外周に位置するフレーム支持部６にそれぞれ支持されている。ＩＧＢＴ１１および制御用のＩＣ１２を搭載したフレーム２ａ、２ｂは、追加フレーム５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆとともに所定の金型（図示せず）に配置される。その金型内にモールド樹脂がゲート（図１３の斜線部分を参照）から注入されて、ＩＧＢＴ１１および制御用のＩＣ１２が、フレーム２ａ、２ｂおよび追加フレーム５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆとともにモールド樹脂１６によって封止されることになる。
上述した電力半導体装置では、追加フレーム５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆが、互いに電気的に分離されている。これにより、たとえ、金型内に注入されるモールド樹脂によって、各相に対応する金ワイヤが追加フレーム５ａ、５ｂ、５ｃ、５ｄ、５ｅ、５ｆに接近したり、または、接触するようなことがあったとしても、電気的な短絡を確実に防止することができる。すなわち、この電力半導体装置では、複数の金ワイヤが接触するような場合に効果を発揮する。
実施の形態５
実施の形態５に係る電力半導体装置について説明する。実施の形態４では、６相のすべてに対応するように追加フレームを設けた電力半導体装置について説明した。実施の形態５に係る電力半導体装置では、６相のすべてに対応するように追加フレームを設けるというよりは、金ワイヤが接触しやすい相にだけ対応するように追加フレームが設けられている。
この電力半導体装置によれば、実施の形態１において説明した効果に加えて次のような効果が得られる。すなわち、金ワイヤが接触しやすい相にだけ対応するように追加フレームを設けることで、フレーム面積の削減を図り、製造コストを抑えることができる。
実施の形態６
実施の形態６に係る電力半導体装置について説明する。図１５に示すように、電力半導体装置１では、追加フレーム５は、制御用のＩＣ１２を搭載したフレーム２ｂの位置（高さ）よりも、ＩＧＢＴ１１を搭載したフレーム２ａの側に近づいた位置（高さ）に配置されている。なお、これ以外の構成については、図１および図２に示す電力半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
上述した電力半導体装置１では、追加フレーム５が、制御用のＩＣ１２を搭載したフレーム２ｂよりも低い位置に配置されている。これにより、金ワイヤ１４と追加フレーム５との距離が長くなり、金ワイヤ１４が追加フレーム５に接触する確率を下げることができる。その結果、電力半導体装置１の電気的絶縁性を向上させることができる。
実施の形態７
実施の形態７に係る電力半導体装置について説明する。図１６に示すように、電力半導体装置１では、追加フレーム５は、制御用のＩＣ１２を搭載したフレーム２ｂの側から、ＩＧＢＴ１１を搭載したフレーム２ａの側に向かって斜め下向きに配置されている。なお、これ以外の構成については、図１および図２に示す電力半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
上述した電力半導体装置１では、追加フレーム５が、相対的に高い位置にあるフレーム２ｂから低い位置にあるフレーム２ａに向かって、斜め下向きに配置されている。これにより、金ワイヤ１４が追加フレーム５に接触するのをさらに効果的に抑制することができる。
実施の形態８
実施の形態８に係る電力半導体装置について説明する。図１７に示すように、電力半導体装置１では、追加フレーム５は、制御用のＩＣ１２を搭載したフレーム２ｂの側から、ＩＧＢＴ１１を搭載したフレーム２ａの側に、フレーム２ａから遠ざかるように斜め上向きに配置されている。なお、これ以外の構成については、図１および図２に示す電力半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
上述した電力半導体装置１では、追加フレーム５が、相対的に高い位置にあるフレーム２ｂから低い位置にあるフレーム２ａの側に、フレーム２ａから遠ざかるように斜め上向きに配置されている。これにより、金ワイヤ１４が極端に変形したような場合であっても、金ワイヤ１４がフレーム２ｂ等に接触するのを確実に阻止して、電気的絶縁性に優れた電力半導体装置を得ることができる。
実施の形態９
前述した各実施の形態では、追加フレームを設ける場合について説明した。実施の形態９では、制御用のＩＣを搭載したフレームに構造的な特徴をもたせた電力半導体装置の一例について説明する。
図１８に示すように、電力半導体装置１では、制御用のＩＣ１２を搭載したフレーム２ｂにおける、ＩＧＢＴ１１を搭載したフレーム２ａの側に位置する端部として、傾斜面を有するフレーム端部２２ｂが形成されている。なお、これ以外の構成については、図１および図２に示す電力半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
上述した電力半導体装置１では、相対的に高い位置にあるフレーム２ｂの端部として、そのフレーム２ｂから低い位置にあるフレーム２ａに向かって傾斜した傾斜面を有するフレーム端部２２ｂが形成されている。これにより、金ワイヤ１４とフレーム端部２２ｂとの距離が長くなって、金ワイヤ１４がフレーム２ｂに接触するのを抑制して、電気的絶縁性に優れた電力半導体装置を得ることができる。
実施の形態１０
実施の形態１０では、制御用のＩＣを搭載したフレームに構造的な特徴をもたせた電力半導体装置の他の例について説明する。
図１９に示すように、電力半導体装置１では、制御用のＩＣ１２を搭載したフレーム２ｂにおける、ＩＧＢＴ１１を搭載したフレーム２ａの側に位置する端部として、フレーム２ａへ向かって下方に曲げられたフレーム端部２２ｂが形成されている。なお、これ以外の構成については、図１および図２に示す電力半導体装置と同様なので、同一部材には同一符号を付しその説明を繰り返さないこととする。
上述した電力半導体装置１では、相対的に高い位置にあるフレーム２ｂの端部として、そのフレーム２ｂから低い位置にあるフレーム２ａに向かって下方に曲げられたフレーム端部２２ｂが形成されている。これにより、金ワイヤ１４とフレーム端部２２ｂとの距離が長くなって、金ワイヤ１４がフレーム２ｂに接触するのを抑制して、電気的絶縁性に優れた電力半導体装置を得ることができる。
なお、上述した各実施の形態では、電力半導体装置として、ＩＧＢＴ１１が搭載される搭載面を上に向けた場合に、相対的に、フレーム２ａが低い位置に配置され、フレーム２ｂが高い位置に配置された電力半導体装置を例に挙げて説明した。電力半導体装置としては、フレーム２ａとフレーム２ｂとが同じ位置（高さ）に配置された態様の電力半導体装置でもよい。
また、フレーム２ａに搭載されたＩＧＢＴ１１と対応するリード端子３ａとを電気的に接続するアルミニウムワイヤ１３がリード端子３ａに接触するのを阻止するように、追加フレームを配置させてもよい。
今回開示された実施の形態は例示であってこれに制限されるものではない。本発明は上記で説明した範囲ではなく、特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲でのすべての変更が含まれることが意図される。
本発明は、電力半導体素子をフレームとともにモールド樹脂によって封止した電力半導体装置に有効に利用される。
１ 電力半導体装置、２ａ，２ｂ フレーム、２２ｂ フレーム端部、３ａ，３ｂ リード端子、５，５ａ，５ｂ，５ｃ，５ｄ，５ｅ，５ｆ 追加フレーム、６ フレーム支持部、１１ ＩＧＢＴ、１２ 制御用のＩＣ、１３ アルミニウムワイヤ、１４，１５ 金ワイヤ、１６ モールド樹脂、Ｙ１ 矢印、１５０ 金型。

Claims (4)

  1. 第１半導体素子が搭載される第１フレームと、
    平面視的に前記第１フレームとは異なる位置に配置されて、前記第１フレームとは距離を隔てられた、第２半導体素子が搭載される第２フレームと、
    前記第１フレームと前記第２フレームとの間を跨ぐように、前記第１半導体素子と前記第２半導体素子とを電気的に接続するワイヤと、
    前記ワイヤが前記第２フレームへ接触するのを阻止する接触阻止部と、
    前記第１フレーム、前記第２フレーム、前記ワイヤおよび前記接触阻止部を封止する封止部材と
    を備え、
    前記第１フレームの第１リード端子が突出する前記封止部材の第１側面と前記第２フレームの第２リード端子が突出する前記封止部材の第２側面とが一の方向に距離を隔てて互いに対向しており、前記接触阻止部は、前記一の方向と交差する他の方向に距離を隔てて互いに対向する前記封止部材の第３側面の側から第４側面の側に向かって延在し、
    前記第２フレームは、前記第１フレームに対して前記第１半導体素子が搭載される搭載面の側に、前記搭載面と交差する方向に距離を隔てられ、
    前記接触阻止部は、前記第２フレームにおける、前記第１フレームが位置する側の端部に沿って、前記第２フレームよりも前記第１フレームが位置する側に接近した位置に配置された、電力半導体装置。
  2. 第１半導体素子が搭載される第１フレームと、
    平面視的に前記第１フレームとは異なる位置に配置されて、前記第１フレームとは距離を隔てられた、第２半導体素子が搭載される第２フレームと、
    前記第１フレームと前記第２フレームとの間を跨ぐように、前記第１半導体素子と前記第２半導体素子とを電気的に接続するワイヤと、
    前記ワイヤが前記第２フレームへ接触するのを阻止する接触阻止部と、
    前記第１フレーム、前記第２フレーム、前記ワイヤおよび前記接触阻止部を封止する封止部材と
    を備え、
    前記第１フレームの第１リード端子が突出する前記封止部材の第１側面と前記第２フレームの第２リード端子が突出する前記封止部材の第２側面とが一の方向に距離を隔てて互いに対向しており、前記接触阻止部は、前記一の方向と交差する他の方向に距離を隔てて互いに対向する前記封止部材の第３側面の側から第４側面の側に向かって延在し、
    前記第２フレームは、前記第１フレームに対して前記第１半導体素子が搭載される搭載面の側に、前記搭載面と交差する方向に距離を隔てられ、
    前記接触阻止部は、前記第２フレームにおける、前記第１フレームが位置する側の端部から、前記第１フレームに向かって斜めに配置された、電力半導体装置。
  3. 第１半導体素子が搭載される第１フレームと、
    平面視的に前記第１フレームとは異なる位置に配置されて、前記第１フレームとは距離を隔てられた、第２半導体素子が搭載される第２フレームと、
    前記第１フレームと前記第２フレームとの間を跨ぐように、前記第１半導体素子と前記第２半導体素子とを電気的に接続するワイヤと、
    前記ワイヤが前記第２フレームへ接触するのを阻止する接触阻止部と、
    前記第１フレーム、前記第２フレーム、前記ワイヤおよび前記接触阻止部を封止する封止部材と
    を備え、
    前記第１フレームの第１リード端子が突出する前記封止部材の第１側面と前記第２フレームの第２リード端子が突出する前記封止部材の第２側面とが一の方向に距離を隔てて互いに対向しており、前記接触阻止部は、前記一の方向と交差する他の方向に距離を隔てて互いに対向する前記封止部材の第３側面の側から第４側面の側に向かって延在し、
    前記第２フレームは、前記第１フレームに対して前記第１半導体素子が搭載される搭載面の側に、前記搭載面と交差する方向に距離を隔てられ、
    前記接触阻止部は、前記第２フレームにおける、前記第１フレームが位置する側の端部から、前記第１フレームに向う側とは反対側へ斜めに配置された、電力半導体装置。
  4. 第１半導体素子が搭載される第１フレームと、
    平面視的に前記第１フレームとは異なる位置に配置されて、前記第１フレームとは距離を隔てられた、第２半導体素子が搭載される第２フレームと、
    前記第１フレームと前記第２フレームとの間を跨ぐように、前記第１半導体素子と前記第２半導体素子とを電気的に接続するワイヤと、
    前記ワイヤが前記第２フレームへ接触するのを阻止する接触阻止部と、
    前記第１フレーム、前記第２フレーム、前記ワイヤおよび前記接触阻止部を封止する封止部材と
    を備え、
    前記第１フレームの第１リード端子が突出する前記封止部材の第１側面と前記第２フレームの第２リード端子が突出する前記封止部材の第２側面とが一の方向に距離を隔てて互いに対向しており、前記接触阻止部は、前記一の方向と交差する他の方向に距離を隔てて互いに対向する前記封止部材の第３側面の側から第４側面の側に向かって延在し、
    前記第２フレームは、前記第１フレームに対して前記第１半導体素子が搭載される搭載面の側に、前記搭載面と交差する方向に距離を隔てられ、
    前記第２フレームは、前記第２フレームにおける、前記第１フレームが位置する側の端部に、前記接触阻止部として、前記第１フレームに向かって曲げられた曲げ部を備えた、電力半導体装置。
JP2012172955A 2012-08-03 2012-08-03 電力半導体装置 Active JP5932555B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012172955A JP5932555B2 (ja) 2012-08-03 2012-08-03 電力半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012172955A JP5932555B2 (ja) 2012-08-03 2012-08-03 電力半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2016048536A Division JP6099784B2 (ja) 2016-03-11 2016-03-11 電力半導体装置

Publications (2)

Publication Number Publication Date
JP2014033093A JP2014033093A (ja) 2014-02-20
JP5932555B2 true JP5932555B2 (ja) 2016-06-08

Family

ID=50282686

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012172955A Active JP5932555B2 (ja) 2012-08-03 2012-08-03 電力半導体装置

Country Status (1)

Country Link
JP (1) JP5932555B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016129257A (ja) * 2016-03-11 2016-07-14 三菱電機株式会社 電力半導体装置

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6316086B2 (ja) * 2014-05-09 2018-04-25 三菱電機株式会社 樹脂封止型電力用半導体装置及びその製造方法
JP7002645B2 (ja) 2018-05-09 2022-01-20 三菱電機株式会社 パワー半導体装置およびその製造方法ならびに電力変換装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53126268A (en) * 1977-04-11 1978-11-04 Hitachi Ltd Semiconductor device
JPS6061112A (ja) * 1983-09-16 1985-04-08 Hitachi Ltd 鋼帯の高速酸洗方法及び装置
JPS60210845A (ja) * 1984-04-05 1985-10-23 Toshiba Corp 樹脂封止型半導体装置
JPS632362A (ja) * 1986-06-23 1988-01-07 Nissan Motor Co Ltd 半導体装置
JP3843185B2 (ja) * 1998-10-30 2006-11-08 三菱電機株式会社 半導体装置
JP4146785B2 (ja) * 2003-11-19 2008-09-10 三菱電機株式会社 電力用半導体装置
JP2007184475A (ja) * 2006-01-10 2007-07-19 Aisan Ind Co Ltd 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016129257A (ja) * 2016-03-11 2016-07-14 三菱電機株式会社 電力半導体装置

Also Published As

Publication number Publication date
JP2014033093A (ja) 2014-02-20

Similar Documents

Publication Publication Date Title
JP7208966B2 (ja) 半導体装置
JP4365388B2 (ja) 半導体パワーモジュールおよびその製法
JP4858290B2 (ja) 負荷駆動装置
US9806009B2 (en) Semiconductor device and power converter using the same
WO2015174158A1 (ja) パワー半導体モジュールおよび複合モジュール
JP6413939B2 (ja) 半導体装置およびインバータ
JP5467933B2 (ja) 半導体装置
JP5481104B2 (ja) 半導体装置
WO2015068565A1 (ja) 半導体装置
JP5932555B2 (ja) 電力半導体装置
CN103378025B (zh) 半导体装置
JP5776707B2 (ja) 半導体装置
US20150262915A1 (en) Semiconductor device and module
JP6099784B2 (ja) 電力半導体装置
WO2013065462A1 (ja) 半導体装置及びその製造方法
US8810014B2 (en) Semiconductor package including conductive member disposed between the heat dissipation member and the lead frame
JP6123722B2 (ja) 半導体装置
JP4485995B2 (ja) パワー半導体モジュール
US11069602B2 (en) Package and terminal arrangement for semiconductor module
US11462451B2 (en) Semiconductor device having terminals including heat dissipation portions, and method of manufacturing thereof
JP5602703B2 (ja) パワー半導体モジュール
CN110462825B (zh) 半导体封装装置及其制造方法
JP7483128B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP7046200B2 (ja) 半導体モジュール
JP5858895B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141020

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150608

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20150630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150825

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160105

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160311

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20160322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160426

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160428

R150 Certificate of patent or registration of utility model

Ref document number: 5932555

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250