CN112041984B - 功率半导体装置及其制造方法以及电力变换装置 - Google Patents

功率半导体装置及其制造方法以及电力变换装置 Download PDF

Info

Publication number
CN112041984B
CN112041984B CN201980028649.5A CN201980028649A CN112041984B CN 112041984 B CN112041984 B CN 112041984B CN 201980028649 A CN201980028649 A CN 201980028649A CN 112041984 B CN112041984 B CN 112041984B
Authority
CN
China
Prior art keywords
chip pad
lead
sealing material
pad
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201980028649.5A
Other languages
English (en)
Other versions
CN112041984A (zh
Inventor
岩井贵雅
须藤进吾
铃木裕一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of CN112041984A publication Critical patent/CN112041984A/zh
Application granted granted Critical
Publication of CN112041984B publication Critical patent/CN112041984B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

在功率半导体装置中，在大芯片焊盘(2)等搭载有功率半导体元件(5a)。大芯片焊盘(2)经由引线台阶部与功率引线连结。在大芯片焊盘(2)中，在X轴方向隔开距离而放置第1端部(17aa)和第2端部(17bb)。引线台阶部在比第1端部(17aa)与第2端部(17bb)之间的中央线靠第1端部(17aa)的一侧从Y轴方向连结。在大芯片焊盘(2)中，以从第1端部(17aa)朝向第2端部(17bb)，大芯片焊盘(2)与模制树脂(11)的第1主面(11e)的距离变长的方式倾斜。

Description

功率半导体装置及其制造方法以及电力变换装置
技术领域
本发明涉及功率半导体装置及其制造方法以及电力变换装置，特别涉及具备具有搭载半导体元件的芯片焊盘(die pad)的引线框架的功率半导体装置、该功率半导体装置的制造方法以及应用该功率半导体装置的电力变换装置。
背景技术
从工业设备到家电/信息终端，在所有产品中功率半导体装置得到普及。关于搭载于家电的模块，特别要求小型化。功率半导体装置由于处置高电压/大电流而发热量大，为了使决定的容量的电流通电，需要向外部高效地散热，并且保持与外部的电绝缘性。
在功率半导体装置中，有将包括搭载有功率半导体元件等的芯片焊盘的引线框架与功率半导体元件等一起通过密封材料密封的功率半导体装置。作为公开该种功率半导体装置的专利文献的例子，有专利文献1以及专利文献2。
现有技术文献
专利文献
专利文献1：日本特开2014-33093号公报
专利文献2：日本特开昭63-8414号公报
发明内容
在该种功率半导体装置中，通过将包括搭载有功率半导体元件等的芯片焊盘的引线框架配置到模具内，并在该模具内注入密封材料，利用密封材料密封功率半导体元件等。该手法还被称为传递模塑手法。
在该传递模塑手法中，在将密封材料注入到模具内时，有时由于注入的密封材料，芯片焊盘引起变形。因此，根据芯片焊盘的变形的方式，覆盖芯片焊盘的密封材料的厚度有时变薄。在覆盖搭载有功率半导体元件等的芯片焊盘的密封材料的厚度变薄时，存在电绝缘性恶化的可能性。
本发明是为了解决上述问题而完成的，一个目的在于提供确保电绝缘性的功率半导体装置，另一目的在于提供这样的功率半导体装置的制造方法，又一目的在于提供应用这样的功率半导体装置的电力变换装置。
本发明所涉及的功率半导体装置具备引线端子、第1芯片焊盘、第1半导体元件、第1悬吊引线以及密封材料。第1半导体元件搭载于第1芯片焊盘。第1悬吊引线与第1芯片焊盘连接，与引线端子连结。密封材料以使引线端子的一部分露出的方式，密封第1芯片焊盘、第1半导体元件以及第1悬吊引线。在第1芯片焊盘中，在第1方向隔开第1距离而放置第1端部以及第2端部。第1悬吊引线在比第1芯片焊盘中的第1端部与第2端部之间的中央靠第1端部侧，从与第1方向交叉的第2方向与第1芯片焊盘连接。第1芯片焊盘相对引线端子所处的与第1方向以及第2方向交叉的第3方向的第1位置，配置于覆盖第1芯片焊盘中的与搭载有第1半导体元件的一侧相反的一侧的密封材料的第1主面所处的一侧。第1芯片焊盘以第1芯片焊盘中的与搭载有第1半导体元件的一侧相反的一侧的部分至第1主面的密封材料的厚度从第1芯片焊盘中的第1端部的一侧朝向第2端部的一侧变厚的方式倾斜。
本发明所涉及的一个功率半导体装置的制造方法具备以下的工序。形成引线框架。向引线框架搭载第1半导体元件。将引线框架，以使搭载有第1半导体元件的一侧朝上的状态，配置到具有下模具、上模具以及密封材料注入口的模具内。从密封材料注入口向模具内注入密封材料。拆下模具。形成引线框架的工序包括：形成如下部件的工序：引线端子、在第1方向隔开第1距离而放置第1端部和第2端部，搭载第1半导体元件的第1芯片焊盘、及在比第1芯片焊盘中的第1端部与第2端部之间的中央靠第1端部的一侧，从与第1方向交叉的第2方向与第1芯片焊盘连接，与引线端子连结的第1悬吊引线；以及通过对第1悬吊引线进行弯曲加工，将第1芯片焊盘配置到比引线端子所处的、与第1方向和第2方向交叉的第3方向的第1位置低的位置的工序。在将引线框架配置到模具内的工序中，密封材料注入口在第1位置的下侧配置于从第1方向朝向第1悬吊引线注入密封材料的位置。在向模具内注入密封材料的工序中，从密封材料注入口注入到模具内的密封材料包含填充到第1芯片焊盘与下模具之间的密封材料第1部和填充到第1芯片焊盘与上模具之间的密封材料第2部，在填充密封材料第1部和密封材料第2部时，以通过密封材料第1部使第1芯片焊盘的第2端部的一侧相对连接有第1悬吊引线的第1芯片焊盘的第1端部的一侧抬起，使第2端部的一侧相对第1端部的一侧朝上的方式，使第1芯片焊盘倾斜。
本发明所涉及的另一功率半导体装置的制造方法具备以下的工序。形成引线框架。向引线框架搭载第1半导体元件。将引线框架，以使搭载有第1半导体元件的一侧朝上的状态，配置到具有下模具、上模具以及密封材料注入口的模具内。从密封材料注入口向模具内注入密封材料。拆下模具。形成引线框架的工序包括：形成如下部件的工序：引线端子、在第1方向隔开第1距离而放置第1端部和第2端部，搭载第1半导体元件的第1芯片焊盘、及在比第1芯片焊盘中的第1端部与第2端部之间的中央靠第1端部的一侧，从与第1方向交叉的第2方向与第1芯片焊盘连接，与引线端子连结的第1悬吊引线；以及通过对第1悬吊引线进行弯曲加工，将第1芯片焊盘配置到比引线端子所处的、与第1方向和第2方向交叉的第3方向的第1位置低的位置的工序。在将引线框架配置到模具内的工序中，密封材料注入口在第1位置的下侧配置于从第1方向朝向第1悬吊引线注入密封材料的位置。形成引线框架的工序包括形成从引线端子向第2方向突出，并且相对第1悬吊引线配置于第1芯片焊盘的第1端部的一侧的第1突出引线的工序。在向模具内注入密封材料的工序中，在从第1方向观察时，从配置于第1突出引线的下侧的密封材料注入口注入密封材料。
本发明所涉及的电力变换装置具备：主变换电路，具有上述功率半导体装置，变换被输入的电力而输出；以及控制电路，将控制主变换电路的控制信号输出给主变换电路。
根据本发明所涉及的功率半导体装置，搭载有第1半导体元件的第1芯片焊盘以第1芯片焊盘中的与搭载有第1半导体元件的一侧相反的一侧的部分至第1主面的密封材料的厚度从第1芯片焊盘中的第1端部的一侧朝向第2端部的一侧变厚的方式倾斜。由此，能够确保功率半导体装置的电绝缘性。
根据本发明所涉及的一个功率半导体装置的制造方法，在填充密封材料第1部和密封材料第2部时，以通过密封材料第1部使第1芯片焊盘的第2端部的一侧相对连接有第1悬吊引线的第1芯片焊盘的第1端部的一侧抬起，使第2端部的一侧相对第1端部的一侧朝上的方式，使第1芯片焊盘倾斜。由此，能够制造能够确保电绝缘性的功率半导体装置。
根据本发明所涉及的其他功率半导体装置的制造方法，在向模具内注入密封材料的工序中，在从第1方向观察时，从配置于第1突出引线的下侧的密封材料注入口注入密封材料。由此，能够制造能够确保电绝缘性的功率半导体装置。
根据本发明所涉及的电力变换装置，通过应用上述功率半导体装置，能够得到绝缘性高的电力变换装置。
附图说明
图1是本发明的实施方式1所涉及的功率半导体装置的俯视图。
图2是在该实施方式中图1所示的沿剖面线II-II的剖面图。
图3是用于说明在该实施方式中大芯片焊盘以及小芯片焊盘的配置关系的部分俯视图。
图4是用于说明在该实施方式中大芯片焊盘以及小芯片焊盘的配置关系的部分立体图。
图5是示出在该实施方式中功率半导体装置的制造方法的一个工序的俯视图。
图6是示出在该实施方式中在图5所示的工序之后进行的工序的剖面图。
图7是示出在该实施方式中在图6所示的工序之后进行的工序的剖面图。
图8是示出在该实施方式中在图7所示的工序之后进行的工序的剖面图。
图9是示出在该实施方式中在图8所示的工序之后进行的工序的俯视图。
图10是示出在该实施方式中在图9所示的工序之后进行的工序的剖面图。
图11是示出一个比较例所涉及的功率半导体装置的制造方法的一个工序的剖面图。
图12是示出用于改善图11所示的一个比较例所涉及的功率半导体装置的制造方法的工序的剖面图。
图13是示出在该实施方式中用于说明作用效果的图7所示的工序之后的第1状态的剖面图。
图14是示出在该实施方式中用于说明作用效果的第1状态之后的第2状态的剖面图。
图15是示出在该实施方式中用于说明作用效果的第2状态之后的第3状态的剖面图。
图16是示出其他比较例所涉及的功率半导体装置的制造方法的一个工序的俯视图。
图17是在该实施方式中用于说明作用效果的功率半导体装置的剖面图。
图18是示出本发明的实施方式2所涉及的功率半导体装置的制造方法的一个工序的剖面图。
图19是示出在该实施方式中在图18所示的工序之后进行的工序的剖面图。
图20是示出在该实施方式中图19所示的工序中的可动销的位置的俯视图。
图21是示出在该实施方式中在图20所示的工序之后进行的工序的剖面图。
图22是本发明的实施方式3所涉及的功率半导体装置的剖面图。
图23是用于说明在该实施方式中大芯片焊盘以及小芯片焊盘的配置关系的部分立体图。
图24是示出在该实施方式中大芯片焊盘以及小芯片焊盘的侧面的剖面图。
图25是用于说明在该实施方式中通过蚀刻工序制作大芯片焊盘以及小芯片焊盘的形状的方法的第1部分俯视图。
图26是用于说明在该实施方式中通过蚀刻工序制作大芯片焊盘以及小芯片焊盘的形状的方法的第2部分俯视图。
图27是用于说明在该实施方式中通过蚀刻工序制作大芯片焊盘以及小芯片焊盘的形状的方法的部分剖面图。
图28是本发明的实施方式4所涉及的应用功率半导体装置的电力变换装置的框图。
(符号说明)
1a：功率引线端子；1b、IC引线端子；2：大芯片焊盘；3：小芯片焊盘；4：线；5a：功率半导体元件；5b、IC元件；6a、6b、6c：导电性粘接剂；7a、7b：引线台阶部；8：下模具；9：上模具；10：柱塞；11：模制树脂；11a：第1侧部；11b：第2侧部；11c：第3侧部；11d：第4侧部；11e：第1主面；11f：第2主面；11g：凹陷；12：功率引线；13：IC引线；14：绝缘层；15、15a、15b、15c、15d：突出引线；16：树脂注入口；17a、17b、17c、17d、17e、17f、17g、17h：顶端；17aa：第1端部；17bb：第2端部；17cc：第3端部；17dd：第4端部；18：弯曲部；20a、20b：终端部；21a、21b：虚设引线；22：片状树脂(tablet resin)；23、23a、23b：流动树脂；24：散热片；25、30：流道(runner)；27：树脂填充空间；29：可动销；31、31a、31b：可动销；50：引线框架；55：功率半导体装置；60：模具；61a、61b、61c、61d：锥形部；62：弯曲部；63a、63b、64a、64b：蚀刻掩模；65a、65b：部分；L1：距离；L2：沿面距离；L3：突出长度；W1：大芯片焊盘的宽度；W2：小芯片焊盘的宽度；W3：弯曲部的宽度；D1、D2：距离；C1、C2：中心线；W4、W5、W6、W7：宽度。
具体实施方式
实施方式1.
说明实施方式1所涉及的功率半导体装置。如图1以及图2所示，在功率半导体装置55中，作为引线框架50，具备功率引线端子1a、功率引线12、大芯片焊盘2、小芯片焊盘3、引线台阶部7(7a、7b)、突出引线15(15a、15b、15c、15d)、IC引线端子1b以及IC引线13。
在此，功率引线端子1a与引线端子对应。大芯片焊盘2与第1芯片焊盘对应。小芯片焊盘3与第2芯片焊盘对应。引线台阶部7中的、引线台阶部7a与第1悬吊引线对应。引线台阶部7b与第2悬吊引线对应。突出引线15中的、突出引线15a与第1突出引线对应。突出引线15b、15c、15d与第2突出引线对应。IC引线13与第3芯片焊盘对应。
在大芯片焊盘2中，搭载有作为第1半导体元件的功率半导体元件5a。在小芯片焊盘3中，搭载有作为第2半导体元件的功率半导体元件5a。在大芯片焊盘2中，搭载有3个功率半导体元件5a。3个功率半导体元件5a各自通过导电性粘接剂6a被接合到大芯片焊盘2。在小芯片焊盘3中，搭载有1个功率半导体元件5a。1个功率半导体元件5a通过导电性粘接剂6a被接合到小芯片焊盘3。功率半导体元件5a例如是IGBT(Insulated Gate BipolarTransistor，绝缘栅双极晶体管)或者MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor，金属氧化物半导体场效应晶体管)等。作为导电性粘接剂6a，例如应用焊料或者银膏等。
在IC引线13中，搭载有作为第3半导体元件的IC元件5b。IC元件5b通过导电性粘接剂6b被接合到IC引线13。对应的功率半导体元件5a和IC元件5b通过线4电连接。对应的功率半导体元件5a和突出引线15a～15d通过线4电连接。对应的IC元件5b和IC引线端子1b通过线4电连接。线4例如由以金或者银为首的金属形成。这样，在引线框架50中形成有电路。此外，作为线4，也可以根据连接的部分，适当地改变材质或者粗细等。另外，也可以对连接线4的部分，实施用于提高线的接合力的涂覆等处理。
引线框架50、功率半导体元件5a以及IC元件5b被作为密封材料的模制树脂11密封。功率引线端子1a在与功率引线12连结的部分被模制树脂11密封的状态下，从模制树脂11突出。另外，IC引线端子1b在与IC引线13连结的部分被模制树脂11密封的状态下，从模制树脂11突出。
模制树脂11具有第1侧部11a、第2侧部11b、第3侧部11c、第4侧部11d、第1主面11e以及第2主面11f。第1侧部11a和第2侧部11b在X轴方向隔开间隔而相互对置，并且在Y轴方向分别延伸。第3侧部11c和第4侧部11d在Y轴方向隔开间隔而相互对置，并且在X轴方向分别延伸。第1主面11e和第2主面11f在Z轴方向隔开间隔而相互对置。此外，在图1中，示出注入成为模制树脂11的流动树脂的树脂注入口16的位置。树脂注入口16的配置关系后述。
说明大芯片焊盘2以及小芯片焊盘3等的构造。如图2所示，大芯片焊盘2以及小芯片焊盘3配置于比被模制树脂11密封的功率引线端子1a(IC引线端子1b)的Z轴方向的位置(高度)低的位置。即，大芯片焊盘2以及小芯片焊盘3相对功率引线端子1a(IC引线端子1b)的Z轴方向的位置，配置于模制树脂11的第1主面11e的一侧。此外，搭载有IC元件5b的IC引线13相对大芯片焊盘2以及小芯片焊盘3，配置于模制树脂11的第2主面11f的一侧。
如图1以及图3所示，大芯片焊盘2经由引线台阶部7a与功率引线12连结。在大芯片焊盘2中，在作为第1方向的X轴方向隔开距离D1而放置第1端部17aa和第2端部17bb。引线台阶部7从作为第2方向的Y轴方向连结到比第1端部17aa与第2端部17bb之间的中央线C1靠第1端部17aa的一侧。在大芯片焊盘2中，搭载3个功率半导体元件5a的部分在X轴方向具有作为第1宽度的宽度W1。突出引线15a～15d各自从功率引线12向Y轴方向(正方向)突出。
小芯片焊盘3包括弯曲部18。小芯片焊盘3经由小芯片焊盘3的弯曲部18和引线台阶部7与功率引线12连结。在小芯片焊盘3中，在X轴方向隔开距离D2而放置第3端部17cc和第4端部17dd。引线台阶部7从Y轴方向连结到比第3端部17cc与第4端部17dd之间的中央线C2靠第3端部17cc的一侧。
在小芯片焊盘3中，搭载1个功率半导体元件5a的部分在X轴方向具有作为第2宽度的宽度W2。宽度W2比宽度W1短。弯曲部18以具有在X轴方向延伸的X方向分量和在Y轴方向延伸的Y方向分量的方式，倾斜地延伸。因此，在小芯片焊盘3中，相比于引线台阶部7的终端部20b的X坐标的值，小芯片焊盘3的顶端17c的X坐标的值更大。
在小芯片焊盘3中的弯曲部18中，在与具有X方向分量和Y方向分量而倾斜地延伸的方向大致正交的方向具有宽度W3。该宽度W3比引线台阶部7的宽度(X轴方向)以及小芯片焊盘3的宽度W2短。通过具有这样的弯曲部18，即使大芯片焊盘2的侧方(X轴负方向)的空间27比较窄，也能够在向大芯片焊盘2搭载3个功率半导体元件5a之后，向3个小芯片焊盘3各自搭载1个功率半导体元件5a。由此，能够在功率半导体装置55的限定的容积内，高效地配置功率半导体元件5a，能够对功率半导体装置55的小型化作出贡献。
稍详细地说明大芯片焊盘2以及小芯片焊盘3的配置关系。在大芯片焊盘2中，以从第1端部17aa的一侧朝向第2端部17bb的一侧，大芯片焊盘2和模制树脂11的第1主面11e的距离变长的方式倾斜。即，以使覆盖大芯片焊盘2中的与搭载有功率半导体元件5a的一侧相反的一侧的模制树脂11的厚度(绝缘层14的厚度)朝向X轴的正方向变厚的方式，使大芯片焊盘2倾斜(参照图10)。
另外，以使覆盖大芯片焊盘2中的与搭载有功率半导体元件5a的一侧相反的一侧的模制树脂11的部分的厚度(绝缘层14的厚度)比覆盖引线台阶部7的终端部20a的模制树脂11的部分的厚度更厚的方式，使大芯片焊盘2倾斜。
在小芯片焊盘3中，以从第3端部17cc的一侧向第4端部17dd的一侧，小芯片焊盘3和模制树脂11的第1主面11e的距离变长的方式倾斜。即，以使覆盖小芯片焊盘3中的与搭载有功率半导体元件5a的一侧相反的一侧的模制树脂11的厚度(绝缘层14的厚度)朝向X轴的正方向变厚的方式，使小芯片焊盘3倾斜(参照图10)。
更详细地说明大芯片焊盘2以及小芯片焊盘3的配置关系。在图4中，放大示出大芯片焊盘2以及小芯片焊盘3的部分。如图4所示，在大芯片焊盘2中，以使大芯片焊盘2的第2端部17bb(顶端17b)的一侧相对引线台阶部7a的终端部20a所处的第1端部17aa(顶端17a)的一侧成为更高的位置(Z轴方向)的方式，相对XY平面倾斜。即，从大芯片焊盘2的第1端部17aa的一侧朝向第2端部17bb的一侧在X轴方向延伸的部分向箭头Y1所示的朝向(Z轴正方向)倾斜。
另外，在小芯片焊盘3中，以使小芯片焊盘3的第4端部17dd(顶端17d)的一侧相对引线台阶部7b的终端部20b所处的第3端部17cc的一侧成为更高的位置(Z轴方向)的方式，相对XY平面倾斜。即，从小芯片焊盘3的第3端部17cc的一侧朝向第4端部17dd的一侧在X轴方向延伸的部分向箭头Y1所示的朝向(Z轴正方向)倾斜。
通过这样大芯片焊盘2以及小芯片焊盘3各自倾斜，能够确保大芯片焊盘2的顶端17b(第2端部17bb)和小芯片焊盘3的顶端17c(第3端部17cc)的距离。由此，能够使大芯片焊盘2与小芯片焊盘3之间的电绝缘性变得良好，并且能够对模制树脂11的小型化作出贡献。
进而，大芯片焊盘2的顶端17a的位置最好比小芯片焊盘3的顶端17c的位置处于下侧(-z方向)。在大芯片焊盘2以及小芯片焊盘3相对X-Y平面以相同的角度倾斜的情况下，易于预测大芯片焊盘2的顶端17a的位置比小芯片焊盘3的顶端17c的位置处于下侧(-z方向)。此时，绝缘层14的厚度变得最薄的部分成为大芯片焊盘2的顶端17a部分，预测在该部分中发生绝缘破坏。由此，能够减少检查绝缘性的位置，检查的效率提高。进而，在大芯片焊盘2以及小芯片焊盘3中，能够预测绝缘破坏的部分，从而通过仅对大芯片焊盘2或者小芯片焊盘3的一部分实施除掉角部的加工，能够使绝缘耐压增加。
此外，也可以是大芯片焊盘2的顶端17a的位置比小芯片焊盘3的顶端17c的位置处于上侧(+z方向)。在该情况下，通过流动树脂，大芯片焊盘2的顶端17a和小芯片焊盘3的顶端17c活动的方向相逆，顶端17a与顶端17c的间隔变宽，所以优选。
另外，由于大芯片焊盘2以及小芯片焊盘3各自倾斜，如果模制树脂11的尺寸相同，则能够将大芯片焊盘2以及小芯片焊盘3各自的宽度(X轴方向)设定得更宽。由此，能够使从功率半导体元件5a发生的热更高效地散热。
进而，也可以在大芯片焊盘2中，从终端部20a所处的一侧朝向在Y轴方向远离的一侧而在Y轴方向延伸的部分向箭头Y2所示的朝向(Z轴正方向)倾斜。另外，也可以在小芯片焊盘3中，从终端部20b所处的一侧朝向在Y轴方向远离的一侧在Y轴方向延伸的部分向箭头Y2所示的朝向(Z轴正方向)倾斜。
在该情况下，能够进一步确保大芯片焊盘2的顶端17b和小芯片焊盘3的顶端17c的距离。由此，能够使大芯片焊盘2与小芯片焊盘3之间的电绝缘性更良好，并且能够对模制树脂11的进一步的小型化作出贡献。
此外，从确保覆盖大芯片焊盘2中的与搭载有功率半导体元件5a的一侧相反的一侧的模制树脂11的厚度(绝缘层14的厚度)的观点，也可以是作为大芯片焊盘2以及小芯片焊盘3各自的倾斜方式，大芯片焊盘2以及小芯片焊盘3各自的在Y轴方向延伸的部分仅向箭头Y2所示的朝向倾斜。
接下来，说明上述功率半导体装置的制造方法的一个例子。首先，通过金属板的蚀刻或者金属板的冲孔，形成引线框架50(参照图5)。在引线框架50中，形成有功率引线端子1a、功率引线12、大芯片焊盘2、小芯片焊盘3、突出引线15a等、IC引线端子1b、IC引线13以及虚设引线21a、21b(参照图5)。
接下来，通过使用弯曲模具对引线框架50实施弯曲加工，形成引线台阶部7(参照图5)。接下来，对大芯片焊盘2以及小芯片焊盘3各自通过导电性粘接剂接合功率半导体元件5a(参照图5)。另外，对IC引线13，通过导电性粘接剂，接合IC元件5b(参照图5)。接下来，连接线4。
这样，如图5所示，形成密封到模制树脂之前的多个功率半导体装置。在X轴方向配置有多个功率半导体装置。相邻的一个功率半导体装置和其他功率半导体装置通过虚设引线21a、21b连结。此外，在图5中，在X轴方向示出2个功率半导体装置，但也可以是1个功率半导体装置，还可以配置3个以上的功率半导体装置。
接下来，通过传递模塑手法，利用模制树脂密封功率半导体装置。如图6所示，准备具有下模具8和上模具9的模具60。在下模具8与上模具9之间，配置搭载有功率半导体元件5a等的引线框架50。
在模具60中，设置有树脂注入口16。树脂注入口16设置于虚设引线21a之下(Z轴方向)。即，树脂注入口16配置于位于与虚设引线21a相同的高度的功率引线12、功率引线端子1a以及突出引线15a等的位置H(Z轴方向)之下。另外，树脂注入口16配置于引线框架50中的大芯片焊盘2所处的一侧的、从X轴方向朝向引线台阶部7等注入的位置(参照图2)。
在模具60内，装填有片状树脂22。另外，配置有推出该片状树脂22的柱塞10。如图7所示，在下模具8和上模具9合模之后，在使片状树脂22熔融的同时，使柱塞10上升，从而成为模制树脂11的熔融的流动树脂23从树脂注入口16注入到模具60内。
此时，通过树脂注入口16配置于虚设引线21a之下，从树脂注入口16至下模具8的底部的距离比后述比较例的情况短。因此，易于在大芯片焊盘2与下模具8的底部之间的区域填充流动树脂23a。由此，在X轴方向(正方向)在大芯片焊盘2的下方流过的流动树脂23的速度和在X轴方向(正方向)在大芯片焊盘2的上方流过的流动树脂23的速度的差变小。
另外，大芯片焊盘2的下方的大芯片焊盘2与下模具8的底部之间的区域(剖面积)比大芯片焊盘2的上方的区域(剖面积)窄。因此，通过在大芯片焊盘2的下方流过的流动树脂23b，将大芯片焊盘2向上抬起的力变强，在大芯片焊盘2中，以使第2端部17bb的一侧相对终端部20a所处的第1端部17aa的一侧变高的方式，大芯片焊盘2朝上变形(参照朝上箭头)。即，在大芯片焊盘2中，以使高度(Z轴方向)从第1端部17aa的一侧朝向第2端部17bb的一侧变高的方式倾斜。
在此，可知在大芯片焊盘2等朝下变形的情况下，在流动树脂刚刚到达大芯片焊盘2等的顶端之后朝下变形，阻碍向大芯片焊盘2等的下方填充流动树脂。因此，为了向大芯片焊盘2等的下方的区域高效地填充流动树脂23a，最好在大芯片焊盘2等不易变形的接近引线台阶部7的终端部20a的位置设置树脂注入口16，注入流动树脂23。
最好针对沿着X轴方向依次配置的、1个大芯片焊盘2以及3个小芯片焊盘3，在接近引线台阶部7的终端部20a、20b的位置设置树脂注入口16，注入流动树脂23。进而，最好使树脂注入口16的Y轴方向的位置接近终端部20a、20b的Y轴方向的位置。
另外，树脂注入口16不残留于功率半导体装置，需要在浇口断开(gate breaking)时高效地去除。因此，最好将树脂注入口16设置到与虚设引线21a相接的虚设引线21a的正下的位置H(参照图6)。
这样，如图8所示，通过从树脂注入口16注入流动树脂23，向模具60内填充流动树脂23。如图8所示，在大芯片焊盘2中，以使大芯片焊盘2的第2端部17bb(顶端17b)的一侧相对引线台阶部7a的终端部20a(参照图6)所处的第1端部17aa(顶端17a)的一侧成为高的位置(Z轴方向)的方式相对XY平面倾斜。
另外，在小芯片焊盘3中，以使小芯片焊盘3的第4端部17dd(顶端17d)的一侧相对引线台阶部7b的终端部20b所处的第3端部17cc的一侧成为高的位置(Z轴方向)的方式相对XY平面倾斜。
在流动树脂23硬化之后，如图9所示，从模具取出通过模制树脂11密封功率半导体元件5a等的功率半导体装置。之后，将取出的功率半导体装置通过切断虚设引线以及流道25等而分别分离，如图10所示，作为功率半导体装置55完成。
在完成的功率半导体装置55中，以流道25为代表，在与树脂注入口16对应的位置残留的流道等被除掉的部分的模制树脂11的表面成为比位于模具60(参照图8)内的模制树脂11的表面粗糙的表面(浇口痕)。即，从完成的功率半导体装置55的外观，能够掌握树脂注入口16(参照图1)的位置。
在完成的功率半导体装置55中，覆盖大芯片焊盘2中的与搭载有功率半导体元件5a的一侧相反的一侧的模制树脂11的厚度(绝缘层14的厚度)朝向X轴的正方向变厚。另外，覆盖小芯片焊盘3中的与搭载有功率半导体元件5a的一侧相反的一侧的模制树脂11的厚度(绝缘层14的厚度)朝向X轴的正方向变厚。
在上述功率半导体装置的制造方法中，能够确保电绝缘性。关于这一点，与比较例所涉及的功率半导体装置的制造方法相比较来说明。此外，在比较例中，为便于说明，对同一部分附加同一符号而说明。
如图11所示，在比较例所涉及的功率半导体装置的制造方法中，树脂注入口16位于虚设引线21a之上(Z轴方向)。即，树脂注入口16配置于位于与虚设引线21a相同的高度的功率引线或者功率引线端子(都未图示)的位置之上(Z轴方向)。
在该情况下，从树脂注入口16注入的流动树脂23中的、在大芯片焊盘2的上方流过的流动树脂23b的速度比在大芯片焊盘2的下方流过的流动树脂23a的速度更快，大芯片焊盘2的上方侧相比于下方侧，被更快地填充流动树脂23b。
因此，在大芯片焊盘2的上方流过的流动树脂23b将大芯片焊盘2向下按压的力变强，在大芯片焊盘2中，从流动树脂23b的流动的上游侧朝向下游侧，以使顶端17b比顶端17a更低的方式大芯片焊盘2朝下变形(参照朝下箭头)。因此，覆盖大芯片焊盘2中的与搭载有功率半导体元件5a的一侧相反的一侧的模制树脂11的厚度朝向X轴的正方向变薄，存在电绝缘性降低的可能性。
作为防止大芯片焊盘2朝下变形的手法，例如，如图12所示，还能够通过在大芯片焊盘2等之下设置可动销29，从下方支撑大芯片焊盘2等的方法防止。在该方法中，可动销29在流动树脂23的注入完成之后被拔出。
相对比较例所涉及的功率半导体装置的制造方法，在实施方式1所涉及的功率半导体装置的制造方法中，如图6所示，树脂注入口16配置于虚设引线21a之下。因此，从树脂注入口16至下模具8的底部的距离比比较例的情况更短，易于在大芯片焊盘2与下模具8的底部之间的区域中填充流动树脂23a(参照图7)。
由此，通过在大芯片焊盘2的下方流过的流动树脂23a，将大芯片焊盘2向上抬起的力变强，在大芯片焊盘2中，以使高度(Z轴方向)从引线台阶部7a的终端部20a所处的第1端部17aa的一侧朝向第2端部17bb的一侧变高的方式倾斜(参照图7)。
另外，通过在小芯片焊盘3的下方流过的流动树脂23b，将小芯片焊盘3向上抬起的力变强，在小芯片焊盘3中，以使高度(Z轴方向)从引线台阶部7b的终端部20b所处的第3端部17cc的一侧朝向第4端部17dd的一侧变高的方式倾斜(参照图8)。
进而，稍详细地说明小芯片焊盘3的配置和绝缘性。小芯片焊盘3相比于大芯片焊盘2，作为芯片焊盘的面积更小，所以小芯片焊盘3的斜率小于大芯片焊盘2的斜率。图13示出从图7所示的状态进一步填充流动树脂23的状态。如图13所示，在小芯片焊盘3的上方流过的流动树脂23d比在小芯片焊盘3的下方流过的流动树脂23c更快地填充。
因此，通过流动树脂23d，朝下的力开始作用于小芯片焊盘3，小芯片焊盘3不会通过由于在小芯片焊盘3下流过的流动树脂23c朝上作用的力完全返回到上侧，在流动树脂23的填充完成时，有时小芯片焊盘3的顶端17c所处的端部与第1主面11e的距离D5和顶端17d所处的端部与第1主面11e的距离D6比填充流动树脂23之前的小芯片焊盘3与第1主面11e的距离D7短。
接下来，图14以及图15分别示出从图13所示的状态依次填充流动树脂23的状态。由于在各小芯片焊盘3的上方流过的流动树脂23d、23f，在各小芯片焊盘3中，小芯片焊盘3首先在-z方向变形。之后，由于在各小芯片焊盘3的下方流过的流动树脂23c、23e，在+z方向上，力作用于各小芯片焊盘3。流动树脂23的粘度随着时间经过上升，所以越远离树脂注入口16，流动树脂23的粘度变得越高，粘度越高，对小芯片焊盘3作用的力变得越大。
在此，将被填充流动树脂23的状态下的、小芯片焊盘3的顶端17e所处的端部与第1主面11e的距离设为距离D8。将小芯片焊盘3的顶端17f所处的端部与第1主面11e的距离设为距离D9。将小芯片焊盘3的顶端17g所处的端部与第1主面11e的距离设为距离D10。将小芯片焊盘3的顶端17h所处的端部与第1主面11e的距离设为距离D11(参照图15)。由此，如图15所示，在流动树脂23的填充完成的时间点，成为距离D5≤距离D6<距离D8≤距离D9<距离D10≤距离D11。因此，即便是流动树脂的填充完成的图15所示的状态，也能够确保电绝缘性。
通过大芯片焊盘2以及小芯片焊盘3这样倾斜，覆盖大芯片焊盘2中的与搭载有功率半导体元件5a的一侧相反的一侧的模制树脂11的厚度(绝缘层14的厚度)朝向X轴的正方向变厚。另外，覆盖小芯片焊盘3中的与搭载有功率半导体元件5a的一侧相反的一侧的模制树脂11的厚度(绝缘层14的厚度)朝向X轴的正方向变厚。其结果，能够确保功率半导体装置55的电绝缘性。
此外，由于流动树脂23的流动的方式的偏差，可以成为距离D5≤距离D6并且距离D8≤距离D9并且距离D10≤距离D11，距离D6>距离D8并且距离D9>距离D10。在该情况下，相邻的小芯片焊盘3之间的距离变长，所以也能够提高电绝缘性。
另外，在上述功率半导体装置的制造方法中，通过将树脂注入口16配置于虚设引线21a所处的一侧，相比于将树脂注入口16配置于功率引线端子1a等所处的一侧的情况，能够提高材料的成品率。
如图16所示，设想树脂注入口16例如配置于功率引线端子1a所处的一侧的情况。在该情况下，以成为功率引线端子1a的引线框架50的部分、和成为IC引线端子1b的引线框架50的部分连结的方式，形成引线框架50。
在这样的引线框架50的情况下，在利用模制树脂11的密封完成的时间点，在相互相邻的一个功率半导体装置55和其他功率半导体装置55中，密封一个功率半导体装置55的模制树脂11和密封其他功率半导体装置55的模制树脂11通过流道30连结。流道30的长度(Y轴方向)比将功率引线端子1a的长度(Y轴方向)和IC引线端子1b的长度(Y轴方向)合起来的长度长。该流道30成为被废弃的部分。因此，成为模制树脂11的材料的浪费变多，材料的成品率恶化。
相对于此，在上述功率半导体装置的制造方法中，通过将树脂注入口16配置于虚设引线21a所处的一侧，如图9所示，流道25的长度实质上成为与虚设引线21b的宽度相当的长度。由此，成为模制树脂11的材料的浪费被抑制，能够抑制材料的成品率恶化。
另外，关于上述功率半导体装置的制造方法中的树脂注入口16的配置关系，根据防止由于注入的流动树脂23而线4倒塌的观点，相比于大型的功率半导体装置的制造，适合于小型的功率半导体装置的制造。例如，适合于具有被称为SOP(Small Outline Package，小外形封装)或者DIP(Dual Inline Package，双列直插式封装)的封装的小型的功率半导体装置的制造。通过将树脂注入口16配置到虚设引线21a所处的一侧，并朝向X轴方向注入流动树脂，能够提高成为模制树脂11的材料的成品率。另外，同时密封多个半导体装置，所以能够缩短工序的循环时间。
进而，在上述功率半导体装置55中，能够确保沿面距离来提高电绝缘性。如图17所示，作为功率半导体装置55的使用方式，为了促进散热，有时将功率半导体装置55安装到冷却片24。在这样的使用方式中，需要确保功率引线端子1a与由金属形成的冷却片24之间的沿面距离L2。
在功率半导体装置55中，搭载功率半导体元件5a的大芯片焊盘2以及小芯片焊盘3相对配置有功率引线端子1a等的位置(Z轴方向)配置于模制树脂11的第1主面11e的一侧。即，能够在将在大芯片焊盘2以及小芯片焊盘3中覆盖与搭载有功率半导体元件5a的一侧相反的一侧的模制树脂11的厚度(绝缘层14的厚度)设为必要最小限来确保散热性的同时，确保沿面距离L2，能够提高电绝缘性。通过确保沿面距离L2，能够使更大的电流流入到功率引线端子1a。
另外，大芯片焊盘2等在与IC引线13(IC引线端子1b)的位置关系中，配置于比IC引线13低的位置(Z轴方向)。搭载于IC引线13的IC元件5b相比于功率半导体元件5a，发热量更少。因此，最好考虑沿面距离，使IC引线13远离模制树脂11的第1主面11e。另一方面，搭载有功率半导体元件5a的大芯片焊盘2等最好接近第1主面11e。
另外，在上述功率半导体装置55中，在经由引线台阶部7与大芯片焊盘2连结的功率引线12，设置有突出引线15a。另外，在经由引线台阶部7与小芯片焊盘3连结的功率引线12，分别设置有突出引线15b、15c、15d。
因此，从树脂注入口16注入的流动树脂23分别在突出引线15a～15d的上方和下方流过，通过分别填充到突出引线15a～15d的上方和下方的流动树脂23，突出引线15a～15d成为被固定的状态。因此，与突出引线15a～15d连结的功率引线12也成为被固定的状态。
由此，能够抑制经由引线台阶部7a与功率引线12连结的大芯片焊盘2朝下(Z轴方向)变形。另外，能够抑制经由引线台阶部7b与功率引线12连结的小芯片焊盘3朝下(Z轴方向)变形。此外，突出引线15a的形状和突出引线15b等的形状既可以是同一形状，也可以是不同形状。
特别是，在向大芯片焊盘2的周围填充流动树脂23之前，向突出引线15a的周围填充流动树脂23，从而能够提高抑制大芯片焊盘2的朝下的变形的效果。另外，在向小芯片焊盘3的周围填充流动树脂23之前，向突出引线15b～15d的周围填充流动树脂23，从而能够提高抑制小芯片焊盘3的朝下的变形的效果。因此，如图1所示，突出引线15a最好相对大芯片焊盘2设置于配置有树脂注入口16的一侧。突出引线15b～15d最好相对小芯片焊盘3设置于配置有树脂注入口16的一侧。
另外，在上述功率半导体装置55中，对突出引线15b～15d的各自连接有线4(参照图1)。由此，能够在抑制功率半导体装置55的Y轴方向的长度的同时，确保使线4接合的区域的面积。因此，能够使在被接合线4的区域发生的热高效地散热，能够提高功率半导体装置55的可靠性。被接合线4的区域越宽其散热性越提高，所以突出引线15a～15d的面积(X轴方向、Y轴方向)越宽越好。
进而，突出引线15b～15d的Y轴方向的长度越长，能够使线4的长度越短。通过线4的长度变短，电阻降低，能够抑制被接合线4的区域的发热。通过发热被抑制，能够提高功率半导体装置55的可靠性。
另外，在向模具内注入流动树脂23时，产生线4由于流动树脂23而倒塌的现象。此时，线4的长度越短，线4越不易倒塌，能够抑制由于线4倒塌而例如产生电短路，电绝缘性提高，能够提高功率半导体装置55的可靠性。
实施方式2.
在此，说明功率半导体装置的制造方法的其他例。首先，在经过上述与图5以及图6所示的工序同样的工序之后，如图18所示，在模具60内，设置搭载有功率半导体元件5a等的引线框架50。接下来，在下模具8和上模具9合模之后，设置于上模具9的可动销31朝向下方下降。作为可动销31，设置有4个可动销31a、31b、31c、31d。可动销31a与第1销部件对应，可动销31b与第2销部件对应。可动销31a在大芯片焊盘2的第2端部17bb的正上方隔开间隔而下降长度L3。可动销31b在小芯片焊盘3的第4端部17dd的正上方隔开间隔而下降长度L3量。关于可动销31c、31d，也同样地下降长度L3量。
接下来，如图19所示，在使片状树脂22熔融的同时，使柱塞10上升，从而成为模制树脂11的熔融的流动树脂23从树脂注入口16注入到模具60内。此时，如在实施方式1中说明，通过树脂注入口16配置于虚设引线21a下，易于在大芯片焊盘2与下模具8的底部之间的区域填充流动树脂23a。
由于在大芯片焊盘2的下方流过的流动树脂23a，将大芯片焊盘2向上抬起的力变强，在大芯片焊盘2中，以使第2端部17bb的一侧比第1端部17aa的一侧高的方式，大芯片焊盘2朝上变形(参照朝上箭头)。此时，通过在大芯片焊盘2的第2端部17bb的正上方隔开间隔而配置可动销31a，第2端部17bb抵接到可动销31a，能够阻止大芯片焊盘2过度地倾斜。另外，与大芯片焊盘2同样地，关于小芯片焊盘3，也是第4端部17dd抵接到可动销31b等，能够阻止小芯片焊盘3过度地倾斜。
图20示出对功率半导体装置俯视的情况下的可动销31的位置。如图20所示，例如，可动销31a最好配置于包括大芯片焊盘2的顶端17b的第2端部17bb。另外，可动销31b最好配置于包括小芯片焊盘3的顶端17d的第4端部17dd。另外，可动销31最好配置于不与线4接触的位置。进而，在注入流动树脂23之前，可动销31a最好配置于不与大芯片焊盘2接触的高度位置。另外，可动销31b最好配置于不与小芯片焊盘3接触的高度位置(参照图18)。
在向模具60内填充流动树脂23之后，可动销31被拔出。流动树脂23流入到可动销31被拔出后的部分。为了抑制在流动树脂23流入时，大芯片焊盘2以及小芯片焊盘3变形，可动销31的直径越小越好，并且，根据确保可动销31自身的强度的点，可动销的直径最好为约2mm程度。
在流动树脂23硬化之后，从模具60取出通过模制树脂11密封功率半导体元件5a等的功率半导体装置。取出的功率半导体装置通过切断虚设引线分别分离，如图21所示，作为功率半导体装置55完成。在该功率半导体装置55中，由于可动销31被拔出，在模制树脂11的第2主面11f，可动销31被拔出的部分作为凹陷11g残留。
在上述实施方式2所涉及的功率半导体装置的制造方法中，除了在实施方式1中说明的效果以外，还得到如下的效果。即，通过调整使可动销31突出的长度L3，能够在使大芯片焊盘2以及小芯片焊盘3各自以朝上倾斜的方式变形的同时，根据功率半导体元件5a等的规格等，调整其变形量。此外，在被填充流动树脂23时，即使在大芯片焊盘2或者小芯片焊盘3不接触到可动销31的情况下，如在实施方式1中说明，大芯片焊盘2以及小芯片焊盘3各自朝上倾斜。
实施方式3.
图22示出实施方式3所涉及的功率半导体装置55的剖面构造。另外，图23放大示出功率半导体装置55中的大芯片焊盘2以及小芯片焊盘3的部分的构造。在大芯片焊盘2的顶端17b所处的端部，设置有锥形部61a。在小芯片焊盘3的顶端17c所处的端部，设置有锥形部61b。在小芯片焊盘3的顶端17d所处的端部，设置有锥形部61c。
最好通过使锥形部61a以及锥形部61b向期望的方向倾斜，将大芯片焊盘2与小芯片焊盘3的间隔确保得长。例如，锥形部61a以从上方朝向下方(从+Z方向朝向-Z方向)，向-X方向侧倾斜的方式形成。锥形部61b以从上方朝向下方(从+Z方向朝向-Z方向)，向-X方向侧倾斜的方式形成。此外，锥形部61b也可以以从上方朝向下方(从+Z方向朝向-Z方向)，向+X方向侧倾斜的方式形成。锥形部61a以及锥形部61b各自的锥形角度最好为45°程度。锥形部61a以及锥形部61b各自例如能够通过研磨引线框架来形成。
另外，如图24所示，也可以在大芯片焊盘2和小芯片焊盘3中的相互对置的端部各自设置弯曲部62。弯曲部62设为大芯片焊盘2以及小芯片焊盘3各自的厚度方向的中央附近凹陷的形状。通过在大芯片焊盘2以及小芯片焊盘3各自设置弯曲部62，能够将大芯片焊盘2与小芯片焊盘3的距离确保得比锥形部61a、61b的情况长，只要维持相同的耐压，则能够对功率半导体模块的小型化作出贡献。
接下来，说明在大芯片焊盘2以及小芯片焊盘3的各自形成弯曲部62的方法。图25示出在大芯片焊盘2的上表面粘贴蚀刻掩模63a、并在小芯片焊盘3的上表面粘贴蚀刻掩模63b的状态的俯视图(X-Y平面)。在图25中，纸面的跟前侧是+Z方向。图26示出在大芯片焊盘2的下表面粘贴蚀刻掩模64a、并在小芯片焊盘3的下表面粘贴蚀刻掩模64b的状态的俯视图(X-Y平面)。在图26中，纸面的里侧是+Z方向。
蚀刻掩模63a的X方向的宽度W4比大芯片焊盘2的X方向的宽度W1窄。蚀刻掩模64a的X方向的宽度W5比大芯片焊盘的X方向的宽度W1窄。蚀刻掩模63b的X方向的宽度W6比小芯片焊盘3的X方向的宽度W2窄。蚀刻掩模64b的X方向的宽度W7比小芯片焊盘3的X方向的宽度W2窄。
图27示出蚀刻工序前后的大芯片焊盘2的剖面构造(X-Z平面)。在蚀刻工序之前，如图27的左图所示，在大芯片焊盘2的上表面，有未被蚀刻掩模63a覆盖的部分65a。另外，在大芯片焊盘2的下表面，有未被蚀刻掩模64a覆盖的部分65b。该未被蚀刻掩模63a覆盖的部分65a和未被蚀刻掩模64a覆盖的部分65b被蚀刻消除。
这样，如图27的右图所示，在大芯片焊盘2的端部，形成弯曲部62。同样地，关于小芯片焊盘3的端部，也形成弯曲部62(参照图24)。之后，经由与图6～图8所示的工序同样的工序，制造形成有弯曲部62的功率半导体装置。
在上述功率半导体装置55中，通过形成锥形部61a、61b或者弯曲部62，相比于未形成锥形部61a、61b或者弯曲部62的构造，能够将大芯片焊盘2与小芯片焊盘3的距离确保得更长。由此，只要是相同的耐压，则能够缩短大芯片焊盘2与小芯片焊盘3的距离L1(参照图1)。在距离L1变短时，线4的长度变短而电阻降低，能够抑制被接合线4的区域的发热。通过发热被抑制，能够提高功率半导体装置55的可靠性。
另外，通过设置锥形部61a、61b或者弯曲部62，相比于未形成锥形部61a、61b或者弯曲部62的构造，模制树脂11与大芯片焊盘2的接触面积和模制树脂11与小芯片焊盘3的接触面积变得更大。由此，模制树脂11与大芯片焊盘2的密接性和模制树脂11与小芯片焊盘3的密接性提高，能够提高功率半导体装置55的可靠性。进而，在弯曲部62中，相比于锥形部61a、61b，表面积更大，与模制树脂11的密接性更提高。
实施方式4.
在此，说明应用在上述实施方式1或者实施方式2中说明的功率半导体装置的电力变换装置。本发明不限定于特定的电力变换装置，但以下，作为实施方式3，说明在三相的逆变器中应用本发明的情况。
图28是示出应用本实施方式所涉及的电力变换装置的电力变换系统的结构的框图。图28所示的电力变换系统包括电源100、电力变换装置200、负载300。电源100是直流电源，对电力变换装置200供给直流电力。电源100能够由各种电源构成，例如，能够由直流系统、太阳能电池、蓄电池构成。另外，也可以由与交流系统连接的整流电路或者AC/DC转换器构成。另外，也可以由将从直流系统输出的直流电力变换为预定的电力的DC/DC转换器构成电源100。
电力变换装置200是在电源100与负载300之间连接的三相的逆变器，将从电源100供给的直流电力变换为交流电力，对负载300供给交流电力。电力变换装置200如图28所示，具备：主变换电路201，将直流电力变换为交流电力而输出；以及控制电路203，将控制主变换电路201的控制信号输出给主变换电路201。
负载300是通过从电力变换装置200供给的交流电力驱动的三相的电动机。此外，负载300不限于特定的用途，是搭载于各种电气设备的电动机、例如被用作面向混合动力汽车、电动汽车、铁路车辆、电梯或者空调设备的电动机。
以下，详细说明电力变换装置200。主变换电路201具备开关元件和回流二极管(都未图示)。通过开关元件开关，将从电源100供给的直流电力变换为交流电力，供给给负载300。主变换电路201的具体的电路结构具有各种例子，但本实施方式所涉及的主变换电路201是2电平的三相全桥电路，能够由6个开关元件和与各个开关元件逆并联的6个回流二极管构成。
在主变换电路201的各开关元件以及各回流二极管的至少任意器件中，将上述实施方式1或者实施方式2所涉及的功率半导体装置55构成为半导体模块202。关于6个开关元件，将每2个开关元件串联连接而构成上下支路，各上下支路构成全桥电路的各相(U相、V相、W相)。而且，各上下支路的输出端子、即主变换电路201的3个输出端子与负载300连接。
另外，主变换电路201具备驱动各开关元件的驱动电路(未图示)，但驱动电路既可以内置于半导体模块202，也可以是与半导体模块202独立地具备驱动电路的结构。驱动电路生成驱动主变换电路201的开关元件的驱动信号，供给到主变换电路201的开关元件的控制电极。具体而言，依照来自后述控制电路203的控制信号，将使开关元件成为导通状态的驱动信号和使开关元件成为截止状态的驱动信号输出给各开关元件的控制电极。在将开关元件维持为导通状态的情况下，驱动信号是开关元件的阈值电压以上的电压信号(导通信号)，在将开关元件维持为截止状态的情况下，驱动信号成为开关元件的阈值电压以下的电压信号(截止信号)。
控制电路203以对负载300供给期望的电力的方式，控制主变换电路201的开关元件。具体而言，根据应供给到负载300的电力，计算主变换电路201的各开关元件应成为导通状态的时间(导通时间)。例如，能够通过根据应输出的电压调制开关元件的导通时间的PWM控制，控制主变换电路201。而且，以在各时间点，向应成为导通状态的开关元件输出导通信号，向应成为截止状态的开关元件输出截止信号的方式，向主变换电路201具备的驱动电路输出控制指令(控制信号)。驱动电路依照该控制信号，向各开关元件的控制电极输出导通信号或者截止信号，作为驱动信号。
在本实施方式所涉及的电力变换装置中，在主变换电路201的各开关元件以及各回流二极管的至少任意器件中，将上述实施方式1或者实施方式2所涉及的功率半导体装置55用作半导体模块202，所以能够提高电绝缘性，提高电力变换装置的可靠性。
在本实施方式中，说明在2电平的三相逆变器中应用本发明的例子，但本发明不限于此，能够应用于各种电力变换装置。在本实施方式中，设为2电平的电力变换装置，但也可以是3电平或者多电平的电力变换装置，在对单相负载供给电力的情况下，也可以在单相的逆变器中应用本发明。另外，在对直流负载等供给电力的情况下，还能够在DC/DC转换器或者AC/DC转换器中应用本发明。
另外，应用本发明的电力变换装置不限定于上述负载为电动机的情况，例如，既能够用作放电加工机、激光加工机、感应加热烹调器或者非接触器供电系统的电源装置，进而也能够用作太阳能发电系统或者蓄电系统等的功率调节器。
此外，关于在各实施方式中说明的功率半导体装置，根据需要能够实现各种组合。另外，关于权利要求书记载的从属权利要求，也预定与其组合对应的从属方式。
本次公开的实施方式为例示而非限制性的。本发明并非在上述中说明的范围示出而通过权利要求书示出，意图包括与权利要求书均等的意义以及范围内的所有变更。
产业上的可利用性
本发明有效地利用于具备具有搭载半导体元件的芯片焊盘的引线框架的功率半导体装置。

Claims (18)

1.一种功率半导体装置，具有：
引线端子；
第1芯片焊盘；
第1半导体元件，搭载于所述第1芯片焊盘；
第1悬吊引线，与所述第1芯片焊盘连接，与所述引线端子连结；以及
密封材料，以露出所述引线端子的一部分的方式，密封所述第1芯片焊盘、所述第1半导体元件及所述第1悬吊引线，
在所述第1芯片焊盘中，在第1方向隔开第1距离而放置第1端部以及第2端部，
所述第1悬吊引线在比所述第1芯片焊盘中的所述第1端部与所述第2端部之间的中央靠所述第1端部的一侧，从与所述第1方向交叉的第2方向与所述第1芯片焊盘连接，
所述第1芯片焊盘相对所述引线端子所处的、与所述第1方向以及所述第2方向交叉的第3方向的第1位置，配置于覆盖所述第1芯片焊盘中的与搭载有所述第1半导体元件的一侧相反的一侧的所述密封材料的第1主面所处的一侧，
所述第1芯片焊盘以使所述第1芯片焊盘中的与搭载有所述第1半导体元件的一侧相反的一侧的部分至所述第1主面的所述密封材料的厚度从所述第1芯片焊盘中的所述第1端部的一侧朝向所述第2端部的一侧变厚的方式倾斜，
所述功率半导体装置具有：
第2芯片焊盘；
第2半导体元件，搭载于所述第2芯片焊盘；以及
第2悬吊引线，与所述第2芯片焊盘连接，与所述引线端子连结，
在所述第2芯片焊盘中，在所述第1方向隔开第2距离而放置第3端部以及第4端部，
所述第2悬吊引线在比所述第2芯片焊盘中的所述第3端部与所述第4端部之间的中央靠所述第3端部的一侧，从所述第2方向与所述第2芯片焊盘连接，
所述第2芯片焊盘相对所述引线端子所处的所述第3方向的所述第1位置，配置于覆盖所述第2芯片焊盘中的与搭载有所述第2半导体元件的一侧相反的一侧的所述密封材料的所述第1主面所处的一侧，
所述第2芯片焊盘以使所述第2芯片焊盘中的与搭载有所述第2半导体元件的一侧相反的一侧的部分至所述第1主面的所述密封材料的厚度从所述第2芯片焊盘中的所述第3端部的一侧朝向所述第4端部的一侧变厚的方式倾斜，
所述第1芯片焊盘在所述第1方向具有第1宽度，
所述第2芯片焊盘在所述第1方向具有比所述第1宽度短的第2宽度，
所述密封材料包括在所述第1方向隔开比所述第1距离长的第3距离而相互对置的第1侧部以及第2侧部，
所述第1芯片焊盘配置于所述第1侧部的一侧，
所述第2芯片焊盘相对所述第1芯片焊盘，配置于所述第2侧部的一侧。
2.根据权利要求1所述的功率半导体装置，其中，
具备在所述引线端子所处的所述第1位置从所述引线端子向所述第2方向突出的第1突出引线，
所述第1突出引线相对所述第1悬吊引线，配置于所述第1芯片焊盘的所述第1端部的一侧。
3.根据权利要求1所述的功率半导体装置，其中，
所述第1芯片焊盘以使所述第1芯片焊盘中的与搭载有所述第1半导体元件的一侧相反的一侧的部分至所述密封材料的所述第1主面的所述密封材料的厚度从所述第1芯片焊盘与所述第1悬吊引线连接的一侧朝向在所述第2方向远离的一侧变厚的方式倾斜。
4.根据权利要求1所述的功率半导体装置，其中，
所述第2芯片焊盘包括弯曲部，该弯曲部以具有在所述第1方向延伸的第1方向分量和在所述第2方向延伸的第2方向分量的方式弯曲，
所述弯曲部与所述第2悬吊引线连接。
5.根据权利要求1所述的功率半导体装置，其中，
具备在所述引线端子所处的所述第1位置从所述引线端子向所述第2方向突出的第2突出引线，
所述第2突出引线相对所述第2悬吊引线，配置于所述第2芯片焊盘的所述第3端部的一侧。
6.根据权利要求1所述的功率半导体装置，其中，
所述第2芯片焊盘以使所述第2芯片焊盘中的与搭载有所述第2半导体元件的一侧相反的一侧的部分至所述密封材料的所述第1主面的所述密封材料的厚度从所述第2芯片焊盘与所述第2悬吊引线连接的一侧朝向在所述第2方向远离的一侧变厚的方式倾斜。
7.根据权利要求1所述的功率半导体装置，其中，具备：
第3芯片焊盘；以及
第3半导体元件，搭载于所述第3芯片焊盘，
所述密封材料包括：
第3侧部及第4侧部，在所述第2方向隔开第4距离相互对置；以及
第2主面，与所述第1主面对置，
所述第1芯片焊盘沿着所述第3侧部配置，
所述第3芯片焊盘沿着所述第4侧部配置，
所述第3芯片焊盘相对所述第1芯片焊盘，配置于所述第2主面的一侧。
8.根据权利要求1所述的功率半导体装置，其中，
在所述第1芯片焊盘以及所述第2芯片焊盘中的相互对置的端部，设置有锥形部。
9.根据权利要求1所述的功率半导体装置，其中，
在所述第1芯片焊盘以及所述第2芯片焊盘中的相互对置的端部，设置有弯曲部。
10.根据权利要求1～9中的任意一项所述的功率半导体装置，其中，
在所述密封材料中的所述第1侧部残留浇口痕，
所述浇口痕位于所述第1侧部中的比所述第1位置靠所述第1主面的一侧，并且存在于与所述第1悬吊引线在所述第1方向对置的位置。
11.一种功率半导体装置的制造方法，具备：
形成引线框架的工序；
向所述引线框架搭载第1半导体元件的工序；
将所述引线框架以使搭载有所述第1半导体元件的一侧朝上的状态配置到具有下模具、上模具及密封材料注入口的模具内的工序；
从所述密封材料注入口向所述模具内注入密封材料的工序；以及
拆下所述模具的工序，
形成所述引线框架的工序包括：
形成如下部件的工序：
引线端子、
在第1方向隔开第1距离而放置第1端部和第2端部，搭载所述第1半导体元件的第1芯片焊盘、及
在比所述第1芯片焊盘中的所述第1端部与所述第2端部之间的中央靠所述第1端部的一侧，从与所述第1方向交叉的第2方向与所述第1芯片焊盘连接，与所述引线端子连结的第1悬吊引线；以及
通过对所述第1悬吊引线进行弯曲加工，将所述第1芯片焊盘配置到比所述引线端子所处的、与所述第1方向和所述第2方向交叉的第3方向的第1位置低的位置的工序，
在将所述引线框架配置到所述模具内的工序中，所述密封材料注入口在所述第1位置的下侧配置于从所述第1方向朝向所述第1悬吊引线注入所述密封材料的位置，
在向所述模具内注入所述密封材料的工序中，
从所述密封材料注入口注入到所述模具内的所述密封材料包含填充到所述第1芯片焊盘与所述下模具之间的密封材料第1部和填充到所述第1芯片焊盘与所述上模具之间的密封材料第2部，
在填充所述密封材料第1部和所述密封材料第2部时，以通过所述密封材料第1部使所述第1芯片焊盘的所述第2端部的一侧相对连接有所述第1悬吊引线的所述第1芯片焊盘的所述第1端部的一侧抬起、使所述第2端部的一侧相对所述第1端部的一侧朝上的方式，使所述第1芯片焊盘倾斜。
12.根据权利要求11所述的功率半导体装置的制造方法，其中，
形成所述引线框架的工序包括形成从所述引线端子向所述第2方向突出、并且相对所述第1悬吊引线配置于所述第1芯片焊盘的所述第1端部的一侧的第1突出引线的工序，
在将所述引线框架配置到所述模具内的工序中，在从所述第1方向观察时，所述密封材料注入口配置于所述第1突出引线的下侧。
13.根据权利要求11所述的功率半导体装置的制造方法，其中，
在向所述模具内注入所述密封材料的工序中，
在向所述模具内注入所述密封材料之前，在所述第1芯片焊盘的所述第2端部的一侧以不接触到所述第1芯片焊盘的方式从所述第1芯片焊盘的上方配置第1销部件，
在向所述模具内填充所述密封材料之后，拔出所述第1销部件。
14.根据权利要求11所述的功率半导体装置的制造方法，其中，
形成所述引线框架的工序包括：
形成如下部件的工序：
在所述第1方向隔开第2距离而放置第3端部和第4端部、搭载第2半导体元件、相对所述第1芯片焊盘位于与所述密封材料注入口相反的一侧的第2芯片焊盘、和
在比所述第2芯片焊盘中的所述第3端部与所述第4端部之间的中央靠所述第3端部的一侧，从所述第2方向与所述第2芯片焊盘连接，与所述引线端子连结的第2悬吊引线；以及
通过对所述第2悬吊引线进行弯曲加工，将所述第2芯片焊盘配置到比所述引线端子所处的所述第3方向的所述第1位置低的位置的工序，
在向所述模具内注入所述密封材料的工序中，在填充所述密封材料第1部和所述密封材料第2部时，以通过所述密封材料第1部使所述第2芯片焊盘的所述第4端部的一侧相对连接有所述第2悬吊引线的所述第2芯片焊盘的所述第3端部的一侧抬起、使所述第4端部的一侧相对所述第3端部的一侧朝上的方式，使所述第2芯片焊盘倾斜。
15.根据权利要求14所述的功率半导体装置的制造方法，其中，
形成所述引线框架的工序包括形成从所述引线端子向所述第2方向突出、并且相对所述第2悬吊引线配置于所述第2芯片焊盘的所述第3端部的一侧的第2突出引线的工序，
在将所述引线框架配置到所述模具内的工序中，在从所述第1方向观察时，所述密封材料注入口配置于所述第2突出引线的下侧。
16.根据权利要求14所述的功率半导体装置的制造方法，其中，
在向所述模具内注入所述密封材料的工序中，
在向所述模具内注入所述密封材料之前，在所述第2芯片焊盘的所述第4端部的一侧以不接触到所述第2芯片焊盘的方式从所述第2芯片焊盘的上方配置第2销部件，
在向所述模具内填充所述密封材料之后，拔出所述第2销部件。
17.一种功率半导体装置的制造方法，具备：
形成引线框架的工序；
向所述引线框架搭载第1半导体元件的工序；
将所述引线框架以使搭载有所述第1半导体元件的一侧朝上的状态配置到具有下模具、上模具及密封材料注入口的模具内的工序；
从所述密封材料注入口向所述模具内注入密封材料的工序；以及
拆下所述模具的工序，
形成所述引线框架的工序包括：
形成如下部件的工序：
引线端子、
在第1方向隔开第1距离而放置第1端部和第2端部，搭载所述第1半导体元件的第1芯片焊盘、及
在比所述第1芯片焊盘中的所述第1端部与所述第2端部之间的中央靠所述第1端部的一侧，从与所述第1方向交叉的第2方向与所述第1芯片焊盘连接、与所述引线端子连结的第1悬吊引线；以及
通过对所述第1悬吊引线进行弯曲加工，将所述第1芯片焊盘配置到比所述引线端子所处的、与所述第1方向和所述第2方向交叉的第3方向的第1位置低的位置的工序，
在将所述引线框架配置到所述模具内的工序中，所述密封材料注入口在所述第1位置的下侧配置于从所述第1方向朝向所述第1悬吊引线注入所述密封材料的位置，
形成所述引线框架的工序包括形成从所述引线端子向所述第2方向突出、并且相对所述第1悬吊引线配置于所述第1芯片焊盘的所述第1端部的一侧的第1突出引线的工序，
在向所述模具内注入所述密封材料的工序中，在从所述第1方向观察时，从配置于所述第1突出引线的下侧的所述密封材料注入口注入所述密封材料，所述第1芯片焊盘以所述第2端部的一侧相对于所述第1端部的一侧朝上的方式倾斜。
18.一种电力变换装置，具备：
主变换电路，具有权利要求1～10中的任意一项所述的功率半导体装置，该主变换电路变换被输入的电力而输出；以及
控制电路，将控制所述主变换电路的控制信号输出给所述主变换电路。
CN201980028649.5A 2018-05-09 2019-04-19 功率半导体装置及其制造方法以及电力变换装置 Active CN112041984B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-090487 2018-05-09
JP2018090487 2018-05-09
PCT/JP2019/016767 WO2019216160A1 (ja) 2018-05-09 2019-04-19 パワー半導体装置およびその製造方法ならびに電力変換装置

Publications (2)

Publication Number Publication Date
CN112041984A CN112041984A (zh) 2020-12-04
CN112041984B true CN112041984B (zh) 2023-12-22

Family

ID=68466959

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201980028649.5A Active CN112041984B (zh) 2018-05-09 2019-04-19 功率半导体装置及其制造方法以及电力变换装置

Country Status (5)

Country Link
US (1) US11217514B2 (zh)
JP (1) JP7002645B2 (zh)
CN (1) CN112041984B (zh)
DE (1) DE112019002345T5 (zh)
WO (1) WO2019216160A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022201332A1 (de) 2022-02-09 2023-08-10 Zf Friedrichshafen Ag Leistungsmodul für einen Stromrichter mit produktionsoptimierten Signalpins
WO2024103985A1 (zh) * 2022-11-17 2024-05-23 海信家电集团股份有限公司 功率模块和具有其的电子设备

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102373A (ja) * 1991-10-04 1993-04-23 Seiko Epson Corp 半導体装置
JPH08153845A (ja) * 1994-11-29 1996-06-11 Nec Corp 樹脂封止型半導体装置及びリードフレームの製造方法
US6075283A (en) * 1998-07-06 2000-06-13 Micron Technology, Inc. Downset lead frame for semiconductor packages
CN103426781A (zh) * 2012-05-23 2013-12-04 瑞萨电子株式会社 半导体器件的制造方法
CN104795337A (zh) * 2014-01-17 2015-07-22 三菱电机株式会社 电力用半导体装置及其制造方法
JP2016129257A (ja) * 2016-03-11 2016-07-14 三菱電機株式会社 電力半導体装置
WO2017138072A1 (ja) * 2016-02-08 2017-08-17 三菱電機株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS638414A (ja) 1986-06-28 1988-01-14 Somar Corp 熱硬化性粉体組成物
US9131847B2 (en) 2007-11-08 2015-09-15 Olympus Corporation Method and apparatus for detecting abnormal living tissue
JP2010129752A (ja) * 2008-11-27 2010-06-10 Seiko Epson Corp 段差間配線構造及び段差間配線方法
JP5623622B2 (ja) 2011-03-09 2014-11-12 パナソニック株式会社 半導体装置
JP5932555B2 (ja) 2012-08-03 2016-06-08 三菱電機株式会社 電力半導体装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05102373A (ja) * 1991-10-04 1993-04-23 Seiko Epson Corp 半導体装置
JPH08153845A (ja) * 1994-11-29 1996-06-11 Nec Corp 樹脂封止型半導体装置及びリードフレームの製造方法
US6075283A (en) * 1998-07-06 2000-06-13 Micron Technology, Inc. Downset lead frame for semiconductor packages
CN103426781A (zh) * 2012-05-23 2013-12-04 瑞萨电子株式会社 半导体器件的制造方法
CN104795337A (zh) * 2014-01-17 2015-07-22 三菱电机株式会社 电力用半导体装置及其制造方法
WO2017138072A1 (ja) * 2016-02-08 2017-08-17 三菱電機株式会社 半導体装置
JP2016129257A (ja) * 2016-03-11 2016-07-14 三菱電機株式会社 電力半導体装置

Also Published As

Publication number Publication date
WO2019216160A1 (ja) 2019-11-14
CN112041984A (zh) 2020-12-04
JP7002645B2 (ja) 2022-01-20
JPWO2019216160A1 (ja) 2021-03-11
US11217514B2 (en) 2022-01-04
US20210020551A1 (en) 2021-01-21
DE112019002345T5 (de) 2021-01-21

Similar Documents

Publication Publication Date Title
EP2700095B1 (en) Semiconductor device and manufacturing method thereof
US11244836B2 (en) Semiconductor apparatus, power conversion device, and method for manufacturing semiconductor apparatus
EP2816598A1 (en) Semiconductor device and method for manufacturing same
US10056309B2 (en) Electronic device
CN112041984B (zh) 功率半导体装置及其制造方法以及电力变换装置
JP2012182250A (ja) 半導体装置
CN112074954B (zh) 功率半导体模块及其制造方法以及电力变换装置
US20220181221A1 (en) Semiconductor module and power converter
CN112204729A (zh) 半导体装置以及电力变换装置
WO2022239112A1 (ja) 半導体装置及び電力変換装置
CN110268518B (zh) 半导体装置及电力转换装置
JP6811644B2 (ja) パワー半導体装置およびその製造方法、ならびに電力変換装置
JP6648000B2 (ja) 回路体および回路体の製造方法
CN113261095A (zh) 半导体装置、半导体装置的制造方法及电力转换装置
JP7483128B2 (ja) 半導体装置およびその製造方法ならびに電力変換装置
JP7450740B2 (ja) 半導体装置、半導体装置の製造方法および電力変換装置
US20230070214A1 (en) Semiconductor device and power converter
US20230411253A1 (en) Semiconductor device, semiconductor device group, and power conversion apparatus
JP6777109B2 (ja) 半導体装置、その製造方法及び電力変換装置
US20220223546A1 (en) Semiconductor device and power converter
JP2021129051A (ja) 電力用半導体装置およびその製造方法、ならびに電力変換装置
JP2022067375A (ja) 電力用半導体装置およびその製造方法ならびに電力変換装置
CN116171492A (zh) 半导体模块、半导体模块的制造方法和电力转换装置
JP2022067815A (ja) 半導体装置、電力変換装置および半導体装置の製造方法
CN115516611A (zh) 半导体装置及其制造方法以及电力转换装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant