DE112019002345T5 - Leistungs-halbleiterbauelement, verfahren zur herstellung von leistungshalbleiterbauelementen und leistungswandler - Google Patents

Leistungs-halbleiterbauelement, verfahren zur herstellung von leistungshalbleiterbauelementen und leistungswandler Download PDF

Info

Publication number
DE112019002345T5
DE112019002345T5 DE112019002345.4T DE112019002345T DE112019002345T5 DE 112019002345 T5 DE112019002345 T5 DE 112019002345T5 DE 112019002345 T DE112019002345 T DE 112019002345T DE 112019002345 T5 DE112019002345 T5 DE 112019002345T5
Authority
DE
Germany
Prior art keywords
die
submount
sealing material
chip
end region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
DE112019002345.4T
Other languages
English (en)
Inventor
Takamasa Iwai
Shingo Sudo
Yuichiro Suzuki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Publication of DE112019002345T5 publication Critical patent/DE112019002345T5/de
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4825—Connection or disconnection of other leads to or from flat leads, e.g. wires, bumps, other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H01L23/49551—Cross section geometry characterised by bent parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters
    • H02P27/08—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters with pulse width modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

Bei einem Leistungs-Halbleiterbauelement werden Leistungs-Halbleiterelemente (5a) auf einen großen Chipunterbau (2) und dergleichen angebracht. Der große Chipunterbau (2) ist über einen Leitungsstufenbereich mit einer Leistungsleitung verbunden. Der große Chipunterbau (2) hat einen ersten Endbereich (17aa) und einen zweiten Endbereich (17bb), die in X-Achsenrichtung einen Abstand zueinander haben. In Richtung der Y-Achse ist der Leitungsstufenbereich relativ zu einer Mittellinie zwischen dem ersten Endbereich (17aa) und dem zweiten Endbereich (17bb) mit der Seite des ersten Endbereichs (17aa) verbunden. Der große Chipunterbau (2) ist so geneigt, dass der Abstand zwischen dem großen Chipunterbau (2) und der ersten Hauptoberfläche (11e) des Gießharzes (11) vom ersten Endbereich (17aa) zum zweiten Endbereich (17bb) hin größer ist.

Description

  • TECHNISCHES GEBIET
  • Die vorliegende Erfindung bezieht sich auf ein Leistungs-Halbleiterbauelement, ein Verfahren zur Herstellung des Leistungs-Halbleiterbauelements und einen Leistungswandler. Insbesondere bezieht sich die vorliegende Erfindung auf ein Leistungs-Halbleiterbauelement mit einem Leiterrahmen, der einen Chipunterbau aufweist, auf dem ein Halbleiterelement angebracht ist; ein Verfahren zur Herstellung des Leistungs-Halbleiterbauelements und einen Leistungswandler, in dem das Leistungs-Halbleiterbauelement angebracht wird.
  • STAND DER TECHNIK
  • Leistungs-Halbleiterbauelemente haben sich in verschiedenen Produkten von Industriegeräten bis hin zu Haushaltsgeräten und Informationsterminals durchgesetzt. Insbesondere Module, die in Haushaltsgeräten angebracht werden, müssen klein sein. Ein Leistungs-Halbleiterbauelement erzeugt eine große Menge an Wärme, weil das Leistungs-Halbleiterbauelement mit hoher Spannung und einer großen Menge an Strom umgeht. Um eine bestimmte Strommenge liefern zu können, muss die Wärme effizient nach außen abgeführt werden und die elektrischen Isolationseigenschaften nach außen müssen erhalten bleiben.
  • Beispiele für Leistungs-Halbleiterbauelemente sind ein Leistungs-Halbleiterbauelement, bei dem ein Leiterrahmen mit einem Chipunterbau, auf dem ein Leistungs-Halbleiterelement und dergleichen angebracht ist, zusammen mit dem Leistungs-Halbleiterelement und dergleichen durch ein Dichtungsmaterial abgedichtet ist. Diese Art von Leistungs-Halbleiterbauelementen sind z.B. in Patentdokument 1 und Patentdokument 2 beschrieben.
  • STAND DER TECHNIK
    • Patentdokument 1: Japanische Patentanmeldungs-Offenlegungsschrift JP 2014-33 093 A
    • Patentdokument 2: Japanische Patentanmeldungs-Offenlegungsschrift JP 63-8 414 A
  • KURZBESCHREIBUNG DER ERFINDUNG
  • Mit der Erfindung zu lösende Probleme
  • Bei dieser Art von Leistungs-Halbleiterbauelementen wird das Leistungs-Halbleiterelement u.ä. durch das Dichtungsmaterial in folgender Weise abgedichtet: Der Leiterrahmen einschließlich des Chipunterbaus, auf dem das Leistungs-Halbleiterelement u.ä. angebracht ist, wird innerhalb einer Form angeordnet, und dann wird das Dichtungsmaterial in die Form eingebracht. Dieses Verfahren wird als „transfer mold method“ (Transferform-Verfahren) bezeichnet.
  • Bei diesem Transferform-Verfahren kann der Chipunterbau aufgrund des Dichtungsmaterials beim Einführen des Dichtungsmaterials in die Form in seiner Ausrichtung verändert werden. Dementsprechend kann in Abhängigkeit von der Art der Orientierungsänderung des Chipunterbaus die Dicke des Dichtungsmaterials, das den Chipunterbau bedeckt, dünner werden. Wenn die Dicke des Dichtungsmaterials, das den Chipunterbau bedeckt, auf dem das Leistungs-Halbleiterelement u.ä. angebracht ist, dünner wird, kann die elektrische Isolationseigenschaft verschlechtert werden.
  • Die vorliegende Erfindung wurde gemacht, um das oben beschriebene Problem zu lösen. Ein Gegenstand der Erfindung ist es, ein Leistungs-Halbleiterbauelement bereitzustellen, in dem die elektrische Isolationseigenschaft gesichert ist. Weiterhin ist es Gegenstand der Erfindung, ein Verfahren zur Herstellung eines solchen Leistungs-Halbleiterbauelements bereitzustellen, und schließlich soll ein Leistungswandler aufgezeigt werden, in welchem ein solches Leistungs-Halbleiterbauelement eingebaut ist.
  • Mittel zum Lösen der Probleme
  • Ein Leistungs-Halbleiterbauelement nach der vorliegenden Erfindung beinhaltet einen Leitungsanschluss, einen ersten Chipunterbau, ein erstes Halbleiterelement, eine erste hängende Leitung und ein Dichtungsmaterial. Das erste Halbleiterelement ist auf dem ersten Chipunterbau angebracht. Die erste hängende Leitung ist an den ersten Chipunterbau angeschlossen und wird mit dem Leitungsanschluss verbunden. Das Dichtungsmaterial dichtet den ersten Chipunterbau, das erste Halbleiterelement und die erste hängende Leitung so ab, dass ein Bereich des Leitungsanschlusses freigelegt wird. Der erste Chipunterbau hat einen ersten Endbereich und einen zweiten Endbereich mit einem ersten Abstand zwischen dem ersten Endbereich und dem zweiten Endbereich in einer ersten Richtung. In einer zweiten Richtung, die die erste Richtung kreuzt, ist die erste hängende Leitung mit dem ersten Chipunterbau auf der Seite des ersten Endbereichs relativ zu einem Mittelpunkt zwischen dem ersten Endbereich und dem zweiten Endbereich im ersten Chipunterbau verbunden. Der erste Chipunterbau ist auf der Seite angeordnet, auf der sich eine erste Hauptoberfläche des Dichtungsmaterials relativ zu einer ersten Stelle in einer dritten Richtung befindet, wobei die erste Hauptoberfläche die Seite des ersten Chipunterbaus gegenüber der Seite des ersten Chipunterbaus bedeckt, auf der das erste Halbleiterelement angebracht ist, wobei die dritte Richtung die erste Richtung und die zweite Richtung kreuzt und die erste Stelle eine Stelle ist, an der sich der Leitungsanschluss befindet. Der erste Chipunterbau ist so geneigt, dass die Dicke des Dichtungsmaterials von einem Bereich des Dichtungsmaterials auf der Seite des ersten Chipunterbaus gegenüber der Seite des ersten Chipunterbaus, auf der das erste Halbleiterelement angebracht ist, zur ersten Hauptoberfläche hin von der Seite des ersten Endbereichs des ersten Chipunterbaus zur Seite des zweiten Endbereichs des ersten Chipunterbaus hin größer ist.
  • Das Verfahren zur Herstellung des Leistungs-Halbleiterbauelements nach der vorliegenden Erfindung beinhaltet die folgenden Schritte. Ein Leiterrahmen wird gebildet. Ein erstes Halbleiterelement wird auf dem Leiterrahmen angebracht. Der Leiterrahmen wird in einer Form so angeordnet, dass eine Seite des Leiterrahmens, auf dem das erste Halbleiterelement angebracht ist, nach oben zeigt, wobei die Form mit einer unteren Form, einer oberen Form und einer Dichtungsmaterial-Einführungsöffnung (nachfolgend auch Harzeinführungsöffnung genannt) für Harz versehen ist. Von der bzw. durch die Dichtungsmaterial-Einführungsöffnung wird Dichtungsmaterial in die Form eingeführt. Die Form wird entfernt. Die Formgebung des Leiterrahmens beinhaltet Folgendes: das Bilden eines Leitungsanschlusses, eines ersten Chipunterbaus und einer ersten hängenden Leitung, wobei der erste Chipunterbau einen ersten Endbereich und einen zweiten Endbereich aufweist, die mit einem ersten Abstand zwischen dem ersten Endbereich und dem zweiten Endbereich in einer ersten Richtung angeordnet sind, wobei das erste Halbleiterelement auf dem ersten Chipunterbau angebracht wird, in einer zweiten Richtung, die die erste Richtung kreuzt, wobei die erste hängende Leitung mit dem ersten Chipunterbau auf der Seite des ersten Endbereichs relativ zu einem Mittelpunkt zwischen dem ersten Endbereich und dem zweiten Endbereich im ersten Chipunterbau verbunden ist, wobei die erste hängende Leitung mit dem Leitungsanschluss verbunden ist; und Anordnen des ersten Chipunterbaus an einer Stelle, die niedriger als eine erste Stelle ist, in einer dritten Richtung durch Ausführen eines Biegevorgangs an der ersten hängenden Leitung, wobei die erste Stelle eine Stelle ist, an der sich der Leitungsanschluss befindet, wobei die dritte Richtung die erste Richtung und die zweite Richtung kreuzt. Bei der Anordnung des Leiterrahmens in der Form wird die Dichtungsmaterial-Einführungsöffnung unterhalb der ersten Stelle an einer Stelle angeordnet, von der aus bzw. durch die das Dichtungsmaterial in Richtung der ersten hängenden Leitung in der ersten Richtung eingeführt wird. Bei der Einbringung des Dichtungsmaterials in die Form weist das durch die Dichtungsmaterial-Einführungsöffnung in die Form eingebrachte Dichtungsmaterial einen ersten Dichtungsmaterial-Bereich auf, der zwischen dem ersten Chipunterbau und der unteren Form vorgesehen ist, und einen zweiten Dichtungsmaterial-Bereich, der zwischen dem ersten Chipunterbau und der oberen Form vorgesehen ist, wenn der erste Dichtungsmaterial-Bereich und der zweite Dichtungsmaterial-Bereich vorgesehen sind. Der erste Chipunterbau ist so geneigt, dass die zweite Endbereichsseite des ersten Chipunterbaus relativ zur ersten Endbereichsseite des ersten Chipunterbaus nach oben orientiert ist, weil die zweite Endbereichsseite des ersten Chipunterbaus durch den ersten Dichtungsmaterialbereich relativ zur ersten Endbereichsseite des ersten Chipunterbaus nach oben geschoben wird, wobei die erste hängende Leitung mit der ersten Endbereichsseite des ersten Chipunterbaus verbunden ist.
  • Ein entsprechendes Verfahren zur Herstellung eines Leistungs-Halbleiterbauelements nach der vorliegenden Erfindung beinhaltet die folgenden Schritte: Ein Leiterrahmen wird gebildet. Ein erstes Halbleiterelement wird auf dem Leiterrahmen angebracht. Der Leiterrahmen wird in einer Form so angeordnet, dass die Seite des Leiterrahmens, auf der das erste Halbleiterelement angebracht ist, nach oben zeigt, wobei die Form mit einer unteren Form, einer oberen Form und einer Dichtungsmaterial-Einführungsöffnung versehen ist. Durch die Dichtungsmaterial-Einführungsöffnung wird ein Dichtungsmaterial in die Form eingeführt. Die Form wird entfernt. Die Formgebung des Leiterrahmens beinhaltet die Bildung eines Leitungsanschlusses, eines ersten Chipunterbaus und einer ersten hängenden Leitung, wobei der erste Chipunterbau einen ersten Endbereich und einen zweiten Endbereich aufweist, die mit einem ersten Abstand zwischen dem ersten Endbereich und dem zweiten Endbereich in der ersten Richtung angeordnet sind, wobei das erste Halbleiterelement auf dem ersten Chipunterbau angebracht wird, in einer zweiten Richtung, die die erste Richtung kreuzt, wobei die erste hängende Leitung mit dem ersten Chipunterbau auf der Seite des ersten Endbereichs relativ zum Mittelpunkt zwischen dem ersten Endbereich und dem zweiten Endbereich im ersten Chipunterbau verbunden ist, wobei die erste hängende Leitung mit dem Leitungsanschluss verbunden ist; und Anordnen des ersten Chipunterbaus an einer Stelle, die niedriger als eine erste Stelle ist, in einer dritten Richtung durch Ausführen eines Biegevorgangs an der ersten hängenden Leitung, wobei die erste Stelle eine Stelle ist, an der sich der Leitungsanschluss befindet, wobei die dritte Richtung die erste Richtung und die zweite Richtung kreuzt. Bei der Anordnung des Leiterrahmens in der Form wird die Dichtungsmaterial-Einführungsöffnung unterhalb der ersten Stelle an einer Stelle angeordnet, von der aus bzw. durch die das Dichtungsmaterial in Richtung der ersten hängenden Leitung in der ersten Richtung eingeführt wird. Das Formen des Leiterrahmens beinhaltet das Bilden einer ersten vorstehenden Leitung, die aus dem Leitungsanschluss in die zweite Richtung herausragt und die auf der ersten Endbereichsseite des ersten Chipunterbaus relativ zur ersten hängenden Leitung angeordnet ist. Beim Einführen des Dichtungsmaterials in die Form wird, in der ersten Richtung gesehen, das Dichtungsmaterial aus der unterhalb der ersten vorstehenden Leitung angeordneten Dichtungsmaterial-Einführungsöffnung eingebracht.
  • Ein Leistungswandler nach der vorliegenden Erfindung weist eine Hauptwandlerschaltung zur Umwandlung der Eingangsleistung und zur Ausgabe der umgewandelten Leistung auf, wobei die Hauptwandlerschaltung das oben beschriebene Leistungs-Halbleiterbauelement aufweist, und eine Steuerschaltung zur Ausgabe eines Steuersignals zur Steuerung der Hauptwandlerschaltung an die Hauptwandlerschaltung.
  • Effekt der Erfindung
  • Mit dem Leistungs-Halbleiterbauelement nach der vorliegenden Erfindung ist der erste Chipunterbau, auf dem das erste Halbleiterelement angebracht ist, so geneigt, dass die Dicke des Dichtungsmaterials vom Bereich des Dichtungsmaterials auf der Seite des ersten Chipunterbaus gegenüber der Seite des ersten Chipunterbaus, auf der das erste Halbleiterelement angebracht ist, zur ersten Hauptoberfläche hin von der Seite des ersten Endbereichs des ersten Chipunterbaus zur Seite des zweiten Endbereichs des ersten Chipunterbaus hin größer ist. Entsprechend kann die elektrische Isolationseigenschaft im Leistungs-Halbleiterbauelement sichergestellt werden.
  • Nach dem einen Verfahren zur Herstellung des Leistungs-Halbleiterbauelements nach der vorliegenden Erfindung wird bei der Anbringung des ersten Dichtungsmaterialbereichs und des zweiten Dichtungsmaterialbereichs der erste Chipunterbau so geneigt, dass die zweite Endbereichsseite des ersten Chipunterbaus gegenüber der ersten Endbereichsseite des ersten Chipunterbaus nach oben orientiert ist, da die zweite Endbereichsseite des ersten Chipunterbaus durch den ersten Dichtungsmaterialbereich gegenüber der ersten Endbereichsseite des ersten Chipunterbaus nach oben gedrückt wird, wobei die erste hängende Leitung mit der ersten Endbereichsseite des ersten Chipunterbaus verbunden wird. Damit kann ein Leistungs-Halbleiterbauelement hergestellt werden, in dem die elektrische Isolationseigenschaft sichergestellt werden kann.
  • Nach dem anderen Verfahren zur Herstellung des Leistungs-Halbleiterbauelements nach der vorliegenden Erfindung wird bei der Einbringung des Dichtungsmaterials in die Form das Dichtungsmaterial aus der in der ersten Richtung gesehen unterhalb der ersten vorstehenden Leitung angeordneten Einführungsöffnung des Dichtungsmaterials eingebracht. Dementsprechend kann ein Leistungs-Halbleiterbauelement hergestellt werden, in dem die elektrische Isoliereigenschaft sichergestellt werden kann.
  • Bei dem Leistungswandler nach der vorliegenden Erfindung kann durch den Einsatz des oben beschriebenen Leistungs-Halbleiterbauelements ein Leistungswandler mit hoher elektrischer Isolation erzielt werden.
  • Figurenliste
    • 1 ist eine Draufsicht auf ein Leistungs-Halbleiterbauelement nach einer ersten Ausführungsform der vorliegenden Erfindung;
    • 2 ist eine Querschnittsansicht entlang der in 1 dargestellten Querschnittslinie II-II in der Ausführungsform;
    • 3 ist eine partielle Draufsicht zur Veranschaulichung der Anordnungsbeziehung zwischen einem großen Chipunterbau und einem kleinen Chipunterbau in der Ausführungsform;
    • 4 ist eine teilperspektivische Draufsicht zur Veranschaulichung der Anordnungsbeziehung zwischen dem großen Chipunterbau und dem kleinen Chipunterbau in der Ausführungsform;
    • 5 ist eine Draufsicht, die einen Schritt des Verfahrens zur Herstellung des Leistungs-Halbleiterbauelements in der Ausführungsform zeigt;
    • 6 ist eine Querschnittsansicht, die den Schritt zeigt, der nach dem in 5 gezeigten Schritt in der Ausführungsform durchgeführt wurde;
    • 7 ist eine Querschnittsansicht, die den Schritt zeigt, der nach dem in 6 gezeigten Schritt in der Ausführungsform durchgeführt wurde;
    • 8 ist eine Querschnittsansicht, die den Schritt zeigt, der nach dem in 7 gezeigten Schritt in der Ausführungsform durchgeführt wurde;
    • 9 ist eine Draufsicht, die den Schritt zeigt, der nach dem in 8 gezeigten Schritt in der Ausführungsform durchgeführt wurde;
    • 10 ist eine Querschnittsansicht, die den Schritt zeigt, der nach dem in 9 gezeigten Schritt in der Ausführungsform durchgeführt wurde;
    • 11 ist eine Querschnittsansicht, die einen Schritt eines Verfahrens zur Herstellung eines Leistungs-Halbleiterbauelements nach einem Vergleichsbeispiel zeigt;
    • 12 ist eine Querschnittsansicht, die den Schritt zur Verbesserung des Verfahrens zur Herstellung des Leistungs-Halbleiterbauelements nach dem in 11 gezeigten Vergleichsbeispiel zeigt,
    • 13 ist eine Querschnittsansicht, die einen ersten Zustand nach dem in 7 dargestellten Schritt in der Ausführungsform zeigt, um Funktion und Wirkung zu erklären;
    • 14 ist eine Querschnittsansicht, die einen zweiten Zustand nach dem ersten Zustand in der Ausführungsform zeigt, um Funktion und Wirkung zu erklären;
    • 15 ist eine Querschnittsansicht, die einen dritten Zustand nach dem zweiten Zustand in der Ausführungsform zeigt, um Funktion und Wirkung zu erläutern;
    • 16 ist eine Draufsicht, die einen Schritt eines Verfahrens zur Herstellung eines Leistungs-Halbleiterbauelements nach einem anderen Vergleichsbeispiel zeigt;
    • 17 ist eine Querschnittsansicht des Leistungs-Halbleiterbauelements in der Ausführungsform, um Funktion und Wirkung zu erklären;
    • 18 ist eine Querschnittsansicht, die einen Schritt eines Verfahrens zur Herstellung des Leistungs-Halbleiterbauelements nach einer zweiten Ausführungsform der vorliegenden Erfindung zeigt;
    • 19 ist eine Querschnittsansicht, die den Schritt zeigt, der nach dem in 18 dargestellten Schritt in der Ausführungsform durchgeführt wurde;
    • 20 ist eine Draufsicht, die die Lage der beweglichen Stifte in dem in 19 dargestellten Schritt in der Ausführungsform zeigt;
    • 21 ist eine Querschnittsansicht, die den Schritt zeigt, der nach dem in 20 gezeigten Schritt in der Ausführungsform durchgeführt wurde;
    • 22 ist eine Querschnittsansicht eines Leistungs-Halbleiterbauelements gemäß einer dritten Ausführungsform der vorliegenden Erfindung;
    • 23 ist eine teilperspektivische Ansicht zur Veranschaulichung einer Anordnungsbeziehung zwischen dem großen Chipunterbau und dem kleinen Chipunterbau in der Ausführungsform;
    • 24 ist eine Querschnittsansicht, die die jeweiligen Seitenflächen des großen Chipunterbaus und des kleinen Chipunterbaus in der Ausführungsform zeigt;
    • 25 ist eine erste partielle Draufsicht in der Ausführungsform zur Veranschaulichung eines Verfahrens zur Formgebung des großen Chipunterbaus und des kleinen Chipunterbaus durch einen Ätzschritt;
    • 26 ist eine zweite partielle Draufsicht in der Ausführungsform zur Veranschaulichung des Verfahrens zur Umformung der Formen des großen Chipunterbaus und des kleinen Chipunterbaus durch den Ätzschritt;
    • 27 ist eine partielle Querschnittsansicht in der Ausführungsform zur Veranschaulichung des Verfahrens zur Umformung der Formen des großen Chipunterbaus und des kleinen Chipunterbaus durch den Ätzschritt, und
    • 28 ist ein Blockschaltbild eines Leistungswandlers gemäß einer vierten Ausführungsform der vorliegenden Erfindung, in dem das Leistungs-Halbleiterbauelement angebracht ist.
  • BESCHREIBUNG DER AUSFÜHRUNGSFORMEN
  • Ausführungsform 1
  • Nachfolgend wird ein Leistungs-Halbleiterbauelement nach einer ersten Ausführungsform beschrieben.
  • Wie in 1 und 2 dargestellt, beinhaltet ein Leistungs-Halbleiterbauelement 55 als Leiterrahmen 50 einen Leistungsleitungsanschluss 1a, eine Leistungsleitung 12, einen großen Chipunterbau 2, kleine Chipunterbauten 3, Leitungsstufenbereiche 7 (7a, 7b), vorstehende Leitungen 15 (15a, 15b, 15c, 15d), IC-Leitungsanschlüsse 1b und eine IC-Leitung 13.
  • Hier entspricht der Leistungsleitungsanschluss 1a einem Leitungsanschluss. Der große Chipunterbau 2 entspricht einem ersten Chipunterbau. Jede der kleinen Chipunterbauten 3 entspricht einem zweiten Chipunterbau. Der Leitungsstufenbereich 7a des Leitungsstufenbereichs 7 entspricht einer ersten hängenden Leitung. Der Leitungsstufenbereich 7b entspricht einer zweiten hängenden Leitung. Die vorstehende Leitung 15a der vorstehenden Leitungen 15 entspricht einer ersten vorstehenden Leitung. Jede der vorstehenden Leitungen 15b, 15c, 15d entspricht einer zweiten vorstehenden Leitung. Die IC-Leitung 13 entspricht einem dritten Chipunterbau.
  • Die Leistungshalbleiterelemente 5a, die jeweils als erstes Halbleiterelement dienen, sind auf dem großen Chipunterbau 2 angebracht. Ein Leistungs-Halbleiterelement 5a, das als zweites Halbleiterelement dient, ist auf dem kleinen Chipunterbau 3 angebracht. Drei Leistungs-Halbleiterelemente 5a sind auf dem großen Chipunterbau 2 angebracht. Die jeweils drei Leistungs-Halbleiterelemente 5a sind durch einen elektrisch leitfähigen Klebstoff 6a mit dem großen Chipunterbau 2 verbunden. Das Leistungs-Halbleiterelement 5a ist auf dem kleinen Chipunterbau 3 angebracht. Das Leistungs-Halbleiterelement 5a ist mit einem elektrisch leitfähigen Klebstoff 6a auf den kleinen Chipunterbau 3 aufgeklebt. Jedes Leistungs-Halbleiterelement 5a ist z.B. ein IGBT (Insulated Gate Bipolar Transistor), ein MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor) oder ähnliches. Als elektrisch leitender Klebstoff 6a wird z.B. ein Lot, eine Silberpaste o.ä. aufgetragen.
  • Die IC-Elemente 5b, die jeweils als drittes Halbleiterelement dienen, sind auf der IC-Leitung 13 angebracht. Jedes der IC-Elemente 5b ist durch einen elektrisch leitfähigen Klebstoff 6b mit der IC-Leitung 13 verbunden. Die entsprechenden Leistungs-Halbleiterelemente 5a und IC-Elemente 5b sind durch Drähte 4 elektrisch verbunden. Die korrespondierenden Leistungs-Halbleiterelemente 5a und die vorstehenden Leitungen 15a bis 15d sind mit Drähten 4 elektrisch verbunden. Die korrespondierenden IC-Elemente 5b und IC-Leitungsanschlüsse 1b sind mit Drähten 4 elektrisch verbunden. Die Drähte 4 bestehen jeweils aus einem Metall wie z.B. Gold oder Silber. Auf diese Weise entsteht auf dem Leiterrahmen 50 eine elektrische Schaltung. Es ist zu beachten, dass das Material, die Dicke o.ä. der Drähte 4 in Abhängigkeit von dem Bereich, an den die Drähte 4 angeschlossen sind, entsprechend verändert werden kann. Darüber hinaus kann der Bereich, an den ein Draht 4 angeschlossen ist, einem Verfahren zur Erhöhung der Haftkraft des Drahtes unterzogen werden, z.B. einer Beschichtung.
  • Der Leiterrahmen 50, die Leistungs-Halbleiterelemente 5a und die IC-Elemente 5b werden mit einem Gießharz 11 als Dichtungsmaterial abgedichtet. Aus dem Gießharz 11 ragt der Leistungsleitungsanschluss 1a heraus, dessen mit der Leistungsleitung 12 verbundener Bereich durch Gießharz 11 abgedichtet wird. Die IC-Leitungsanschlüsse 1b ragen jeweils aus dem Gießharz 11 heraus, wobei der mit der IC-Leitung 13 verbundene Bereich durch Gießharz 11 abgedichtet wird.
  • Die Formmasse 11 hat einen ersten Seitenbereich 11a, einen zweiten Seitenbereich 11b, einen dritten Seitenbereich 11c, einen vierten Seitenbereich 11d, eine erste Hauptoberfläche 11e und eine zweite Hauptoberfläche 11f. Der erste Seitenbereich 11a und der zweiter Seitenbereich 11b liegen einander mit einem Zwischenraum in X-Achsenrichtung gegenüber und erstrecken sich in Y-Achsenrichtung. Der dritte Seitenbereich 11c und der vierter Seitenbereich 11d stehen einander mit einem Zwischenraum in Richtung der Y-Achse gegenüber und erstrecken sich in Richtung der X-Achse. Die erste Hauptoberfläche 11e und die zweite Hauptoberfläche 11f stehen einander mit einem Zwischenraum in Richtung der Z-Achse gegenüber. Es ist zu beachten, dass 1 den Ort einer Harzeinführungsöffnung 16 zeigt, von der aus ein fließfähiges Harz als Gießharz 11 eingeführt wird. Die Anordnungsbeziehung der Harzeinführungsöffnung 16 wird später beschrieben.
  • Im Folgenden werden Strukturen des großen Chipunterbaus 2, des kleinen Chipunterbaus 3 und dergleichen beschrieben. Wie in 2 dargestellt, sind der große Chipunterbau 2 und der kleine Chipunterbau 3 jeweils an einer Stelle angeordnet, die in Richtung der Z-Achse tiefer liegt als die Lage (Höhe) des mit Gießharz 11 abgedichteten Leistungsleitungsanschlusses 1a (IC-Leitungsanschluss 1b). Das heißt, der große Chipunterbau 2 und der kleine Chipunterbau 3 sind jeweils auf der ersten Hauptoberfläche 11e des Gießharzes 11 relativ zur Lage des Leistungsleitungsanschlusses 1a (IC-Leitungsanschluss 1b) in Richtung der Z-Achse geneigt. Es ist zu beachten, dass die IC-Leitung 13, auf der die IC-Elemente 5b angebracht sind, auf der Seite der zweiten Hauptoberfläche 11f des Gießharzes 11 relativ zur Lage des Leistungsleitungsanschlusses 1a (IC-Leitungsanschluss 1b) in Richtung der Z-Achse angeordnet ist.
  • Wie in 1 und 3 dargestellt, ist der große Chipunterbau 2 über den Leitungsstufenbereich 7a mit der Leistungsleitung 12 verbunden. Der große Chipunterbau 2 hat einen ersten Endbereich 17aa und einen zweiten Endbereich 17bb, zwischen denen in Richtung der X-Achse, die als erste Richtung bezeichnet wird, der Abstand D1 liegt. In der Richtung der Y-Achse, die als zweite Richtung bezeichnet wird, schließt sich der Leitungsstufenbereich 7 an den ersten Endbereich 17aa relativ zu einer Mittellinie C1 zwischen dem ersten Endbereich 17aa und dem zweiten Endbereich 17bb an. Ein Bereich des großen Chipunterbaus 2, auf dem drei Leistungs-Halbleiterelemente 5a angebracht sind, hat in Richtung der X-Achse eine Breite W1. Die Breite W1 wird als erste Breite bezeichnet. Die vorstehenden Leitungen 15a bis 15d ragen jeweils in Richtung der Y-Achse (positive Richtung) aus der Leistungsleitung 12 heraus.
  • Zu jedem der kleinen Chipunterbauten 3 gehört ein Biegungsbereich 18. Der kleine Chipunterbau 3 ist über den Biegungsbereich 18 und den Leitungsstufenbereich 7 des kleinen Chipunterbaus 3 an die Leistungsleitung 12 angeschlossen. Der kleine Chipunterbau 3 hat einen dritten Endbereich 17cc und einen vierten Endbereich 17dd mit einem Abstand D2 dazwischen in Richtung der X-Achse. In Richtung der Y-Achse ist der Leitungsstufenbereich 7 mit der Seite des dritten Endbereichs 17cc relativ zu einer Mittellinie C2 zwischen dem dritten Endbereich 17cc und dem vierten Endbereich 17dd verbunden.
  • Ein Bereich des kleinen Chipunterbaus 3, auf dem ein Leistungs-Halbleiterelement 5a angebracht ist, hat in Richtung der X-Achse eine Breite W2. Die Breite W2 wird als zweite Breite bezeichnet. Die Breite W2 ist kürzer als die Breite W1. Der Biegungsbereich 18 erstreckt sich schräg und hat eine X-Richtungskomponente, die sich in Richtung der X-Achse erstreckt, und eine Y-Richtungskomponente, die sich in Richtung der Y-Achse erstreckt. Daher ist im kleinen Chipunterbau 3 der X-Koordinatenwert einer Spitze 17c des kleinen Chipunterbaus 3 größer als der X-Koordinatenwert eines Endbereichs 20b des Leitungsstufenbereichs 7.
  • Der gebogene Bereich 18 im kleinen Chipunterbau 3 hat eine Breite W3 in einer Richtung, die im Wesentlichen orthogonal zu einer Richtung ist, die eine X-Richtungskomponente und eine Y-Richtungskomponente hat und schräg verläuft. Diese Breite W3 ist kürzer als die Breite (X-Achsenrichtung) des Leitungsstufenbereichs 7 und die Breite W2 des kleinen Chipunterbaus 3. Da ein solcher Biegungsbereich 18 vorgesehen ist, können auch dann, wenn der Raum 27 seitlich des großen Chipunterbaus 2 (in negativer X-Achsenrichtung) vergleichsweise schmal ist, je ein Leistungs-Halbleiterelement 5a auf drei kleinen Chipunterbauten 3 und drei Leistungs-Halbleiterelemente 5a auf dem großen Chipunterbau 2 angebracht werden. Dementsprechend können Leistungs-Halbleiterelemente 5a innerhalb eines begrenzten Volumens des Leistungs-Halbleiterbauelements 55 effizient angeordnet werden und tragen so zur Verkleinerung des Leistungs-Halbleiterbauelements 55 bei.
  • Im Folgenden wird die Anordnungsbeziehung zwischen dem großen Chipunterbau 2 und jedem kleinen Chipunterbau 3 näher beschrieben. Der große Chipunterbau 2 ist so geneigt, dass der Abstand zwischen dem großen Chipunterbau 2 und der ersten Hauptoberfläche 11e des Gießharzes 11 von der ersten Endbereich -Seite 17aa zur zweiten Endbereich -Seite 17bb größer ist. Das heißt, der große Chipunterbau 2 ist so geneigt, dass die Dicke des Gießharzes 11 (Dicke der Isolierschicht 14), das die eine Seite des großen Chipunterbaus 2 gegenüber der Seite des großen Chipunterbaus 2 bedeckt, auf der jeweils ein Leistungs-Halbleiterelement 5a angebracht ist, in positiver X-Achsenrichtung größer ist (siehe 10).
  • Außerdem ist der große Chipunterbau 2 so geneigt, dass die Dicke des Gießharzbereichs 11 (Dicke der Isolierschicht 14), der die Seite des großen Chipunterbaus 2 bedeckt, die der Seite des großen Chipunterbaus 2 gegenüberliegt, auf der das Leistungs-Halbleiterelement 5a angebracht ist, größer ist als die Dicke des Gießharzbereichs 11, der den Endbereich 20a des Leitungsstufenbereichs 7 bedeckt.
  • Der kleine Chipunterbau 3 ist so geneigt, dass der Abstand zwischen dem kleinen Chipunterbau 3 und der ersten Hauptoberfläche 11e des Gießharzes 11 von der Seite des dritten Endbereiches 17cc zur Seite des vierten Endbereiches 17dd größer ist. Das heißt, der kleine Chipunterbau 3 ist so geneigt, dass die Dicke des Gießharzes 11 (Dicke der Isolierschicht 14), die die Seite des kleinen Chipunterbaus 3 gegenüber der Seite des kleinen Chipunterbaus 3 bedeckt, auf der das Leistungs-Halbleiterelement 5a angebracht ist, in positiver X-Achsenrichtung größer ist bzw. größer wird (siehe 10).
  • Im Folgenden wird die Anordnungsbeziehung zwischen dem großen Chipunterbau 2 und dem kleinen Chipunterbau 3 näher beschrieben. 4 zeigt Bereiche des großen Chipunterbaus 2 und des kleinen Chipunterbaus 3 in vergrößerter Darstellung. Wie in 4 dargestellt, ist der große Chipunterbau 2 gegenüber der XY-Ebene so geneigt, dass die Seite des zweiten Endbereichs 17bb (Spitze 17b) des großen Chipunterbaus 2 höher liegt (in Richtung der Z-Achse) als die Seite des ersten Endbereichs 17aa (Spitze 17a), auf der sich der Endbereich 20a des Leitungsstufenbereichs 7a befindet. Das heißt, der Bereich des großen Chipunterbaus 2, der sich von der Seite des ersten Endbereichs 17aa zur Seite des zweiten Endbereichs 17bb in Richtung der X-Achse erstreckt, ist in einer Richtung (der positiven Z-Achsenrichtung) geneigt, die durch einen Pfeil Y1 angezeigt wird.
  • Außerdem ist der kleine Chipunterbau 3 gegenüber der XY-Ebene so geneigt, dass die Seite des vierten Endbereichs 17dd (Spitze 17d) des kleinen Chipunterbaus 3 höher liegt (in Z-Achsenrichtung) als die Seite des dritten Endbereichs 17cc, auf der sich der Endbereich 20b des Leitungsstufenbereichs 7b befindet. Das heißt, der Bereich des kleinen Chipunterbaus 3, der sich von der Seite des dritten-Endbereichs 17cc zur Seite des vierten Endbereichs 17dd in Richtung der X-Achse erstreckt, ist in der durch den Pfeil Y1 angegebenen Richtung (der positiven Z-Achsenrichtung) geneigt.
  • Da der große Chipunterbau 2 und der kleine Chipunterbau 3 jeweils auf diese Weise geneigt sind, kann der Abstand zwischen der Spitze 17b (zweiter Endbereich 17bb) des großen Chipunterbaus 2 und der Spitze 17c (dritter Endbereich 17cc) des kleinen Chipunterbaus 3 gesichert werden. Dies kann zur Verringerung des Gießharzes 11 beitragen und gleichzeitig eine hervorragende elektrische Isolationseigenschaft zwischen großem Chipunterbau 2 und kleinem Chipunterbau 3 erreichen.
  • Außerdem ist die Lage der Spitze 17a des großen Chipunterbaus 2 vorzugsweise unterhalb (-z-Richtung) der Lage der Spitze 17c des kleinen Chipunterbaus 3. Wenn der große Chipunterbau 2 und der kleine Chipunterbau 3 im gleichen Winkel relativ zur X-Y-Ebene geneigt sind, wird die Lage der Spitze 17a des großen Chipunterbaus 2 unterhalb (-z-Richtung) der Lage der Spitze 17c des kleinen Chipunterbaus 3 liegen. In diesem Fall ist der dünnste Bereich der Isolierschicht 14 der Bereich der Spitze 17a des großen Chipunterbaus 2. Es wird erwartet, dass in diesem Bereich ein dielektrischer Durchschlag stattfindet. Dementsprechend können die auf die Isolationseigenschaften zu prüfenden Stellen reduziert werden, wodurch die Effizienz der Prüfung verbessert wird. Da im großen Chipunterbau 2 und im kleinen Chipunterbau 3 ein Bereich mit dielektrischem Durchschlag zu erwarten ist, kann die Durchschlagspannung erhöht werden, indem man einen Prozess durchführt, bei dem Teile der Winkelbereiche des großen Chipunterbaus 2 oder des kleinen Chipunterbaus 3 entfernt werden.
  • Es ist zu beachten, dass die Lage der Spitze 17a des großen Chipunterbaus 2 (in +z-Richtung) über der Lage der Spitze 17c des kleinen Chipunterbaus 3 liegen kann. In diesem Fall kehren sich die jeweiligen Richtungen, in die die Spitze 17a des großen Chipunterbaus 2 und die Spitze 17c des kleinen Chipunterbaus 3 durch das fließfähige Harz bewegt werden, um, so dass ein Zwischenraum zwischen der Spitze 17a und der Spitze 17c groß wird. Dies ist vorzuziehen.
  • Da der große Chipunterbau 2 und der kleine Chipunterbau 3 zudem beide geneigt sind, können die jeweiligen Breiten (in X-Achsenrichtung) des großen Chipunterbaus 2 und des kleinen Chipunterbaus 3 größer eingestellt werden, solange die Größe/bzw. Dicke des Gießharzes 11 gleich ist. Dadurch kann die Wärme des Leistungs-Halbleiterelementes 5a besser abgeführt werden.
  • Ferner kann ein Bereich des großen Chipunterbaus 2, der sich in Richtung der Y-Achse von der Seite, auf der sich der Endbereich 20a befindet, zu der davon weiter entfernten Seite in Richtung der Y-Achse erstreckt, in eine Richtung (positive Richtung der Z-Achse) geneigt sein, die durch einen Pfeil Y2 angezeigt wird. Außerdem kann ein Bereich des kleinen Chipunterbaus 3, der sich in Richtung der Y-Achse von der Seite, auf der sich der Endbereich 20b befindet, zu der in Richtung der Y-Achse weiter entfernten Seite erstreckt, in der durch den Pfeil Y2 angezeigten Richtung (positive Z-Achsenrichtung) geneigt sein.
  • In diesem Fall kann der Abstand zwischen der Spitze 17b des großen Chipunterbaus 2 und der Spitze 17c des kleinen Chipunterbaus 3 weiter gesichert werden. Dies kann dazu beitragen, das Gießharz 11 weiter zu verringern und gleichzeitig eine bessere elektrische Isolationseigenschaft zwischen großem Chipunterbau 2 und kleinem Chipunterbau 3 zu erreichen.
  • Es ist zu beachten, dass zur Sicherung der Dicke des Gießharzes 11 (Dicke der Isolierschicht 14), das die Seite des großen Chipunterbaus 2 bedeckt, die der Seite des großen Chipunterbaus 2 gegenüberliegt, auf der das Leistungs-Halbleiterelement 5a angebracht ist, der große Chipunterbau 2 und der kleine Chipunterbau 3 so geneigt werden können, dass jeder der in Richtung der Y-Achse verlaufenden Bereiche des großen Chipunterbaus 2 und des kleinen Chipunterbaus 3 nur in der durch den Pfeil Y2 angegebenen Richtung geneigt ist.
  • Im Folgenden wird ein exemplarisches Verfahren zur Herstellung des oben beschriebenen Leistungs-Halbleiterbauelements beschrieben. Zunächst wird der Leiterrahmen 50 (siehe 5) durch Ätzen oder Stanzen einer Metallplatte geformt. Auf dem Leiterrahmen 50 werden der vierte Seitenbereich 1a, die Leistungsleitungen 12, die großen Chipunterbauten 2, die kleinen Chipunterbauten 3, die vorstehenden Leitungen 15a, usw., die IC-Leitungsanschlüsse 1b, die IC-Leitungen 13 und Dummy-Leitungen 21a, 21b geformt (siehe 5).
  • Anschließend werden durch einen Biegevorgang am Leiterrahmen 50 mittels einer Biegeform die Leitungsstufenbereiche 7 umgeformt (siehe 5). Anschließend werden die Leistungs-Halbleiterelemente 5a mit den Chipunterbauten 2 und den kleinen Chipunterbauten 3 über einen elektrisch leitfähigen Klebstoff miteinander verbunden (siehe 5). Darüber hinaus werden die IC-Elemente 5b durch den elektrisch leitfähigen Klebstoff mit den IC-Leitungen 13 verbunden (siehe 5). Als nächstes werden die Drähte 4 verbunden.
  • Auf diese Weise entsteht, wie in 5 dargestellt, vor der Versiegelung durch das Gießharz eine Vielzahl von Leistungs-Halbleiterbauelementen. Die Leistungs-Halbleiterbauelemente sind in Richtung der X-Achse nebeneinander angeordnet. Ein Leistungs-Halbleiterbauelement und das andere Leistungs-Halbleiterbauelement daneben werden durch Dummy-Leitungen 21a, 21b miteinander verbunden. Es ist zu beachten, dass 5 zwei Leistungs-Halbleiterbauelemente in Richtung der X-Achse zeigt; es können jedoch ein Leistungs-Halbleiterbauelement oder drei oder mehr Leistungs-Halbleiterbauelemente angeordnet sein.
  • Anschließend werden die Leistungs-Halbleiterbauelemente im Transfer-Formverfahren mit dem Gießharz abgedichtet. Wie in 6 dargestellt, wird eine Form 60 mit einer unteren Form 8 und einer oberen Form 9 hergestellt. Zwischen der unteren Form 8 und der oberen Form 9 wird der Leiterrahmen 50 mit darauf angebrachten Leistungs-Halbleiterelementen 5au.ä. angeordnet.
  • Die Harzeinführungsöffnung 16 ist in der Form 60 enthalten. Die Harzeinführungsöffnung 16 ist (in Richtung der Z-Achse) unter der Dummy-Leitung 21a vorgesehen. Das heißt, die Harzeinführungsöffnung 16 ist (in Richtung der Z-Achse) unter jeweils einem Ort H der Leistungsleitung 12, des Leistungsleitungsanschlusses 1a, der vorstehende Leitung 15a und dergleichen angeordnet, die sich auf gleicher Höhe wie die Dummy-Leitung 21a befinden. Außerdem ist die Harzeinführungsöffnung 16 auf der Seite des Leiterrahmens 50, auf der sich der große Chipunterbau 2 befindet, an der Stelle (siehe 2) angeordnet, von der aus das Harz in Richtung Leitungsstufenbereich 7 u.ä. in Richtung der X-Achse eingebracht wird.
  • Eine Harzplatte 22 ist in der Form 60 enthalten. Außerdem wird ein Kolben 10 zum Ausschieben der Harzplatte 22 vorgesehen. Wie in 7 dargestellt, wird durch Anheben des Kolbens 10 beim Aufschmelzen der Harzplatte 22 nach dem Schließen der Form mit der unteren Form 8 und der oberen Form 9 fließfähiges Harz 23 als Gießharz 11 aus der Harzeinführungsöffnung 16 in die Form 60 eingebracht.
  • Da die Harzeinführungsöffnung 16 unterhalb der Dummy-Leitung 21a angeordnet ist, wird bei dieser Gelegenheit der Abstand von der Harzeinführungsöffnung 16 zum unteren Ende der unteren Form 8 kürzer als bei einem später beschriebenen Vergleichsbeispiel. Dies erleichtert die Anbringung von fließfähigem Harz 23a in einer Region zwischen dem großem Chipunterbau 2 und dem unteren Ende der unteren Form 8. Dementsprechend wird die Differenz zwischen der unterhalb des großen Chipunterbaus 2 in Richtung der X-Achse (positive Richtung) fließenden Menge an fließfähigem Harz 23 und der oberhalb des großen Chipunterbaus 2 in Richtung der X-Achse (positive Richtung) fließenden Menge an fließfähigem Harz 23 klein.
  • Außerdem ist der Bereich (Querschnittsfläche) unterhalb des großen Chipunterbaus 2 zwischen dem großen Chipunterbau 2 und dem Boden der unteren Form 8 schmaler als der Bereich (Querschnittsfläche) oberhalb des großen Chipunterbaus 2. Dies führt zu einer erhöhten Kraft des Hochschiebens des großen Chipunterbaus 2 durch das unterhalb des großen Chipunterbaus 2 fließenden fließfähige Harz 23b, mit der Folge, dass der große Chipunterbau 2 so nach oben orientiert wird (siehe Pfeil nach oben), dass die Seite des zweiten Endbereichs 17bb höher liegt als die Seite des ersten Endbereichs 17aa, auf der sich der Endbereich 20a im großen Chipunterbau 2 befindet. Das heißt, der große Chipunterbau 2 wird so geneigt, dass die Höhe (in Z-Achsenrichtung) von der ersten Endbereich -Seite 17aa zur zweiten Endbereich -Seite 71bb hin höher werden kann.
  • Betrachtet man hier den Fall, in dem der große Chipunterbau 2 u.ä. auf die Ausrichtung nach unten umgestellt wird, so ergibt sich, dass der große Chipunterbau 2 u.ä. unmittelbar nach Erreichen der Spitzen des großen Chipunterbaus 2 u.ä. auf die Ausrichtung nach unten umgestellt wird, mit der Folge, dass das fließfähige Harz nicht unter den großen Chipunterbaus 2 u.ä. gelangen kann. Um den Bereich unterhalb des großen Chipunterbaus 2 u.ä. effizient mit fließfähigem Harz 23a zu versorgen, ist es daher wünschenswert, die Harzeinführungsöffnung 16 für die Einführung von fließfähigem Harz 23 an einer Stelle nahe dem Endbereich 20a des Leitungsstufenbereichs 7 vorzusehen, an der der große Chipunterbau 2 u.ä. weniger wahrscheinlich in seiner Ausrichtung verändert wird.
  • Es ist wünschenswert, die Harzeinführungsöffnung 16 für die Einführung von fließfähigem Harz 23 an einem Ort in der Nähe der Endbereiche 20a, 20b der Leitungsstufenbereiche 7 in Bezug auf einen großen Chipunterbau 2 und drei kleine Chipunterbauten 3, die nacheinander in Richtung der X-Achse angeordnet sind, vorzusehen. Weiterhin ist der Ort der Harzeinführungsöffnung 16 in Richtung der Y-Achse vorzugsweise in Richtung der Y-Achse nahe an den Positionen der Endbereiche 20a, 20b.
  • Außerdem verbleibt die Harzeinführungsöffnung 16 nicht im Leistungs-Halbleiterbauelement und muss beim Entformen wirksam entfernt werden. Daher ist es wünschenswert, die Harzeinführungsöffnung 16 an der Stelle H neben und knapp unterhalb der Dummy-Leitung 21a vorzusehen (siehe 6).
  • Dementsprechend wird, wie in 8 dargestellt, fließfähiges Harz 23 in der Form 60 durch die Einführung von fließfähigem Harz 23 aus der Harzeinführungsöffnung 16 bereitgestellt. Wie in 8 dargestellt, ist der große Chipunterbau 2 gegenüber der XY-Ebene so geneigt, dass die Seite des zweiten Endbereichs 17bb (Spitze 17b) des großen Chipunterbaus 2 höher liegt (in Richtung der Z-Achse) als die Seite des ersten Endbereichs 17aa (Spitze 17a), auf der sich der Endbereich 20a (siehe 6) des Leitungsstufenbereichs 7a befindet.
  • Außerdem ist der kleine Chipunterbau 3 gegenüber der XY-Ebene so geneigt, dass die Seite des vierten Endbereichs 17dd (Spitze 17d) des kleinen Chipunterbaus 3 höher liegt (in Z-Achsenrichtung) als die Seite des dritten Endbereichs 17cc, auf der sich der Endbereich 20b des Leitungsstufenbereichs 7b befindet.
  • Nach dem Aushärten des fließfähigen Harzes 23 werden die Leistungs-Halbleiterbauelemente mit den darin durch Gießharz 11 versiegelten Leistungs-Halbleiterelementen 5a und dergleichen wie in 9 dargestellt aus der Form entnommen. Die so entnommenen Leistungs-Halbleiterbauelemente werden dann durch Schneiden der Dummy-Leitungen, des Angusskanals 25 u.ä. in einzelne Leistungs-Halbleiterbauelemente getrennt und so das Leistungs-Halbleiterbauelement 55 gemäß 10 komplettiert.
  • Im fertiggestellten Leistungs-Halbleiterbauelement 55 ist die Oberfläche des Gießharzes 11 in dem Bereich, aus dem ein an der Stelle der Harzeinführungsöffnung 16 verbliebener Angusskanal o.ä. wie der Angusskanal 25 entfernt wurde, eine rauere Oberfläche (Anschnittspur) als die Oberfläche des Gießharzes 11, die sich in der Form 60 befand (siehe 8). Das heißt, aus dem äußeren Erscheinungsbild des fertiggestellten Leistungs-Halbleiterbauelements 55 kann die Stelle der Harzeinführungsöffnung 16 (siehe 1) ersehen werden.
  • Beim fertigen Leistungs-Halbleiterbauelement 55 ist die Dicke des Gießharzes 11 (Dicke der Isolierschicht 14), das die Seite des großen Chipunterbaus 2 gegenüber der Seite des großen Chipunterbaus 2 bedeckt, auf der das Leistungs-Halbleiterbauelement 5a angebracht ist, in positiver X-Achsenrichtung größer. Außerdem ist die Dicke des Gießharzes 11 (Dicke der Isolierschicht 14), das die Seite des kleinen Chipunterbaus 3 gegenüber der Seite des kleinen Chipunterbaus 3 bedeckt, auf der das Leistungs-Halbleiterelement 5a angebracht ist, in positiver X-Achsenrichtung größer.
  • Mit dem oben beschriebenen Verfahren zur Herstellung des Leistungs-Halbleiterbauelements kann die elektrische Isolationseigenschaft sichergestellt werden. Dies soll im Vergleich zu einem Verfahren zur Herstellung eines Leistungs-Halbleiterbauelements anhand eines Vergleichsbeispiels erläutert werden. Dabei ist zu beachten, dass im Vergleichsbeispiel der Einfachheit halber die gleichen Bauteile mit den gleichen Bezugszeichen versehen werden.
  • Wie in 11 dargestellt, befindet sich im Verfahren zur Herstellung des Leistungs-Halbleiterbauelements nach dem Vergleichsbeispiel die Harzeinführungsöffnung 16 oberhalb (in Richtung der Z-Achse) der Dummy-Leitung 21a. Das heißt, die Harzeinführungsöffnung 16 befindet sich oberhalb (in Richtung der Z-Achse) der Lage der Leistungsleitung bzw. des Leistungsleitungsanschlusses (beide nicht dargestellt), die sich auf gleicher Höhe wie die Dummy-Leitung 21a befinden.
  • In diesem Fall fließt das über die Harzeinführungsöffnung 16 eingeführte fließfähige Harz 23b des fließfähigen Harzes 23 oberhalb des großen Chipunterbaus 2 schneller als das unterhalb des großen Chipunterbaus 2 fließende fließfähige Harz 23a, so dass das fließfähige Harz 23b an der Seite oberhalb des großen Chipunterbaus 2 schneller eingefüllt wird als an der Seite darunter.
  • Dies führt zu einer erhöhten Kraft des Herunterdrückens des großen Chipunterbaus 2 durch das oberhalb des großen Chipunterbaus 2 strömende fließfähige Harz 23b, mit dem Ergebnis, dass der große Chipunterbau 2 sich so nach unten orientiert von der stromauf liegenden Seite nach der stromab gelegenen Seite der Strömung des fließfähigen Harzes 23b im großen Chipunterbau 2 (siehe Pfeil nach unten), so dass die Spitze 17b niedriger ist als die Spitze 17a. Dementsprechend wird die Dicke des Gießharzes 11, das die Seite des großen Chipunterbaus 2 bedeckt, die der Seite des großen Chipunterbaus 2 gegenüberliegt, auf der das Leistungs-Halbleiterelement 5a angebracht ist, in positiver Richtung der X-Achse dünner, so dass die elektrische Isoliereigenschaft verringert werden kann.
  • Als Verfahren zur Verhinderung der Umstellung des großen Chipunterbaus 2 auf die Ausrichtung nach unten kann z.B. ein beweglicher Stift 29 unter dem großen Chipunterbau 2 u.ä. installiert werden, um den großen Chipunterbau 2 u.ä. wie in 12 dargestellt von unten zu unterstützen und dadurch die Umstellung des großen Chipunterbaus 2 auf die Ausrichtung nach unten zu verhindern. Bei diesem Verfahren wird der bewegliche Stift 29 nach Abschluss der Einführung des fließfähigen Harz 23 herausgezogen.
  • Im Vergleich zum Verfahren zur Herstellung des Leistungs-Halbleiterbauelements nach dem Vergleichsbeispiel wird beim Verfahren zur Herstellung des Leistungs-Halbleiterbauelements nach der ersten Ausführungsform die Harzeinführungsöffnung 16, wie in 6 dargestellt, unterhalb der Dummy-Leitung 21a angeordnet. Dementsprechend wird der Abstand von der Harzeinführungsöffnung 16 bis zum Boden der unteren Form 8 kürzer als beim Vergleichsbeispiel, wodurch der Bereich zwischen dem großen Chipunterbau 2 und dem Boden der unteren Form 8 leichter mit fließfähigem Harz 23a (siehe 7) gefüllt werden kann.
  • Dementsprechend stark wird die Kraft des Hochschiebens des großen Chipunterbaus 2, indem das fließfähige Harz 23a unter den großen Chipunterbau 2 fließt, mit dem Ergebnis, dass der große Chipunterbau 2 so geneigt ist, dass seine Höhe (in Z-Achsenrichtung) von der ersten Endbereich -Seite 17aa, auf der sich der Endbereich 20a des Leitungsstufenbereichs 7a befindet, zur zweiten Endbereich -Seite 17bb hin höher ist (siehe 7).
  • Außerdem wird die Kraft des Hochschiebens des kleinen Chipunterbaus 3 durch das fließfähige Harz 23b, das unter dem kleinen Chipunterbau 3 fließt, groß, so dass der kleine Chipunterbau 3 so geneigt wird, dass seine Höhe (in Z-Achsenrichtung) von der Seite des dritten Endbereichs 17cc, auf der sich der Endbereich 20b des Leitungsstufenbereichs 7b befindet, zur Seite des vierten Endbereichs 17dd hin größer ist (siehe 8).
  • Im Folgenden werden die Anordnung und Isoliereigenschaft des kleinen Chipunterbaus 3 näher beschrieben. Da der kleine Chipunterbau 3 als Chipunterbau eine kleinere Fläche hat als der große Chipunterbau 2, ist die Neigung des kleinen Chipunterbaus 3 kleiner als die Neigung des großen Chipunterbaus 2. 13 zeigt den Zustand, in dem fließfähiges Harz 23 weiter von dem in 7 dargestellten Zustand entfernt ist. Wie in 13 dargestellt, wird das über dem kleinen Chipunterbau 3 fließendes fließfähiges Harz 23d schneller eingefüllt als das unter dem kleinen Chipunterbau 3 fließende fließfähige Harz 23c.
  • Dementsprechend wird zunächst eine nach unten gerichtete Kraft auf den kleinen Chipunterbau 3 durch das fließfähige Harz 23d ausgeübt und der kleine Chipunterbau 3 wird durch die nach oben gerichtete Kraft des unter dem kleinen Chipunterbau 3 fließenden fließfähigen Harzes 23c nicht vollständig nach oben zurückgeführt, so dass nach Abschluss des Einführens des fließfähigen Harzes 23 jeweils der Abstand D5 zwischen der ersten Hauptoberfläche 11e und dem Endbereich, in dem sich die Spitze 17c des kleinen Chipunterbaus 3 befindet, und der Abstand D6 zwischen der ersten Hauptoberfläche 11e und dem Endbereich, in dem sich die Spitze 17d befindet, kürzer als der Abstand D7 zwischen dem kleinen Chipunterbau 3 und der ersten Hauptoberfläche 11e werden kann, bevor das fließfähige Harz 23 eingefüllt ist.
  • Anschließend sind in 14 und 15 die jeweiligen Zustände sequentiell dargestellt, in denen aus dem in 13 dargestellten Zustand fließfähiges Harz 23 eingefüllt wird.
  • Durch das fließfähige Harz 23d, 23f, das über jeden kleinen Chipunterbau 3 fließt, wird der kleine Chipunterbau 3 zunächst in die Orientierung in -z-Richtung gebracht. Dann wird durch fließfähiges Harz 23c, 23e, das unter jedem kleinen Chipunterbau 3 fließt, eine Kraft auf den kleinen Chipunterbau 3 in +Z-Richtung ausgeübt. Da die Viskosität des fließfähigen Harzes 23 im Laufe der Zeit zunimmt, wird die Viskosität des fließfähigen Harzes 23 höher, je weiter das fließfähige Harz 23 von der Harzeinführungsöffnung 16 entfernt ist. Je höher die Viskosität ist, desto größer wird die auf den kleinen Chipunterbau 3 ausgeübte Kraft.
  • Hier wird angenommen, dass der Abstand D8 den Abstand zwischen der ersten Hauptoberfläche 11e und dem Endbereich darstellt, in dem sich die Spitze 17e des kleinen Chipunterbaus 3 befindet, in dem Zustand, in dem fließfähiges Harz 23 eingefüllt ist. Es wird angenommen, dass der Abstand D9 den Abstand zwischen der ersten Hauptoberfläche 11e und dem Endbereich, in dem sich die Spitze 17f des kleinen Chipunterbaus 3 befindet, darstellt. Es wird angenommen, dass der Abstand D10 den Abstand zwischen der ersten Hauptoberfläche 11e und dem Endbereich, in dem sich die Spitze 17g des kleinen Chipunterbaus 3 befindet, darstellt. Es wird angenommen, dass der Abstand D11 den Abstand zwischen der ersten Hauptoberfläche 11e und dem Endbereich, in dem sich die Spitze 17h des kleinen Chipunterbaus 3 befindet, darstellt (siehe 15). Somit ist, wie in 15 dargestellt, zum Zeitpunkt der Fertigstellung der Befüllung mit fließfähigem Harz 23, der Abstand D5 ≤ Abstand D6 < Abstand D8 ≤ Abstand D9 < Abstand D10 ≤ Abstand D11 sind. Somit kann die elektrische Isoliereigenschaft auch in dem in 15 dargestellten Zustand, in dem das Einführen des fließfähiges Harzes abgeschlossen ist, gesichert werden.
  • Da der große Chipunterbau 2 und der kleine Chipunterbau 3 jeweils so geneigt sind, wird die Dicke des Gießharzes 11 (Dicke der Isolierschicht 14), das die Seite des großen Chipunterbaus 2 gegenüber der Seite des großen Chipunterbaus 2 bedeckt, auf der das Leistungs-Halbleiterelement 5a angebracht ist, in positiver X-Achsenrichtung größer. Außerdem wird die Dicke des Gießharzes 11 (Dicke der Isolierschicht 14), das die Seite des kleinen Chipunterbaus 3 gegenüber der Seite des kleinen Chipunterbaus 3 bedeckt, auf der das Leistungs-Halbleiterelement 5a angebracht ist, in positiver X-Achsenrichtung größer. Dadurch kann die elektrische Isolationseigenschaft des Leistungs-Halbleiterbauelements 55 gesichert werden.
  • Es ist zu beachten, dass je nach Variation der Strömungsform des fließfähiges Harzes 23, Abstand D5 ≤ Abstand D6, Abstand D8 ≤ Abstand D9, Abstand D10 ≤ Abstand D11, Abstand D6 > Abstand D8 und Abstand D9 > Abstand D10 erfüllt werden kann. Auch in diesem Fall wird der Abstand zwischen benachbarten kleinen Chipunterbauten 3 groß, wodurch die elektrische Isolationseigenschaft verbessert wird.
  • Da die Harzeinführungsöffnung 16 auf der Seite angeordnet ist, auf der sich die Dummy-Leitung 21a befindet, kann darüber hinaus bei dem oben beschriebenen Verfahren zur Herstellung des Leistungs-Halbleiterbauelements eine bessere Ausbeute des Materials erzielt werden als in dem Fall, dass die Harzeinführungsöffnung 16 auf der Seite angeordnet ist, auf der sich der Leistungsleitungsanschluss 1a und dergleichen befindet.
  • Wie in 16 dargestellt, wird zum Beispiel der folgende Fall betrachtet: Die Harzeinführungsöffnung 16 ist auf der Seite angeordnet, auf der sich der Leistungsleitungsanschluss 1a befindet. In diesem Fall wird der Leiterrahmen 50 so gebildet, dass der Bereich des Leiterrahmens 50 als Leistungsleitungsanschluss 1a und der Bereich des Leiterrahmens 50 als IC-Leitungsanschluss 1b miteinander verbunden werden.
  • Im Falle eines solchen Leiterrahmens 50 werden bei der der Fertigstellung der Versiegelung durch Gießharz 11 das Gießharz 11 zur Versiegelung des einen Leistungs-Halbleiterbauelements 55 und das Gießharz 11 zur Versiegelung des anderen Leistungs-Halbleiterbauelements 55 durch einen Angusskanal 30 miteinander verbunden. Das eine Leistungs-Halbleiterbauelement 55 und das andere Leistungs-Halbleiterbauelement 55 liegen nebeneinander. Die Länge (in Richtung der Y-Achse) des Angusskanals 30 ist größer als die Summe der Länge (in Richtung der Y-Achse) des Leistungsleitungsanschlusses 1a und der Länge (in Richtung der Y-Achse) des IC-Leitungsanschlusses 1b. Der Angusskanal 30 ist ein zu verwerfender Bereich. Daher wird ein großer Teil des Materials für Gießharz 11 verschwendet, was zu einer verschlechterten Ausbeute des Materials führt.
  • Da die Harzeinführungsöffnung 16 auf der Seite angeordnet ist, auf der sich die Dummy-Leitung 21a befindet, wird andererseits bei dem oben beschriebenen Verfahren zur Herstellung des Leistungs-Halbleiterbauelements die Länge des Angusskanals 25 zu einer Länge, die im Wesentlichen der Breite der Dummy-Leitung 21b entspricht, wie in 9 dargestellt. Dementsprechend wird das Material für Gießharz 11 verringert, wodurch die Verschlechterung der Ausbeute des Materials verringert wird.
  • Um ein Kollabieren/Verformen des Drahtes 4 durch eingeführtes fließfähiges Harz 23 zu vermeiden, ist darüber hinaus das Anordnungsverhältnis der Harzeinführungsöffnung 16 in dem oben beschriebenen Verfahren zur Herstellung des Leistungs-Halbleiterbauelementes für die Herstellung eines kleinen Leistungs-Halbleiterbauelementes besser geeignet als die Herstellung eines großen Leistungs-Halbleiterbauelementes. Zum Beispiel ist das Verfahren zur Herstellung des Leistungs-Halbleiterbauelements geeignet für die Herstellung eines kleinen Leistungs-Halbleiterbauelements mit einem Gehäuse namens „SOP (Small Outline Package)“ oder „DIP (Dual Inline Package)“. Durch die Anordnung der Harzeinführungsöffnung 16 auf der Seite, auf der sich die Dummy-Leitung 21a befindet, und die Einführung des fließfähigen Harzes in Richtung der X-Achse kann die Ausbeute des Werkstoffes Gießharz 11 verbessert werden. Da eine Vielzahl von Halbleiterbauelemente gleichzeitig versiegelt wird, kann zudem eine kurze Zykluszeit des Prozesses erreicht werden.
  • Ferner kann im oben beschriebenen Leistungs-Halbleiterbauelement 55 die elektrische Isolationseigenschaft durch Sicherung einer Kriechstrecke verbessert werden. Wie in 17 dargestellt, kann das Leistungs-Halbleiterbauelement 55 zur Förderung der Wärmeableitung an einer Kühlrippe 24 angebracht werden. Bei dieser Art der Verwendung ist es notwendig, zwischen dem Leistungsleitungsanschluss 1a und der Kühlrippe 24 aus Metall eine Kriechstrecke L2 anzuordnen.
  • Beim Leistungs-Halbleiterbauelement 55 sind der große Chipunterbau 2 und der kleine Chipunterbau 3, auf denen die Leistungs-Halbleiterelemente 5a angebracht sind, jeweils auf der Seite der ersten Hauptoberfläche 11e des Gießharzes 11 relativ zu der Stelle (in Z-Achsenrichtung) angeordnet, an der der Leistungsleitungsanschluss 1a und dergleichen angeordnet ist. Das heißt, die Kriechstrecke L2 kann bei gleichzeitiger Sicherung der Wärmeabfuhr dadurch gesichert werden, dass eine erforderliche Mindestdicke des Gießharzes 11 (Dicke der Isolierschicht 14) auf den jeweiligen Seiten des großen Chipunterbaus 2 und des kleinen Chipunterbaus 3 gegenüber den jeweiligen Seiten des großen Chipunterbaus 2 und des kleinen Chipunterbaus 3, auf denen die Leistungs-Halbleiterelemente 5a angeordnet sind, aufgebracht wird. Entsprechend kann die elektrische Isolationseigenschaft verbessert werden. Durch die Anbringung der Kriechstrecke L2 kann der Leistungsleitungsanschluss 1a eine größere Strommenge bewältigen.
  • Darüber hinaus ist in der Lagebeziehung zur IC-Leitung 13 (IC-Leitungsanschluss 1b) jeweils der große Chipunterbau 2 u.ä. an einer Stelle (in Z-Achsenrichtung) tiefer als die IC-Leitung 13 angeordnet. Das auf der IC-Leitung 13 angebrachte IC-Element 5b erzeugt eine geringere Wärmemenge als das Leistungs-Halbleiterelement 5a. Mit Rücksicht auf die Kriechstrecke ist es daher wünschenswerter, dass die IC-Leitung 13 von der ersten Hauptoberfläche 11e des Gießharzes 11 entfernt ist. Dagegen ist der große Chipunterbau 2 und dergleichen, auf dem die Leistungs-Halbleiterelemente 5a angebracht sind, in der Nähe der ersten Hauptoberfläche 11e wünschenswert.
  • Darüber hinaus ist im oben beschriebenen Leistungs-Halbleiterbauelement 55 die vorstehende Leitung 15a in der Leistungsleitung 12 vorgesehen, die über den Leitungsstufenbereich 7 mit dem großen Chipunterbau 2 verbunden ist. Darüber hinaus sind die vorstehenden Leitungen 15b, 15c, 15d in den Leistungsleitungen 12 vorgesehen, die über die Leitungsstufenbereiche 7 an die kleinen Chipunterbauten 3 angeschlossen sind.
  • So fließt das durch die Harzeinführungsöffnung 16 eingeführte fließfähige Harz 23 oberhalb und unterhalb der vorstehenden Leitungen 15a bis 15d, wobei die vorstehenden Leitungen 15a bis 15d durch das oberhalb und unterhalb der vorstehenden Leitungen 15a bis 15d vorgesehenen fließfähige Harz 23 festgelegt sind. Dementsprechend sind auch die Leistungsleitungen 12, die an die vorstehenden Leitungen 15a bis 15d angeschlossen sind, fixiert.
  • Dementsprechend kann verhindert werden, dass der über den Leitungsstufenbereich 7a an die Leistungsleitung 12 angeschlossene große Chipunterbau 2 nach unten (in Z-Achsen-Richtung) ausgerichtet wird. Außerdem kann verhindert werden, dass der kleine Chipunterbau 3, der über den Leitungsstufenbereich 7b an die Leistungsleitung 12 angeschlossen ist, nach unten (in Richtung der Z-Achse) ausgerichtet wird. Es ist zu beachten, dass die Form der vorstehenden Leitung 15a gleich oder verschieden von der Form der vorstehenden Leitungen 15b und dergleichen sein kann.
  • Insbesondere kann die Wirkung der Unterdrückung der Umstellung des großen Chipunterbaus 2 auf die Ausrichtung nach unten verstärkt werden, indem man vor Einführen des fließfähigen Harzes 23 um die vorstehende Leitung 15a herum fließfähiges Harz 23 um den großen Chipunterbau 2 herum vorsieht. Darüber hinaus kann der Effekt der Unterdrückung der Abwärtsorientierung des kleinen Chipunterbaus 3 verstärkt werden, indem man fließfähiges Harz 23 um jede der vorstehende Leitungen 15b bis 15d herum vorsieht, bevor man fließfähiges Harz 23 um den kleinen Chipunterbau 3 herum vorsieht. Entsprechend ist, wie in 1 dargestellt, die vorstehende Leitung 15a auf der Seite, auf der die Harzeinführungsöffnung 16 angeordnet ist, gegenüber dem großen Chipunterbau 2 wünschenswert. Jede der vorstehenden Leitungen 15b bis 15d ist auf der Seite erwünscht, auf der die Harzeinführungsöffnung 16 gegenüber dem kleinen Chipunterbau 3 angeordnet ist.
  • Darüber hinaus ist im oben beschriebenen Leistungs-Halbleiterbauelement 55 der Draht 4 jeweils mit den vorstehenden Leitungen 15b bis 15d verbunden (siehe 1). Dementsprechend kann die Fläche des Bereiches, an die der Draht 4 gebondet wird, gesichert werden, während die Länge des Leistungs-Halbleiterbauelements 55 in Richtung der Y-Achse reduziert wird. Dementsprechend kann die Wärme, die in dem Bereich entsteht, auf den der Draht 4 gebondet wird, effizient abgeführt werden, wodurch die Zuverlässigkeit des Leistungs-Halbleiterbauelements 55 verbessert werden kann. Da der Bereich, auf den der Draht 4 gebondet wird, größer ist, wird die Wärmeableitung weiter verbessert. Daher sind die Flächen der vorstehenden Leitungen 15a bis 15d (X-Achsenrichtung und Y-Achsenrichtung) vorzugsweise größer.
  • Da die Länge jeder der vorstehenden Leitungen 15b bis 15d in Richtung der Y-Achse größer ist, kann die Länge des Drahtes 4 auch kürzer sein. Bei einer solch kurzen Länge des Drahtes 4 wird der elektrische Widerstand verringert, wodurch die Erzeugung von Wärme in der Region, an die der Draht 4 gebondet ist, unterdrückt wird. Die verringerte Wärmeentwicklung führt zu einer verbesserten Zuverlässigkeit des Leistungs-Halbleiterbauelements 55.
  • Außerdem kommt es bei der Einführung des fließfähigen Harzes 23 in die Form zum Phänomen des Kollabieren des Drahtes 4 durch fließfähiges Harz 23. Da die Länge des Drahtes 4 kürzer ist, ist es in diesem Fall weniger wahrscheinlich, dass der Draht 4 kollabiert. So kann z.B. ein elektrischer Kurzschluss durch das Kollabieren/Verformen des Drahtes 4 unterdrückt werden, was zu einer verbesserten elektrischen Isolationseigenschaft führt. Die Zuverlässigkeit des Leistungs-Halbleiterbauelements 55 kann verbessert werden.
  • Ausführungsform 2
  • Im Folgenden wird ein weiteres beispielhaftes Verfahren zur Herstellung des Leistungs-Halbleiterbauelements beschrieben. Zunächst wird nach den gleichen Schritten wie in 5 und 6 der Leiterrahmen 50 mit darauf angebrachten Leistungs-Halbleiterelementen 5a und dergleichen gemäß 18 in der Form 60 angeordnet. Anschließend werden nach dem Schließen der Form mit der unteren Form 8 und der oberen Form 9 die in der oberen Form 9 vorgesehenen beweglichen Stifte 31 nach unten verschoben. Als bewegliche Stifte 31 sind vier bewegliche Stifte 31a, 31b, 31c, 31d vorgesehen. Der bewegliche Stift 31a entspricht einem ersten Stiftelement, während jeder der beweglichen Stifte 31b einem zweiten Stiftelement entspricht. Der bewegliche Stift 31a wird um eine Länge L3 knapp oberhalb des zweiten Endbereichs 17bb des großen Chipunterbaus 2 mit einem dazwischen liegenden Zwischenraum nach unten bewegt. Der bewegliche Stift 31b wird um eine Länge L3 knapp oberhalb des vierten Endbereichs 17dd des kleinen Chipunterbaus 2 mit einem dazwischen liegenden Zwischenraum nach unten bewegt. Jede der beweglichen Stifte 31c, 31d wird auf die gleiche Weise um die Länge L3 nach unten bewegt.
  • Als nächstes wird, wie in 19 dargestellt, durch Anheben des Kolbens 10 bei gleichzeitigem Aufschmelzen der Harzplatte 22 fließfähiges Harz 23 als Gießharz 11 aus der Harzeinführungsöffnung 16 in die Form 60 eingebracht. Da die Harzeinführungsöffnung 16, wie in der ersten Ausführungsform beschrieben, unterhalb der Dummy-Leitung 21a vorgesehen wird, kann bei dieser Gelegenheit fließfähiges Harz 23a im Bereich zwischen dem großen Chipunterbau 2 und dem Boden der unteren Form 8 bereitgestellt werden.
  • Durch das fließfähige Harz 23a, das unterhalb des großen Chipunterbaus 2 fließt, wird die Kraft des Hochschiebens des großen Chipunterbaus 2 stark, mit dem Ergebnis, dass der große Chipunterbau 2 so nach oben orientiert wird (siehe Pfeil nach oben), dass die zweite Endbereich -Seite 17bb höher liegt als die erste Endbereich -Seite 17aa. Da der bewegliche Stift 31a knapp über dem zweiten Endbereich 17bb des großen Chipunterbaus 2 mit einem Zwischenraum angeordnet ist, wird der zweite Endbereich 17bb mit dem beweglichen Stift 31a in Anlage gebracht, wodurch der große Chipunterbau 2 vor einer zu starken Neigung bewahrt werden kann. Außerdem wird wie beim großen Chipunterbau 2 der vierte Endbereich 17dd in jedem kleinen Chipunterbau 3 ebenfalls mit dem beweglichen Stift 31b in Anschlag gebracht, wodurch verhindert werden kann, dass der kleine Chipunterbau 3 zu stark geneigt wird.
  • 20 zeigt die Lage der beweglichen Stifte 31, wo das Leistungs-Halbleiterbauelement in der Draufsicht zu sehen ist. Wie in 20 dargestellt, ist z.B. der bewegliche Stift 31a vorzugsweise im zweiten Endbereich 17bb des großen Chipunterbaus 2 einschließlich der Spitze 17b angeordnet. Außerdem ist der bewegliche Stift 31b vorzugsweise im vierten Endbereich 17dd des kleinen Chipunterbaus 3 einschließlich der Spitze 17d vorgesehen. Darüber hinaus sind bewegliche Stifte 31 vorzugsweise an Orten vorzusehen, an denen der Kontakt mit Drähten 4 vermieden wird. Ferner sind bewegliche Stifte 31a vor der Einführung des fließfähigen Harzes 23 vorzugsweise in einem oberen Bereich so angeordnet, dass ein Kontakt mit dem großen Chipunterbau 2 vermieden wird. Darüber hinaus ist der bewegliche Stift 31b vorzugsweise in einem oberen Bereich so angeordnet, dass ein Kontakt mit dem kleinen Chipunterbau 3 vermieden wird (siehe 18).
  • Nach Einführen des fließfähigen Harzes 23 in die Form 60 wird jeder bewegliche Stift 31 herausgezogen. Das fließfähige Harz 23 fließt in Bereiche, aus denen die beweglichen Stifte 31 herausgezogen worden sind. Ein kleinerer Durchmesser der beweglichen Stifte 31 ist wünschenswerter, um zu verhindern, dass der große Chipunterbau 2 und der kleine Chipunterbau 3 beim Einfließen des fließfähigen Harzes 23 in die Bereiche in ihrer Ausrichtung verändert werden. Um die Festigkeit der beweglichen Stifte 31 zu sichern, ist außerdem ein Durchmesser des beweglichen Stiftes von etwa 2 mm wünschenswert.
  • Nach Aushärtung des fließfähigen Harzes 23 werden die Leistungs- Halbleiterbauelemente mit den Leistungs-Halbleiterelementen 5a u.ä., die mit Gießharz 11 versiegelt sind, aus der Form 60 entfernt. Die so entfernten Leistungs-Halbleiterbauelemente werden durch Aufschneiden der Dummy-Leitungen in einzelne Leistungs-Halbleiterbauelemente zerlegt und so das Leistungs-Halbleiterbauelement 55 wie in 21 dargestellt vervollständigt. In diesem Leistungs-Halbleiterbauelement 55 ist die zweite Hauptoberfläche 11f des Gießharzes 11 an den Bereichen, aus denen die bewegliche Stifte 31 herausgezogen wurden, mit Aussparungen 11g versehen.
  • Bei dem oben beschriebenen Verfahren zur Herstellung des Leistungs-Halbleiterbauelements nach der zweiten Ausführungsform wird zusätzlich zu dem in der ersten Ausführungsform beschriebenen Effekt folgende Wirkung erzielt. Durch Verstellen der Länge L3, um welche die beweglichen Stifte 31 vorstehen, können die jeweiligen Beträge der Orientierungsänderungen des großen Chipunterbaus 2 und der kleinen Chipunterbauten 3 entsprechend einer Vorgabe u.ä. des Leistungs-Halbleiterelements 5a u.ä. unter Veränderung der Neigung des großen Chipunterbaus 2 und der kleinen Chipunterbauten 3 nach oben eingestellt werden. Es ist zu beachten, dass der große Chipunterbau 2 und die kleinen Chipunterbauten 3 auch dann, wie in der ersten Ausführungsform beschrieben, nach oben geneigt sind, wenn der große Chipunterbau 2 oder die kleinen Chipunterbauten 3 bei der Einbringung des fließfähigen Harzes 23 nicht mit den beweglichen Stiften 31 in Berührung gebracht wird bzw. werden.
  • Ausführungsform 3.
  • 22 zeigt eine Querschnittsstruktur des Leistungs-Halbleiterbauelements 55 gemäß einer dritten Ausführungsform. Darüber hinaus ist in 23 jeweils ein Aufbau der Bereiche des großen Chipunterbaus 2 und des kleinen Chipunterbaus 3 im Leistungs-Halbleiterbauelement 55 vergrößert dargestellt. Ein verjüngter Bereich 61a ist an einem Endbereich vorgesehen, an dem sich die Spitze 17b des großen Chipunterbaus 2 befindet. Ein verjüngter Bereich 61b ist an einem Endbereich vorgesehen, an dem sich die Spitze 17c des kleinen Chipunterbaus 3 befindet. Ein verjüngter Bereich 61c ist an einem Endbereich vorgesehen, an dem sich die Spitze 17d des kleinen Chipunterbaus 3 befindet.
  • Durch die Neigung des verjüngten Bereiches 61a und des verjüngten Bereiches 61b in eine gewünschte Richtung wird vorzugsweise ein großer Abstand zwischen dem großen Chipunterbau 2 und dem kleinen Chipunterbau 3 sichergestellt. Zum Beispiel wird der verjüngte Bereich 61a so ausgebildet, dass er zur -X-Richtungsseite hin von oben nach unten (von der +Z-Richtung zur -Z-Richtung) geneigt ist. Zum Beispiel wird der verjüngte Bereich 61b von oben nach unten (von der +Z-Richtung zur -Z-Richtung) zur -X-Richtungsseite hin geneigt ausgebildet (von der +Z-Richtung zur -Z-Richtung). Es ist zu beachten, dass z.B. der verjüngte Bereich 61b so ausgebildet werden kann, dass er zur Seite der +X-Richtung von oben nach unten (von der +Z-Richtung zur -Z-Richtung) geneigt ist. Ein Kegelwinkel des verjüngten Bereiches 61a und des verjüngten Bereichs 61b beträgt vorzugsweise jeweils etwa 45°. Sowohl der verjüngte Bereich 61a als auch der verjüngte Bereich 61b können z.B. durch Polieren oder Schleifen des Leiterrahmens geformt werden.
  • Darüber hinaus kann, wie in 24 dargestellt, an den einander zugewandten Endbereichen des großen Chipunterbaus 2 und des kleinen Chipunterbaus 3 jeweils ein gekrümmter Bereich 62 vorgesehen werden. Der gekrümmte Bereich 62 hat eine Form, die sich dadurch ergibt, dass der große Chipunterbau 2 und der kleine Chipunterbau 3 jeweils in der Nähe ihres Zentrums in Dickenrichtung ausgespart werden. Durch das Einführen des gekrümmten Bereiches 62 in den großen Chipunterbau 2 und den kleinen Chipunterbau 3 kann ein größerer Abstand zwischen dem großen Chipunterbau 2 und dem kleinen Chipunterbau 3 als bei den verjüngten Bereichen 61a, 61b erreicht werden. Dies kann zur Verkleinerung eines Leistungshalbleitermoduls beitragen, solange die gleiche Durchbruchspannung beibehalten wird.
  • Im Folgenden wird jeweils ein Verfahren zur Bildung des gekrümmten Bereichs 62 beim großen Chipunterbau 2 und beim kleinen Chipunterbau 3 beschrieben. 25 zeigt eine Draufsicht (X-Y-Ebene) in einem Zustand, in dem eine Ätzmaske 63a auf der Oberseite des großen Chipunterbaus 2 und eine Ätzmaske 63b auf der Oberseite des kleinen Chipunterbaus 3 aufgebracht ist. In 25 entspricht die Vorderseite der Flächenebene der +Z-Richtung. 26 zeigt eine Draufsicht (X-Y-Ebene) in einem Zustand, in dem eine Ätzmaske 64a auf die Unterseite des großen Chipunterbaus 2 und eine Ätzmaske 64b auf die Unterseite des kleinen Chipunterbaus 3 aufgebracht ist. In 26 entspricht die Rückseite der Flächenebene der +Z-Richtung.
  • Die Breite W4 der Ätzmaske 63a in X-Richtung ist schmaler als die Breite W1 des großen Chipunterbaus 2 in X-Richtung. Die Breite W5 der Ätzmaske 64a in X-Richtung ist schmaler als die Breite W1 des großen Chipunterbaus in X-Richtung. Die Breite W6 der Ätzmaske 63b in X-Richtung ist schmaler als die Breite W2 des kleinen Chipunterbaus 3 in X-Richtung. Die Breite W7 der Ätzmaske 64b in X-Richtung ist schmaler als die Breite W2 des kleinen Chipunterbaus 3 in X-Richtung.
  • 27 zeigt entsprechende Querschnittsstrukturen (X-Z-Ebene) des großen Chipunterbaus 2 vor und nach einem Ätzschritt. Vor dem Ätzschritt weist die Oberseite des großen Chipunterbaus 2 einen Bereich 65a auf, der nicht mit der Ätzmaske 63a bedeckt ist, wie in der linksseitigen Abbildung von 27 dargestellt. Außerdem weist die Unterseite des großen Chipunterbaus 2 einen Bereich 65b auf, der nicht mit der Ätzmaske 64a bedeckt ist. Der Bereich 65a, der nicht mit der Ätzmaske 63a bedeckt ist, und der Bereich 65b, der nicht mit der Ätzmaske 64a bedeckt ist, sind durch Ätzen entfernt.
  • Auf diese Weise entsteht, wie in der rechten Darstellung von 27 zu sehen, der gekrümmte Bereich 62 am Endbereich des großen Chipunterbaus 2. In ähnlicher Weise ist der gekrümmte Bereich 62 auch im Endbereich des kleinen Chipunterbaus 3 gebildet (siehe 24). Dann wird nach den gleichen Schritten wie in 6 bis 8 ein Leistungs-Halbleiterbauelement mit darin gekrümmten Bereichen 62 hergestellt. Bei dem oben beschriebenen Leistungs-Halbleiterbauelement 55 kann, da verjüngte Bereiche 61a, 61b oder gekrümmte Bereiche 62 gebildet werden, ein größerer Abstand zwischen dem großen Chipunterbau 2 und dem kleinen Chipunterbau 3 als bei einer Struktur sichergestellt werden, in der keine verjüngten Bereiche 61a, 61b oder gekrümmten Bereiche 62 gebildet werden. Dementsprechend kann der Abstand L1 (siehe 1) zwischen dem großen Chipunterbau 2 und dem kleinen Chipunterbau 3 kurz sein, solange die Durchbruchspannung gleich ist. Bei einem so kleinen Abstand L1 wird die Länge des Drahtes 4 kurz, was den elektrischen Widerstand verringert und damit die Wärmeentwicklung an der Stelle verringert, an die der Draht 4 gebondet wird. Die unterdrückte Wärmeentwicklung führt zu einer verbesserten Zuverlässigkeit des Leistungs-Halbleiterbauelements 55.
  • Darüber hinaus wird durch die Anbringung verjüngter Bereiche 61a, 61b oder gekrümmter Bereiche 62 die Kontaktfläche zwischen Gießharz 11 und großem Chipunterbau 2 und die Kontaktfläche zwischen Gießharz 11 und kleinem Chipunterbau 3 größer als in der Struktur, in der keine verjüngten Bereiche 61a, 61b oder gekrümmten Bereiche 62 gebildet werden. Dementsprechend werden die Haftung zwischen Gießharz 11 und großem Chipunterbau 2 und die Haftung zwischen Gießharz 11 und kleinem Chipunterbau 3 verbessert und damit die Zuverlässigkeit des Leistungs-Halbleiterbauelements 55 erhöht. Außerdem haben die gekrümmten Bereiche 62 größere Oberflächen als die verjüngten Bereiche 61a, 61b, wodurch die Haftung mit dem Gießharz 11 weiter verbessert wird.
  • Ausführungsform 4
  • Im Folgenden wird ein Leistungswandler beschrieben, in dem das Leistungs-Halbleiterbauelement der oben beschriebenen ersten oder zweiten Ausführungsform verwendet wird. Obwohl die vorliegende Erfindung nicht auf eine bestimmte Leistungswandlervorrichtung beschränkt ist, wird im Folgenden ein Fall beschrieben, in dem die vorliegende Erfindung in einem dreiphasigen Wechselrichter als dritte Ausführungsform angewendet wird.
  • 28 ist ein Blockschaltbild, das die Konfiguration eines Leistungswandlersystems zeigt, in dem die Leistungswandlereinrichtung gemäß der vorliegenden Ausführungsform angewendet wird. Das in 28 dargestellte Leistungswandlersystem weist ein Netzteil 100, eine Leistungswandlereinrichtung 200 und eine Last 300 auf. Die Stromversorgung 100 ist eine Gleichstromversorgung und liefert Gleichstrom an die Leistungswandlereinrichtung 200. Die Stromversorgung 100 kann aus verschiedenen Komponenten wie einem Gleichstromsystem, einer Solarzelle und einer wiederaufladbaren Batterie aufgebaut werden. Andererseits kann das Netzteil 100 unter Verwendung einer Gleichrichterschaltung oder eines AC/DC-Wandlers, der an ein AC-System angeschlossen ist, aufgebaut werden. Darüber hinaus kann das Netzteil 100 unter Verwendung eines DC/DC-Wandlers konstruiert werden, um die vom Gleichstromsystem abgegebene Gleichstromleistung in eine vorbestimmte Leistung umzuwandeln.
  • Der Leistungswandler 200 ist ein dreiphasiger Wechselrichter, der zwischen die Stromversorgung 100 und die Last 300 geschaltet ist, die von der Stromversorgung 100 gelieferte Gleichstromleistung in Wechselstromleistung umwandelt und die Wechselstromleistung an die Last 300 liefert. Wie in 28 dargestellt, enthält die Leistungswandlereinrichtung 200 eine Hauptwandlerschaltung 201 zur Umwandlung von Gleichstrom in Wechselstrom und zur Ausgabe des Wechselstroms und eine Steuerschaltung 203 zur Ausgabe eines Steuersignals an die Hauptwandlerschaltung 201 zur Steuerung der Hauptwandlerschaltung 201.
  • Die Last 300 ist ein Drehstrommotor, der mit der von der Leistungswandlereinrichtung 200 gelieferten Wechselstromleistung betrieben wird. Es ist zu beachten, dass die Last 300 nicht auf eine bestimmte Anwendung beschränkt ist, dass es sich um einen Motor handelt, der in verschiedenen Arten von elektrischen Geräten angebracht werden kann und z.B. als Motor für ein Hybridfahrzeug, ein Elektrofahrzeug, ein Schienenfahrzeug, einen Aufzug oder eine Klimaanlage verwendet wird.
  • Nachfolgend werden Einzelheiten der Leistungswandlereinrichtung 200 beschrieben. Die Hauptwandlerschaltung 201 enthält ein Schaltelement und eine Rückflussdiode (beide nicht abgebildet). Durch Schalten des Schaltelements wird die von der Stromversorgung 100 gelieferte Gleichstromleistung in Wechselstromleistung umgewandelt und die Wechselstromleistung wird der Last 300 zugeführt. Obwohl es verschiedene Arten spezifischer Schaltungskonfigurationen für die Hauptwandlerschaltung 201 gibt, ist die Hauptwandlerschaltung 201 nach der vorliegenden Ausführungsform eine zweistufige, dreiphasige Vollbrückenschaltung und kann aus sechs Schaltelementen und sechs Rückflussdioden bestehen, die antiparallel mit den jeweiligen Schaltelementen verbunden sind.
  • In mindestens einem von jedem Schaltelement und jeder Refluxdiode der Hauptwandlerschaltung 201 ist das Leistungs-Halbleiterbauelement 55 nach der ersten oder zweiten oben beschriebenen Ausführungsform als Halbleitermodul 202 vorgesehen.
  • Jeweils zwei der sechs Schaltelemente bilden in Reihe geschaltete obere und untere Zweige, und die oberen und unteren Zweige bilden eine entsprechende Phase (U-Phase, V-Phase oder W-Phase) der Vollbrückenschaltung. Darüber hinaus sind die Ausgangsanschlüsse des oberen und unteren Zweigs, d.h. die drei Ausgangsanschlüsse der Hauptwandlerschaltung 201, mit der Last 300 verbunden.
  • Darüber hinaus enthält die Hauptwandlerschaltung 201 eine Ansteuerschaltung (nicht abgebildet) zur Ansteuerung jedes Schaltelements. Die Ansteuerschaltung kann jedoch auch im Halbleitermodul 202 vorgesehen sein oder kann getrennt vom Halbleitermodul 202 vorgesehen werden. Die Treiberschaltung erzeugt ein Treibersignal zur Ansteuerung eines Schaltelements der Hauptwandlerschaltung 201 und liefert es an eine Steuerelektrode des Schaltelements der Hauptwandlerschaltung 201. Insbesondere werden in Übereinstimmung mit einem Steuersignal von der Steuerschaltung 203 Treibersignale an die jeweiligen Steuerelektroden der Schaltelemente ausgegeben, um ein Schaltelement in einen AN-Zustand zu bringen, und Treibersignale, um ein Schaltelement in einen AUS-Zustand zu bringen. Wenn ein Schaltelement im AN-Zustand gehalten wird, ist das Treibersignal ein Spannungssignal (AN-Signal), das größer oder gleich einer Schwellenspannung des Schaltelements ist. Wenn ein Schaltelement im AUS-Zustand gehalten wird, ist das Treibersignal ein Spannungssignal (AUS-Signal), das kleiner oder gleich der Schwellenspannung des Schaltelements ist.
  • Der Steuerschaltkreis 203 steuert ein Schaltelement der Hauptwandlerschaltung 201, um der Last 300 die gewünschte Leistung zu liefern. Insbesondere wird eine Zeit (AN-Zeit), zu der jedes Schaltelement der Hauptwandlerschaltung 201 AN sein soll, auf der Grundlage der an die Last 300 zu liefernden Leistung berechnet. Zum Beispiel kann der Hauptwandlerschaltkreis 201 durch eine PWM-Steuerung gesteuert werden, um die AN-Zeit des Schaltelements in Übereinstimmung mit der auszugebenden Spannung zu modulieren. Außerdem wird ein Steuerbefehl (Steuersignal) an die in der Hauptwandlerschaltung 201 enthaltene Treiberschaltung ausgegeben, um ein AN-Signal an ein Schaltelement auszugeben, das zu einer entsprechenden Zeit AN ist, und ein AUS-Signal an ein Schaltelement auszugeben, das zu einer entsprechenden Zeit AUS ist. Die Treiberschaltung gibt das AN-Signal oder das AUS-Signal an die Steuerelektrode jedes Schaltelements als Treibersignal in Übereinstimmung mit diesem Steuersignal aus. Da das Leistungs-Halbleiterbauelement 55 gemäß der oben beschriebenen ersten oder zweiten Ausführungsform als Halbleitermodul 202 in mindestens einem von jedem Schaltelement und jeder Rückflußdiode der Hauptwandlerschaltung 201 angebracht ist, können in der Leistungswandlerschaltung gemäß der vorliegenden Ausführungsform die elektrische Isoliereigenschaft verbessert und damit die Zuverlässigkeit der Leistungswandlerschaltung erhöht werden.
  • In der vorliegenden Ausführungsform wurde veranschaulichend beschrieben, dass die vorliegende Erfindung in einem zweistufigen Dreiphasen-Wechselrichter angewendet wird. Die vorliegende Erfindung ist jedoch nicht darauf beschränkt und kann in verschiedenen Leistungswandlerschaltungen angewendet werden. In der vorliegenden Ausführungsform wird eine zweistufige Leistungswandlerschaltung verwendet. Die Leistungswandlerschaltung kann jedoch eine dreistufige oder mehrstufige Leistungswandlerschaltung sein, oder die vorliegende Erfindung kann in einem einphasigen Wechselrichter verwendet werden, wenn Strom an eine einphasige Last geliefert wird. Darüber hinaus kann die vorliegende Erfindung auch in einem DC/DC-Wandler oder einem AC/DC-Wandler verwendet werden, wenn eine DC-Last o.ä. versorgt wird.
  • Darüber hinaus ist die Leistungswandlerschaltung, in der diese Erfindung verwendet wird, nicht auf eine Vorrichtung beschränkt, bei der die oben beschriebene Last ein Motor ist, sondern kann beispielsweise auch als Stromversorgungsvorrichtung einer Funkenerosionsbearbeitungsvorrichtung, einer Laserbearbeitungsvorrichtung, einer Kochvorrichtung mit Induktionserwärmung oder eines kontaktlosen Stromversorgungssystems verwendet werden und kann ferner als Leistungskonditionierer in einem photovoltaischen Energiesystem, einem Energiespeichersystem oder dergleichen verwendet werden.
  • Es ist zu beachten, dass die in den Ausführungsformen beschriebenen Leistungs-Halbleiterbauelemente je nach Bedarf auf verschiedene Weise kombiniert werden können. Darüber hinaus sollen Kombination einbezogen werden.
  • Die hier beschriebenen Ausführungsformen haben illustrativen und nicht einschränkenden Charakter.
  • Die vorliegende Erfindung wird für ein Leistungs-Halbleiterbauelement mit einem Leiterrahmen mit einem Die-Pad, auf dem ein Halbleiterelement angebracht ist, benutzt.
  • Bezugszeichenliste
    • 1a
    Netzleitungsanschluss
    1b
    IC-Leitungsanschluss
    2
    großer Chipunterbau
    3
    kleiner Chipunterbau
    4
    Draht
    5a
    Leistungs-Halbleiterelement
    5b
    IC-Element
    6a, 6b, 6c
    elektrisch leitender Klebstoff
    7a, 7b
    Leitungsstufenbereich
    8
    untere Form
    9
    obere Form
    10
    Kolben
    11
    Gießharz
    11a
    erster Seitenbereich
    11b
    zweiter Seitenbereich
    11c
    dritter Seitenbereich
    11d
    vierter Seitenbereich
    11e
    erste Hauptoberfläche
    11f
    zweite Hauptoberfläche
    11g
    Aussparung
    12
    Netzleitung
    13
    IC-Leitung
    14
    Isolierschicht
    15, 15a, 15b, 15c, 15d
    vorstehende Leitung
    16
    Harzeinführungsöffnung
    17a, 17b, 17c, 17d, 17e, 17f, 17g, 17h
    Spitze
    17aa
    erster Endbereich
    17bb
    zweiter Endbereich
    17cc
    dritter Endbereich
    17dd
    vierter Endbereich
    18
    Biegungsbereich
    20a, 20b
    Endbereich
    21a, 21b
    Dummy-Leitung
    22
    Harzplatte
    23, 23a, 23b
    fließfähiges Harz
    24
    Wärmeabführungsrippe
    25, 30
    Angusskanal
    27
    Harz-Vorratsraum
    29
    beweglicher Stift
    31, 31a, 31b
    beweglicher Stift
    50
    Leiterrahmen
    55
    Leistungs-Halbleiterbauelement
    60
    Form
    61a, 61b, 61c, 61d
    verjüngter Bereich
    62
    gekrümmter Bereich
    63a, 63b, 64a, 64b
    Ätzmaske
    65a, 65b
    Bereich
    L1
    Abstand
    L2
    Kriechstrecke
    L3
    vorstehende Länge
    W1
    Breite des großen Chipunterbaus
    W2
    Breite des kleinen Chipunterbaus
    W3
    Breite des Biegungsbereichs
    D1, D2
    Abstand
    C1, C2
    Mittellinie
    W4, W5, W6, W7
    Breite
  • ZITATE ENTHALTEN IN DER BESCHREIBUNG
  • Diese Liste der vom Anmelder aufgeführten Dokumente wurde automatisiert erzeugt und ist ausschließlich zur besseren Information des Lesers aufgenommen. Die Liste ist nicht Bestandteil der deutschen Patent- bzw. Gebrauchsmusteranmeldung. Das DPMA übernimmt keinerlei Haftung für etwaige Fehler oder Auslassungen.
  • Zitierte Patentliteratur
    • JP 2014033093 A [0003]
    • JP 63008414 A [0003]

Claims (18)

  1. Leistungs-Halbleiterbauelement, das Folgendes aufweist: einen Leitungsanschluss; einen ersten Chipunterbau; ein erstes Halbleiterelement, das auf dem ersten Chipunterbau angebracht ist; eine erste hängende Leitung, die an den ersten Chipunterbau angeschlossen und mit dem Leitungsanschluss verbunden ist; und ein Dichtungsmaterial zum Abdichten des ersten Chipunterbaus, des ersten Halbleiterelements und der ersten hängenden Leitung so, dass ein Bereich des Leitungsanschlusses freigelegt wird, wobei der erste Chipunterbau einen ersten Endbereich und einen zweiten Endbereich hat mit einem ersten Abstand zwischen dem ersten Endbereich und dem zweiten Endbereich in einer ersten Richtung, wobei in einer zweiten Richtung, die die erste Richtung kreuzt, die erste hängende Leitung mit dem ersten Chipunterbau auf der Seite des ersten Endbereichs relativ zu einem Mittelpunkt zwischen dem ersten Endbereich und dem zweiten Endbereich im ersten Chipunterbau verbunden ist, wobei der erste Chipunterbau auf der Seite angeordnet ist, auf der sich eine erste Hauptoberfläche des Dichtungsmaterials relativ zu einer ersten Stelle in einer dritten Richtung befindet, wobei die erste Hauptoberfläche die Seite des ersten Chipunterbaus abdeckt, die der Seite des ersten Chipunterbaus gegenüberliegt, auf der das erste Halbleiterelement angebracht ist, wobei die dritte Richtung die erste Richtung und die zweite Richtung kreuzt, wobei die erste Stelle eine Stelle ist, an der sich der Leitungsanschluss befindet, und wobei der erste Chipunterbau so geneigt ist, dass die Dicke des Dichtungsmaterials von einem Bereich des Dichtungsmaterials auf der Seite des ersten Chipunterbaus gegenüber der Seite des ersten Chipunterbaus, auf der das erste Halbleiterelement angebracht ist, zur ersten Hauptoberfläche hin von der ersten Endbereichsseite des ersten Chipunterbaus zur zweiten Endbereichsseite des ersten Chipunterbaus hin größer ist.
  2. Leistungs-Halbleiterbauelement nach Anspruch 1, das eine erste vorstehende Leitung aufweist, die an der ersten Stelle, an der sich der Leitungsanschluss befindet, vom Leitungsanschluss in der zweiten Richtung vorsteht, wobei die erste vorstehende Leitung auf der ersten Endbereichsseite des ersten Chipunterbaus relativ zur ersten hängenden Leitung angeordnet ist.
  3. Leistungs-Halbleiterbauelement nach Anspruch 1, wobei der erste Chipunterbau so geneigt ist, dass die Dicke des Dichtungsmaterials aus dem Bereich des Dichtungsmaterials auf der Seite des ersten Chipunterbaus, die der Seite des ersten Chipunterbaus gegenüberliegt, auf der das erste Halbleiterelement angebracht ist, zur ersten Hauptoberfläche des Dichtungsmaterials hin zu einer in der zweiten Richtung weiter entfernten Seite von der Seite, auf der der erste Chipunterbau mit der ersten hängenden Leitung verbunden ist, größer ist.
  4. Leistungs-Halbleiterbauelement nach Anspruch 1, das Folgendes aufweist: einen zweiten Chipunterbau; ein zweites Halbleiterelement, das auf dem zweiten Chipunterbau angebracht ist; und eine zweite hängende Leitung, die an den zweiten Chipunterbau angeschlossen und mit dem Leitungsanschluss verbunden ist, wobei der zweite Chipunterbau einen dritter Endbereich und einen vierter Endbereich mit einem zweiten Abstand zwischen dem dritter Endbereich und dem vierter Endbereich in der ersten Richtung aufweist, wobei in der zweiten Richtung die zweite hängende Leitung mit dem zweiten Chipunterbau auf der Seite des dritten Endbereichs relativ zu einem Mittelpunkt zwischen dem dritten Endbereich und dem vierten Endbereich im zweiten Chipunterbau verbunden ist, wobei der zweite Chipunterbau auf der Seite angeordnet ist, auf der sich die erste Hauptoberfläche des Dichtungsmaterials relativ zur ersten Stelle in der dritten Richtung befindet, wobei die erste Hauptoberfläche die Seite des zweiten Chipunterbaus abdeckt, die der Seite des zweiten Chipunterbaus gegenüberliegt, auf der das zweite Halbleiterelement angebracht ist, wobei die erste Stelle eine Stelle ist, an der sich der Leitungsanschluss befindet, wobei der zweite Chipunterbau so geneigt ist, dass die Dicke des Dichtungsmaterials von einem Bereich des Dichtungsmaterials auf der Seite des zweiten Chipunterbaus gegenüber der Seite des zweiten Chipunterbaus, auf der das zweite Halbleiterelement auf der ersten Hauptoberfläche angebracht ist, von der dritten Endbereichsseite des zweiten Chipunterbaus zur vierten Endbereichsseite des zweiten Chipunterbaus hin größer ist, wobei der erste Chipunterbau eine erste Breite in der ersten Richtung hat, der zweite Chipunterbau eine zweite Breite in der ersten Richtung hat, wobei die zweite Breite kürzer als die erste Breite ist, das Dichtungsmaterial einen ersten Seitenbereich und einen zweiten Seitenbereich beinhaltet, die einander zugewandt sind, wobei der zweite Abstand zwischen dem ersten Seitenbereich und dem zweiten Seitenbereich in der ersten Richtung liegt und der zweite Abstand größer als der erste Abstand ist, der erste Chipunterbau auf der Seite des ersten Seitenbereichs angeordnet ist, und der zweite Chipunterbau auf der Seite des zweiten Seitenbereichs relativ zum ersten Chipunterbau angeordnet ist.
  5. Leistungs-Halbleiterbauelement nach Anspruch 4, wobei der zweite Chipunterbau einen Biegungsbereich aufweist, der so gebogen ist, dass er eine erste Richtungskomponente aufweist, die sich in der ersten Richtung erstreckt, und eine zweite Richtungskomponente, die sich in der zweiten Richtung erstreckt, und wobei der Biegungsbereich an die zweite hängende Leitung angeschlossen ist.
  6. Leistungs-Halbleiterbauelement nach Anspruch 4, das Folgendes aufweist: eine zweite vorstehenden Leitung, die an der ersten Stelle, an der sich der Leitungsanschluss befindet, in der zweiten Richtung aus dem Leitungsanschluss herausragt, dadurch gekennzeichnet, dass der Biegungsbereich mit der zweiten hängenden Leitung verbunden ist und wobei die zweite vorstehende Leitung auf der dritten Endbereichsseite des zweiten Chipunterbaus gegenüber der zweiten hängenden Leitung angeordnet ist.
  7. Leistungs-Halbleiterbauelement nach Anspruch 4, wobei der zweite Chipunterbau so geneigt ist, dass die Dicke des Dichtungsmaterials aus dem Bereich des Dichtungsmaterials auf der Seite des zweiten Chipunterbaus, die der Seite des zweiten Chipunterbaus gegenüberliegt, auf der das zweite Halbleiterelement angebracht ist, zur ersten Hauptoberfläche des Dichtungsmaterials hin zu einer in der zweiten Richtung weiter entfernten Seite von der Seite, auf der der zweite Chipunterbau mit der zweiten hängenden Leitung verbunden ist, größer ist.
  8. Leistungs-Halbleiterbauelement nach Anspruch 1, das Folgendes aufweist: einen dritten Chipunterbau; und ein drittes Halbleiterelement, das auf dem dritten Chipunterbau angebracht ist, wobei das Dichtungsmaterial Folgendes aufweist: einen dritten Seitenbereich und einen vierten Seitenbereich, die einander gegenüberliegen, mit einem dritten Abstand zwischen dem dritten Seitenbereich und dem vierten Seitenbereich in der zweiten Richtung, und eine zweite Hauptoberfläche gegenüber der ersten Hauptoberfläche, wobei der erste Chipunterbau entlang des dritten Seitenbereiches vorgesehen ist, der dritte Chipunterbau entlang des vierten Seitenbereichs angeordnet ist, und der dritte Chipunterbau auf der Seite der zweiten Hauptoberfläche relativ zum ersten Chipunterbau angeordnet ist.
  9. Leistungs-Halbleiterbauelement nach Anspruch 4, wobei an den einander zugewandten Endbereichen des ersten Chipunterbaus und des zweiten Chipunterbaus jeweils ein verjüngter Bereich vorgesehen ist.
  10. Leistungs-Halbleiterbauelement nach Anspruch 4, bei dem an den einander zugewandten Endbereichen des ersten Chipunterbaus und des zweiten Chipunterbaus jeweils ein gekrümmter Bereich vorgesehen ist.
  11. Verfahren zur Herstellung eines Leistungs-Halbleiterbauelements, wobei das Verfahren folgende Schritte aufweist: Bilden eines Leiterrahmens; Anbringen eines ersten Halbleiterelements auf dem Leiterrahmen; Anordnen des Leiterrahmens in einer Form so, dass die Seite des Leiterrahmens, auf der das erste Halbleiterelement angebracht ist, nach oben ausgerichtet ist, wobei die Form mit einer unteren Form, einer oberen Form und einer Dichtungsmaterial-Einführungsöffnung versehen ist; Einführen eines Dichtungsmaterials durch die Dichtungsmaterial-Einführungsöffnung in die Form; und Entfernen der Form, wobei die Bildung des Leiterrahmens Folgendes beinhaltet: Bildung eines Leitungsanschlusses, eines ersten Chipunterbaus und einer ersten hängenden Leitung, wobei der erste Chipunterbau einen ersten Endbereich und einen zweiten Endbereich mit einem ersten Abstand zwischen dem ersten Endbereich und dem zweiten Endbereich in einer ersten Richtung aufweist, wobei das erste Halbleiterelement auf dem ersten Chipunterbau angebracht ist, wobei in einer zweiten Richtung, die die erste Richtung kreuzt, die erste hängende Leitung mit dem ersten Chipunterbau auf der Seite des ersten Endbereichs relativ zum Mittelpunkt zwischen dem ersten Endbereich und dem zweiten Endbereich im ersten Chipunterbau verbunden ist, wobei die erste hängende Leitung mit dem Leitungsanschluss verbunden ist, und Anordnen des ersten Chipunterbaus auf der ersten hängenden Leitung an einer Stelle, die tiefer liegt als eine erste Stelle in einer dritten Richtung durch Verbiegen, wobei die erste Stelle eine Stelle ist, an der sich der Leitungsanschluss befindet, die dritte Richtung die erste Richtung und die zweite Richtung kreuzt, wobei beim Anordnen des Leiterrahmens in der Form die Dichtungsmaterial-Einführungsöffnung unterhalb der ersten Stelle an einer Stelle angeordnet wird, von der aus bzw. durch die das Dichtungsmaterial in Richtung der ersten hängenden Leitung in die erste Richtung eingeführt wird, wobei beim Einführen des Dichtungsmaterials in die Form, das Dichtungsmaterial, das von der Einführungsöffnung des Dichtungsmaterials in die Form eingeführt wird, einen ersten Dichtungsmaterialbereich, der zwischen dem ersten Chipunterbau und der unteren Form vorgesehen wird, und einen zweiten Dichtungsmaterialbereich, der zwischen dem ersten Chipunterbau und der oberen Form vorgesehen wird, beinhaltet, wobei bei der Anbringung des ersten Dichtungsmaterialbereichs und des zweiten Dichtungsmaterialbereichs der erste Chipunterbau so geneigt wird, dass die zweite Endbereichsseite des ersten Chipunterbaus relativ zur ersten Endbereichsseite des ersten Chipunterbaus nach oben orientiert ist, wobei die zweite Endbereichsseite des ersten Chipunterbaus durch den ersten Dichtungsmaterialbereich relativ zur ersten Endbereichsseite des ersten Chipunterbaus nach oben geschoben wird, wobei die erste hängende Leitung mit der ersten Endbereichsseite des ersten Chipunterbaus verbunden wird.
  12. Verfahren zur Herstellung des Leistungs-Halbleiterbauelements nach Anspruch 11, wobei die Bildung des Leiterrahmens die Bildung einer ersten vorstehenden Leitung beinhaltet, die vom Leitungsanschluss in die zweite Richtung vorsteht und die auf der ersten Endbereichsseite des ersten Chipunterbaus relativ zur ersten hängenden Leitung angeordnet ist, und wobei bei der Anordnung des Leiterrahmens in der Form die Dichtungsmaterial-Einführungsöffnung in der ersten Richtung gesehen unterhalb der ersten vorstehenden Leitung angeordnet wird.
  13. Verfahren zur Herstellung des Leistungs-Halbleiterbauelements nach Anspruch 11, wobei bei der Einführung des Dichtungsmaterials in die Form, vor dem Einführen des Dichtungsmaterials in die Form ein erstes Stiftelement auf der Seite des zweiten Endbereichs des ersten Chipunterbaus von oberhalb des ersten Chipunterbaus angeordnet wird, so dass ein Kontakt mit dem ersten Chipunterbau vermieden wird, und das erste Stiftelement nach dem Einführen des Dichtungsmaterials in die Form herausgezogen wird.
  14. Verfahren zur Herstellung des Leistungs-Halbleiterbauelements nach Anspruch 11, wobei die Bildung des Leiterrahmens folgende Schritte beinhaltet: Bildung eines zweiten Chipunterbaus und einer zweiten hängenden Leitung, wobei der zweite Chipunterbau einen dritten Endbereich und einen vierten Endbereich aufweist, der mit einem zweiten Abstand zwischen dem dritten Endbereich und dem vierten Endbereich in der ersten Richtung angeordnet ist, wobei ein zweites Halbleiterelement auf dem zweiten Chipunterbau angebracht wird, wobei der zweite Chipunterbau auf der Seite angeordnet ist, die relativ zum ersten Chipunterbau der Dichtungsmaterial-Einführungsöffnung gegenüberliegt, wobei die zweite hängende Leitung in der zweiten Richtung mit dem zweiten Chipunterbau auf der Seite des dritten Endbereichs relativ zum Mittelpunkt zwischen dem dritten Endbereich und dem vierten Endbereich des zweiten Chipunterbaus verbunden ist, wobei die zweite hängende Leitung mit dem Leitungsanschluss verbunden ist, und Anordnen des zweiten Chipunterbaus an einem Ort, der in der dritten Richtung tiefer liegt als der erste Ort, indem ein Biegeverfahren der zweiten hängenden Leitung durchgeführt wird, wobei der erste Ort ein Ort ist, an dem sich der Leitungsanschluss befindet, und wobei beim Einführen des Dichtungsmaterials in die Form bei der Anbringung des ersten Dichtungsmaterialbereiches und des zweiten Dichtungsmaterialbereiches der zweite Chipunterbau so geneigt wird, dass die vierte Endbereichsseite des zweiten Chipunterbaus gegenüber dem dritten Endbereich des zweiten Chipunterbaus nach oben orientiert wird, indem die vierte Endbereichsseite des zweiten Chipunterbaus durch den ersten Dichtungsmaterialbereich gegenüber der dritten Endbereichsseite des zweiten Chipunterbaus nach oben gedrückt wird, wobei die zweite hängende Leitung mit der dritten Endbereichsseite des zweiten Chipunterbaus verbunden wird.
  15. Verfahren zur Herstellung des Leistungs-Halbleiterbauelements nach Anspruch 14, wobei die Bildung des Leiterrahmens die Bildung einer zweiten vorstehenden Leitung beinhaltet, die vom Leitungsanschluss in die zweite Richtung vorsteht und die auf der dritten Endbereichsseite des zweiten Chipunterbaus relativ zur zweiten hängenden Leitung angeordnet wird, und wobei beim Anordnen des Leiterrahmens in der Form die Dichtungsmaterial-Einführungsöffnung in der ersten Richtung gesehen unterhalb der zweiten vorstehenden Leitung angeordnet wird.
  16. Verfahren zur Herstellung des Leistungs-Halbleiterbauelements nach Anspruch 14, wobei bei der Einführung des Dichtungsmaterials in die Form vor dem Einführen des Dichtungsmaterials in die Form ein zweites Stiftelement auf der vierten Endbereichsseite des zweiten Chipunterbaus von oberhalb des zweiten Chipunterbaus so angeordnet wird, dass ein Kontakt mit dem zweiten Chipunterbau vermieden wird, und wobei das zweite Stiftelement nach dem Einführen des Dichtungsmaterials in die Form herausgezogen wird.
  17. Verfahren zur Herstellung eines Leistungs-Halbleiterbauelements, wobei das Verfahren folgende Schritte aufweist: Formen eines Leiterrahmens; Anbringen eines ersten Halbleiterelements auf dem Leiterrahmen; Anordnen des Leiterrahmens in einer Form so, dass die Seite des Leiterrahmens, auf der das erste Halbleiterelement angebracht ist, nach oben ausgerichtet ist, wobei die Form mit einer unteren Form, einer oberen Form und einer Dichtungsmaterial-Einführungsöffnung versehen ist; Einführen eines Dichtungsmaterials durch die Dichtungsmaterial-Einführungsöffnung in die Form; und Entfernen der Form, wobei die Bildung des Leiterrahmens Folgendes beinhaltet: Bilden eines Leitungsanschlusses, eines ersten Chipunterbaus und einer ersten hängenden Leitung, wobei der erste Chipunterbau einen ersten Endbereich und einen zweiten Endbereich mit einem ersten Abstand zwischen dem ersten Endbereich und dem zweiten Endbereich in einer ersten Richtung aufweist, wobei das erste Halbleiterelement auf dem ersten Chipunterbau angebracht wird, wobei in einer zweiten Richtung, die die erste Richtung kreuzt, die erste hängende Leitung mit dem ersten Chipunterbau auf der Seite des ersten Endbereichs relativ zum Mittelpunkt zwischen dem ersten Endbereich und dem zweiten Endbereich im ersten Chipunterbau verbunden wird, wobei die erste hängende Leitung mit dem Leitungsanschluss verbunden wird, und Anordnen des ersten Chipunterbaus an einer Stelle, die tiefer liegt als eine erste Stelle in einer dritten Richtung durch Verbiegen der ersten hängenden Leitung, wobei die erste Stelle eine Stelle ist, an der sich der Leitungsanschluss befindet, die dritte Richtung die erste Richtung und die zweite Richtung kreuzt, wobei bei der Anordnung des Leiterrahmens in der Form die Dichtungsmaterial-Einführungsöffnung unterhalb der ersten Stelle an einer Stelle angeordnet wird, von der aus bzw. durch die das Dichtungsmaterial in Richtung der ersten hängenden Leitung in die erste Richtung eingeführt wird, wobei die Bildung des Leiterrahmens die Bildung einer ersten vorstehenden Leitung beinhaltet, die vom Leitungsanschluss in die zweite Richtung vorsteht und die auf der ersten Endbereichsseite des ersten Chipunterbaus relativ zur ersten hängenden Leitung angeordnet ist, und wobei bei der Einführung des Dichtungsmaterials in die Form das Dichtungsmaterial in der ersten Richtung gesehen durch die unterhalb der ersten vorstehenden Leitung angeordnete Dichtungsmaterial-Einführungsöffnung eingeführt wird.
  18. Leistungswandler, der Folgendes aufweist: eine Hauptwandlerschaltung zum Umwandeln der Eingangsleistung und zum Ausgeben der umgewandelten Leistung, wobei die Hauptwandlerschaltung das in einem der Ansprüche 1 bis 10 genannte Leistungs-Halbleiterbauelement aufweist; und eine Steuerschaltung zur Ausgabe eines Steuersignals an die Hauptwandlerschaltung zur Steuerung der Hauptwandlerschaltung.
DE112019002345.4T 2018-05-09 2019-04-19 Leistungs-halbleiterbauelement, verfahren zur herstellung von leistungshalbleiterbauelementen und leistungswandler Pending DE112019002345T5 (de)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2018-090487 2018-05-09
JP2018090487 2018-05-09
PCT/JP2019/016767 WO2019216160A1 (ja) 2018-05-09 2019-04-19 パワー半導体装置およびその製造方法ならびに電力変換装置

Publications (1)

Publication Number Publication Date
DE112019002345T5 true DE112019002345T5 (de) 2021-01-21

Family

ID=68466959

Family Applications (1)

Application Number Title Priority Date Filing Date
DE112019002345.4T Pending DE112019002345T5 (de) 2018-05-09 2019-04-19 Leistungs-halbleiterbauelement, verfahren zur herstellung von leistungshalbleiterbauelementen und leistungswandler

Country Status (5)

Country Link
US (1) US11217514B2 (de)
JP (1) JP7002645B2 (de)
CN (1) CN112041984B (de)
DE (1) DE112019002345T5 (de)
WO (1) WO2019216160A1 (de)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022201332A1 (de) 2022-02-09 2023-08-10 Zf Friedrichshafen Ag Leistungsmodul für einen Stromrichter mit produktionsoptimierten Signalpins

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2024103985A1 (zh) * 2022-11-17 2024-05-23 海信家电集团股份有限公司 功率模块和具有其的电子设备

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS638414A (ja) 1986-06-28 1988-01-14 Somar Corp 熱硬化性粉体組成物
JPH05102373A (ja) 1991-10-04 1993-04-23 Seiko Epson Corp 半導体装置
JP2621814B2 (ja) 1994-11-29 1997-06-18 日本電気株式会社 樹脂封止型半導体装置
US6075283A (en) * 1998-07-06 2000-06-13 Micron Technology, Inc. Downset lead frame for semiconductor packages
US9131847B2 (en) 2007-11-08 2015-09-15 Olympus Corporation Method and apparatus for detecting abnormal living tissue
JP2010129752A (ja) * 2008-11-27 2010-06-10 Seiko Epson Corp 段差間配線構造及び段差間配線方法
JP5623622B2 (ja) 2011-03-09 2014-11-12 パナソニック株式会社 半導体装置
JP5947107B2 (ja) * 2012-05-23 2016-07-06 ルネサスエレクトロニクス株式会社 半導体装置
JP5932555B2 (ja) 2012-08-03 2016-06-08 三菱電機株式会社 電力半導体装置
JP6183226B2 (ja) * 2014-01-17 2017-08-23 三菱電機株式会社 電力用半導体装置の製造方法
US10431528B2 (en) 2016-02-08 2019-10-01 Mitsubishi Electric Corporation Semiconductor device
JP6099784B2 (ja) 2016-03-11 2017-03-22 三菱電機株式会社 電力半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102022201332A1 (de) 2022-02-09 2023-08-10 Zf Friedrichshafen Ag Leistungsmodul für einen Stromrichter mit produktionsoptimierten Signalpins

Also Published As

Publication number Publication date
US11217514B2 (en) 2022-01-04
CN112041984B (zh) 2023-12-22
JPWO2019216160A1 (ja) 2021-03-11
JP7002645B2 (ja) 2022-01-20
WO2019216160A1 (ja) 2019-11-14
CN112041984A (zh) 2020-12-04
US20210020551A1 (en) 2021-01-21

Similar Documents

Publication Publication Date Title
DE10221891B4 (de) Leistungshalbleitervorrichtung
DE102016207543B4 (de) Halbleitervorrichtungen
DE112017007673B4 (de) Halbleitereinrichtung, Leistungsumwandlungsvorrichtung und Verfahren zum Herstellen einer Halbleitereinrichtung
DE102014116382B4 (de) Halbleitergehäuse mit zwei Halbleitermodulen und sich seitlich erstreckenden Verbindern und Verfahren zu dessen Herstellung
DE102014116383A1 (de) Halbleitergehäuse umfassend ein transistor-chip-modul und ein treiber-chip-modul sowie verfahren zu dessen herstellung
DE102016109558B4 (de) Halbleiterpackage mit eingebetteter ausgangsinduktivität
DE102020126810A1 (de) Halbleitermodul und Leistungsumwandlungseinrichtung
DE112017007415T5 (de) Halbleiterbauelement, Verfahren zur Herstellung desselben und Leistungswandlervorrichtung
DE102017217710A1 (de) Halbleitervorrichtung und Leistungswandlungsvorrichtung
DE112019002345T5 (de) Leistungs-halbleiterbauelement, verfahren zur herstellung von leistungshalbleiterbauelementen und leistungswandler
DE102018203228A1 (de) Leistungshalbleitervorrichtung und Verfahren zur Fertigung derselben, und Leistungskonvertierungsvorrichtung
DE102019220222A1 (de) Halbleitermodul, Verfahren zum Herstellen desselben und Leistungsumwandlungsvorrichtung
DE112017007960B4 (de) Halbleitermodul und Leistungsumwandlungsvorrichtung
DE102015104995B4 (de) Verbindungshalbleitervorrichtung mit einem mehrstufigen Träger
DE112019006927T5 (de) Halbleitervorrichtung, herstellungsverfahren für eine halbleitervorrichtung sowie leistungswandler
DE102020119169B4 (de) Schaltkomponenten
DE112019007415T5 (de) Halbleitermodul und stromwandler
DE102019212727A1 (de) Halbleitervorrichtung und elektrische Leistungsumwandlungseinrichtung
DE112018002452B4 (de) Halbleitermodul und Leistungswandler
DE112021004935T5 (de) Halbleiterbauteil
DE102020208434A1 (de) Halbbrückenmodul für einen Inverter eines elektrischen Antriebs eines Elektrofahrzeugs oder eines Hybridfahrzeugs, Verfahren zu dessen Herstellung, Inverter für einen elektrischen Antrieb eines Elektrofahrzeugs oder eines Hybridfahrzeugs und Werkzeug zum Transfermolden des Halbbrückenmoduls
DE102021120258A1 (de) Halbleitervorrichtung, Verfahren zum Herstellen einer Halbleitervorrichtung und Leistungswandler
DE112020007295T5 (de) Leistungshalbleitervorrichtung und verfahren zum herstellen derselben, sowie stromrichtervorrichtung
DE102006040838B4 (de) Elektronische Leistungspackung mit zwei Substraten mit mehreren Halbleiterchips und elektronischen Komponenten
DE112021005020T5 (de) Halbleitermodul, Verfahren zum Herstellen desselben und Leistungswandlungsgerät

Legal Events

Date Code Title Description
R012 Request for examination validly filed
R084 Declaration of willingness to licence
R016 Response to examination communication