JP5947107B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP5947107B2
JP5947107B2 JP2012117490A JP2012117490A JP5947107B2 JP 5947107 B2 JP5947107 B2 JP 5947107B2 JP 2012117490 A JP2012117490 A JP 2012117490A JP 2012117490 A JP2012117490 A JP 2012117490A JP 5947107 B2 JP5947107 B2 JP 5947107B2
Authority
JP
Japan
Prior art keywords
die pad
lead frame
lead
sealing body
resin sealing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012117490A
Other languages
English (en)
Other versions
JP2013247131A5 (ja
JP2013247131A (ja
Inventor
太田 祐介
祐介 太田
清水 福美
福美 清水
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2012117490A priority Critical patent/JP5947107B2/ja
Priority to CN201320277883.1U priority patent/CN203423167U/zh
Priority to US13/898,834 priority patent/US8772090B2/en
Priority to CN201310188828.XA priority patent/CN103426781B/zh
Publication of JP2013247131A publication Critical patent/JP2013247131A/ja
Priority to US14/293,420 priority patent/US9153527B2/en
Publication of JP2013247131A5 publication Critical patent/JP2013247131A5/ja
Priority to US14/857,566 priority patent/US20160005699A1/en
Application granted granted Critical
Publication of JP5947107B2 publication Critical patent/JP5947107B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/562Protection against mechanical damage
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4821Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565Moulds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49541Geometry of the lead-frame
    • H01L23/49548Cross section geometry
    • H01L23/49551Cross section geometry characterised by bent parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201Structure
    • H01L2224/32012Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32013Structure relative to the bonding area, e.g. bond pad the layer connector being larger than the bonding area, e.g. bond pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48095Kinked
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/922Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222Sequential connecting processes
    • H01L2224/92242Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1306Field-effect transistor [FET]
    • H01L2924/13091Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/156Material
    • H01L2924/15786Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788Glasses, e.g. amorphous oxides, nitrides or fluorides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Die Bonding (AREA)

Description

本願は、半導体装置(または半導体集積回路装置)の製造方法に関し、特に樹脂モールド技術に適用して有効な技術に関する。
日本特開2010−2630668号公報(特許文献1)には、QFP(Quad Flat Package)やQFN(Quad Flat Non−Leaded Package)等の樹脂封止技術に関するものである。そこで、コーナ部のインナリードが金型のゲートインサートピース(Gate Insert Piece)によるクランプ圧集中により変形しないように、ゲートインサートピースにリセス部を設ける技術が開示されている。
日本特開2001−320007号公報(特許文献2)または、これに対応する米国特許第6744118号公報(特許文献3)には、リードフレームを用いた片面一括モールドに関するものである。そこで、パッケージダイシングに関する各種の問題を回避するために、単位デバイス領域間境界部のタイバー部分にハーフエッチを施す技術が開示されている。
特開2010−263066号公報 特開2001−320007号公報 米国特許第6744118号公報
リードフレーム品のモールド工程では、トランスファモールドを例にとれば、リードフレームのタイバー(ダムバー)を金型でクランプした状態で、キャビティ内に樹脂を供給している。このとき、金型のクランプ部でタイバーを確実にクランプできるよう、タイバーの幅よりもクランプ部の幅は太くしてある。この結果、リード(インナリード、アウタリード)および吊りリード(すなわち、ダイパッドサポートリード)のそれぞれの一部も金型でクランプされることになる。そして、吊りリードが金型でクランプされると、このクランプ圧力により吊りリードが変形し、この吊りリードが連結するダイパッドの位置が上方または下方にシフトする。
ここで、ダイパッドがオフセットされている方向にダイパッドが所定の位置よりもシフトしてしまうと、パッケージクラックが生じる恐れがあることが、本願発明者の検討により明らかとなった。詳細に説明すると、例えば、モールドの時点に於いてダイパッドがすでにダウンセットされているリードフレームに関して、このダイパッドが所定の位置よりも更に下方にシフトしてしまうと、ダイパッドの下面側に形成される封止体が所望の厚さよりも薄く形成される。この結果、ダイパッドの下面側に形成される封止体に応力が加わると、パッケージクラックの原因となることが明らかとなった。なお、モールドの時点に於いてダイパッドがすでにアップセットされているリードフレームに於いて、ダイパッドが所定の位置よりも更に上方にシフトしてしまうと、この場合は、ダイパッドの上面側に形成される封止体が所望の厚さよりも薄く形成されるため、このダイパッドの上面側に形成される封止体に応力が加わると、やはりパッケージクラックの原因となる。
このような課題を解決するための手段等を以下に説明するが、その他の課題と新規な特徴は本明細書の記述及び添付図面から明らかになるであろう。
本願において開示される実施の形態のうち代表的なものの概要を簡単に説明すれば下記の通りである。
すなわち、本願の一実施の形態の概要は、各辺にリードを有する樹脂両面封止型の半導体装置の製造方法に於いて、ダイパッド部がダウンセットされたリードフレームのダイパッドサポートリードとタイバーの連結部の上面または下面に、凹部を設けるものである。
本願において開示される実施の形態のうち代表的なものによって得られる効果を簡単に説明すれば下記のとおりである。
すなわち、前記本願の一実施の形態によれば、樹脂封止時におけるダイパッドサポートリードの変形を防止することができる。
本願の一実施の形態の半導体装置の製造方法における組み立てプロセス前半(ワイヤボンディングまで)を説明するための組立工程途中(リードフレーム準備工程完了時点)のリードフレーム上面図である。 図1のX−X’断面の断面図である。 図1のD−D’断面の断面図である。 本願の一実施の形態の半導体装置の製造方法における組み立てプロセス前半(ワイヤボンディングまで)を説明するための組立工程途中(ダイボンディング工程完了時点)のリードフレーム上面図である。 図4のX−X’断面の断面図である。 図4のD−D’断面の断面図である。 本願の一実施の形態の半導体装置の製造方法における組み立てプロセス前半(ワイヤボンディングまで)を説明するための組立工程途中(ワイヤボンディング工程完了時点)のリードフレーム上面図である。 図7のX−X’断面の断面図である。 図7のD−D’断面の断面図である。 本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセス主要部(封止プロセス)を説明するための組立工程途中(リードフレームのクランプ工程)のリードフレーム上面図である。 図10のリードフレームのコーナ部切り出し領域R1の拡大上面図である。 図11のM−M’の模式断面図(リードフレームのクランプ工程)である。 図10のX−X’断面の模式断面図(リードフレームのクランプ工程)である。 図10のD−D’断面の模式断面図(リードフレームのクランプ工程)である。 図10のC−C’断面の模式断面図(リードフレームのクランプ工程)である。 図11のM−M’の模式断面図(樹脂封止工程)である。 図10のX−X’断面の模式断面図(樹脂封止工程完了時点)である。 本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセス後半部(タイバー等切断プロセス)を説明するためのリードフレームの模式断面(上側、ただし、封止体内部の構造は省略)および上面(下側)を合わせて示す説明図(リードフレームコーナ部切断工程前)である。 図18のX−X’断面のリードフレームおよび切断装置の模式断面図(封止体内部の構造は省略)である。 本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセス後半部(タイバー等切断プロセス)を説明するためのリードフレームの上面図(リードフレームコーナ部切断工程中)である。 図20のX−X’断面のリードフレームおよび切断装置の模式断面図(封止体内部の構造は省略)である。 本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセス後半部(タイバー等切断プロセス)を説明するためのリードフレームの上面図(タイバー切断工程中)である。 図22のX−X’断面のリードフレームおよび切断装置の模式断面図(封止体内部の構造は省略)である。 本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセス後半部(タイバー等切断プロセス)を説明するためのリードフレームの上面図(タイバー切断工程後)である。 図24のX−X’断面のリードフレームおよび切断装置の模式断面図(封止体内部の構造は省略)である。 本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセス最終部(リード成型プロセス)を説明するための分離したパッケージ(封止体)の上面図である。 本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセス最終部(リード成型プロセス)を説明するための分離したパッケージ(封止体)の下面図である。 図26のX−X’断面の断面図である。 図26のD−D’断面の断面図である。 本願の前記一実施の形態の半導体装置の製造方法におけるリードフレームの平面形状に関する変形例(非分岐ダイパッドサポートリード)を説明するためのリードフレーム上面図である。 本願の前記一実施の形態の半導体装置の製造方法におけるリードフレームの平面形状に関する変形例(単純大面積ダイパッド)を説明するためのリードフレーム上面図である。 本願の前記一実施の形態の半導体装置の製造方法におけるリードフレームの平面形状に関する変形例(開口付大面積ダイパッド)を説明するためのリードフレーム上面図である。 本願の前記一実施の形態の半導体装置の製造方法における封止プロセスに関する変形例を説明するための図12に対応する模式断面図(リードフレームのクランプ工程)である。 本願の前記一実施の形態の半導体装置の製造方法のアウトラインを説明するための図11のM−M’の模式断面図(樹脂封止工程)である。
〔実施の形態の概要〕
先ず、本願において開示される代表的な実施の形態について概要を説明する。
1.以下の工程を含む半導体装置の製造方法:
(a)以下の部位(x1)乃至(x7)を有するリードフレームを準備する工程;
(x1)ほぼ矩形枠状の枠部;
(x2)前記枠部によって支持され、その内部に設けられた、ほぼ矩形枠状のタイバー;
(x3)前記タイバーの4辺の各辺から内外に延びる複数のリード;
(x4)前記タイバーの内部に設けられ、第1の主面および第2の主面を有するダイパッド;
(x5)前記タイバーの各コーナ部またはその近傍の連結部から内部に延びて前記ダイパッドに連結されたダイパッドサポートリード;
(x6)前記連結部の前記第1の主面側または前記第2の主面側に設けられた凹部;
(x7)前記ダイパッドが前記第2の主面側にダウンセットされるように、前記各ダイパッドサポートリードに設けられたダウンセット部;
(b)前記ダイパッドの前記第1の主面上に、接着部材層を介して、半導体チップをボンディングする工程;
(c)前記工程(b)の後、第1のキャビティを有する第1のモールド金型および第2のキャビティを有する第2のモールド金型間に、前記第1のキャビティと前記第2のキャビティが対向し、前記ダイパッドの前記第2の主面が前記第2のキャビティ側を向くように、前記リードフレームをセットする工程;
(d)前記タイバーおよびその周辺の前記リードフレームを前記第1のモールド金型および前記第2のモールド金型によってクランプした状態で、樹脂封止を実行することにより、前記ダイパッドの前記第1の主面側および前記第2の主面側に、それぞれ第1の樹脂封止体および第2の樹脂封止体を形成する工程。
2.請求項1の半導体装置の製造方法において、前記凹部は、前記連結部の前記第1の主面側に設けられている。
3.前記項1または2の半導体装置の製造方法において、前記接着部材層は、銀ペースト層である。
4.前記項1から3のいずれか一つの半導体装置の製造方法において、前記凹部は、エッチングによって形成されている。
5.前記項1から4のいずれか一つの半導体装置の製造方法において、前記ダイパッドは、平面的に言って、前記半導体チップに内包されている。
6.前記項1から5のいずれか一つの半導体装置の製造方法において、前記工程(d)の際には、前記第1のキャビティは、平面的に言って、前記第2のキャビティに内包されている。
7.前記項1から6のいずれか一つの半導体装置の製造方法において、前記半導体チップおよび前記ダイパッドが存在する位置における前記第1の樹脂封止体の厚さは、前記第2の樹脂封止体の厚さよりも厚い。
8.前記項1から7のいずれか一つの半導体装置の製造方法において、前記各ダイパッドサポートリードは、前記タイバー側に関して、第1の分岐および第2の分岐を有し、前記第1の分岐は、対応する前記タイバーのコーナ部の一方の近傍に第1の連結部を介して連結されており、前記第2の分岐は、前記コーナ部の他方の近傍に第2の連結部を介して連結されている。
9.前記項8の半導体装置の製造方法において、前記凹部は、前記第1の分岐および前記第2の分岐の分岐部より外側であって、前記連結部に属する前記タイバーの幅の内側半分までの間に設けられている。
10.前記項1から7のいずれか一つの半導体装置の製造方法において、前記各ダイパッドサポートリードは、前記タイバー側に関して、実質的に分岐を有さない。
11.前記項10の半導体装置の製造方法において、前記タイバーの前記各辺から内外に延びる前記複数のリードの内、少なくとも前記各ダイパッドサポートリードに隣接するものは、前記リードフレームが実質的に属する平面内であって前記タイバーの内側に於いて、屈曲部を有する。
12.前記項11の半導体装置の製造方法において、前記凹部は、前記屈曲部を通り前記凹部に最近接の前記タイバーの一辺と平行な直線と、前記凹部に最近接の前記ダイパッドサポートリードとの交点より外側であって、前記連結部に属する前記タイバーの幅の内側半分までの間に設けられている。
13.以下の工程を含む半導体装置の製造方法:
(a)以下の部位(x1)乃至(x6)を有するリードフレームを準備する工程;
(x1)ほぼ矩形枠状の枠部;
(x2)前記枠部によって支持され、その内部に設けられた、ほぼ矩形枠状のタイバー;
(x3)前記タイバーの4辺の各辺から内外に延びる複数のリード;
(x4)前記タイバーの内部に設けられ、第1の主面および第2の主面を有するダイパッド;
(x5)前記タイバーの各コーナ部またはその近傍の連結部から内部に延びて前記ダイパッドに連結されたダイパッドサポートリード;
(x6)前記ダイパッドが前記第2の主面側にダウンセットされるように、前記各ダイパッドサポートリードに設けられたダウンセット部;
(b)前記ダイパッドの前記第1の主面上に、接着部材層を介して、半導体チップをボンディングする工程;
(c)前記工程(b)の後、第1のキャビティを有する第1のモールド金型および第2のキャビティを有する第2のモールド金型間に、前記第1のキャビティと前記第2のキャビティが対向し、前記ダイパッドの前記第2の主面が前記第2のキャビティ側を向くように、前記リードフレームをセットする工程;
(d)前記タイバーおよびその周辺の前記リードフレームを前記第1のモールド金型および前記第2のモールド金型によってクランプした状態で、樹脂封止を実行することにより、前記ダイパッドの前記第1の主面側および第2の主面側に、それぞれ第1の樹脂封止体および第2の樹脂封止体を形成する工程、
ここで、前記第1のモールド金型または前記第2のモールド金型の前記連結部に対応する部分には、クランプ面凹部が設けられている。
14.前記項13の半導体装置の製造方法において、前記クランプ面凹部は、前記第1のモールド金型に設けられている。
次に、本願において開示されるその他の実施の形態について概要を説明する。
1.以下の工程を含む半導体装置の製造方法:
(a)以下の部位(x1)乃至(x6)を有するリードフレームを準備する工程;
(x1)ほぼ矩形枠状の枠部;
(x2)前記枠部によって支持され、その内部に設けられた、ほぼ矩形枠状のタイバー;
(x3)前記タイバーの4辺の各辺から内外に延びる複数のリード;
(x4)前記タイバーの内部に設けられ、第1の主面および第2の主面を有するダイパッド;
(x5)前記タイバーの各コーナ部またはその近傍の連結部から内部に延びて前記ダイパッドに連結されたダイパッドサポートリード;
(x6)前記連結部の前記第1の主面側または前記第2の主面側に設けられた凹部;
(b)前記ダイパッドの前記第1の主面上に、接着部材層を介して、半導体チップをボンディングする工程;
(c)前記工程(b)の後、第1のキャビティを有する第1のモールド金型および第2のキャビティを有する第2のモールド金型間に、前記第1のキャビティと前記第2のキャビティが対向し、前記ダイパッドの前記第2の主面が前記第2のキャビティ側を向くように、前記リードフレームをセットする工程;
(d)前記タイバーおよびその周辺の前記リードフレームを前記第1のモールド金型および前記第2のモールド金型によってクランプした状態で、樹脂封止を実行することにより、前記ダイパッドの前記第1の主面側および前記第2の主面側に、それぞれ第1の樹脂封止体および第2の樹脂封止体を形成する工程。
2.請求項1の半導体装置の製造方法において、前記凹部は、前記連結部の前記第1の主面側に設けられている。
3.前記項1または2の半導体装置の製造方法において、前記接着部材層は、銀ペースト層である。
4.前記項1から3のいずれか一つの半導体装置の製造方法において、前記凹部は、エッチングによって形成されている。
5.前記項1から4のいずれか一つの半導体装置の製造方法において、前記ダイパッドは、平面的に言って、前記半導体チップに内包されている。
6.前記項1から5のいずれか一つの半導体装置の製造方法において、前記工程(d)の際には、前記第1のキャビティは、平面的に言って、前記第2のキャビティに内包されている。
7.前記項1から6のいずれか一つの半導体装置の製造方法において、前記半導体チップおよび前記ダイパッドが存在する位置における前記第1の樹脂封止体の厚さは、前記第2の樹脂封止体の厚さよりも厚い。
8.前記項1から7のいずれか一つの半導体装置の製造方法において、前記各ダイパッドサポートリードは、前記タイバー側に関して、第1の分岐および第2の分岐を有し、前記第1の分岐は、対応する前記タイバーのコーナ部の一方の近傍に第1の連結部を介して連結されており、前記第2の分岐は、前記コーナ部の他方の近傍に第2の連結部を介して連結されている。
9.前記項8の半導体装置の製造方法において、前記凹部は、前記第1の分岐および前記第2の分岐の分岐部より外側であって、前記連結部に属する前記タイバーの幅の内側半分までの間に設けられている。
10.前記項1から7のいずれか一つの半導体装置の製造方法において、前記各ダイパッドサポートリードは、前記タイバー側に関して、実質的に分岐を有さない。
11.前記項10の半導体装置の製造方法において、前記タイバーの前記各辺から内外に延びる前記複数のリードの内、少なくとも前記各ダイパッドサポートリードに隣接するものは、前記リードフレームが実質的に属する平面内であって前記タイバーの内側に於いて、屈曲部を有する。
12.前記項11の半導体装置の製造方法において、前記凹部は、前記屈曲部を通り前記凹部に最近接の前記タイバーの一辺と平行な直線と、前記凹部に最近接の前記ダイパッドサポートリードとの交点より外側であって、前記連結部に属する前記タイバーの幅の内側半分までの間に設けられている。
13.以下の工程を含む半導体装置の製造方法:
(a)以下の部位(x1)乃至(x5)を有するリードフレームを準備する工程;
(x1)ほぼ矩形枠状の枠部;
(x2)前記枠部によって支持され、その内部に設けられた、ほぼ矩形枠状のタイバー;
(x3)前記タイバーの4辺の各辺から内外に延びる複数のリード;
(x4)前記タイバーの内部に設けられ、第1の主面および第2の主面を有するダイパッド;
(x5)前記タイバーの各コーナ部またはその近傍の連結部から内部に延びて前記ダイパッドに連結されたダイパッドサポートリード;
(b)前記ダイパッドの前記第1の主面上に、接着部材層を介して、半導体チップをボンディングする工程;
(c)前記工程(b)の後、第1のキャビティを有する第1のモールド金型および第2のキャビティを有する第2のモールド金型間に、前記第1のキャビティと前記第2のキャビティが対向し、前記ダイパッドの前記第2の主面が前記第2のキャビティ側を向くように、前記リードフレームをセットする工程;
(d)前記タイバーおよびその周辺の前記リードフレームを前記第1のモールド金型および前記第2のモールド金型によってクランプした状態で、樹脂封止を実行することにより、前記ダイパッドの前記第1の主面側および第2の主面側に、それぞれ第1の樹脂封止体および第2の樹脂封止体を形成する工程、
ここで、前記第1のモールド金型または前記第2のモールド金型の前記連結部に対応する部分には、クランプ面凹部が設けられている。
14.前記項13の半導体装置の製造方法において、前記クランプ面凹部は、前記第1のモールド金型に設けられている。
〔本願における記載形式、基本的用語、用法の説明〕
1.本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクションに分けて記載する場合もあるが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しを省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
更に、本願において、「半導体装置」というときは、主に、各種トランジスタ(能動素子)を中心に、抵抗、コンデンサ等を半導体チップ等(たとえば単結晶シリコン基板)上に集積したものをいう。ここで、各種トランジスタの代表的なものとしては、MOSFET(Metal Oxide Semiconductor Field Effect Transistor)に代表されるMISFET(Metal Insulator Semiconductor Field Effect Transistor)を例示することができる。このとき、集積回路構成の代表的なものとしては、Nチャネル型MISFETとPチャネル型MISFETを組み合わせたCMOS(Complemetary Metal Oxide Semiconductor)型集積回路に代表されるCMIS(Complemetary Metal Insulator Semiconductor)型集積回路を例示することができる。
今日の半導体装置、すなわち、LSI(Large Scale Integration)のウエハ工程は、通常、二つに分けることができる。すなわち、一つは、原材料としてのシリコンウエハの搬入からプリメタル(Premetal)工程(M1配線層下端とゲート電極構造の間の層間絶縁膜等の形成、コンタクトホール形成、タングステンプラグ、埋め込み等からなる工程)あたりまでのFEOL(Front End of Line)工程である。そして、もう一つは、M1配線層形成から始まり、アルミニウム系パッド電極上のファイナルパッシベーション膜へのパッド開口の形成あたりまで(ウエハレベルパッケージプロセスにおいては、当該プロセスも含む)のBEOL(Back End of Line)工程である。
なお、「半導体装置」には、パワー・トランジスタ等の単体電子デバイスが含まれる。
2.同様に実施の態様等の記載において、材料、組成等について、「AからなるX」等といっても、特にそうでない旨明示した場合および文脈から明らかに、そうでない場合を除き、A以外の要素を主要な構成要素のひとつとするものを排除するものではない。たとえば、成分についていえば、「Aを主要な成分として含むX」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、SiGe合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。
3.同様に、図形、位置、属性等に関して、好適な例示をするが、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、厳密にそれに限定されるものではないことは言うまでもない。
4.さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。
5.「ウエハ」というときは、通常は半導体装置(半導体集積回路装置、電子装置も同じ)をその上に形成する単結晶シリコンウエハを指すが、エピタキシャルウエハ、SOI基板、LCDガラス基板等の絶縁基板と半導体層等の複合ウエハ等も含むことは言うまでもない。
6.本願に於いて、リードフレームのタイバーは、QFP系パッケージの封止体の平面形状に対応して、ほぼ矩形の枠状の形状を有する(一部にかけている部分があっても良い)。そして、専用の支持リード、ダイパッドサポートリードの延長、または通常のリードの外部リード等を介して、枠部に支持されている。
以下では、封止体の4辺に対応するタイバーの各部分を「タイバーの4辺」と呼ぶ。また、このほぼ矩形のタイバーで囲まれた領域(矩形領域)を「タイバーの内部」と呼び、この矩形領域外であってタイバーの外側を「タイバーの外部」と呼ぶ。
〔実施の形態の詳細〕
実施の形態について更に詳述する。各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するために、ハッチングを付すことがある。
なお、二者択一の場合の呼称に関して、一方を「第1」等として、他方を「第2」等と呼ぶ場合に於いて、代表的な実施の形態に沿って、対応付けして例示する場合があるが、たとえば「第1」といっても、例示した当該選択肢に限定されるものではないことは言うまでもない。
1.本願の一実施の形態の半導体装置の製造方法における組み立てプロセス前半(ワイヤボンディングまで)の説明(主に図1から図9)
以下の例では、主に、QFP(Quad Flat Package)型デバイス、具体的には、LQFP(Low Profile Quad Flat Package)型デバイスまたはTQFP(Thin Quad Flat Package)型デバイスを例に取り具体的に説明する。しかし、これらの例は、リードフレームを用いたその他の両面封止型デバイス等にも適用できることは言うまでもない。
また、以下の例では、主に、リードフレームの上側に凹部を設けるものを具体的に説明するが、リードフレームの下側に凹部を設けてもよいことは言うまでもない。
更に、以下の例では、説明の都合上、主に、チップ搭載面を上向きにして封止する方法を説明するが、チップ搭載面を下向きにして封止してもよいことはいうまでもない。
また、以下の例では、煩雑さを避けるために、リードフレームの一つのダイパッド上に、一つのチップを搭載する例を具体的に説明するが、一つのダイパッド上に、積層して、または、横に並べて、複数個、搭載しても良いことはいうまでもない。
この例では、同様に、煩雑さを避けるために、リードフレームの単一の単位デバイス領域について具体的に説明するが、リードフレームとしては、単位デバイス領域をマトリクス状に配列したものでも良いことは言うまでもない。
更に、以下の例では、ダイボンディングの方法として、銀ペーストによるものを具体的に説明するが、その他のペーストやDAF(Die Attach Film)を使用するものでもよいことは言うまでもない。
なお、以下の例では、図示の都合上、リード本数は、30本程度を図示しているが、実際のデバイスでは、たとえば、主に200から600本程度である。
図1は本願の一実施の形態の半導体装置の製造方法における組み立てプロセス前半(ワイヤボンディングまで)を説明するための組立工程途中(リードフレーム準備工程完了時点)のリードフレーム上面図である。図2は図1のX−X’断面の断面図である。図3は図1のD−D’断面の断面図である。図4は本願の一実施の形態の半導体装置の製造方法における組み立てプロセス前半(ワイヤボンディングまで)を説明するための組立工程途中(ダイボンディング工程完了時点)のリードフレーム上面図である。図5は図4のX−X’断面の断面図である。図6は図4のD−D’断面の断面図である。図7は本願の一実施の形態の半導体装置の製造方法における組み立てプロセス前半(ワイヤボンディングまで)を説明するための組立工程途中(ワイヤボンディング工程完了時点)のリードフレーム上面図である。図8は図7のX−X’断面の断面図である。図9は図7のD−D’断面の断面図である。これらに基づいて、本願の一実施の形態の半導体装置の製造方法における組み立てプロセス前半(ワイヤボンディングまで)を説明する。
先ず、図1により、組み立てに使用するリードフレーム1(または、その単位デバイス領域)について、説明する。図1に示すように、リードフレーム1の周辺部は、ほぼ矩形枠状(たとえば、ほぼ正方形)の枠部3となっている。そして、その内側に、ほぼ矩形枠状のタイバー4が設けられている。枠部3およびタイバー4のほぼ中央部には、ダイパッド6が設けられており、いわゆる「小面積ダイパッド」であり、半導体チップ2をダイパッド6の第1の主面6aに搭載した場合には、ダイパッド6は、平面的に、半導体チップ2に内包される関係にある。
ダイパッド6は、たとえば、4本のダイパッドサポートリード7によって、枠部3およびタイバー4(タイバーのコーナ部4c)に連結支持されており、この例では、各ダイパッドサポートリード7の外端側は、分岐部12に於いて分岐し、第1の分岐7aおよび第2の分岐7b(合わせて、「分岐」という)を有している。
各ダイパッドサポートリード7の分岐部12の内側には、ダウンセット部11が設けられており、各分岐7a、7bのタイバー4との連結部10であって、ダイパッド6の第1の主面6a側(リードフレームの第1の主面1a側)すなわちダイパッドサポートリード7の第1の主面1a側には、たとえば、エッチングにより形成された凹部8が設けられている。なお、この凹部8は、この例では、リードフレームのパターニング後、エッチングにより形成されているが、このエッチングのタイミングは、リードフレームのパターニングと同時又は、その前でも良い。また、凹部8形成方法としては、エッチングのほか、機械的な方法も可能である。しかし、エッチングによる場合は、ダイパッドサポートリード7のその他の部分に変形等を与えない点および加工精度が高い点で有利である。
タイバー4の各辺4sには、それぞれ複数のリード5が連結されており、アウタリード部5pは、外部に延びて、たとえば、枠部3に連結支持されており、インナリード部5iは、内部に延びている。ここで、リードフレームの主面に平行で、且つ、ダイパッドの主面およびダイパッド以外のリードフレームの主面に近接した一つの平面を「リードフレームが実質的に属する平面」とすることができる。この例では、一部のインナリード部5iには、リードフレームが実質的に属する平面内に於いて、屈曲する屈曲部5bがある。そして、ダイパッドサポートリード7に隣接するインナリード部5iの屈曲部5bを通り、そのリードが属するタイバー4の辺4sに平行な直線14と、当該ダイパッドサポートリード7との交点15(正確には、当該ダイパッドサポートリード7の中心線との交点)を定義することができる。ここで、この交点15と、当該インナリード部5iに隣接する分岐上の凹部8との平面的位置関係を見ると、この例に於いては、凹部8は、交点15よりも外側に設けられている。
ここで、この例のリードフレーム1の主要寸法を例示する。すなわち、リードフレーム厚さ:たとえば、125マイクロメートル程度、ダイパッド径:たとえば、3ミリメートル程度、アウタリードピッチ:たとえば、400マイクロメートル程度、タイバー幅:たとえば、150マイクロメートル程度、ダウンセット量:たとえば、240マイクロメートル程度である。なお、凹部8の深さは、たとえば、20から30マイクロメートル程度、長さは、たとえば、300マイクロメートル程度、幅は、たとえば、150マイクロメートル程度を好適なものとして例示することができる。ここで、ダイパッドサポートリード7の各分岐7a、7bの幅は、たとえば、150マイクロメートル程度である。また、リードフレームの材料としては、通常、銅を主要な成分とする銅系合金が使用される。銅系合金の具体例としては、Cu−Fe系合金,Cu−Cr−Sn−Zn系合金,Cu−Zr系合金を上げることができる。
次に、図1のX−X’断面を図2に示す。図2に示すように、ダイパッド6の上面(チップ搭載面、第2の主面6bと反対の面)6aの高さは、リードフレーム1のその他の部分(たとえば、タイバー4の上面1a)を基準とすると、ダウンセットにより、若干低くされている。
次に、図1のD−D’断面を図3に示す。図3に示すように、先と同様に、ダイパッド6の上面(チップ搭載面)6aの高さは、リードフレーム1のその他の部分(たとえば、ダウンセット部11の外側のダイパッドサポートリード7の上面1a)を基準とすると、ダウンセットにより、若干低くされている。
次に、図4、図5および図6に示すように、ダイパッド6の上面6aに、たとえば銀ペースト等の接着部材層9を介して、半導体チップ2の上面2a(裏面2bの反対の面)すなわち、複数のボンディングパッド16を有する面が上方を向くように、ダイボンディングする。
次に、図7、図8および図9に示すように、複数のボンディングパッド16と、対応するリード5の内端(すなわちインナリード部5iの内端)を、たとえば、金ワイヤ等のボンディングワイヤ17で接続する。
この後、モールド工程に移る。
2.本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセス主要部(封止プロセス)の説明(主に図10から図17)
このセクションで説明する封止方法は、トランスファモールドを前提として説明しているが、圧縮モールド等、その他の樹脂封止方法でも良いことは言うまでもない。
図10は本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセス主要部(封止プロセス)を説明するための組立工程途中(リードフレームのクランプ工程)のリードフレーム上面図である。図11は図10のリードフレームのコーナ部切り出し領域R1の拡大上面図である。図12は図11のM−M’の模式断面図(リードフレームのクランプ工程)である。図13は図10のX−X’断面の模式断面図(リードフレームのクランプ工程)である。図14は図10のD−D’断面の模式断面図(リードフレームのクランプ工程)である。図15は図10のC−C’断面の模式断面図(リードフレームのクランプ工程)である。図16は図11のM−M’の模式断面図(樹脂封止工程)である。図17は図10のX−X’断面の模式断面図(樹脂封止工程完了時点)である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセス主要部(封止プロセス)を説明する。
図7に示すように、ワイヤボンディングが完成したリードフレーム1は、モールド金型(上金型および下金型)の間に、セットされ、クランプされる。クランプされている状態のリードフレーム1の上面を上金型上から透視して見た平面図を図10に示す。図10に示すように、タイバー4のほぼ全領域が上金型(第1のモールド金型)のクランプ面53aおよび下金型(第2のモールド金型)のクランプ面53bによってクランプされている。これをタイバー4の幅方向に関して言えば、平面的に言って、下金型のクランプ面53bは、上金型のクランプ面53aに実質的に内包されている。また、これを上方キャビティ52a(第1のキャビティ)および下方キャビティ52b(第2のキャビティ)に関して言えば、平面的に、上方キャビティ52aは、平面的に言って、下方キャビティ52bに実質的に内包されている。すなわち、一例を示すとすれば、上方キャビティ52aの外端は、下方キャビティ52bの外端よりも、ほぼ全周に亘って、たとえば、25マイクロメートル程度内側にある。これは、上下の金型の水平位置がずれた場合に問題が起こらないように、いずれかを大きくすることによってクリアランスを設けたものである。
また、位置ずれが問題とならない場合は、このようにする必要はない。すなわち、両方を同じ大きさにしてもよい。更に、上金型、下金型のいずれの方を大きくしてもよい。
なお、各クランプ面53a、53bのコーナ部に対応する位置には、たとえば、一つのゲート部54と3個のエアベント部55が設けられている。
次に、図10のリードフレームのコーナ部切り出し領域R1の拡大図を図11に示す。図11に示すように、タイバー4のコーナ部4cにある連結部10すなわちダイパッドサポートリード7(その分岐7a、7b)のタイバー4に対する連結部10に設けられた凹部8は、この例では、以下のようになっている。すなわち、凹部8の位置は、第1の分岐7aおよび前記第2の分岐7bの分岐部12より外側であって、連結部10に属するタイバー4の幅の内側半分までの間に設けられている。また、凹部8の好適な広がりの範囲は、たとえば、上金型のクランプ面53aの内端より内部方向近傍からタイバー4の幅の内側半分(すなわち、タイバー4の中心線21の内側)程度の範囲である。
次に、図11のM−M’断面を図12に示す。図12に示すように、タイバー4および、その近傍のダイパッドサポートリード7の上面1aおよび下面1bは、上下の金型51a、51b(包括的に金型51)によってクランプされている。しかし、この例では、凹部8のある部分では、上金型51aは、リードフレーム1の上面1aに接触していないので、この部分には、クランプ圧は集中しないことになる。なお、このクランプの際のオーバドライブ量、すなわち、金型がリードフレームを押しつぶす量は、10マイクロメートル程度を好適なものとして例示することができる。言い換えると、たとえば、当初、125マイクロメートル程度の厚さのリードフレームは、クランプされている領域では、115マイクロメートル程度の厚さになることを意味する。なお、通常、モールド工程実行時(リードフレームをセットする時点から、取り出すまで)には上下金型等のリードフレームや封止樹脂に触れる部分は、摂氏175度程度に加熱されている。
以上説明したことを金型断面全体について示すと、図13、図14および図15のようになる。すなわち、図13は、図10のX−X’断面であり、図13に示すように、上金型のクランプ面53aの全幅に亘って、リードフレーム1の上面1aが接触しており、下金型のクランプ面53bの全幅に亘って、リードフレーム1の下面1bが接触している。
図14は、図10のD−D’断面であり、図14に示すように、図12同様に、下金型のクランプ面53bの全幅に亘って、リードフレーム1の下面1bが接触しており、凹部8が設けられている部分以外に対応する上金型のクランプ面53aの全幅に亘って、リードフレーム1の上面1aが接触している。一方、凹部8が設けられている部分では、上金型のクランプ面53aは、リードフレーム1の上面1aに接触していない。
図15は、図10のC−C’断面であり、図15に示すように、上下の金型51a、51bの右側では、図14と同様に、下金型のクランプ面53bの全幅に亘って、リードフレーム1の下面1bが接触しており、凹部8が設けられている部分以外に対応する上金型のクランプ面53aの全幅に亘って、リードフレーム1の上面1aが接触している。一方、凹部8が設けられている部分では、上金型のクランプ面53aは、リードフレーム1の上面1aに接触していない。これに対して、上下の金型51a、51bの左側では、ゲート部54があるので、この部分においては、リードフレーム1のいずれの面もクランプされていない。
次に、図16に示すように、たとえば、トランスファモールドにより、封止樹脂を、ゲート部54(図15)を経由して、キャビティ52(図12)内に充填すると、上側樹脂封止体18a(第1の樹脂封止体)、下側樹脂封止体18b(第2の樹脂封止体)等からなる樹脂封止体18が形成される。
この樹脂封止体18を金型51から取り出すと、樹脂封止されたリードフレーム1が得られる。続いて、キュアベーク(完全キュア)のためのバッチベーク処理等(たとえば、摂氏175度で数時間程度)が実行される。
この後、タイバー等切断プロセスに移る。
3.本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセス後半部(タイバー等切断プロセス)の説明(主に図18から図25)
このセクションでは、一例として、リードフレームの単位デバイス領域のコーナ部(すなわち「リードフレームのコーナ部」)の不要部分の切断を先行させ、その後、リード間のタイバーを切断除去するプロセスを説明するが、ステップの順序は、任意であり、タイバー切断工程を先行させてもよいことは言うまでもない。
図18は本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセス後半部(タイバー等切断プロセス)を説明するためのリードフレームの模式断面(上側、ただし、封止体内部の構造は省略)および上面(下側)を合わせて示す説明図(リードフレームコーナ部切断工程前)である。図19は図18のX−X’断面のリードフレームおよび切断装置の模式断面図(封止体内部の構造は省略)である。図20は本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセス後半部(タイバー等切断プロセス)を説明するためのリードフレームの上面図(リードフレームコーナ部切断工程中)である。図21は図20のX−X’断面のリードフレームおよび切断装置の模式断面図(封止体内部の構造は省略)である。図22は本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセス後半部(タイバー等切断プロセス)を説明するためのリードフレームの上面図(タイバー切断工程中)である。図23は図22のX−X’断面のリードフレームおよび切断装置の模式断面図(封止体内部の構造は省略)である。図24は本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセス後半部(タイバー等切断プロセス)を説明するためのリードフレームの上面図(タイバー切断工程後)である。図25は図24のX−X’断面のリードフレームおよび切断装置の模式断面図(封止体内部の構造は省略)である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセス後半部(タイバー等切断プロセス)を説明する。
樹脂封止が完了したリードフレーム1の状態を図18(下側は、上面であり、上側はそのX−X’の簡略化断面である)に示す。図18に示すように、リードフレーム1は、リードフレーム本体と、タイバー4内に形成された樹脂封止体18から構成されており、この例では、上方キャビティ52aおよび下方キャビティ52bの大きさの相違に対応して、上側樹脂封止体18a(第1の樹脂封止体)の方が、下側樹脂封止体18b(第2の樹脂封止体)よりも小さくなっている。
なお、具体的寸法の一例を示すと、リードフレーム1の厚さTfを、たとえば、125マイクロメートル程度とすると、タイバー幅Ttは、たとえば、150マイクロメートル程度であり、封止体タイバー間スペースTdは、たとえば、150マイクロメートル程度である。
この状態で、図19に示すように、リードフレーム1をパッケージ受け台62に載せて、コーナ部切断金型60cを切断金型保持部61に装着した切断装置により、リードフレームコーナ部の切断を実行する。このときのコーナ部切断金型60cの平面形状をリードフレーム平面図に重ねると図20のようになる。これで、図21のように、切断を実行する。なお、このように封止体の幅が狭い側から、封止体の幅が広い側へ向けて切断する理由は、切断金型が封止体の側面に当たって位置ずれを起こさないようにしたものである。また、そのようにしやすいように、先に説明したように、通常、上下のキャビティの大きさに差を持たせている。しかし、そのような問題のない場合は、逆方向から切断してもよいことはいうまでもない。以上のことは、コーナ部の切断にも、タイバー切断にも当てはまる。
次に、図22および図23に示すように、タイバー切断金型60tを切断金型保持部61に装着した切断装置により、タイバー切断を実行すると、図24のようになり、タイバー切断金型60tを切断金型保持部61に装着した切断装置は、例えば、上方へ後退する。
その後、必要に応じて、リード成形工程等へ移行する。
4.本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセス最終部(リード成型プロセス)の説明(主に図26から図29)
このセクションに示すリード成形方式は、一例であり、最終的なリード形状は任意であり、必要に応じて、実行すれば良く、必要がなければ、スキップしてもよい。
図26は本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセス最終部(リード成型プロセス)を説明するための分離したパッケージ(封止体)の上面図である。図27は本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセス最終部(リード成型プロセス)を説明するための分離したパッケージ(封止体)の下面図である。図28は図26のX−X’断面の断面図である。図29は図26のD−D’断面の断面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法における組み立てプロセス最終部(リード成型プロセス)を説明する。
タイバー切断が完了したリードフレーム1(図24)は、必要に応じて、枠部3から切り離され個々のパッケージ(樹脂封止体18、リード5等の集合体)となり、必要に応じて、リード成形を実行する。なお、リードの成形と枠からに切り離しは、いずれが先でも良い。また、これらの工程と前後して、必要に追い応じてリードメッキ処理が行われる。リード成形を実行したパッケージの上面図を図26に示す。図26に示すように、中央部に樹脂封止体18の上面19aが見え、その各辺から多数のリード5が突出しており、各リード5は、リード屈曲部20に於いて、曲げられている。
次に、リード成形を実行したパッケージの下面図を図27に示す。図27に示すように、図26と同様に、中央部に樹脂封止体18の下面19bが見え、その各辺から多数のリード5が突出しており、各リード5は、リード屈曲部20に於いて、曲げられている。
次に、図26のX−X’断面を図28に示す。図28に示すように、樹脂封止体18内に、リード5の内端、半導体チップ2、ボンディングパッド16、ボンディングワイヤ17、ダイパッド6等が収容されている。ここで、樹脂封止体18に関する主要寸法を例示する。すなわち、封止体厚さは、LQFPの場合は、たとえば、1.4ミリメートル程度であり、TQFPの場合は、たとえば、1.1ミリメートル程度である。チップ厚さ(積層の場合は全体としての厚さ)は、たとえば、280マイクロメートル程度、銀ペースト厚さは、たとえば、10マイクロメートル程度である。また、封止体の一辺の長さ(ほぼ正方形の場合)は、たとえば、18ミリメートル程度(主要な範囲としては、10から28ミリメートル程度)である。
次に、図26のD−D’断面を図29に示す。図29に示すように、ダイパッドサポートリード7の両端側面を除き、ダイパッドサポートリード7のほぼ全部、半導体チップ2、ダイパッド6等が樹脂封止体18内に、収容されている。また、この例では、半導体チップ2およびダイパッド6が存在する位置における第1の樹脂封止体18aの厚さTaは、第2の樹脂封止体18bの厚さTbよりも厚くされている。これは、ボンディングワイヤのループ高さを確保するためである。
なお、具体的寸法の一例を示すと、樹脂封止体18aの厚さTaは、たとえば、590マイクロメートル程度であり、第2の樹脂封止体18bの厚さTbは、たとえば、400マイクロメートル程度である。
5.本願の前記一実施の形態の半導体装置の製造方法におけるリードフレームの平面形状に関する各種変形例の説明(主に図30から図32)
これまでの説明では、ダイパッドとして、主に小面積ダイパッド(たとえば、図1)を例に取り具体的に説明してきたが、これらの実施形態は、以下に示すように、小面積ダイパッドに限定されず、各種の面積又は形状のダイパッドを有するリードフレームを用いたプロセスに適用できる。また、ダイパッドサポートリード7の形状についても全く同じである。
図30は本願の前記一実施の形態の半導体装置の製造方法におけるリードフレームの平面形状に関する変形例(非分岐ダイパッドサポートリード)を説明するためのリードフレーム上面図である。図31は本願の前記一実施の形態の半導体装置の製造方法におけるリードフレームの平面形状に関する変形例(単純大面積ダイパッド)を説明するためのリードフレーム上面図である。図32は本願の前記一実施の形態の半導体装置の製造方法におけるリードフレームの平面形状に関する変形例(開口付大面積ダイパッド)を説明するためのリードフレーム上面図である。これらに基づいて、本願の前記一実施の形態の半導体装置の製造方法におけるリードフレームの平面形状に関する各種変形例を説明する。
(1)非分岐ダイパッドサポートリード(主に図30):
図30に示すダイパッドサポートリード7の平面形状は、図1等と比較して、ダイパッドサポートリード7のダイバー4側が分岐していない点が特徴となっている。この場合は、分岐がないので、凹部8を形成する好適な位置の内側の範囲は、ダイパッドサポートリード7に隣接するリード5(インナリード部5i)の屈曲部5bを通り、近接するタイバー4の辺4sに平行な直線14と、ダイパッドサポートリード7(より正確には、ダイパッドサポートリード7の中心線22)との交点15ということになる。
この構造は、構造が単純であるほか、ほぼ4回転対象であり、ダイパッドの保持の安定性に優れている。一方、分岐を有するダイパッドサポートリード7は、以下に示すように、クランプ圧によるダイパッドの上下シフトを緩和する効果を有する。
(2)単純大面積ダイパッド(主に図31):
図31に示すダイパッド6の平面形状は、図1等と比較して、平面的に言って、半導体チップ2が、ダイパッド6に内包されている点が特徴となっている。この単純大面積ダイパッド6は、たとえば、ほぼ矩形形状をしており、内部にマクロ的な開口を有さない。従って、半導体チップ2の裏面全体および端部下面がダイパッド6によって完全に保護されている。また、図1のような小面積ダイパッドと比較して、ダイパッドサポートリード7が短くなるので、クランプ圧に起因するダイパッド6の上下シフトが小さくなるメリットがある。
なお、次の例と同様に、マクロ的な開口を有しても良い。
(3)開口付大面積ダイパッド(主に図32):
図32に示すダイパッド6の平面形状は、図31と同様に、平面的に言って、半導体チップ2が、ダイパッド6に内包されている点が特徴となっている。しかし、この例では、更に、内部にマクロ的な開口を有する点が付加的な特徴となっている。
この例では、図31と同様のメリットのほか、図1のような小面積ダイパッドと同様に、封止樹脂との接着性が向上する等のメリットがある。
6.本願の前記一実施の形態の半導体装置の製造方法における封止プロセスに関する変形例の説明(主に図33)
この例は、セクション1から4で説明した組み立てプロセスの内の封止プロセス(セクション2)に関する変形例であり、基本的にセクション1から5で説明したところは、ほぼそのまま適用できるので、以下では原則として異なる部分のみを説明する。
図33は本願の前記一実施の形態の半導体装置の製造方法における封止プロセスに関する変形例を説明するための図12に対応する模式断面図(リードフレームのクランプ工程)である。これに基づいて、本願の前記一実施の形態の半導体装置の製造方法における封止プロセスに関する変形例を説明する。
図33に示すように、図12と比較して、リードフレーム1側には、凹部は形成されておらず、その代わりに、対応する部分の金型(たとえば、上金型51aすなわち第1のモールド金型)に凹部(すなわちクランプ面凹部58)が形成されている。
なお、ここでは、凹部が形成されていないリードフレーム1を用いたが、図12と同様に、凹部が形成されているリードフレーム1を用いてもよい。ただし、凹部が形成されていないリードフレーム1を用いたほうが、リードフレーム1の製造コストを下げることができるほか、リードフレーム1の強度を確保できる等のメリットがある。また、クランプ面凹部58は、下金型51b(第2のモールド金型)に形成しても良い。また、クランプ面凹部58は、上金型51aおよび下金型51bの各クランプ面53a、53bの両方に形成しても良い。なお、クランプ面凹部58の好適な大きさおよび、その位置は、リードフレーム1上の凹部8の場合と同じである。
更に、たとえば図33のように、凹部が形成されていないリードフレーム1とクランプ面凹部58を有する金型を用いると、リードフレーム1の製造コストを下げることができるほか、リードフレーム1の強度を確保できる等のメリットがある。一方、たとえば図12のように、凹部が形成されているリードフレーム1とクランプ面凹部58を有さない金型を用いると、より多くの品種に対して、金型を共通化できるメリットがある。
7.前記実施の形態(変形例を含む)に関する補足的説明並びに全般についての考察(主に図34)
図34は、本願の前記一実施の形態の半導体装置の製造方法のアウトラインを説明するための図11のM−M’の模式断面図(樹脂封止工程)である。これに基づいて、前記実施の形態(変形例を含む)に関する補足的説明並びに全般についての考察を行う。
(1)本願の前記一実施の形態の半導体装置の製造方法のアウトラインについて(主に図34):
先に説明したように、リードフレーム品のモールド工程では、リードフレームのタイバー(ダムバー)を金型でクランプした状態で、キャビティ内に樹脂を供給している(トランスファモールドの場合)。このとき、金型のクランプ部でタイバーを確実にクランプできるよう、タイバーの幅よりもクランプ部の幅は太くしてある。この結果、リード(インナリード、アウタリード)および吊りリード(すなわちダイパッドサポートリード7)のそれぞれの一部も金型でクランプされることになる。そして、吊りリードが金型でクランプされると、このクランプ圧力により吊りリードが変形する。ここで、例えば図34に示すように、上金型51aのクランプ部の幅が下金型51bのクランプ部の幅よりも大きい場合には、この吊りリードが連結するダイパッドの位置は下方(図34でいうダイパッドがオフセットされている方向)にシフトし易い。そして、このダイパッドが所定の位置よりも下方にシフトしてしまうと、オフセット(ここでは、ダウンセット)されたダイパッドの下面側に形成される封止体が所望の厚さよりも薄く形成される。この結果、ダイパッドの下面側に形成される封止体に応力が加わると、パッケージクラックの原因となることがわかった。このパッケージクラックは、QFPの中でも、ダイパッドの下面側に形成される樹脂の厚さが薄い製品(たとえば、LQFPまたはTQFP)に対して、発生し易い。また、製造検査工程に於いては、たとえば、温度サイクルテスト(たとえば、摂氏零下55度、摂氏125度を200サイクル程度)時等に多発する。本願発明者らの検討によれば、これらのパッケージクラックは、ダイパッドの下面側に形成される封止体が所望の厚さよりも薄く形成されたパッケージにおいて、たとえば、接着部材層である銀ペーストの剥離がきっかけとなって発生していると見られる(小面積ダイパッドの場合)。
これに対して、本願の前記一実施の形態の半導体装置の製造方法における樹脂封止プロセスでは、図34に示すように、リードフレーム1のダイパッドサポートリード7とタイバー4の連結部10の第1の主面(1a,6a)側または第2の主面(1b,6b)側に凹部8を設けている。このことにより、タイバー4の内側近傍のダイパッドサポートリード7にクランプ圧が集中せず、その部分のダイパッドサポートリード7が変形しない。このため、この部分の変形に起因するダイパッド6の上下シフトも発生しない。
(2)ダイパッドサポートリードの変形によるダイパッドの上下移動に関する考察:
ここでは、本願の前記一実施の形態の半導体装置の製造方法に示したようなリードフレームの凹部がない場合に発生する金型によるクランプ圧によるダイパッドの上下移動について考察する。このサブセクションでは、ここまでに示した各図(図33を除く)と同様な形状を有しているが、たとえば、図33のように凹部8を有さないものを考えている。
先ず、構造が簡単な図30(I字型ダイパッドサポートリード)から始める。クランプ圧によるリードフレームのつぶれ量は、125マイクロメートル程度の厚さのリードフレームでは、通常、10マイクロメートル程度と考えられている。従って、この変形(クランプ圧によるダイパッドサポートリードの厚さの減少)により、または当該部分でダイパッドサポートリードが、たとえば押し下げられることにより、ダイパッドが移動させられたとしても、その移動量は、せいぜい10マイクロメートル程度であり、これとパッケージの厚さの目安である1ミリメートルと比較すると1/100程度であり、問題となる量ではない。
一方、この変形により、ダイパッドサポートリードの長さが変わることによって、ダイパッドが下又は上に移動したと考えると仮定して、定量的に考察する。まず、クランプ圧によるダイパッドサポートリードの厚さの減少量「ΔTf」によるダイパッドサポートリードの長さ「L」の増加量「ΔL」は、「ΔTf」と同程度の量ではなく、通常、これよりも一桁小さい量と考えられる。すなわち、「ΔLは、1マイクロメートル程度」と考えられる。ここで、ダイパッドサポートリードの長さ「L」および、その増加量「ΔL」と、ダイパッドの下又は上への移動量「ΔH」との関係を近似的に示すと、「ΔH≒(2L・ΔL)1/2」となる。簡単のために「L≒5ミリメートル」とすると、「ΔH≒(2x5000x1)1/2≒100マイクロメートル」が得られる。この移動量は、パッケージの厚さの目安である1ミリメートルと比較しても、十分に何らかの不良の原因となる恐れがあるものと見ることができる。
このように非常に小さなダイパッドサポートリードの長さの増加が、大きなダイパッドの垂直移動に変換される理由は、ダイパッドサポートリードが周辺から吊られており、垂直方向以外に自由度がないことに加えて、平衡高さ(元の高さ)周辺での垂直移動の長さへの寄与が比較的小さいためである。言い換えると、ダイパッドサポートリードの長さの増加量は小さいが、ダイパッドサポートリードの長さがマクロな量である結果、ダイパッドの垂直移動量が増幅されて、セミマクロ量になったということができる。
次に、図1のようなY字型ダイパッドサポートリード7について、考察する。まず、分岐角度すなわち、第1の分岐7aと第2の分岐7bの間の角度が、90度の場合を考える。この場合は、ダイパッドサポートリード7の主要部(分岐でない部分)と分岐の方向の相違により、ダイパッドサポートリードの長さ(この場合は実効的な長さ、すなわち、I字型ダイパッドサポートリードに換算した長さ「L」)の増加量「ΔL」は、70%程度に減少する。従って、Y字型ダイパッドサポートリード7(分岐角度90度)の場合には、I字型ダイパッドサポートリードの場合と比較して、ダイパッドの下又は上への移動量「ΔH」は、85%程度に減少する。
これと同様に、分岐角度を120度とすると、ダイパッドサポートリードの長さの増加量「ΔL」は、50%程度に減少する。従って、Y字型ダイパッドサポートリード7(分岐角度120度)の場合には、I字型ダイパッドサポートリードの場合と比較して、ダイパッドの下又は上への移動量「ΔH」は、70%程度に減少する。
更に、分岐角度を180度とすると、ダイパッドサポートリードの長さの増加量「ΔL」は、0となる。従って、Y字型ダイパッドサポートリード7(分岐角度180度)すなわち、T字型ダイパッドサポートリードの場合には、ダイパッドの下又は上への移動量「ΔH」は、理論的には0となる。しかし、実際には、この直線分岐(第1の分岐7aと第2の分岐7bが直線を構成したもの)の同じ現象が発生して、分岐部12(すなわち、直線分岐の中央部)が上下にシフトすることが考えられるが、直線分岐の半分の長さが、ダイパッドサポートリード7の長さと比べて、十分に短くできるので、この量は、せいぜい10マイクロメートル程度のものと考えられる。従って、これによるダイパッド6の上下シフト量も同程度であり、問題とならないと考えられる。
なお、T字型ダイパッドサポートリードの場合には、直線分岐の水平方向の不安定性により、問題が発生する場合も懸念されるので、そのような場合は、直線分岐とコーナ部のタイバー4を一体のものとすることによって、安定化を図ることができる。
以上説明した分岐の有無および分岐角度に関する各種の例は、凹部8を有さないリードフレームに関する説明であるが、これらのダイパッドサポートリード外端部における種々の構造についての効果の相違は、そのまま、凹部8を有するリードフレームについても当てはまる。
また、このサブセクションで述べた凹部8を有さないリードフレームに関する種々の例も、本願の実施の形態(変形例を含む)の一部を構成することは言うまでもない。なお、このことは、他のサブセクションについても同じである。
(3)移動方向に関する考察:
次に、ダイパッドの垂直移動方向がどうなるかを考察する。たとえば、ダイパッドおよびダイパッドサポートリードの断面が完全に上下対称であれば、構造に内在するミクロな非対称性(静的なミクロ非対称性)等に起因して移動方向が決定される。一方、ダウンセット加工やダイボンディング等のマクロな非対称性が伴う場合は、これらに起因して、いずれかの可能性が高くなると考えられる。前記実施の形態のような場合は、下方にシフトする場合が多いようである。仮に、下方に移動した場合は、ダイパッドの下面側に形成される封止体が所望の厚さよりも薄く形成されることになり、パッケージクラック等の原因となる。他方、上方に移動した場合は、ボンディングワイヤ等の露出等の問題が発生する恐れがある。
一方、動的なミクロ非対称性を考慮すると、タイバーの内側が金型等によって、下に押されるか、上に押されるかによって、ダイパッドが上下いずれかに移動するかが決定される可能性がある。従って、図3のように、リードフレームの上面に凹部を形成することは、下方に向いた動的なミクロ非対称性の発生を回避する効果がある。これは、図33の場合も同じである。
(4)半導体チップおよびダイパッドが存在する位置(チップ&ダイパッド位置)における上側樹脂封止体(チップ表面側)の厚さおよび下側樹脂封止体(チップ裏面側)の厚さの相互関係に関する考察:
前記各実施の形態では、主にチップ&ダイパッド位置における上側樹脂封止体の厚さが、下側樹脂封止体の厚さよりも厚い場合を例に取り具体的に説明した。しかし、ここまでに説明した各種の実施形態(変形例を含む)は、チップ&ダイパッド位置における上側樹脂封止体の厚さが、下側樹脂封止体の厚さよりも薄い場合にも、また、チップ&ダイパッド位置における上側樹脂封止体の厚さが、下側樹脂封止体の厚さと同程度の場合にも適用できることは言うまでもない。これは、ダイパッドの移動方向は、全ての場合に同一とは限らないので、上側樹脂封止体が薄い場合も、下側樹脂封止体が薄い場合も同様に問題が発生する恐れがあるからである。また、上下の樹脂厚が同程度である場合も、薄膜化しているパッケージを考慮すると、同様に、下面のクラックや上面側からのワイヤの露出等の回避は重要な課題となる。
8.サマリ
以上本発明者によってなされた発明を実施形態に基づいて具体的に説明したが、本発明はそれに限定されるものではなく、その要旨を逸脱しない範囲において種々変更可能であることは言うまでもない。
例えば、前記実施の形態では、主にダイパッドの外形サイズが、半導体チップの外形サイズよりも小さいものを例にとって説明したが、本願発明はそれに限定されるものではなく、ダイパッドの外形サイズが半導体チップの外形サイズより大きいリードフレームにも適用できることは言うまでもない。
更に、前記実施の形態においては、主にゲート部が下金型および上金型の両方に設けられた例を示したが、本願発明はそれに限定されるものではなく、下金型または上金型の一方のみに設けられたものにも適用できることは言うまでもない。
また、前記実施の形態では、主にダウンセット加工されたリードフレームを例に取り具体的に説明したが、本願発明はそれに限定されるものではなく、ダウンセット加工されていないリードフレームを用いたものにも適用できることは言うまでもない。
1 リードフレームまたは、その単位デバイス領域
1a リードフレーム等の上面(第1の主面)
1b リードフレーム等の下面(第2の主面)
2 半導体チップ
2a 半導体チップの上面または表面(第1の主面)
2b 半導体チップの下面または裏面(第2の主面)
3 枠部
4 タイバー
4c タイバーのコーナ部
4s タイバーの辺
5 リード
5b リード屈曲部
5i インナリード部
5p アウタリード部
6 ダイパッド
6a ダイパッドの上面または表面(第1の主面)
6b ダイパッドの下面または裏面(第2の主面)
7 ダイパッドサポートリード
7a ダイパッドサポートリードの第1の分岐
7b ダイパッドサポートリードの第2の分岐
8 凹部
9 接着部材層
10 連結部
11 ダウンセット部
12 分岐部
14 屈曲部を通る直線
15 交点
16 ボンディングパッド
17 ボンディングワイヤ
18 樹脂封止体
18a 上側樹脂封止体(第1の樹脂封止体)
18b 下側樹脂封止体(第2の樹脂封止体)
19a 樹脂封止体上面
19b 樹脂封止体下面
20 リード屈曲部
21 タイバーの中心線
22 ダイパッドサポートリードの中心線
51a 上金型(第1のモールド金型)
51b 下金型(第2のモールド金型)
52 キャビティ
52a 上方キャビティ(第1のキャビティ)
52b 下方キャビティ(第2のキャビティ)
53a 上金型(第1のモールド金型)のクランプ面
53b 下金型(第2のモールド金型)のクランプ面
54 ゲート部
55 エアベント部
58 クランプ面凹部
59 切断装置
60c コーナ部切断金型
60t タイバー切断金型
61 切断金型保持部
62 パッケージ受け台
コーナ部切断金型
R1 リードフレームのコーナ部切り出し領域
Ta チップ上の樹脂厚
Tb ダイパッド下の樹脂厚
Td 封止体タイバー間スペース
Tf リードフレーム厚さ
Tt タイバー幅

Claims (2)

  1. 第1面、および前記第1面とは反対側の第2面を有するダイパッドと、
    前記ダイパッドの前記第1面と同じ側の面である第3面、前記ダイパッドの前記第2面と同じ側の面であり、かつ、前記第3面とは反対側の面である第4面、前記第3面と前記第4面の間に位置する端面および前記第3面から前記端面に達する段差を有し、前記ダイパッドを支持するダイパッドサポートリードと、
    複数のボンディングパッドを有し、前記ダイパッドの前記第1面上に搭載された半導体チップと、
    複数のワイヤを介して前記複数のボンディングパッドとそれぞれ電気的に接続された複数のリードと、
    前記ダイパッド、前記複数のリードのそれぞれの一部、前記半導体チップおよび前記複数のワイヤを封止する樹脂封止体と、
    を含み、
    前記ダイパッドサポートリードの前記端面は、前記樹脂封止体から露出しており、
    前記ダイパッドサポートリードの前記段差の表面は、前記樹脂封止体で覆われており、
    前記樹脂封止体は、前記ダイパッドの前記第1面と同じ側の面である上面と、前記ダイパッドの前記第2面と同じ側の面であり、かつ、前記上面とは反対側の面である下面と、を有し、
    前記樹脂封止体は、前記樹脂封止体の前記上面および前記樹脂封止体の前記上面と交差する第1側面を有する第1樹脂封止体と、前記樹脂封止体の前記下面および前記樹脂封止体の前記下面と交差する第2側面を有する第2樹脂封止体と、から成り、
    断面視において、前記第1樹脂封止体の前記第1側面は、前記第2樹脂封止体の前記第2側面よりも前記半導体チップの近くに位置しており
    前記ダイパッドサポートリードは、前記ダイパッドが前記樹脂封止体の前記上面よりも前記樹脂封止体の前記下面の近くに位置するように、かつ、前記ダイパッドの前記第2面が前記樹脂封止体の前記下面から露出しないように、曲げられている、半導体装置。
  2. 記ダイパッドの外形サイズは、前記半導体チップの外形サイズよりも小さい、請求項1に記載の半導体装置
JP2012117490A 2012-05-23 2012-05-23 半導体装置 Active JP5947107B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012117490A JP5947107B2 (ja) 2012-05-23 2012-05-23 半導体装置
CN201320277883.1U CN203423167U (zh) 2012-05-23 2013-05-21 半导体器件
US13/898,834 US8772090B2 (en) 2012-05-23 2013-05-21 Method of manufacturing semiconductor device
CN201310188828.XA CN103426781B (zh) 2012-05-23 2013-05-21 半导体器件的制造方法
US14/293,420 US9153527B2 (en) 2012-05-23 2014-06-02 Method of manufacturing semiconductor device
US14/857,566 US20160005699A1 (en) 2012-05-23 2015-09-17 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012117490A JP5947107B2 (ja) 2012-05-23 2012-05-23 半導体装置

Publications (3)

Publication Number Publication Date
JP2013247131A JP2013247131A (ja) 2013-12-09
JP2013247131A5 JP2013247131A5 (ja) 2015-04-09
JP5947107B2 true JP5947107B2 (ja) 2016-07-06

Family

ID=49621916

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012117490A Active JP5947107B2 (ja) 2012-05-23 2012-05-23 半導体装置

Country Status (3)

Country Link
US (3) US8772090B2 (ja)
JP (1) JP5947107B2 (ja)
CN (2) CN203423167U (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9659843B2 (en) 2014-11-05 2017-05-23 Infineon Technologies Ag Lead frame strip with molding compound channels
DE102015100262A1 (de) * 2015-01-09 2016-07-14 Osram Opto Semiconductors Gmbh Leiterrahmen und Verfahren zum Herstellen eines Chipgehäuses sowie Verfahren zum Herstellen eines optoelektronischen Bauelements
ITTO20150231A1 (it) 2015-04-24 2016-10-24 St Microelectronics Srl Procedimento per produrre lead frame per componenti elettronici, componente e prodotto informatico corrispondenti
US10099411B2 (en) 2015-05-22 2018-10-16 Infineon Technologies Ag Method and apparatus for simultaneously encapsulating semiconductor dies with layered lead frame strips
JP6555523B2 (ja) * 2015-09-02 2019-08-07 キョーラク株式会社 成形用金型装置及び成形方法
US9870985B1 (en) * 2016-07-11 2018-01-16 Amkor Technology, Inc. Semiconductor package with clip alignment notch
US10211128B2 (en) 2017-06-06 2019-02-19 Amkor Technology, Inc. Semiconductor package having inspection structure and related methods
JP7030481B2 (ja) * 2017-11-10 2022-03-07 エイブリック株式会社 樹脂封止金型および半導体装置の製造方法
CN109841590A (zh) * 2017-11-28 2019-06-04 恩智浦美国有限公司 用于具有j引线和鸥翼引线的集成电路装置的引线框
CN109904136B (zh) * 2017-12-07 2024-09-13 恩智浦美国有限公司 用于具有j引线和鸥翼引线的集成电路装置的引线框
CN110707063A (zh) * 2018-07-10 2020-01-17 恩智浦美国有限公司 具有可弯曲引线的引线框架
WO2019216160A1 (ja) * 2018-05-09 2019-11-14 三菱電機株式会社 パワー半導体装置およびその製造方法ならびに電力変換装置
JP7057727B2 (ja) * 2018-07-12 2022-04-20 株式会社三井ハイテック リードフレームおよび半導体装置
US10910294B2 (en) 2019-06-04 2021-02-02 Amkor Technology Singapore Holding Pte. Ltd. Semiconductor device and method of manufacturing semiconductor device
JP6986539B2 (ja) * 2019-11-25 2021-12-22 Towa株式会社 樹脂成形済リードフレームの製造方法、樹脂成形品の製造方法、及びリードフレーム
CN116982154A (zh) * 2021-03-17 2023-10-31 罗姆股份有限公司 半导体器件
CN113314426B (zh) * 2021-05-26 2022-08-02 广东国峰半导体有限公司 一种半导体封装工艺
US11862538B2 (en) * 2021-08-31 2024-01-02 Texas Instruments Incorporated Semiconductor die mounted in a recess of die pad

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2581113B2 (ja) * 1987-11-25 1997-02-12 三菱電機株式会社 半導体装置のモールド方法および装置
JPH09199654A (ja) * 1996-01-12 1997-07-31 Dainippon Printing Co Ltd リードフレームの加工方法およびリードフレーム
US6861735B2 (en) * 1997-06-27 2005-03-01 Matsushita Electric Industrial Co., Ltd. Resin molded type semiconductor device and a method of manufacturing the same
JP2001320007A (ja) * 2000-05-09 2001-11-16 Dainippon Printing Co Ltd 樹脂封止型半導体装置用フレーム
CN100533722C (zh) * 2002-07-01 2009-08-26 株式会社瑞萨科技 半导体器件
JP2005159103A (ja) * 2003-11-27 2005-06-16 Renesas Technology Corp 半導体装置およびその製造方法
JP4417150B2 (ja) * 2004-03-23 2010-02-17 株式会社ルネサステクノロジ 半導体装置
JP4624170B2 (ja) * 2005-04-25 2011-02-02 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
US7262491B2 (en) * 2005-09-06 2007-08-28 Advanced Interconnect Technologies Limited Die pad for semiconductor packages and methods of making and using same
JP5417128B2 (ja) * 2008-11-27 2014-02-12 新光電気工業株式会社 リードフレーム及びその製造方法、及び半導体装置
JP4566266B2 (ja) * 2009-04-10 2010-10-20 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP5116723B2 (ja) 2009-05-07 2013-01-09 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN103426781A (zh) 2013-12-04
CN103426781B (zh) 2017-08-25
US20140264797A1 (en) 2014-09-18
US9153527B2 (en) 2015-10-06
US20160005699A1 (en) 2016-01-07
US20130316500A1 (en) 2013-11-28
JP2013247131A (ja) 2013-12-09
US8772090B2 (en) 2014-07-08
CN203423167U (zh) 2014-02-05

Similar Documents

Publication Publication Date Title
JP5947107B2 (ja) 半導体装置
JP5479247B2 (ja) 半導体装置の製造方法
TWI521658B (zh) 半導體裝置及其製造方法
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
JP6357415B2 (ja) 半導体装置の製造方法
JP2018056369A (ja) 半導体装置の製造方法
JP5767294B2 (ja) 半導体装置
KR20010037257A (ko) 반도체패키지 및 그 제조 방법
US8981541B2 (en) Quad flat semiconductor device with additional contacts
JPH1022422A (ja) 2層樹脂封止型集積回路装置及びその製造方法
US8836091B1 (en) Lead frame for semiconductor package with enhanced stress relief
JP5971531B2 (ja) 樹脂封止型半導体装置及びその製造方法
TWI301316B (en) Chip package and manufacturing method threrof
JP5420737B2 (ja) 半導体装置の製造方法
JP5467506B2 (ja) 樹脂封止型半導体装置及びその製造方法
TWI236123B (en) Semiconductor package with lead frame
JP6076117B2 (ja) 半導体装置の製造方法
US9337240B1 (en) Integrated circuit package with a universal lead frame
JP2008182060A (ja) 半導体装置の製造方法
JP2010263066A (ja) 半導体装置の製造方法
JP2009158978A (ja) 半導体装置の製造方法
JP2008311390A (ja) 半導体装置
TW202315014A (zh) 導線架以及封裝方法
JP2003174054A (ja) 半導体装置の製造方法
JP2013247275A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150218

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160322

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160526

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160602

R150 Certificate of patent or registration of utility model

Ref document number: 5947107

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150