JP6357415B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP6357415B2
JP6357415B2 JP2014265184A JP2014265184A JP6357415B2 JP 6357415 B2 JP6357415 B2 JP 6357415B2 JP 2014265184 A JP2014265184 A JP 2014265184A JP 2014265184 A JP2014265184 A JP 2014265184A JP 6357415 B2 JP6357415 B2 JP 6357415B2
Authority
JP
Japan
Prior art keywords
tab
suspension lead
tab suspension
sealing body
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2014265184A
Other languages
English (en)
Other versions
JP2016127067A (ja
Inventor
亮一 重松
亮一 重松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Electronics Corp
Original Assignee
Renesas Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Electronics Corp filed Critical Renesas Electronics Corp
Priority to JP2014265184A priority Critical patent/JP6357415B2/ja
Priority to TW104138294A priority patent/TW201635478A/zh
Priority to CN201520995315.4U priority patent/CN205452275U/zh
Priority to CN201510881338.7A priority patent/CN105742269B/zh
Priority to KR1020150174739A priority patent/KR20160079652A/ko
Priority to US14/973,925 priority patent/US9548285B2/en
Publication of JP2016127067A publication Critical patent/JP2016127067A/ja
Priority to HK16111898.2A priority patent/HK1223733A1/zh
Application granted granted Critical
Publication of JP6357415B2 publication Critical patent/JP6357415B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/799—Apparatus for disconnecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49544—Deformation absorbing parts in the lead frame plane, e.g. meanderline shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10161—Shape being a cuboid with a rectangular active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/1015—Shape
    • H01L2924/1016—Shape being a cuboid
    • H01L2924/10162—Shape being a cuboid with a square active surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Description

本発明は、半導体装置の製造方法に関し、例えばリードフレームを用いた樹脂封止型半導体装置に適用して有効な技術に関するものである。
特開平５−３１５５２５号公報（特許文献１）には、吸湿水分を逃がし易くするために、モールド外周ライン７の吊りリード５幅を広く保ちながら、タブ吊りリード５の切断時の応力による樹脂剥離やクラック発生を防止するために、モールド外周ライン７の外側において、タブ吊りリード５に貫通孔６を設けた構造が開示されている。
また、特許第２５３６１８４号公報（特許文献２）には、吊りリード１３と引き抜き形補助吊りリード１１０で、支持強度を維持しながら、吊りリード１３切断工程での樹脂ダメージを解消する技術が開示されている。
特開平５−３１５５２５号公報 特許第２５３６１８４号公報
本願発明者は、ＳＯＰ（Small Outline Package）、ＳＳＯＰ（Shrink Small Outline Package）などの小型パッケージに実装された半導体装置を検討している。このような小型パッケージは、コスト削減の為に、個々の半導体装置形成領域が、行列状に多数配置されたリードフレームを用いて製造する。そして、リードフレーム内における半導体装置の取得数を増加させるために、半導体チップの樹脂封止工程では、「スルーモールド方式」を用いる。しかしながら、「スルーモールド方式」を用いて、半導体チップを封止した封止体を近接配置しているので、複数の封止体を個片化する際のタブ吊りリード切断工程では、タブ吊りリードの一方の面にダイを、他方の面にパンチを当ててタブ吊りリードを切断する方法が使用できない。つまり、隣り合う封止体間にパンチとダイの両方を入れるスペースがない。
そこで、本発明者が検討している半導体装置では、タブ吊りリードを切断する工程において、「なで切り」と呼ぶ方法を実施している。つまり、タブ吊りリードの一方の側では封止体を支持し、他方の側からタブ吊りリードをパンチ（治具）で切断する方法である。
しかしながら、この方法では、タブ吊りリード切断の際の応力が封止体に加わるために、タブ吊りリードと封止体の界面において封止体にクラックが発生し、半導体装置の信頼性が低下することが分かった。つまり、クラック部分から水分等が侵入することにより、封止体内の半導体チップに形成されている配線などが腐食して半導体装置が誤動作する問題が発生することが、本発明者の検討で判明した。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態である半導体装置の製造方法は、隣り合う２つの封止体間に、隣り合う封止体の間隔とほぼ同等の幅を有する治具を入れて、リードフレームの外枠につながるタブ吊りリード支持部からタブ吊りリードを切断する工程を有する。そして、タブ吊りリードには切り欠きが形成されているが、この切り欠きは封止体の辺と交差する位置に配置されており、タブ吊りリードを切断する工程では、切り欠き部分でタブ吊りリードが切断される。
上記一実施の形態によれば、半導体装置の信頼性を向上させることができる。
一実施の形態である半導体装置の製造工程を示すプロセスフロー図である。 一実施の形態の半導体装置の製造工程中の平面図である。 図２に続く半導体装置の製造工程中の平面図である。 一実施の形態の半導体装置の製造工程で用いる樹脂封止金型の平面図である。 図３に続く半導体装置の製造工程中の平面図である。 図５に続く半導体装置の製造工程中の平面図である。 図６に続く半導体装置の製造工程中の平面図である。 図６に続く半導体装置の製造工程中の断面図である。 （ａ）は、図７に続く半導体装置の製造工程中の断面図である。（ｂ）は、図７に続く半導体装置の製造工程中の側面図である。 変形例１の半導体装置の製造工程中の平面図である。 （ａ）は、変形例２の半導体装置の製造工程中の平面図である。（ｂ）は、変形例２の半導体装置の製造工程中の断面図である。 （ａ）は、変形例３の半導体装置の製造工程中の平面図である。（ｂ）は、変形例３の半導体装置の製造工程中の断面図である。
（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。
同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。
さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であっても良いし、その特定の数値未満の数値でも良い。
また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。
また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。
（実施の形態）
＜半導体装置の製造方法＞
本実施の形態の半導体装置（半導体集積回路装置）の製造方法について、図１から図９を用いて説明する。図１は、本実施の形態の半導体装置の製造工程を示すプロセスフロー図である。図２から図９は、本実施の形態の半導体装置の製造工程中の平面図または断面図である。平面図では、紙面の横方向をＸ方向、縦方向をＹ方向として説明する。Ｘ方向とＹ方向は、互いに直交する方向である。
図２は、図１に示したプロセスフロー図の「リードフレームおよび半導体チップの準備」工程（Ｓ１）のうちの、リードフレーム１の準備工程を示している。リードフレーム１は、Ｘ方向およびＹ方向において、行列状に配置された複数の単位半導体装置形成領域ＵＴを有している。例えば、単位半導体装置形成領域ＵＴは、Ｘ方向に３６行、Ｙ方向に７列配置され、リードフレーム１には、２５２個の単位半導体装置形成領域ＵＴが配置されている。
図２では、１つのグループを構成する３つの単位半導体装置形成領域ＵＴを示している。つまり、リードフレーム１のＸ方向には、１２グループが配置されており、Ｙ方向には、Ｘ方向に配置された１２グループが７列配置されている。１つのグループを構成する３つの単位半導体装置形成領域ＵＴは、外枠２で周囲を囲まれている。隣り合う単位半導体装置形成領域ＵＴの間には、Ｘ方向に延在する外枠２から、Ｙ方向に、タブ吊りリード支持部６およびダムバー支持部７が延在している。
単位半導体装置形成領域ＵＴの中心には、後述する半導体チップを搭載するための略四角形のタブ３が配置されている。タブ３のＹ方向に延在する２つの辺から、それぞれ、Ｘ方向にタブ吊りリード４が延びており、タブ吊りリード４は、リードフレーム１の外枠２から延在するタブ吊りリード支持部６に接続している。タブ吊りリード４は、タブ３から等しい幅でタブ吊りリード支持部６に向かって延在しているが、タブ吊りリード支持部６に接続される部分に切り欠き５を有している。切り欠き５は、略半円形であり、切り欠き５が形成された部分（幅狭部）のタブ吊りリード４の幅は、タブ３に繋がる部分のタブ吊りリード４の幅よりも狭い（小さい）。また、切り欠き５が形成された部分のタブ吊りリード４の幅は、タブ吊りリード４の全域の中で最も狭い（小さい）。さらに、切り欠き５は、Ｘ方向に延在するタブ吊りリード４の２つの辺４ａおよび４ｂの内の、一方の辺４ａにのみ形成されており、他方の辺４ｂには形成されていない。図２のＸ方向において、タブ３から２本のタブ吊りリード４が、反対方向に延在しているが、両方のタブ吊りリード４に上記の切り欠き５が設けられている。また、タブ吊りリード４は、Ｘ方向において、タブ吊りリード支持部６から左右に延在している。
Ｙ方向において、タブ３の両側には、それぞれ、複数本のリード８が配置されており、複数本のリード８は、Ｙ方向に延在している。各リード８の一端は、タブ３のＸ方向に延在する２つの辺に沿って配置されており、他端は、外枠２に接続されている。また、複数本のリード８は、Ｘ方向に延在するダムバー９に接続されており、ダムバー９は、その両端で、タブ吊りリード支持部６とダムバー支持部７に接続されている。複数のリード８は、ダムバー９によって互いに連結され、さらに、タブ吊りリード支持部６およびダムバー支持部７に連結されている。
リードフレームは、たとえば、銅リッチの銅系の素材または鉄リッチの鉄系の素材で形成されている。
次に、図１に示したプロセスフロー図の「リードフレームおよび半導体チップの準備」工程（Ｓ１）のうちの、半導体チップ１０を準備する。図３には平面図を示すが、半導体チップ１０は、略直方体の形状を有するシリコン（Ｓｉ）基板からなり、シリコン基板の略四角形の主面には複数の半導体素子、複数の配線、および複数のボンディングパッド１１が形成されている。つまり、半導体チップ１０の主面には複数の半導体素子、複数の配線、および、複数のボンディングパッドが形成されている。ボンディングパッド１１は、配線を介して半導体素子に電気的に接続されている。
図３は、図１に示したプロセスフロー図の「ダイボンディング」工程（Ｓ２）および「ワイヤボンディング」工程（Ｓ３）を示している。
まず、半導体チップ１０を、リードフレーム１のタブ３上に搭載し、図示しない接着剤により半導体チップ１０をタブ３に接着する。次に、半導体チップ１０のボンディングパッド１１とリード８の一端とをワイヤ１２で接続する。通常は、１つのボンディングパッド１１と、一つのリード８とが、１本のワイヤ１２で接続されるが、２つのボンディングパッド１１を２本のワイヤ１２を用いて１つのリード８と接続しても良い。ワイヤ１１として、銅ワイヤまたは金ワイヤが用いることができる。
図４および図５は、図１に示したプロセスフロー図の「樹脂封止」工程（Ｓ４）を示している。図４は、樹脂封止金型１５の平面図である。樹脂封止金型１５には、プランジャー（樹脂充填部）１６、ランナ部１７、ゲート部１８、キャビティ部１９、および、スルーゲート部２０が形成されており、さらに、スルーゲート部２０の先には、キャビティ部１９およびスルーゲート部２０が、連続して多数個接続されている。つまり、ランナ部１７に、直列接続された複数のキャビティ部１９が接続されている。そして、１つのプランジャー１６には、ランナ部１７と直列接続された複数のキャビティ部からなる列が３列接続されている。
プランジャー１６に注入された封止樹脂（レジン）は、ランナ部１７およびゲート部１８を経由してキャビティ部１９に注入され、さらに、スルーゲート部２０を介して、次のキャビティ１９に注入される。そして、次々に、スルーゲート部２０を介してキャビティ部１９に封止樹脂が注入され、キャビティ部が封止樹脂で満たされる。封止樹脂は、例えば、エポキシ系樹脂からなる。Ｘ方向において、プランジャー１６に連通された２つ目以降のキャビティ部１９には、１つ目のキャビティ部１９と通過した封止樹脂が注入される。２つ目のキャビティ部１９に注入される封止樹脂は、１つ目のキャビティ部１９を介してプランジャー１６から注入される。このような封止樹脂の注入方式を「スルーモールド」と呼んでおり、樹脂封止金型１５内に配置できるキャビティ部１９の数を増加できるという特徴が有る。言い換えると、１枚のリードフレーム１に配置できる単位半導体装置形成領域ＵＴの数を増加できる。
樹脂封止金型１５は、上型と下型とで構成されており、上型と下型の間に、「ワイヤボンディング」工程（Ｓ３）が完了したリードフレーム１が挟み込まれていて、キャビティ部１９には、図３の半導体チップ１０、タブ３、ワイヤ１２、および、リード８の一部が位置している。例えば、プランジャーは、下型に形成され、キャビティ１９は上型と下型の両方に形成されている。ランナ部１７、ゲート部１８、および、スルーゲート部２０は、例えば、下型に形成するが、上型と下型の両方に形成しても良い。
図５は、「樹脂封止」工程（Ｓ４）が完了したリードフレーム１の平面図である。封止体２１は、半導体チップ１０、タブ３、タブ吊りリード４、ワイヤ１２、および、リード８の一部を覆っている。Ｘ方向に延在する封止体２１の２辺２１Ｘ、２１Ｘは、ダムバー９よりも半導体チップ１０側に位置している。さらに、封止体２１は、タブ吊りリード４を覆っており、Ｙ方向に延在する封止体２１の２辺２１Ｙ、２１Ｙは、タブ吊りリード４に設けた切り欠き５と交差している。図５では、封止体２１の外形線を示しているが、この外形線は、上型と下型の合せ面における封止体２１の外形を示している。換言すると、封止体２１が接触する、タブ吊りリード４の上面又は下面における外形である。
また、図５に示すように、隣り合う封止体２１の間または封止体２１の両側には、ゲート部樹脂体２２が形成されている。ゲート部樹脂体２２は、図４に示すゲート部１８またはスルーゲート部２０に対応する位置に形成されている。ゲート部樹脂体２２の樹脂厚は、キャビティ部２１の樹脂厚よりも薄い。
図６は、図１に示したプロセスフロー図の「リード分離」工程（Ｓ５）を示している。図６に示すように、リード８間、リード８とタブ吊りリード支持部６との間、およびリード８とダムバー支持部７との間のダムバー９を切断する。さらに、リード８と外枠２との間を分離する。この「リード分離」工程（Ｓ５）を経ると、複数のリード８は、電気的に分離される。なお、例えば、ダムバー９の切断においては、リードフレーム１の上面にダイ、下面にパンチを、直接当てて切断することができる。
次に、図示はしないが、図１に示したプロセスフロー図の「リード成形」工程（Ｓ６）を実施する。図９に示すように、リード８の封止体２１から露出した部分を、リード８の先端が、封止体２１の下面よりも下側に位置するようにガルウイング型（Ｌ字形）に成形する。
図７は、図１に示したプロセスフロー図の「タブ吊りリード切断」工程（Ｓ７）を示している。隣り合う封止体２１の間に、治具（パンチ）２５を入れ、リードフレーム１のタブ吊りリード支持部６を押圧することにより、タブ吊りリード４をタブ吊りリード支持部６から分離（切断）する。
図８は、治具２５で、タブ吊りリード４を切断する際の断面図を示している。封止体２１は、主面２１Ａと裏面２１Ｂとを有する。例えば、主面２１Ａは、半導体チップ１０の主面側に対応している。封止体２１の裏面２１Ｂ側は、支持体であるダイ（支持台）２６の上に配置されており、封止体２１の主面２１Ａの側から治具２５で、タブ吊りリード支持部６を押圧力Ｆで押圧することにより、タブ吊りリード４をタブ吊りリード支持部６から切断（分離）する。図８で示すように、封止体２１の主面側２１Ａから切断用の治具２５を入れる際に、裏面側２１Ｂはタブ吊りリード支持部６を支持することなく、封止体２１の裏面２１Ｂを支持した状態で、タブ吊りリード４をタブ吊りリード支持部６から切断する方法を「なで切り」と呼んでいる。
ここで、隣り合う封止体２１の間隔Ｗ１は、治具２５を入れる必要があるため、治具２５の幅Ｗ２よりも大きくする必要がある（Ｗ１＞Ｗ２）。また、治具２５で封止体２１が傷付かないように治具２５と封止体２１とのクリアランスも考慮して封止体２１の間隔Ｗ１を設定している。ただし、隣り合う封止体２１の間隔Ｗ１は、封止体２１の裏面側２１Ｂからは、治具２５と同様の治具を当てられない程度に狭くしている。つまり、隣り合う封止体２１の間隔Ｗ１は、治具２５の幅Ｗ２の２倍よりも狭い（小さい）（Ｗ１＜２×Ｗ２）。
なお、図７に示すように、タブ吊りリード４をタブ吊りリード支持部６から切断する際に、治具２５でゲート部樹脂体２２も封止体２１から切断する。つまり、図１に示したプロセスフロー図の「タブ吊りリード切断」工程（Ｓ７）において、封止体２１からゲート部樹脂体２２も除去する。ただし、両者は、別の工程で実施しても良い。この「タブ吊りリード切断」工程（Ｓ７）を経ることで、半導体装置を個片化することができる。
図７および図８で説明したように、タブ吊りリード４には、切り欠き５が入っているので、この部分が切り口として作用し、切り欠き５に対応する部分（幅狭部）でタブ吊りリード４をタブ吊りリード支持部６から切断できる。つまり、小さな応力でタブ吊りリード４をタブ吊りリード支持部６から分離（切断）できる。また、封止体２１の辺２１Ｙが切り欠き５と交差しているため、タブ吊りリード４は、辺２１Ｙに沿って切断される。したがって、平面視において、タブ吊りリード４が、辺２１Ｙから突出しない構造とすることが出来る。言い換えると、タブ吊りリード４の突出量を低減することができる。このように、小さな押圧力でタブ吊りリード４を切断できるので、封止体２１にクラックが発生するのを防止することができ、封止体２１内部への水分の侵入を防止（低減）でき、信頼性の高い半導体装置を提供できる。
図９（ａ）は、個片化した半導体装置のＹ方向における断面図であり、図９（ｂ）は、Ｘ方向における半導体装置の側面図である。
図９（ａ）に示すように、半導体装置は、半導体チップ１０、タブ３、複数のリード８、複数のワイヤ１２、および、封止体２１を有している。半導体チップ１０は、タブ３上に、図示しない接着剤で接着されており、半導体チップ１０の主面に形成された複数のボンディングパッド１１は、ワイヤ１２によりリード８に電気的に接続されている。タブ３、半導体チップ１０、複数のワイヤ１２、および、複数のリード８は封止体２１で封止されている。
図９（ｂ）に示すタブ吊りリード４は、封止体２１の側面に露出している。露出部において、タブ吊りリード４は、略四角形を有する。これは、タブ吊りリード４の平面形状が、エッチング加工ではなく、プレス加工により加工されていることを意味している。つまり、タブ吊りリード４は、厚さ方向に２つの平坦な側面を有している。
＜変形例１＞
図１０は、図２に示すリードフレームの変形例を示す平面図である。上記実施の形態のリードフレーム１とは、切り欠き５の構造が異なるが、その他の部分は同様であり、上記実施の形態と同様の符号を付し、その説明は省略する。図１０では、変形例１のリードフレームの符号を「１Ａ」と表記している。また、リードフレーム１Ａの単位半導体装置形成領域ＵＴに相当する部分のみを図示している。
図１０に示すように、タブ３からＸ方向に延在するタブ吊りリード４は、２つの辺４ａおよび４ｂを有しており、タブ吊りリード４がタブ吊りリード支持部６と接続される部分に、２つの切り欠き５ａおよび５ｂが設けられている。２つの切り欠き５ａおよび５ｂは、略半円形であり、辺４ａには切り欠き５ａが、辺４ｂには切り欠き５ｂが設けられている。２つの切り欠き５ａおよび５ｂは、Ｙ方向において、対応する位置に配置されており、その部分（幅狭部）のタブ吊りリード４の幅は、タブ３に繋がる部分のタブ吊りリード４の幅よりも狭い（小さい）。もちろん、Ｘ方向において、タブ部３から延在する２本のタブ吊りリード４に、上記の切り欠き５ａおよび５ｂが形成されている。
また、図１０には、封止体２１の外形を示しており、上記実施の形態と同様に、Ｙ方向に延在する封止体２１の２辺２１Ｙ、２１Ｙは、切り欠き５ａおよび５ｂと交差している。言い換えると、封止体２１の２辺２１Ｙ、２１Ｙは、タブ吊りリード４の幅狭部と交差している。
タブ吊りリード４の両辺４ａおよび４ｂにそれぞれ切り欠き５ａおよび５ｂが入っているので、上記実施の形態に比べ、より小さな応力で、タブ吊りリード４を切断することができ、封止体２１にクラックが発生するのを防止できる。
＜変形例２＞
図１１（ａ）および図１１（ｂ）は、図２に示すリードフレームの変形例を示す平面図および断面図である。上記実施の形態のリードフレーム１とは、切り欠き５の構造が異なるが、その他の部分は同様であり、上記実施の形態と同様の符号を付し、その説明は省略する。図１１（ａ）および図１１（ｂ）では、変形例１のリードフレームの符号を「１Ｂ」と表記している。また、リードフレーム１Ｂの単位半導体装置形成領域ＵＴに相当する部分のみを図示している。
図１１（ａ）および図１１（ｂ）に示すように、タブ３からＸ方向に延在するタブ吊りリード４は、２つの辺４ａおよび４ｂを有しており、タブ吊りリード４がタブ吊りリード支持部６と接続される部分に、略半円形の断面を有する溝５ｃが、辺４ａから辺４ｂにわたって設けられている。また、タブ吊りリード４は、主面４ｃと裏面４ｄとを有しており、溝５ｃは、主面４ｃに形成されている。溝５ｃの形成部でタブ吊りリード４の肉厚は、タブ３に繋がる部分のタブ吊りリード４の肉厚よりも薄い（小さい）。タブ吊りリード４において、タブ３に繋がる部分は、「肉厚部」と呼ぶことができ、溝５ｃの形成部は、「肉薄部」と呼べる。もちろん、Ｘ方向において、タブ部３から延在する２本のタブ吊りリード４に、上記の溝５ｃが形成されている。なお、溝５ｃの断面構造は、Ｖ字型またはＵ字型などでも良い。
また、図１１（ａ）には、封止体２１の外形を示しており、上記実施の形態と同様に、Ｙ方向に延在する封止体２１の２辺２１Ｙ、２１Ｙは、溝５ｃと交差している。言い換えると、封止体２１の２辺２１Ｙ、２１Ｙは、タブ吊りリード４の肉薄部と交差している。
タブ吊りリード４とタブ吊りリード支持部６の境界部分において、タブ吊りリード４に溝５ｃが形成されているので、小さな応力で、タブ吊りリード４を切断することができ、封止体２１にクラックが発生するのを防止できる。
＜変形例３＞
図１２（ａ）および図１２（ｂ）は、図２に示すリードフレームの変形例を示す平面図および断面図である。上記実施の形態のリードフレーム１とは、切り欠き５の構造が異なるが、その他の部分は同様であり、上記実施の形態と同様の符号を付し、その説明は省略する。図１０では、変形例１のリードフレームの符号を「１Ｃ」と表記している。また、リードフレーム１Ｂの単位半導体装置形成領域ＵＴに相当する部分のみを図示している。変形例３のリードフレーム１Ｃは、変形例１と変形例２とを組み合わせた構造となっている。
図１２（ａ）および図１２（ｂ）に示すように、タブ３からＸ方向に延在するタブ吊りリード４は、２つの辺４ａおよび４ｂを有しており、タブ吊りリード４がタブ吊りリード支持部６と接続される部分に、２つの切り欠き５ａおよび５ｂが設けられている。２つの切り欠き５ａおよび５ｂは、略半円形であり、辺４ａには切り欠き５ａが、辺４ｂには切り欠き５ｂが設けられている。２つの切り欠き５ａおよび５ｂは、Ｙ方向において、対応する位置に配置されており、その部分（幅狭部）のタブ吊りリード４の幅は、タブ３に繋がる部分のタブ吊りリード４の幅よりも狭い（小さい）。さらに、タブ吊りリード４がタブ吊りリード支持部６と接続される部分には、略半円形の断面を有する溝５ｃが、辺４ａから辺４ｂにわたって設けられている。また、タブ吊りリード４は、主面４ｃと裏面４ｄとを有しており、溝５ｃは、主面４ｃに形成されている。溝５ｃの形成部でタブ吊りリード４の肉厚は、タブ３に繋がる部分のタブ吊りリード４の肉厚よりも薄い（小さい）。タブ吊りリード４において、タブ３に繋がる部分は、「肉厚部」と呼ぶことができ、溝５ｃの形成部は、「肉薄部」と呼べる。もちろん、Ｘ方向において、タブ部３から延在する２本のタブ吊りリード４に、上記の溝５ｃが形成されている。なお、溝５ｃの断面構造は、Ｖ字型またはＵ字型などでも良い。また、溝５ｃと切り欠き５ａおよび５ｂは、対応する位置に配置されている。
また、図１２（ａ）には、封止体２１の外形を示しており、上記実施の形態と同様に、Ｙ方向に延在する封止体２１の２辺２１Ｙ、２１Ｙは、切り欠き５ａおよび５ｂならびに溝５ｃと交差している。言い換えると、封止体２１の２辺２１Ｙ、２１Ｙは、タブ吊りリード４の幅狭部および肉薄部と交差している。切り欠き部５aまたは５ｂは、一方のみが形成されていても良い。
タブ吊りリード４の両辺４ａおよび４ｂにそれぞれ切り欠き５ａおよび５ｂが入っており、さらに、切り欠き５ａおよび５ｂが形成された部分には溝５ｃも形成されているので、上記実施の形態に比べ、より小さな応力で、タブ吊りリード４を切断することができ、封止体２１にクラックが発生するのを防止できる。
以上、本願発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
１ リードフレーム
２ 外枠
３ タブ
４ タブ吊りリード
４ａ、４ｂ 辺
４ｃ 主面
４ｄ 裏面
５、５ａ、５ｂ 切り欠き
５ｃ 溝
６ タブ吊りリード支持部
７ ダムバー支持部
８ リード
９ ダムバー
１０ 半導体チップ
１１ ボンディングパッド
１２ ワイヤ
１５ 樹脂封止金型
１６ プランジャー
１７ ランナ部
１８ ゲート部
１９ キャビティ部
２０ スルーゲート部
２１ 封止体
２１Ａ 主面
２１Ｂ 裏面
２１Ｙ 辺
２２ ゲート部樹脂体
２５ 治具（パンチ）
２６ ダイ（支持台）
ＵＴ 単位半導体装置形成領域

Claims (6)

  1. （ａ）互いに対向し、第１方向に延在する第１および第２外枠と、前記第１方向と直交する第２方向に延在し、前記第１外枠に接続され、かつ前記第２外枠から切り離されたタブ吊りリード支持部と、前記第１方向において、前記タブ吊りリード支持部から反対方向に延在する第１タブ吊りリードおよび第２タブ吊りリードと、前記第１タブ吊りリードに接続された第１タブと、前記第２タブ吊りリードに接続された第２タブと、前記第１タブの周囲に配置された複数の第１リードと、前記第２タブの周囲に配置された複数の第２リードと、を有するリードフレームを準備する工程、
    （ｂ）主面に複数の第１ボンディングパッドを有する第１半導体チップを、前記第１タブ上に搭載し、主面に複数の第２ボンディングパッドを有する第２半導体チップを、前記第２タブ上に搭載する工程、
    （ｃ）前記複数の第１ボンディングパッドを前記複数の第１リードに電気的に接続し、前記複数の第２ボンディングパッドを前記複数の第２リードに電気的に接続する工程、
    （ｄ）前記第１半導体チップ、前記第１タブ、および、前記第１タブ吊りリードを覆う第１封止体と、前記第２半導体チップ、前記第２タブ、および、前記第２タブ吊りリードを覆う第２封止体と、を形成する工程、
    （ｅ）前記第１封止体と前記第２封止体との間に位置する前記タブ吊りリード支持部を治具で押圧し、前記第１タブ吊りリードおよび前記第２タブ吊りリードを前記タブ吊りリード支持部から分離する工程、
    を有し、
    前記工程（ｄ）において、前記第１封止体が形成される第１キャビティから前記第２封止体が形成される第２キャビティへ、前記タブ吊りリード支持部と前記第２外枠との間に位置するスルーゲート部を介して封止樹脂が供給され、
    前記第１封止体は、平面視における外形が略四角形であり、前記第２方向に延在する第１辺を有し、
    前記第２封止体は、平面視における外形が略四角形であり、前記第２方向に延在する第２辺を有し、
    前記第１タブ吊りリードは、前記第２方向において第１幅狭部を有し、前記第１封止体の前記第１辺は、前記第１幅狭部と交差し、
    前記第２タブ吊りリードは、前記第２方向において第２幅狭部を有し、前記第２封止体の前記第２辺は、前記第２幅狭部と交差し、
    前記第１および第２幅狭部は、前記第１および第２タブ吊りリードの前記第１外枠と対向する側に設けられ、前記第２外枠と対向する側には設けられていない、半導体装置の製造方法。
  2. 請求項１に記載の半導体装置の製造方法において、
    前記第１方向における前記治具の幅は、前記第１封止体と前記第２封止体との間隔よりも狭い、半導体装置の製造方法。
  3. 請求項２に記載の半導体装置の製造方法において、
    前記第１封止体と前記第２封止体の間隔は、前記第１方向における前記治具の幅の２倍よりも狭い、半導体装置の製造方法。
  4. 請求項１に記載の半導体装置の製造方法において、
    前記第２方向において、前記第１幅狭部の幅は、前記第１幅狭部よりも前記第１タブに近い位置における前記第１タブ吊りリードの前記第２方向における幅よりも狭い、半導体装置の製造方法。
  5. 請求項１に記載の半導体装置の製造方法において、
    前記工程（ｄ）は、
    （ｄ−１）プランジャーと、前記プランジャーに連通する前記第１キャビティと、前記第１キャビティから前記スルーゲート部を介して前記第２キャビティに連通する金型を準備する工程、
    （ｄ−２）前記第１キャビティ内に前記第１半導体チップを、前記第２キャビティ内に前記第２半導体チップを配置する工程、
    （ｄ−３）前記プランジャーに封止樹脂を注入し、前記第１キャビティ、前記スルーゲート部および前記第２キャビティを、順に、前記封止樹脂で満たす工程、
    を有する、半導体装置の製造方法。
  6. 請求項１に記載の半導体装置の製造方法において、
    前記第１タブ吊りリードは、厚さ方向において、平坦な側面を有する、半導体装置の製造方法。
JP2014265184A 2014-12-26 2014-12-26 半導体装置の製造方法 Active JP6357415B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2014265184A JP6357415B2 (ja) 2014-12-26 2014-12-26 半導体装置の製造方法
TW104138294A TW201635478A (zh) 2014-12-26 2015-11-19 半導體裝置之製造方法
CN201510881338.7A CN105742269B (zh) 2014-12-26 2015-12-03 半导体装置及半导体装置的制造方法
CN201520995315.4U CN205452275U (zh) 2014-12-26 2015-12-03 半导体装置
KR1020150174739A KR20160079652A (ko) 2014-12-26 2015-12-09 반도체 장치의 제조 방법
US14/973,925 US9548285B2 (en) 2014-12-26 2015-12-18 Method of manufacturing semiconductor device
HK16111898.2A HK1223733A1 (zh) 2014-12-26 2016-10-14 半導體裝置及半導體裝置的製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014265184A JP6357415B2 (ja) 2014-12-26 2014-12-26 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2016127067A JP2016127067A (ja) 2016-07-11
JP6357415B2 true JP6357415B2 (ja) 2018-07-11

Family

ID=56165112

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014265184A Active JP6357415B2 (ja) 2014-12-26 2014-12-26 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US9548285B2 (ja)
JP (1) JP6357415B2 (ja)
KR (1) KR20160079652A (ja)
CN (2) CN205452275U (ja)
HK (1) HK1223733A1 (ja)
TW (1) TW201635478A (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6357415B2 (ja) * 2014-12-26 2018-07-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
DE102015100262A1 (de) * 2015-01-09 2016-07-14 Osram Opto Semiconductors Gmbh Leiterrahmen und Verfahren zum Herstellen eines Chipgehäuses sowie Verfahren zum Herstellen eines optoelektronischen Bauelements
JP6479258B2 (ja) * 2016-03-29 2019-03-06 三菱電機株式会社 樹脂封止型電力半導体装置の製造方法
CN107093595A (zh) * 2017-05-03 2017-08-25 广东气派科技有限公司 一种引线框单元、引线框架及基于引线框单元的封装器件
KR101862191B1 (ko) * 2017-12-07 2018-05-29 에스에스오트론 주식회사 반도체 제작용 리드와, 이 리드를 이송시키는 지그
CN110223967A (zh) * 2019-05-30 2019-09-10 无锡红光微电子股份有限公司 Dfn-6l三基岛封装框架

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS56100456A (en) * 1980-01-16 1981-08-12 Hitachi Ltd Lead frame
JPS5890751A (ja) * 1982-11-15 1983-05-30 Hitachi Ltd リ−ドフレ−ムの製法
JPS63281453A (ja) * 1987-05-13 1988-11-17 Mitsubishi Electric Corp 半導体装置のリ−ド加工方法及びその装置
JP2724491B2 (ja) * 1989-02-01 1998-03-09 株式会社日立製作所 成形装置
JP2536184B2 (ja) 1989-09-19 1996-09-18 日本電気株式会社 半導体装置用リ―ドフレ―ム
JPH05315525A (ja) 1992-05-12 1993-11-26 Nec Corp 半導体装置用リードフレーム
JPH0669406A (ja) * 1992-05-28 1994-03-11 Nec Corp 集積回路装置
TW276357B (ja) * 1993-03-22 1996-05-21 Motorola Inc
US5920113A (en) * 1996-08-13 1999-07-06 Motorola, Inc. Leadframe structure having moveable sub-frame
JP5155890B2 (ja) * 2008-06-12 2013-03-06 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
JP5479247B2 (ja) * 2010-07-06 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2013239625A (ja) * 2012-05-16 2013-11-28 Renesas Electronics Corp 半導体装置の製造方法及びリードフレーム
JP6357415B2 (ja) * 2014-12-26 2018-07-11 ルネサスエレクトロニクス株式会社 半導体装置の製造方法

Also Published As

Publication number Publication date
CN105742269A (zh) 2016-07-06
US9548285B2 (en) 2017-01-17
HK1223733A1 (zh) 2017-08-04
KR20160079652A (ko) 2016-07-06
TW201635478A (zh) 2016-10-01
CN205452275U (zh) 2016-08-10
CN105742269B (zh) 2019-04-09
US20160190115A1 (en) 2016-06-30
JP2016127067A (ja) 2016-07-11

Similar Documents

Publication Publication Date Title
JP6357415B2 (ja) 半導体装置の製造方法
JP6129645B2 (ja) 半導体装置および半導体装置の製造方法
JP5959386B2 (ja) 樹脂封止型半導体装置およびその製造方法
US8597989B2 (en) Manufacturing method of semiconductor device
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
US9184118B2 (en) Micro lead frame structure having reinforcing portions and method
US9363901B2 (en) Making a plurality of integrated circuit packages
US8643158B2 (en) Semiconductor package and lead frame therefor
US9673122B2 (en) Micro lead frame structure having reinforcing portions and method
US9076777B2 (en) Manufacturing method of semiconductor device and semiconductor device
JP2016012673A (ja) 半導体装置および半導体装置の製造方法
US20130208439A1 (en) Method of forming an electronic package and structure
US8981541B2 (en) Quad flat semiconductor device with additional contacts
US20150294929A1 (en) Semiconductor die package and method of assembling same
JP6143726B2 (ja) 樹脂封止型半導体装置とその製造方法、リードフレーム
US9929077B2 (en) Magnetic sensor
JP4475785B2 (ja) 樹脂封止型半導体装置の製造方法
TW201801261A (zh) 導線架、及半導體封裝之製造方法
US9214447B2 (en) Non-leaded type semiconductor package and method of assembling same
US20240055327A1 (en) Pre-plated lead tip for wettable flank leadframe
JP4477976B2 (ja) 半導体装置の製造方法
JP2009152324A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20170512

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20180129

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20180206

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20180529

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20180618

R150 Certificate of patent or registration of utility model

Ref document number: 6357415

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150