JP5959386B2 - 樹脂封止型半導体装置およびその製造方法 - Google Patents

樹脂封止型半導体装置およびその製造方法 Download PDF

Info

Publication number
JP5959386B2
JP5959386B2 JP2012209887A JP2012209887A JP5959386B2 JP 5959386 B2 JP5959386 B2 JP 5959386B2 JP 2012209887 A JP2012209887 A JP 2012209887A JP 2012209887 A JP2012209887 A JP 2012209887A JP 5959386 B2 JP5959386 B2 JP 5959386B2
Authority
JP
Japan
Prior art keywords
lead
resin
semiconductor device
die pad
sealing resin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2012209887A
Other languages
English (en)
Other versions
JP2014067750A (ja
Inventor
紀幸 木村
紀幸 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ablic Inc
Original Assignee
Ablic Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ablic Inc filed Critical Ablic Inc
Priority to JP2012209887A priority Critical patent/JP5959386B2/ja
Priority to TW102130602A priority patent/TWI587457B/zh
Priority to US14/030,100 priority patent/US8994160B2/en
Priority to KR1020130112462A priority patent/KR102054385B1/ko
Priority to CN201310436876.6A priority patent/CN103681577B/zh
Publication of JP2014067750A publication Critical patent/JP2014067750A/ja
Priority to US14/614,283 priority patent/US9136247B2/en
Application granted granted Critical
Publication of JP5959386B2 publication Critical patent/JP5959386B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4821—Flat leads, e.g. lead frames with or without insulating supports
    • H01L21/4842—Mechanical treatment, e.g. punching, cutting, deforming, cold welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48105—Connecting bonding areas at different heights
    • H01L2224/48106—Connecting bonding areas at different heights the connector being orthogonal to a side surface of the semiconductor or solid-state body, e.g. parallel layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/858—Bonding techniques
    • H01L2224/85801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、ＱＦＮ、ＤＦＮと称されるノンリードタイプの樹脂封止型半導体装置と、その製造方法に関するものであり、特にリード端子部の実装信頼性を向上させるものである。
近年、電子機器の小型化に対応するために、半導体部品の高密度実装が要求され、それにともなって、半導体部品の小型化、薄型化が進んでいる。ＢＧＡやＣＳＰパッケージと並んで、リードフレームを用いた小型パッケージとして、ＤＦＮやＱＦＮ型の半導体装置が実用化されている。
図７（ａ）は、従来のＤＦＮパッケージの裏面図、図８（ｂ）はそのＡ−Ａ線断面図である。ＤＦＮパッケージは、リード部１３とダイパッド部１２に搭載された半導体素子１１とを封止樹脂１６によって封止し、その裏面から複数のリード部１３とダイパッド部１２を露出させている。複数のリード部１３は、パッケージ裏面において対向する２方向に整列され、それらが外部リードを形成している。また、複数のリード部１３は、封止樹脂１６内において金属細線１４を介して半導体素子１１の表面電極に電気的に接続されている。
ＤＦＮパッケージは、複数のリード部１３を樹脂１６から外部へ突出させないため、実装基板への実装面積を小さくすることができるという利点をもつ。また、ダイパッド部１２を封止樹脂１６から露出させることで、内部の発熱を効率良く外部へ放散させることができる。但し、ＤＦＮパッケージには、ダイパッド部１２を封止樹脂１６内に封止する構造もある。ＱＦＮパッケージは、パッケージ裏面において４方向に外部リードを露出させた構成である。
図８は、樹脂封止後のフレームを上から見た上面図である。図９は、図８に図示したフレームの切断後のＢ−Ｂ断面図であるが、図８および図９に示すように、フレーム枠の各ダイパッド部１２に搭載された半導体素子１１を封止樹脂１６で封止した後、切断ラインに沿って、ダイシング装置の回転ブレードによって封止樹脂１６とリード部１３とを同時に切断し、図１０に示すように個々の半導体装置に固片化する方法が採用されている。（例えば、特許文献１参照）
特表２００２−５１９８４８号公報（第７図）
しかしながら、この種の樹脂封止型半導体装置は、樹脂封止後、リード部１３の切断箇所を回転ブレードで切断してフレームから分離し、個々の半導体装置を得るが、リード部１３をフレームから切断して形成するため、リード部１３の切断部の端面には、メッキ層１７が存在せず、半導体装置をプリント基板等の実装基板２０にハンダ１８を用いて接合した際に、リード部１３の封止樹脂部から露出した側面部分にはハンダ１８によるハンダフィレットが形成されず、実装強度が弱くなり実装信頼性が低下する恐れがあった。
図面を参照して説明すると、図１０に示した円内の拡大図として、図１１に半導体装置のリード部１３を示しているが、リード切断されたリード部１３の封止樹脂１６から露出したリード部１３の端面部には、他のリード部１３の外部表面に形成されているメッキ層１７が存在しない。したがって、実装された状態を拡大した模式断面図である図１２に示すように、半導体装置を実装基板２０にハンダ１８等の接合剤により実装した際、リード１３の端面部分にハンダフィレットが形成されずに実装強度が低下してしまう。
本発明は,上記課題を解決し、ＤＦＮあるいはＱＦＮタイプの樹脂封止型半導体装置の基板実装の強度向上および実装信頼性を高めることのできる半導体装置およびその製造方法を提供するものである。
上記課題を解決するために、以下のような手段を用いた。
まず、ダイパッド部上に搭載された半導体素子と、前記ダイパッド部にその先端部が対向して配置された複数のリード部と、前記半導体素子の電極と前記リード部とを接続した金属細線と、前記ダイパッド部と半導体素子と前記リード部を封止樹脂で部分的に封止した樹脂封止型半導体装置であって、前記ダイパッド部の底面部と前記リード部の底面部と外側面部と上側端部が前記封止樹脂から露出しており、前記露出したリード底面部およびリード上側端部にメッキ層を有していることを特徴とする樹脂封止型半導体装置とした。
また、前記メッキ層を有するリード上側端部が円弧形状で形成されることを特徴とする樹脂封止型半導体装置とした。
また、前記リード底面部のメッキ層および前記リード上側端部のメッキ層は、鉛、ビスマス、スズ、銅、銀、パラジウム、金のいずれか一つの金属層もしくは２つ以上の合金層からなることを特徴とする樹脂封止型半導体装置とした。
また、前記メッキ層を有するリード上側端部と封止樹脂との間に空間部が設けられていることを特徴とする樹脂封止型半導体装置とした。
また、ダイパッド部にその先端部が対向して配置された複数のリード部とを１ユニットとして、そのユニットを複数有したフレームもしくは電鋳基板を準備する工程と、前記フレームもしくは前記電鋳基板の各ダイパッド部に半導体素子を搭載し、前記リード部と前記半導体素子表面の電極を金属細線で電気的に接続する工程と前記ダイパッド部と前記半導体素子と前記リード部とを樹脂封止するに際し、ダイパッド部の底面部とリード部の底面部を露出する工程と、前記樹脂封止後のフレームもしくは電鋳基板の各ユニットの境界部分のリード部の切断箇所に対して、封止樹脂の上面側から回転ブレードによりリードプリカットを行い、一部リード部を残して前記切断箇所に凹部を形成する工程と、前記凹部の表面をウェットエッチングしてリード上側端部を形成する工程と、前記ウェットエッチングした後のフレームもしくは電鋳基板をメッキ浴に浸して前記リード底面部と前記リード上側端部にメッキ層を形成する工程と、前記切断箇所の凹部に対して回転ブレードもしくは切断パンチにより前記凹部残余リード部を切断してフルリードカットを行い、フレームから樹脂封止型半導体装置を分離する工程と、からなることを特徴とする樹脂封止型半導体装置の製造方法を用いた。
上記手段を用いることで、本発明の樹脂封止型半導体装置をプリント基板等の実装基板のランド部にハンダ接合した際、リード部に設けられたリード上側端部１９ｂのメッキ層までハンダフィレットが形成されるため、実装強度が向上し、実装信頼性を高めることができる。さらに、基板実装時、リード端面部に形状良好なハンダフィレットが形成されることにより、実装後の接合部の外観検査時の認識精度を向上させ、認識不良を防止することができる。
本発明の一実施例の半導体素子搭載したフレームの上面図 本発明の一実施形態の樹脂封止型半導体装置の製造方法を示す上面図(ａ)、断面図(ｂ)〜(ｄ) 図２に引き続く本発明の一実施形態の樹脂封止型半導体装置の製造方法を示す断面図(ｅ)〜(ｈ) 本発明の一実施形態の樹脂封止型半導体装置を示す断面図 本発明の一実施形態の樹脂封止型半導体装置を示す断面図（リード部拡大図） 本発明の一実施形態の樹脂封止型半導体装置を示す断面図（実装状態拡大図） 従来の樹脂封止型半導体装置を示す図 従来の樹脂封止型半導体装置の製造方法を示すフレーム上面図 従来の樹脂封止型半導体装置の製造方法を示す断面図 従来の樹脂封止型半導体装置の断面図 従来の樹脂封止型半導体装置を示す断面図（リード部拡大図） 従来の樹脂封止型半導体装置を示す断面図（実装状態拡大図）
以下、本発明の樹脂封止型半導体装置およびその製造方法の一実施形態について図面を参照しながら説明する。まず、本実施例のフレームについて説明する。
図１は本実施例の半導体素子搭載したフレームの上面図であり、図２(ａ)は半導体素子搭載前のフレーム上面図、図２(ｂ)〜図３(ｈ)は、半導体装置の製造方法を示す断面図である。本実施例の半導体装置は、図１に示すように、フレームは銅（Ｃｕ）材からなり、ダイパッド部１２上に搭載された半導体素子１１と、ダイパッド部１２にその先端部が対向して配置された複数のリード部１３とを１ユニットとして、そのユニットを複数有した構成になる。図中の破線は、半導体素子１１を搭載して樹脂封止型半導体装置を構成する場合、封止樹脂１６で封止する領域を示しており、また一点鎖線で示した部分は、半導体素子１１を搭載した後、樹脂封止し、樹脂封止型半導体装置を構成した後、各々の半導体装置に分離する切断ラインを示している。
次に本実施例の樹脂封止型半導体装置について説明する。図４は、図１に示すフレームを用いた樹脂封止型半導体装置を示す図であり、図１に示されるＢ−Ｂ断面図である。
図４に示すように、フレームのダイパッド部１２上に半導体素子１１が搭載され、その半導体素子１１上の電極とリード部１３とが金属細線１４により電気的に接続されている。そしてダイパッド部１２上の半導体素子１１、リード部１３の外囲は封止樹脂１６により封止されている。そしてそのリード部１３は封止樹脂１６の底面から露出し、リード底面部１９ａが、外部端子を構成している。ＤＦＮあるいはＱＦＮにおいては、リード底面部と封止樹脂の底面はほぼ同一面となっている。また、封止樹脂１６の側面からはリードの先端となるリード外側面部１９ｃが露出している。リード外側面部１９ｃは切断のされ方により、実質的に封止樹脂１６の側面と同一面となることもあれば、封止樹脂１６の側面からわずかに突出することもある。さらに本実施例の樹脂封止型半導体装置には、リード外側面部１９ｃの上に連続するリード上側端部１９ｂを設けている。リード上側端部１９ｂはその断面が円弧形状に形成されているので、リード上側端部１９ｂと封止樹脂１６との間には封止樹脂１６の存在しない空間部が設けられることになる。従って、リード部１３はその先端であるリード外側面部１９ｃに近づくに従って厚みが薄くなる形状となっており、リード上側端部の鉛直上方には空間部を介して封止樹脂が存在している。なお、空間部は封止樹脂側から見れば、封止樹脂の鉛直下方であって、封止樹脂とリード上側端部との間にリード部の金属が存在しない領域となる。
リード底面部１９ａおよびリード上側端部１９ｂはメッキ層１７を有し、メッキ層１７は、鉛、ビスマス、スズ、銅、銀、パラジウム、金のいずれかの金属もしくは複数の金属の合金から成り、電解メッキ法もしくは無電解メッキ法によって形成される。
図５は、図４に示すリード部１３を拡大（○囲み部）した拡大図であり、リード部１３、リード底面部１９ａ、リード上側端部１９ｂ、リード外側面部１９ｃおよびメッキ層１７が図示してある。
図６に示すように、本実施例の樹脂封止型半導体装置をプリント基板等の実装基板２０のランド部２１にハンダ１８により接合した際、リード部１３に設けられたリード上側端部１９ｂにメッキ層１７を有しているため、リード部１３の側面部分にハンダフィレットが形成されるため、実装強度が向上し、実装信頼性を高めることができる。
次に本実施形態の樹脂封止型半導体装置の製造方法について説明する。
図２（ａ）に示すように、フレーム内に半導体素子が載置される矩形状のダイパッド部１２とそのダイパッド部１２に先端部が対向して配置された複数のリード部１３とを１ユニットとして、そのユニットを複数有した銅材よりなるリードフレームを用意する。リードフレームの底面側には、封止シート１５が貼付されており、この封止シート１５はリード部１３の底面に封止樹脂が回り込まないように保護し、リード部１３の底面を露出させるための機能部材になる。
図２（ｂ）に示すように、リードフレームの各ユニットのダイパッド部１２上に銀ペースト等の接着剤(図示せず)により、それぞれ半導体素子１１をダイボンディングし、その後、図２（ｃ）に示すように、ワイヤーボンディング法により半導体素子１１上の電極パッド（図示せず）とリード部１３とを金属細線１４により電気的に接続する。
次に図２（ｄ）に示すように、トランスファーモールド法により、エポキシ系樹脂よりなる封止樹脂１６により、リードフレームの外囲としてダイパッド部１２、半導体素子１１、リード部１３の上面領域と金属細線１４の接続領域を封止する。
次に図３（ｅ）に示すように、リードフレームのリード部１３の底面に密着させていた封止シート１５を取り除く。この状態では、ダイパット１２およびリード部１３が封止樹脂１６から露出している。 樹脂封止後のリードフレームのリード部１３の切断箇所に対して、封止樹脂１６側からダイシング法により回転ブレードで、第１の切断としてプリリードカットを行い、切断箇所に凹部を形成する。このプリリードカットは、リード部１３の厚みの５％〜８０％をカットするものである。
次に図３（ｆ）に示すように、カットされなかった残余リード部は、封止樹脂１６面側から等方性のウェットエッチングにより、円弧上の形状にエッチングされ、リード上側端部１９ｂが形成される。
次に図３（ｇ）に示すように、リードフレームのリード部１３に対してウェットエッチングにより円弧上に形成されたリード部１３の底面部１９ａと上側端部１９ｂとダイパッド部１２底面部にメッキ層１７を形成する。ここでは、スズ１００％組成のメッキ層を電解メッキ法により形成する。メッキ層１７の形成は、電解メッキによる方法の他、無電解メッキを使用してもよい。
上記説明では、封止シート１５を図３（ｅ）で行うとしたが、図３（ｆ）のウェットエッチングの後、すなわち、メッキ層１７形成前に行なっても良い。
次に図３（ｈ）に示すように、メッキ層１７が形成されたリード部１３の切断箇所の凹部に対して、封止樹脂１６側から回転ブレードにより、第２のリードカットとしてフルカットを行い、リードフレームから樹脂封止型半導体装置を分離する。このとき、リード外側面部１９ｃが形成される。この工程では残余しているリード部１３の厚みが薄くなっているため、抵抗なくブレード切断できる。また本実施例では、回転ブレードによって第２のリードカットとしてフルカットを行い、リードフレームから樹脂封止型半導体装置を分離しているが、金型パンチを用いた切断法を用いて分離してもよい。これによって、リードフレームのリード材によるカエリ（バリ）の発生を防止できる。
なお、プリリードカットとフルリードカットとで用いる回転ブレードの幅、形状は適宜変更し、フルリードカットで用いる回転ブレード１４の幅をプリリードカットで用いる回転ブレードの幅より小さく設定してもよい。この場合、リード部１３の先端であるリード外側面部１９ｃは封止樹脂１６の側面よりもわずかに外側に突出することになる。
以上、本発明の樹脂封止型半導体装置およびその製造方法において、樹脂封止型半導体装置は、半導体装置をプリント基板等の実装基板２０のランド部２１にハンダ１８により接合した際、リード部１３に設けられたリード上側端部１９ｂにメッキ層１７を有しているため、リード部１３の側面部分にハンダフィレットが形成されるため、実装強度が向上し、実装信頼性を高めることができる。さらに、基板実装時、リード端面部に形状良好なハンダフィレットが形成されることにより、実装後の接合部の外観検査時の認識精度を向上させ、認識不良を防止することができる。
１１ 半導体素子
１２ ダイパッド部
１３ リード部
１４ 金属細線
１５ 封止シート
１６ 封止樹脂
１７ メッキ層
１８ ハンダ
１９ａ リード底面部
１９ｂ リード上側端部
１９ｃ リード外側面部
２０ 実装基板
２１ ランド部
２２ ウェットエッチング部

Claims (8)

  1. ダイパッド部と、
    前記ダイパッド部上に搭載された半導体素子と、
    前記ダイパッド部に対向して配置された複数のリード部と、
    前記半導体素子の複数の電極と前記複数のリード部とを接続している金属細線と、
    前記複数のリード部が部分的に露出するように、前記ダイパッド部、前記半導体素子および前記複数のリード部を封止している封止樹脂と、を有し、
    前記複数のリード部は、前記封止樹脂から露出した、底面であるリード底面部と先端であるリード外側面部と上面の一部であるリード上側端部とを備えており、
    前記リード底面部は前記封止樹脂の底面と同一面内にあり、
    前記リード底面部および前記リード上側端部はメッキ層を有しており、
    前記リード上側端部の鉛直上方には前記封止樹脂の下の空間部を介して前記封止樹脂が存在することを特徴とする樹脂封止型半導体装置。
  2. 前記メッキ層を有するリード上側端部の断面が円弧形状で形成されることを特徴とする請求項１に記載の樹脂封止型半導体装置。
  3. 前記リード底面部のメッキ層および前記リード上側端部のメッキ層は、鉛、ビスマス、スズ、銅、銀、パラジウム、金のいずれか一つの金属層もしくは２つ以上の合金層からなることを特徴とする請求項１に記載の樹脂封止型半導体装置。
  4. 前記複数のリード部は前記封止樹脂の下において、前記リード外側面部に近づくに従って厚みが薄くなることを特徴とする請求項１に記載の樹脂封止型半導体装置。
  5. 前記ダイパッド部の底面部が前記封止樹脂から露出していることを特徴とする請求項１に記載の樹脂封止型半導体装置。
  6. 前記リード外側面部が前記封止樹脂の側面よりも外側に突出していることを特徴とする請求項１に記載の樹脂封止型半導体装置。
  7. ダイパッド部および前記ダイパッド部に対向して配置された複数のリード部を１ユニットとして、そのユニットを複数有したフレームもしくは電鋳基板を準備する工程と、
    前記フレームもしくは電鋳基板の前記ダイパッド部の各々に半導体素子を搭載し、前記リード部と前記半導体素子表面の電極を金属細線で接続する工程と、
    前記複数のリード部の底面部が露出するように、前記ダイパッド部と前記半導体素子と前記リード部とを封止樹脂により樹脂封止する工程と、
    樹脂封止された前記フレームもしくは電鋳基板の各ユニットの境界部分の前記リード部の切断箇所において、前記封止樹脂の上面側から回転ブレードによりリードプリカットを行い、前記リード部の一部を残して前記切断箇所に凹部を形成する工程と、
    前記凹部の表面をウェットエッチングして前記封止樹脂の下となる領域までリード上側端部を形成する工程と、
    ウェットエッチングした後の前記フレームもしくは電鋳基板をメッキ浴に浸して前記リード底面部と前記リード上側端部にメッキ層を形成する工程と、
    前記切断箇所において、回転ブレードもしくは切断パンチにより、前記メッキ層が形成された前記リード部の残りの部分を切断してフルリードカットを行い、個々に分離する工程と、
    からなることを特徴とする樹脂封止型半導体装置の製造方法。
  8. 前記ダイパッド部と前記半導体素子と前記リード部とを樹脂封止する工程は、前記ダイパッド部の底面部を露出することを含む請求項７記載の樹脂封止型半導体装置の製造方法。
JP2012209887A 2012-09-24 2012-09-24 樹脂封止型半導体装置およびその製造方法 Expired - Fee Related JP5959386B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2012209887A JP5959386B2 (ja) 2012-09-24 2012-09-24 樹脂封止型半導体装置およびその製造方法
TW102130602A TWI587457B (zh) 2012-09-24 2013-08-27 樹脂密封型半導體裝置及其製造方法
US14/030,100 US8994160B2 (en) 2012-09-24 2013-09-18 Resin-encapsulated semiconductor device and method of manufacturing the same
KR1020130112462A KR102054385B1 (ko) 2012-09-24 2013-09-23 수지 봉지형 반도체 장치 및 그 제조 방법
CN201310436876.6A CN103681577B (zh) 2012-09-24 2013-09-24 树脂密封型半导体装置及其制造方法
US14/614,283 US9136247B2 (en) 2012-09-24 2015-02-04 Resin-encapsulated semiconductor device and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012209887A JP5959386B2 (ja) 2012-09-24 2012-09-24 樹脂封止型半導体装置およびその製造方法

Publications (2)

Publication Number Publication Date
JP2014067750A JP2014067750A (ja) 2014-04-17
JP5959386B2 true JP5959386B2 (ja) 2016-08-02

Family

ID=50318671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012209887A Expired - Fee Related JP5959386B2 (ja) 2012-09-24 2012-09-24 樹脂封止型半導体装置およびその製造方法

Country Status (5)

Country Link
US (2) US8994160B2 (ja)
JP (1) JP5959386B2 (ja)
KR (1) KR102054385B1 (ja)
CN (1) CN103681577B (ja)
TW (1) TWI587457B (ja)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9899349B2 (en) 2009-01-29 2018-02-20 Semiconductor Components Industries, Llc Semiconductor packages and related methods
US10199311B2 (en) 2009-01-29 2019-02-05 Semiconductor Components Industries, Llc Leadless semiconductor packages, leadframes therefor, and methods of making
US10163766B2 (en) * 2016-11-21 2018-12-25 Semiconductor Components Industries, Llc Methods of forming leadless semiconductor packages with plated leadframes and wettable flanks
JP6030970B2 (ja) 2013-02-12 2016-11-24 エスアイアイ・セミコンダクタ株式会社 樹脂封止型半導体装置およびその製造方法
JP2017079215A (ja) * 2014-02-27 2017-04-27 パナソニックＩｐマネジメント株式会社 樹脂封止型半導体装置、およびその製造方法、ならびにその実装体
US9837368B2 (en) * 2014-03-04 2017-12-05 Maxim Integrated Products, Inc. Enhanced board level reliability for wafer level packages
CN106206326B (zh) * 2015-05-28 2022-05-13 意法半导体股份有限公司 用于制造表面安装类型半导体器件的方法以及对应的半导体器件
US10403669B2 (en) * 2015-06-15 2019-09-03 Sony Corporation Semiconductor device and electronic device having a chip size package (CSP) stack
ITUB20155696A1 (it) 2015-11-18 2017-05-18 St Microelectronics Srl Dispositivo a semiconduttore, corrispondenti procedimenti di produzione ed uso e corrispondente apparecchiatura
JP6577857B2 (ja) * 2015-12-21 2019-09-18 ルネサスエレクトロニクス株式会社 半導体装置
JP6663294B2 (ja) * 2016-04-30 2020-03-11 新日本無線株式会社 半導体装置の製造方法
US10930581B2 (en) * 2016-05-19 2021-02-23 Stmicroelectronics S.R.L. Semiconductor package with wettable flank
CN107919339B (zh) * 2016-10-11 2022-08-09 恩智浦美国有限公司 具有高密度引线阵列的半导体装置及引线框架
JP6800745B2 (ja) * 2016-12-28 2020-12-16 株式会社ディスコ 半導体パッケージの製造方法
US10079198B1 (en) * 2017-05-31 2018-09-18 Stmicroelectronics, Inc. QFN pre-molded leadframe having a solder wettable sidewall on each lead
JP7037368B2 (ja) * 2018-01-09 2022-03-16 ローム株式会社 半導体装置および半導体装置の製造方法
JP7144157B2 (ja) * 2018-03-08 2022-09-29 エイブリック株式会社 半導体装置およびその製造方法
CN110265305B (zh) * 2019-05-17 2024-04-12 珠海市万州光电科技有限公司 一种贴片式红外支架及其生产工艺、红外接收头
US20230098907A1 (en) * 2021-09-30 2023-03-30 Texas Instruments Incorporated Package geometries to enable visual inspection of solder fillets

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0730042A (ja) * 1993-07-13 1995-01-31 Sony Corp 半導体装置用リードフレーム、それを用いた半導体装置及びその製造方法
US6143981A (en) * 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
CN1321455C (zh) * 2001-04-13 2007-06-13 雅马哈株式会社 半导体器件和封装及其制造方法
US6608366B1 (en) * 2002-04-15 2003-08-19 Harry J. Fogelson Lead frame with plated end leads
US7195953B2 (en) * 2003-04-02 2007-03-27 Yamaha Corporation Method of manufacturing a semiconductor package using a lead frame having through holes or hollows therein
JP3915794B2 (ja) * 2003-04-02 2007-05-16 ヤマハ株式会社 半導体パッケージ、その製造方法、および、これに使用するリードフレーム
JP3789443B2 (ja) * 2003-09-01 2006-06-21 Ｎｅｃエレクトロニクス株式会社 樹脂封止型半導体装置
JP2005191240A (ja) * 2003-12-25 2005-07-14 Renesas Technology Corp 半導体装置及びその製造方法
US8067823B2 (en) * 2004-11-15 2011-11-29 Stats Chippac, Ltd. Chip scale package having flip chip interconnect on die paddle
US7880313B2 (en) * 2004-11-17 2011-02-01 Chippac, Inc. Semiconductor flip chip package having substantially non-collapsible spacer
JP2006165411A (ja) * 2004-12-10 2006-06-22 New Japan Radio Co Ltd 半導体装置およびその製造方法
US7608484B2 (en) * 2006-10-31 2009-10-27 Texas Instruments Incorporated Non-pull back pad package with an additional solder standoff
JP5343334B2 (ja) * 2007-07-17 2013-11-13 株式会社デンソー 溶接構造体およびその製造方法
JP2010067768A (ja) * 2008-09-10 2010-03-25 Fuji Electric Systems Co Ltd 半導体パッケージの製造方法および半導体パッケージ
JP2011077278A (ja) * 2009-09-30 2011-04-14 Sanyo Electric Co Ltd 半導体装置およびその製造方法
US8501539B2 (en) * 2009-11-12 2013-08-06 Freescale Semiconductor, Inc. Semiconductor device package
JP5525335B2 (ja) * 2010-05-31 2014-06-18 株式会社日立製作所 焼結銀ペースト材料及び半導体チップ接合方法

Also Published As

Publication number Publication date
TWI587457B (zh) 2017-06-11
US20150147848A1 (en) 2015-05-28
CN103681577B (zh) 2017-10-20
US8994160B2 (en) 2015-03-31
KR102054385B1 (ko) 2020-01-22
US9136247B2 (en) 2015-09-15
TW201423917A (zh) 2014-06-16
KR20140040026A (ko) 2014-04-02
JP2014067750A (ja) 2014-04-17
CN103681577A (zh) 2014-03-26
US20140084435A1 (en) 2014-03-27

Similar Documents

Publication Publication Date Title
JP5959386B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP6030970B2 (ja) 樹脂封止型半導体装置およびその製造方法
KR102178587B1 (ko) 반도체 장치의 제조 방법 및 반도체 장치
JP5634033B2 (ja) 樹脂封止型半導体装置とその製造方法
JP2022087155A (ja) 半導体装置
KR102227588B1 (ko) 반도체 장치 및 그 제조 방법
JP2014007363A (ja) 半導体装置の製造方法および半導体装置
JP7089388B2 (ja) 半導体装置および半導体装置の製造方法
JP2005191240A (ja) 半導体装置及びその製造方法
JP2005057067A (ja) 半導体装置およびその製造方法
JP2005079372A (ja) 樹脂封止型半導体装置とその製造方法
JP2014220439A (ja) 半導体装置の製造方法および半導体装置
US20110165729A1 (en) Method of packaging semiconductor device
JP2017037898A (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP7144157B2 (ja) 半導体装置およびその製造方法
JP2003174131A (ja) 樹脂封止型半導体装置及びその製造方法
US20210265214A1 (en) Methods and apparatus for an improved integrated circuit package
JP4387566B2 (ja) 樹脂封止型半導体装置
JP2014082385A (ja) 半導体装置の製造方法および半導体装置
JP2017038051A (ja) 半導体パッケージ及びその製造方法
JP2017108191A (ja) 半導体装置
JP2002164496A (ja) 半導体装置およびその製造方法
JP4311294B2 (ja) 電子装置およびその製造方法
JP2002026168A (ja) 半導体装置およびその製造方法
JP2003243596A (ja) リードフレーム、半導体装置および半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150708

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20160112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160523

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160607

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160621

R150 Certificate of patent or registration of utility model

Ref document number: 5959386

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees