JP2011077278A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2011077278A
JP2011077278A JP2009226896A JP2009226896A JP2011077278A JP 2011077278 A JP2011077278 A JP 2011077278A JP 2009226896 A JP2009226896 A JP 2009226896A JP 2009226896 A JP2009226896 A JP 2009226896A JP 2011077278 A JP2011077278 A JP 2011077278A
Authority
JP
Japan
Prior art keywords
lead
semiconductor device
sealing resin
island
plating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009226896A
Other languages
English (en)
Inventor
Tetsuya Fukushima
哲也 福島
Takayuki Taguchi
孝行 田口
Satoshi Abe
敏 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2009226896A priority Critical patent/JP2011077278A/ja
Publication of JP2011077278A publication Critical patent/JP2011077278A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】半田等の接合材を用いた実装時の接続信頼性が向上された半導体装置およびその製造方法を提供する。
【解決手段】半導体装置10は、アイランド16と、リード12と、アイランド16の上面に固着される半導体素子18と、半導体素子18とリード12とを接続する金属細線32と、これらを一体的に被覆する封止樹脂14とを備えて構成されている。更に、リード12の側面下部をメッキ膜22により被覆している。この様にすることで、リード12の下面のみならず側面にも、実装用の半田を良好に付着させることが可能となり、実装時の接続信頼性を向上させることができる。
【選択図】図1

Description

本発明は、リードが封止樹脂から外部に露出する半導体装置およびその製造方法に関する。
半導体装置は年々大容量化されており、これに伴って各種信号線となるリード端子数も増加の傾向にある。そして、この傾向に伴ってリード端子が4方向より導出されるQFP(Quad Flat Package)型の半導体装置およびQFN(Quad Flat Non−leaded Package)型の半導体装置が使用されるようになってきている。その一方で、半導体装置では、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。
図9を参照して、従来型の半導体装置100の構成を説明する。図9(A)は半導体装置100を示す斜視図であり、図9(B)は半導体装置100を部分的に拡大して示す断面図である。
図9(A)および図9(B)を参照して、半導体装置100は、アイランド106と、アイランド106の上面に固着された半導体素子110と、リード104と、半導体素子110とリード104とを接続する金属細線108と、これらを一体的に被覆する封止樹脂102とを備える。
リード104は、アイランド108の四方を囲むように複数が配置され、リード104の下面および側面は連続して封止樹脂102から外部に露出している。また、アイランド106の表面は全面的にメッキ膜130により被覆され、リード104の表面に関しは、外部に露出する側面を除外した表面がメッキ膜132により被覆される。
図10を参照として、上記構成の半導体装置100を製造する方法を説明する(特許文献1)。
図10(A)を参照して、先ず、リードフレーム120に少なくともリード104、半導体素子110を搭載するアイランド108から成る搭載部を複数形成する。そして、リードフレーム120の裏面に封止シート140を貼り合わせた後、アイランド108の上面に接着剤により半導体素子110を接合する。その後、アイランド108上に接合された半導体素子110とリード104とを金属細線108により電気的に接続する。
図10(B)に示すように、次に、封止シート140を貼り合わせ、半導体素子110を接合したリードフレーム120を上金型122及び下金型124から成る樹脂封止金型のキャビティ126内に設置する。そして、樹脂封止金型に設けられた樹脂注入ゲートから封止樹脂を注入し、樹脂モールドを行う。
図10(C)に示すように、次に、封止樹脂102が形成されたリードフレーム120を樹脂封止金型から離型する。その後、封止樹脂102を、ダイシングにより個々の搭載部毎に切断し、半導体装置が完成する。
特開2004−172542号公報
図9(B)を参照して、半導体装置100を実装基板に実装する際には、リード104の下面および側面に、半田等の導電性接合材を溶着させることで実装を行っている。
しかしながら、リード104の下面はメッキ膜132により被覆されているものの、リード104の右側側面はメッキ膜132により被覆されていない。リード104の右側側面は、リード104の基材である銅が剥き出しになる面となる。その理由は、図10(C)に示す一点鎖線の部分で、リード104および封止樹脂102を切断するからである。
この様にリード104の基材である銅が側面から外部に露出すると、半田を用いて半導体装置100を実装する際に、接続信頼性が低下する恐れがある。
更にまた、銅が露出するリード104の側面が酸化してしまうと、リード104の側面を被覆する酸化膜に半田が接触することとなり、リード104の側面にて半田の濡れ性が低下してしまう恐れもある。このことは、実装時の更なる接続信頼性の低下を招く。
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、半田等の接合材を用いた実装時の接続信頼性が向上された半導体装置およびその製造方法を提供することにある。
本発明の半導体装置は、アイランドと、一端が前記アイランドに接近すると共に他端の側面が外部に露出する複数のリードと、前記アイランドの上面に固着されて前記リードと電気的に接続された半導体素子と、前記アイランド、前記リードおよび前記半導体素子を一体的に被覆する封止樹脂とを備え、外部に露出する前記リードの前記側面の少なくとも一部をメッキ膜により被覆することを特徴とする。
本発明の半導体装置の製造方法は、アイランドと、前記アイランドに一端が接近する複数個のリードと、周辺部における前記リードを厚み方向に窪ませた凹状部とを含むユニットを複数個備え、前記リードの他端がタイバーに連結されると共に、表面がメッキ膜により被覆されたリードフレームを用意する工程と、前記各ユニットの前記アイランドに半導体素子を固着すると共に、前記半導体素子と前記リードとを電気的に接続する工程と、前記各ユニットの前記アイランド、前記リードおよび前記半導体素子を被覆すると共に前記凹状部に充填されるように封止樹脂を形成する工程と、前記凹状部に充填された前記封止樹脂を除去することで、凹状部を被覆する前記メッキ膜を露出させる工程と、前記各ユニットの境界にて前記封止樹脂および前記リードフレームを切断することにより、前記ニットを互いに分離と共に、前記凹状部を前記リードの側面の一部として前記封止樹脂から外部に露出させる工程と、を備えることを特徴とする。
本発明の半導体装置によれば、半導体素子、アイランドおよびリードを封止樹脂により被覆し、この封止樹脂から露出するリードの側面の一部をメッキ膜により被覆している。従って、半導体装置を実装基板等に実装する際に、リードの下面および側面の両方に良好に半田を溶着させることが可能となり、接続信頼性が向上される。
更に、メッキ膜が被着される部分のリードの側面は、内側に窪む凹状部を呈している。従って、実装に用いられる半田等の接合材が、この凹状部に収納されるので、半導体装置を実装するために必要とされる面積が狭くなる。結果的に、本発明の半導体装置が組み込まれるセットを、小型なものとすることができる。
本発明の半導体装置を示す図であり、(A)は斜視図であり、(B)は斜視図であり、(C)は拡大断面図である。 本発明の半導体装置の製造方法を示す図であり、(A)は平面図であり、(B)は拡大された平面図である。 本発明の半導体装置の製造方法を示す図であり、(A)は平面図であり、(B)は断面図である。 本発明の半導体装置の製造方法を示す図であり、(A)は平面図であり、(B)は断面図である。 本発明の半導体装置の製造方法を示す図であり、(A)は断面図であり、(B)は平面図であり、(C)は拡大された断面図である。 本発明の半導体装置の製造方法を示す図であり、(A)は断面図であり、(B)は拡大された断面図であり、(C)は拡大された他の断面図である。 本発明の半導体装置の製造方法を示す平面図である。 本発明の半導体装置の製造方法を示す図であり、(A)は断面図であり、(B)は平面図である。 背景技術の半導体装置を示す図であり、(A)は斜視図であり、(B)は断面図である。 背景技術の半導体装置の製造方法を示す図であり、(A)−(C)は断面図である。
図1を参照して、本形態にかかる半導体装置10の構成を説明する。図1(A)は半導体装置10を示す斜視図であり、図1(B)は図1(A)に示す半導体装置10を上下反転させた状態を示す斜視図であり、図1(C)は部分的に拡大して示す断面図である。
図1(A)を参照して、半導体装置10の外形形状は薄型の6面体であり、具体的な大きさの一例としては、縦×横×厚み=5mm×5mm×0.4mmである。半導体装置10の外面の大部分は封止樹脂14から構成される。そして、封止樹脂14の側面にはリード12の側面が露出しており、封止樹脂14の側面とリード12の露出する側面とは同一平面上に位置する。更に、半導体装置10の下面に於いても、封止樹脂14の下面とリード12およびアイランド16の下面とは略同一平面上に位置している。尚、図5に示すように、接着シート56を採用すると、リード12の下面は下方に突出する。
更に、半導体装置10の上面および下面は、モールド金型に封止樹脂を注入することにより構成される面である。一方、半導体装置10の4つの側面は、高速で回転するダイシングソーによる切断またはレーザー照射による切断で形成される面である。本形態の半導体装置10は、所謂リードフレーム型のパッケージであり、厚みが0.2mm程度のリードフレームからアイランド16およびリード12が構成されている。
図1(B)を参照すると、半導体装置10の上面の中央部には、アイランド16が露出しており、このアイランド16の四方を囲む位置に複数のリード12が露出している。ここで、半導体装置10を、セットの基板等の実装面に固着する際には、アイランド16およびリード12が露出する主面が、実装面と向かい合う。アイランド16は半導体素子が実装される部位であり、リード12は金属細線を介して半導体素子の電極と電気的に接続される。
図1(C)を参照して、アイランド16およびリード12の表面は、メッキ膜により被覆される。具体的には、アイランド16の表面(上面、下面および側面)はメッキ膜20により被覆されている。そして、リード12の表面に関しては、外部に露出する側面の一部を除外して、表面全域がメッキ膜22により被覆されている。
メッキ膜20、22は、ニッケルメッキ膜、パラジュームメッキ膜および金メッキ膜をこの順番で順次積層させた積層体から成る。それぞれのメッキ膜の厚みの一例を挙げると、ニッケルメッキ膜の厚みは3μm程度であり、パラジュームメッキ膜の厚みは0.3μm程度であり、金メッキ膜の厚みは0.03μm程度である。酸化しやすい銅から成るアイランド16およびリード12の基材の表面を、メッキ膜20、22により被覆することで、リード12の酸化が抑制される。更には、メッキ膜20、22の最上層である金メッキ膜は、銅よりも半田の濡れ性に優れる材料であるので、この様な膜でアイランド16およびリード12の露出面を被覆することで、半導体装置10を実装する際の半田の濡れ性を向上させて、接続信頼性を確保することができる。尚、メッキ膜20等の材料はこの限りではない。
半導体装置10を実装する際には、アイランド16の下面、リード12の下面および側面の下部に半田を付着することにより、実装基板に設けられた導電路に実装される。具体的には、アイランド16の下面および、リード12の下面および側面の一部(下部側面30)に、接合用の半田が溶着される。
本形態では、リード12の露出する側面の一部をメッキ膜22により被覆することにより、リード12の側面に良好に半田が溶着することを可能としている。
具体的には、図9(B)に示す背景技術では、リード104の側面は、基材である銅が露出する面となっており、このことがリード104の側面に半田を付着させることを困難にしていた。
一方、本形態では、外部に露出するリード12の側面26は、メッキ膜22により被覆されない上部側面28と、メッキ膜22により被覆される下部側面30とから構成されている。下部側面30の高さは例えば側面26の半分以上であり、リード12の側面26の高さが0.2mmであれば、下部側面30の高さは0.1mm以上である。リード12の下部側面30は、半田の濡れ性に優れたメッキ膜22により被覆されているので、実装時に半田を良好に付着させることができる。一方、リード12の上部側面28は、メッキ膜により被覆されずに基材である銅が露出しているが、この露出面積は全体の半分以下であるので、このことによる接続信頼性の低下は抑制されている。
また、リード12の下面および下部側面30は、一体的に連続したメッキ膜22により被覆されている。この様にすることで、半導体装置10を実装基板等に実装する際に、リード12の下面のみに半田クリームや半田を付着させても、リフロー工程にて半田はメッキ膜22を経由して、下部側面30まで到る。結果的に、実装用の半田とリード12とが接触する面積が大きくなり、両者の接続強度が向上される。
更に本形態では、リード12の外側下部を窪ませて凹状部24を設けている。ここでは湾曲面を呈している凹状部24が図示されているが、凹状部24は他の形状でも良く、四角形状の断面を呈しても良い。凹状部24は、製造工程にてエッチング、プレス加工または切削加工により形成される。凹状部24の高さは、例えばリード12の厚みの半分以上であり、リード12の厚みが0.2mmの場合は、凹状部24の高さは0.1mm以上となる。凹状部24の幅は、凹状部24の高さと同等かそれ以上でよい。
この様に凹状部24を設けることにより、実装に用いられる半田を部分的に凹状部24に収納させることが可能となり、半田の外部への広がりが抑制される。結果的に、半導体装置10を実装するために必要とされる面積が低減される。更には、応力の加わる部分に半田が多く存在することから、その応力にも耐えることが出来る。
以下に、図2から図8を参照して、本発明の半導体装置の製造方法を説明する。
ここで、図2(A)はリードフレーム40を全体的に示す平面図であり、図2(B)はリードフレーム40に含まれるブロック42を拡大して示す平面図であり、図3(A)はブロック42に含まれるユニット48を示す図であり、図3(B)はユニット48の断面図である。
図2(A)を参照して、リードフレーム40は、例えば厚みが0.2mm程度の銅等を主材料とした金属から成る導電箔に対して、エッチング加工またはパンチング加工を施して所定の形状に成形されている。また、リードフレーム40は短冊型の形状を呈し、平面的なサイズは例えば縦×横=60mm×140mm程度である。更に、リードフレーム40の表面全域は、例えばニッケル、パラジューム、金をこの順番で順次積層させたメッキ膜により被覆されている。
リードフレーム40には、一例として、多数個のユニット48から成るブロック42が複数個離間して配置されている。ここでは、リードフレーム40の長手方向に沿って一列に5個のブロック42が配置されている。
ブロック42の周辺部には、ブロック42が形成されない残余の領域である第1支持部44と第2支持部46が設けられており、これらでリードフレーム40を全体的に支持する支持部が構成されている。第1支持部44は、複数個のブロック42を全体的に囲むようにリードフレーム40の周辺部に枠状に形成されている。第2支持部46は、ブロック42同士の間で、第1支持部44の内側側辺を連結するように延在している。
図2(B)を参照して、リードフレーム40に設けられるブロック42の構成を詳細に説明する。ブロック42の内部には、マトリックス状に複数のユニット48が配置されている。ここで、ユニット48とは、1つの半導体装置を構成する単位要素である。この図を参照すると、1つのブロック42に、5行×5列で25個のユニット48が設けられているが、更に多数個のユニット48をブロック42に設けることも可能である。
図3(A)を参照して、上記したブロック42に含まれるユニットの構成を説明する。ユニット48は、1つの半導体装置を構成する単位要素であり、ここでは、1つのアイランド16と、このアイランド16の四方を囲むように配置された複数個のリード12から構成されている。
各ユニット48同士の間には、格子状にタイバー50が形成されている。そして、各ユニット48のリード12は、タイバー50から連続してユニット48の内側に延出している。更に、アイランド16は、吊りリードを経由してタイバー50に連結されている。
また、各タイバー50の位置は、分割線52、54に正確に対応している。従って、製造工程に於いて、分割線52、54でダイシングを行うと、タイバー50は除去される。この図では、ブロック42(図2(B)参照)の内部に設けられた各ユニット48同士の間に規定される分割線を点線にて示している。ここでは、ユニット48がマトリックス状に配置されているので、分割線は格子状に規定されている。分割線52は紙面上にて縦方向に規定されており、分割線54は紙面上にて横方向に規定されている。
更に、上記した除去を確実に行うために、タイバー50は細く形成されており、その幅W2は例えば0.2mm程度である。更に、タイバー50の幅W2は、後述する各ユニット48を分離する工程にて使用されるダイシングブレードの幅よりも狭く形成される。
図3(B)を参照して、各ユニット48同士の境界部分では、タイバー50を挟んで、左側の部分のユニット48に含まれるリード12と、右側のユニット48に含まれるリード12とが連続している。そして、リード12同士が連結する部分のリードフレーム40を下方から窪ませて凹状部24が設けられている。この凹状部24は、リードフレーム40に対してウェットエッチング、パンチングまたはダイシングを行うことにより形成されている。凹状部24の厚みは例えばリードフレーム40の厚みの半分以上であり、リードフレーム40の厚みが0.2mmであれば、凹状部24の厚みは0.1mm以上となる。凹状部24の幅は、タイバーの幅(0.2mm)よりも長く設定され、例えば0.6mm以上である。
ここで、銅から成るリードフレーム40の表面は、凹状部24も含めて、電解メッキ処理によるメッキ膜により被覆される。
更にまた、上記した構成のリードフレーム40の下面は、接着シート56の上面に貼着される。接着シート56は、膜状に成形されたPET(Polyethylene Terephthalate)の上面に、アクリル樹脂から成る接着剤層が設けられたものである。
接着シート56の接着剤層としてアクリル樹脂を採用することにより、次工程にてボンディングエネルギーが作用しても、接着剤層の破壊やリードフレーム40裏面への付着が防止される。ワイヤボンディングにて付与されるエネルギーにより、接着シート56表面の接着層が破壊されると、モールド工程にてこの破壊された部分に封止樹脂が侵入して、リードフレーム40の下面が封止樹脂により被覆されてしまう問題が発生する。また、接着シート56の破損した接着剤層がリードフレーム40の下面に付着すること、付着した接着剤層により接続不良が発生する恐れがある。本形態では、ボンディングエネルギーが作用しても破壊されないアクリル樹脂を、接着シート56の接着剤層として採用することにより、これらの問題を回避している。
図4を参照して、次に、リードフレーム40の所定の箇所に半導体素子18を固着し、ワイヤボンディングを行う。図4(A)は本工程に於ける1つのユニット48を示す平面図であり、図4(B)は図4(A)のB−B’線に於ける断面図である。
本工程では、このリードフレーム40の各ブロック42(図2(B)参照)に対して、半導体素子18のダイボンディングおよびワイヤボンディングを行う。
図4(A)および図4(B)を参照して、先ず、半田等の導電性接着材またはエポキシ樹脂等の絶縁性接着材を介して、アイランド16の上面に半導体素子18を実装する。そして、半導体素子18の上面に設けられた電極とリード12とを、金属細線32を経由して接続する。金属細線32の一端は半導体素子18にボールボンディングされ、他端はリード12の上面にステッチボンディングされる。
上記したように、本形態では、接着シート56の上面に形成される接着層としてアクリル樹脂を主体とする接着剤を採用している。このことにより、金属細線32をリード12の上面にステッチボンディングする際に、リード12を経由して超音波振動が接着シート56に伝導しても、この振動による接着剤層の破壊が防止されている。
更に本工程では、金属細線32の一端をリード12の上面にステッチボンディングする際に、ボンディングのキャピラリがリード12に与えるボンディング荷重を、80g以下としている。一般的なボンディング荷重が300g程度であることを考慮すると、本工程のボンディング荷重は一般的な荷重の1/3以下である。この様にボンディング荷重を小さくすることにより、接着シート56の上面に形成された接着層に与えるダメージが小さくなる。結果的に、リードフレーム40を接着シート56の上面に貼着した状態が維持され、次工程にて両者の間に封止樹脂が侵入することが防止される。更には、接着シート56の上面に形成された接着層の一部が剥離して、リードフレーム40の裏面に付着してしまうことが防止される。
図5を参照して、次に、図4に示したアイランド16、リード12、金属細線32および半導体素子18が被覆されるように封止樹脂14を形成する。
図5(A)を参照して、本工程では、上金型60および下金型62から構成されるモールド金型58を使用して樹脂封止を行う。本工程では、エポキシ樹脂等の熱硬化性樹脂を用いるトランスファーモールドまたはポリエチレン等の熱可塑性樹脂を使用するインジェクションモールドが採用される。
金型58は、上金型60と下金型62とからなり、ブロック42の周辺部に対応する領域にゲート66が設けられており、ゲート66に対向するブロック42の周辺部にエアベント68が形成されている。
このような構成の金型58を用いた樹脂封止の方法は次の通りである。先ず、下金型62の上面にリードフレーム40を載置する。ここで、リードフレーム40の裏面に接着シート56が貼着された場合は、接着シート56の下面が下金型62の上面に載置される(図5(A)参照)。リードフレーム40が載置された後に、上金型60を下方に下降させる。このことにより、リードフレーム40の残余部(図2(A)に示す第1支持部44および第2支持部46)が、上金型60および下金型62で押圧されて固定される。結果的に、ブロック42は個別にキャビティ64に収納される。
次に、液状の封止樹脂を、ゲート66からキャビティ64に注入する。キャビティ64に封止樹脂が注入されるに伴い、キャビティ64の内部の空気がエアベント68を経由して外部に放出される。ことにより、キャビティ64の内部に配置されたブロック42に含まれる各ユニットが封止樹脂により樹脂封止される。
各キャビティ64への封止樹脂の注入が終了した後は、封止樹脂を加熱硬化させ、上金型60と下金型62とを離型し、各ブロック42が個別に樹脂封止されたリードフレーム40を金型58から取り出す。
図5(B)に、本工程の樹脂封止が終了して金型から取り出されたリードフレーム40を示す。ここでは、リードフレーム40に配置されたブロック42を被覆するように、リードフレーム40の上面に封止樹脂14が密着している。
図5(C)に、本工程を経た後の各ユニット48の構成を示す。この図に示すように、接着シート56の上面、アイランド16、半導体素子18、金属細線32、リード12およびタイバー50が封止樹脂14により被覆される。更に、各ユニット48同士の間に設けられた凹状部24にも、必然的に封止樹脂14が充填される。即ち、タイバー50およびリード12の下部に凹状部24が設けられ、この凹状部24が封止樹脂14により被覆される。
ここで、封止樹脂14の上面は図5(A)に示す上金型60の内壁に接触していた面であり、封止樹脂14の下面は接着シート56に接触する面である。また、本工程が終了した後に、接着シート56はリードフレーム40から剥離される。
図6を参照して、次に、先工程にて凹状部24に充填された封止樹脂14を除去して、凹状部24を被覆するメッキ膜22を露出させる。図6(A)は本工程を示す断面図であり、図6(B)は拡大して示す断面図である。
図6の各図を参照して、凹状部24にレーザー70を照射することにより、凹状部24に充填された封止樹脂14を除去している。更に、図6(B)を参照すると、レーザー70を凹状部24に照射することにより、この部分に充填された封止樹脂が蒸発して除去される。この結果、凹状部24にてリード12の下面を被覆するメッキ膜22が外部に露出する。凹状部24は、半導体装置を実装する際に半田が付着する部位であるので、外部に露出させる必要がある。
図6(C)を参照して、ここでは、凹状部24がリードフレーム40の上面側に設けられている。この様にすることで、凹状部24に封止樹脂14が充填されることとなり、封止樹脂14とリード12とが密着する強度が向上される。
図7および図8を参照して、次に、上記した各ブロック42のユニットを個別に分離する。図7は本工程を示す斜視図であり、図8(A)は本工程を示す断面図であり、図8(B)は本工程を示す拡大平面図である。
図7を参照して、先ず本工程では、樹脂封止が終了したリードフレーム40をダイシングシート74に貼着する。ダイシングシート74は、上面に接着層が形成された樹脂シートであり、ステンレス等の金属を円環状に形成した金属枠76により周囲が支持されている。
このような構成のダイシングシート74の上面にリードフレーム40が貼着される。ここで、リードフレーム40は、封止樹脂14が形成された面が貼着されても良いし、封止樹脂14が形成された面とは対向する面が貼着されても良い。
ダイシングシート74にリードフレーム40を貼着させた後は、高速で回転するダイシングブレード72を使用して、リードフレーム40に形成された各ブロック42を一括してダイシングする。本工程では、各ブロック42の封止樹脂14をダイシングすると共に、金属から成るリードフレーム40の外枠(支持部)もダイシングにより分割している。本工程のダイシングは、各ブロック42の封止樹脂14およびリードフレーム40が完全に分離される深さで行われる。
ここで、上記説明ではリードフレーム40が各ブロックの封止樹脂14と共にダイシングシート74に貼着されたが、各ブロック42の封止樹脂14のみをダイシングシート74に貼着してもよい。この場合は、先ず、リードフレーム40から各ブロック42の封止樹脂14が分離される。そして、各ブロック42の封止樹脂14の主面をダイシングシート74に貼着した後に、ダイシングブレード72により各ブロック42をユニット毎に分離して個別の半導体装置が得られる。
図8(A)および図8(B)を参照して、本工程では、各ユニット48の間に形成された凹状部24が等分に分離されるように、ダイシングブレード72による分離が行われる。この図では、ダイシングブレード72による分割が行われる中心線を一点鎖線で示しており、この一点鎖線は凹状部24の中央と一致している。
ここで、ダイシングブレード72の幅は、凹状部24の幅よりも狭く且つタイバー50の幅W2よりも広く設定されている。例えば、凹状部24の幅が0.6mmであり、タイバー50の幅が0.2mmであれば、ダイシングブレード72の幅は0.3mmである。この様にすることで、ダイシングブレード72を用いた本工程の分離を行うことにより、リードフレーム40および封止樹脂14がユニット48毎に分離される。更に、図8(B)に示すタイバー50が除去されて、各リード12が電気的に分離される。更には、各リード12の端部に凹状部24が形成される。
本工程では、ユニット48同士の間に凹状部24を設けてリードフレーム40を肉薄とすることにより、ダイシングブレード72が切断するリードフレーム40の厚さが薄くなる。このことにより、ダイシングブレード72の摩耗が少なくなり、ダイシングブレード72を交換する頻度が少なくなるので、製造コストが低減する利点がある。
また、上記説明では、封止樹脂14およびリードフレーム40を切断するために、高速で回転するダイシングブレード72が用いられていたが、これに替えてレーザー照射による分離が行われても良い。
以上の工程により、半導体素子が樹脂パッケージされた半導体装置が製造される。
10 半導体装置
12 リード
14 封止樹脂
16 アイランド
18 半導体素子
20 メッキ膜
22 メッキ膜
24 凹状部
26 側面
28 上部側面
30 下部側面
32 金属細線
40 リードフレーム
42 ブロック
44 第1支持部
46 第2支持部
48 ユニット
50 タイバー
52 分割線
54 分割線
56 接着シート
58 金型
60 上金型
62 下金型
64 キャビティ
66 ゲート
68 エアベント
70 レーザー
72 ダイシングブレード
74 ダイシングシート
76 金属枠

Claims (10)

  1. アイランドと、一端が前記アイランドに接近すると共に他端の側面が外部に露出する複数のリードと、前記アイランドの上面に固着されて前記リードと電気的に接続された半導体素子と、前記アイランド、前記リードおよび前記半導体素子を一体的に被覆する封止樹脂とを備え、
    外部に露出する前記リードの前記側面の少なくとも一部をメッキ膜により被覆することを特徴とする半導体装置。
  2. 前記リードの下面と前記側面とは連続して前記封止樹脂から外部に露出することを特徴とする請求項1記載の半導体装置。
  3. 前記メッキ膜により被覆される前記リードの前記側面は、前記メッキ膜により被覆されない前記リードの前記側面よりも内側に配置されることを特徴とする請求項2記載の半導体装置。
  4. 前記メッキ膜は、前記リードの下面と前記側面とを一体して連続した状態で被覆することを特徴とする請求項3記載の半導体装置。
  5. 前記メッキ膜により被覆される部分の前記リードの側面は、内側に湾曲する形状を呈することを特徴とする請求項4記載の半導体装置。
  6. 前記リードは銅を主体とし、前記メッキ膜はニッケル、パラジュームおよび金をこの順番で積層させた積層体であることを特徴とする請求項5記載の半導体装置。
  7. アイランドと、前記アイランドに一端が接近する複数個のリードと、周辺部における前記リードを厚み方向に窪ませた凹状部とを含むユニットを複数個備え、前記リードの他端がタイバーに連結されると共に、表面がメッキ膜により被覆されたリードフレームを用意する工程と、
    前記各ユニットの前記アイランドに半導体素子を固着すると共に、前記半導体素子と前記リードとを電気的に接続する工程と、
    前記各ユニットの前記アイランド、前記リードおよび前記半導体素子を被覆すると共に前記凹状部に充填されるように封止樹脂を形成する工程と、
    前記凹状部に充填された前記封止樹脂を除去することで、凹状部を被覆する前記メッキ膜を露出させる工程と、
    前記各ユニットの境界にて前記封止樹脂および前記リードフレームを切断することにより、前記ユニットを互いに分離と共に、前記凹状部を前記リードの側面の一部として前記封止樹脂から外部に露出させる工程と、
    を備えることを特徴とする半導体装置の製造方法。
  8. 前記メッキ膜を露出させる工程では、レーザー照射により前記凹状部に充填された前記封止樹脂を除去することを特徴とする請求項7記載の半導体装置の製造方法。
  9. 前記ユニットを分離する工程では、回転するダイシングブレードにより、前記リードフレームおよび前記封止樹脂を切断することを特徴とする請求項8記載の半導体装置の製造方法。
  10. 前記ユニットを分離する工程では、前記タイバーを除去することで前記リードを個別に電気的に分離することを特徴とする請求項9記載の半導体装置の製造方法。
JP2009226896A 2009-09-30 2009-09-30 半導体装置およびその製造方法 Pending JP2011077278A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009226896A JP2011077278A (ja) 2009-09-30 2009-09-30 半導体装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009226896A JP2011077278A (ja) 2009-09-30 2009-09-30 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2011077278A true JP2011077278A (ja) 2011-04-14

Family

ID=44020957

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009226896A Pending JP2011077278A (ja) 2009-09-30 2009-09-30 半導体装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2011077278A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101216509B1 (ko) 2010-08-03 2012-12-31 리니어 테크놀러지 코포레이션 단자의 측부 도금 레이저 처리
JP2013030589A (ja) * 2011-07-28 2013-02-07 Seiko Epson Corp 電子デバイスの製造方法、電子デバイス、圧電デバイス、および電子機器
JP2014011457A (ja) * 2012-06-29 2014-01-20 Freescale Semiconductor Inc 半導体デバイスパッケージおよび製造方法
JP2014067750A (ja) * 2012-09-24 2014-04-17 Seiko Instruments Inc 樹脂封止型半導体装置およびその製造方法
US9399268B2 (en) 2013-12-19 2016-07-26 Fuji Electric Co., Ltd. Laser welding method, laser welding jig, and semiconductor device
KR20190002931U (ko) * 2018-05-04 2019-11-27 창 와 테크놀러지 컴퍼니 리미티드 예비성형된 리드 프레임 및 이 리드 프레임으로부터 제조된 리드 프레임 패키지
KR200491550Y1 (ko) * 2017-12-11 2020-04-27 창 와 테크놀러지 컴퍼니 리미티드 사전-성형된 리드 프레임 장치
KR20200001240U (ko) * 2017-12-11 2020-06-15 창 와 테크놀러지 컴퍼니 리미티드 발광 소자 패키지
KR20200132698A (ko) 2019-05-16 2020-11-25 토와 가부시기가이샤 반도체 장치의 제조 방법
WO2023037682A1 (ja) 2021-09-08 2023-03-16 Towa株式会社 半導体装置の製造方法およびリードフレーム
WO2023047720A1 (ja) 2021-09-27 2023-03-30 Towa株式会社 半導体装置およびその製造方法

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101216509B1 (ko) 2010-08-03 2012-12-31 리니어 테크놀러지 코포레이션 단자의 측부 도금 레이저 처리
JP2013030589A (ja) * 2011-07-28 2013-02-07 Seiko Epson Corp 電子デバイスの製造方法、電子デバイス、圧電デバイス、および電子機器
JP2014011457A (ja) * 2012-06-29 2014-01-20 Freescale Semiconductor Inc 半導体デバイスパッケージおよび製造方法
JP2017085141A (ja) * 2012-06-29 2017-05-18 エヌエックスピー ユーエスエイ インコーポレイテッドNXP USA,Inc. 半導体デバイスパッケージおよび製造方法
JP2014067750A (ja) * 2012-09-24 2014-04-17 Seiko Instruments Inc 樹脂封止型半導体装置およびその製造方法
US9399268B2 (en) 2013-12-19 2016-07-26 Fuji Electric Co., Ltd. Laser welding method, laser welding jig, and semiconductor device
US10442035B2 (en) 2013-12-19 2019-10-15 Fuji Electric Co., Ltd. Laser welding method
KR200491550Y1 (ko) * 2017-12-11 2020-04-27 창 와 테크놀러지 컴퍼니 리미티드 사전-성형된 리드 프레임 장치
KR20200001240U (ko) * 2017-12-11 2020-06-15 창 와 테크놀러지 컴퍼니 리미티드 발광 소자 패키지
KR200493123Y1 (ko) 2017-12-11 2021-02-04 창 와 테크놀러지 컴퍼니 리미티드 발광 소자 패키지
KR20190002931U (ko) * 2018-05-04 2019-11-27 창 와 테크놀러지 컴퍼니 리미티드 예비성형된 리드 프레임 및 이 리드 프레임으로부터 제조된 리드 프레임 패키지
KR200492009Y1 (ko) * 2018-05-04 2020-07-17 창 와 테크놀러지 컴퍼니 리미티드 예비성형된 리드 프레임 및 이 리드 프레임으로부터 제조된 리드 프레임 패키지
KR20200132698A (ko) 2019-05-16 2020-11-25 토와 가부시기가이샤 반도체 장치의 제조 방법
WO2023037682A1 (ja) 2021-09-08 2023-03-16 Towa株式会社 半導体装置の製造方法およびリードフレーム
KR20240036686A (ko) 2021-09-08 2024-03-20 토와 가부시기가이샤 반도체 장치의 제조 방법 및 리드 프레임
WO2023047720A1 (ja) 2021-09-27 2023-03-30 Towa株式会社 半導体装置およびその製造方法
KR20240043156A (ko) 2021-09-27 2024-04-02 토와 가부시기가이샤 반도체 장치 및 그 제조 방법

Similar Documents

Publication Publication Date Title
JP2011077278A (ja) 半導体装置およびその製造方法
US9859182B2 (en) Semiconductor device
KR100859624B1 (ko) 반도체 장치의 제조 방법
JP5144294B2 (ja) リードフレームおよびそれを用いた回路装置の製造方法
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
US8609467B2 (en) Lead frame and method for manufacturing circuit device using the same
JP2010087129A (ja) 回路装置およびその製造方法
JP4614818B2 (ja) 半導体装置およびその製造方法
JP2011091145A (ja) 半導体装置及びその製造方法
JP2013258348A (ja) 半導体装置の製造方法
US8829685B2 (en) Circuit device having funnel shaped lead and method for manufacturing the same
JP2011035142A (ja) 回路装置の製造方法
JP2009188147A (ja) 回路装置の製造方法
JP5285289B2 (ja) 回路装置およびその製造方法
JP4128088B2 (ja) 半導体装置の製造方法
JP2008034728A (ja) 回路装置およびその製造方法
JP2011014606A (ja) 半導体装置の製造方法
JP2004015015A (ja) 半導体装置及びその製造方法
JP2006049398A (ja) 樹脂封止型半導体装置の製造方法、そのための封止金型、およびリードフレーム
JP2008182274A (ja) 樹脂封止型半導体装置の製造方法および樹脂封止型半導体装置
JP2011114136A (ja) 半導体装置及びその製造方法
JP4911635B2 (ja) 半導体装置
JP4225990B2 (ja) 半導体装置の製造方法
JP5910950B2 (ja) 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
JP2008091956A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110606