JP5285289B2 - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JP5285289B2
JP5285289B2 JP2008025929A JP2008025929A JP5285289B2 JP 5285289 B2 JP5285289 B2 JP 5285289B2 JP 2008025929 A JP2008025929 A JP 2008025929A JP 2008025929 A JP2008025929 A JP 2008025929A JP 5285289 B2 JP5285289 B2 JP 5285289B2
Authority
JP
Japan
Prior art keywords
lead
circuit device
sealing resin
lead frame
tie bar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008025929A
Other languages
English (en)
Other versions
JP2009188149A5 (ja
JP2009188149A (ja
Inventor
哲也 福島
崇 北澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Priority to JP2008025929A priority Critical patent/JP5285289B2/ja
Priority to TW097146557A priority patent/TWI408783B/zh
Priority to KR1020080127213A priority patent/KR101132529B1/ko
Publication of JP2009188149A publication Critical patent/JP2009188149A/ja
Publication of JP2009188149A5 publication Critical patent/JP2009188149A5/ja
Application granted granted Critical
Publication of JP5285289B2 publication Critical patent/JP5285289B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Description

本発明は、内蔵される回路素子と電気的に接続されたリードが封止樹脂の側面から外部に露出する小型の回路装置およびその製造方法に関する。
半導体装置は年々大容量化されており、これに伴って各種信号線となるリード端子数も増加の傾向にある。そして、この傾向に伴ってリード端子が4方向より導出されるQFP(Quad Flat Package)型の半導体装置およびQFN(Quad Flat Non−leaded Package)型の半導体装置が使用されるようになってきている。その一方で、半導体装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。そのため、実装面積の低減を求められる半導体装置では、樹脂封止体裏面からリードを露出させ、その実装面積をチップサイズと同等あるいはわずかに大きくするCSP(Chip Size Package)型のパッケージが利用されている。
従来の樹脂封止金型内で封止シートを介して樹脂モールドを行う半導体装置の製造方法では、半導体素子が固着されたリードフレームの対向面全体に封止シートを貼り付け、封止シートの貼り付けられたリードフレームを樹脂封止金型内に設置し、樹脂モールドを行う技術が知られている(例えば、特許文献1。)。
以下に、図10から図12を参照として、半導体装置の製造方法を説明する。図10は封止シートを貼り付けたリードフレームを説明するための断面図であり、図11はリードフレームを樹脂封止金型に設置した状況を説明するための断面図であり、図12は樹脂パッケージ形成後の状況を説明するための断面図である。
図10に示すように、先ず、リードフレーム101に少なくとも信号接続用端子102、半導体チップ104を搭載するダイパッド103から成る搭載部111を複数形成する。そして、リードフレーム101の裏面に封止シート106を貼り合わせた後、ダイパッド103の上面に接着剤により半導体チップ104を接合する。その後、ダイパッド103上に接合された半導体チップ104と信号接続用端子102とを金属細線105により電気的に接合する。
図11に示すように、次に、封止シート106を貼り合わせ、半導体チップ104を接合したリードフレーム101を上金型107及び下金型108から成る樹脂封止金型のキャビティ109内に設置する。このとき、リードフレーム101及び封止シート106の端部を上金型107及び下金型108で狭持することで、キャビティ109を構成する。そして、図示していないが、樹脂封止金型に設けられた樹脂注入ゲートから封止樹脂を注入し、樹脂モールドを行う。
図12に示すように、次に、樹脂封止金型内を封止樹脂で充填し、樹脂パッケージ110を形成した後、共通の樹脂パッケージ110が形成されたリードフレーム101を樹脂封止金型から離型する。その後、図示していないが、共通の樹脂パッケージ110を、ダイシングにより個々の搭載部111毎に切断し、半導体装置が完成する。
特開2004−172542号公報
上述した構成の半導体装置では、信号接続用端子102の下面および側面が外部に露出し、この露出する部分の信号接続用端子102に半田を付着させて半導体装置を実装している。しかしながら、数十個程度の多数の電極を有する半導体チップ104が小型にパッケージングされると、個々の信号接続用端子102のサイズが小さくなる。従って、信号接続用端子102が外部に露出する面積が狭くなり、接続のために用いられるロウ材と信号接続用端子102とが接触する面積も小さくなる。このことにより、ロウ材により実装される半導体素子の接続信頼性が良好でない問題があった。
更に、上記した半導体装置の製造方法では、各搭載部111の信号接続用端子102は、核搭載部111の間に形成されるタイバーにより一体に支持される。しかしながら、半導体チップ104の多ピン化に伴い、各信号接続用端子102が細く形成されると、信号接続用端子102とタイバーとの接続強度を十分に確保することが困難になる。このことから、製造工程の途中段階に於いて、タイバーに連結された信号接続用端子102が変形してしまう問題があった。
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、実装時の接続信頼性が向上された回路装置およびその製造方法を提供することにある。
本発明の回路装置は、回路素子と、前記回路素子と電気的に接続されて一部が外部に露出するリードと、前記リードの下面および側面が外部に露出した状態で前記回路素子および前記リードを一体的に被覆する封止樹脂とを備え、前記リードは、前記封止樹脂の内部から周辺部に向かって裾広がりの形状を有し、前記リードの幅が最大である箇所で、前記リードの側面が前記封止樹脂から外部に露出することを特徴とする。
本発明の回路装置の製造方法は、回路素子と電気的に接続される複数のリードから成るユニットが配置され、前記ユニットを囲むタイバーにより前記リードが連結されると共に、前記リードと前記タイバーとの連結部が他の領域の前記リードよりも太く形成されたリードフレームを用意する工程と、前記各ユニットに回路素子を配置すると共に、前記回路素子と前記リードとを電気的に接続する工程と、前記リードの裏面が露出された状態で、前記リードおよび前記回路素子が被覆されるように封止樹脂を形成する工程と、前記ユニット同士の境界にて前記封止樹脂を分離すると共に、前記タイバーを除去することにより、分離された前記封止樹脂の側面から、前記リードの幅が最大である箇所で、前記リードの側面を露出させる工程と、を具備することを特徴とする。
本発明によれば、リードの端部が周辺部に向かって裾広がりの形状を有するので、封止樹脂から外部に露出するリードの面積が大きくなる。従って、回路装置を実装する際に、外部に露出するリードの側面に比較的多量のロウ材を付着させることが可能となるので、回路装置と外部との接続信頼性を向上させることができる。
更に、本発明によれば、図4を参照して、各ユニット26を支持するために設けられるタイバー32とリード30との連結部に於いて、リード30が他の領域よりも太く形成されている。このことにより、リード30とタイバー32との連結部の機械的強度が向上されるので、製造工程の途中段階に於けるリード30の変形が防止される。
以下に、図を参照して、本発明の回路装置およびその製造方法を説明する。
図1および図2を参照して、本発明の回路装置5の構成を説明する。図1(A)は実装面を下面とした回路装置5の斜視図であり、図1(B)は実装面を上面とした回路装置5の斜視図である。図2(A)は回路装置5を上面から見た平面図であり、図2(B)は回路装置5が実装基板8に実装された状態を示す断面図である。
図1(A)を参照して、本形態の回路装置5は、外形形状が薄型の6面体であるQFNである。回路装置5の具体的な大きさの一例としては、縦×横×厚み=5mm×5mm×0.4mm程度である。回路装置5の外面の大部分は封止樹脂36から構成される。そして、封止樹脂36の側面にはリード30の端部が露出しており、封止樹脂36の側面とリード30の露出面とは同一平面上に位置する。
図1(B)を参照すると、回路装置5の上面(実装される面)の中央部には、アイランド28が露出しており、このアイランド28の四方を囲む位置に複数のリード30が露出している。アイランド28は半導体素子が実装される部位であり、リード30は金属細線を介して半導体素子の電極と電気的に接続される。
本実施の形態では、リード30は、回路装置5の四方の周辺部に複数個が配置され、下面および側面が連続して外部に露出している。このことにより、回路装置5を実装する際に、リード30の下面および側面の両方に半田を溶着させることが可能となる。従って、リード30と半田とが接触する面積が大きくなるので、回路装置5の接続信頼性が向上される。
図1(C)を参照して、アイランド28およびリード30の下面は、封止樹脂36の下面よりも内側(上方)に窪んで露出している。アイランド28およびリード30の下面が、封止樹脂36の下面よりも内側に窪む距離W3は、例えば1μm〜2μm程度である。
図2(A)を参照して、回路装置5の中心部付近にはアイランド28が配置され、このアイランド28を囲むように多数個のリード30が離間して配置されている。アイランド28の上面には半導体素子44が固着され、半導体素子44の上面に設けられた電極とリード30とは、金属細線46により接続されている。また、アイランド28の4隅から外側に向かって吊りリード29が延在している。この吊りリード29は製造工程の途中段階に於いて、アイランド28を支持するために設けられている。
図2(B)を参照して、上記した構成の回路装置5は、実装基板8の上面に実装される。実装基板8としては、例えば、ガラスエポキシ樹脂等の樹脂材料、アルミニウム等の金属、セラミック等から成る基板である。実装基板8の上面には、銅箔等の金属を所定形状にパターニングした導電路7が形成されている。本形態の回路装置5は、ロウ材6(半田)を介して、実装基板8の上面に形成された導電路7に固着される。
ロウ材6としては、鉛共晶半田または鉛フリー半田が採用される。ロウ材6は、リード30の下面だけではなく、リード30の側面にも接触している。この様に、リード30の下面および側面の両方にロウ材6が接触することにより、ロウ材6とリード30とが密着する面積が増大して、両者の接続強度が向上される。更に、リード30の側面に溶着されたロウ材6は、回路装置5の側方から容易に視覚的に確認できるので、ロウ材6が付着されている状況を容易に判断できる。
本実施の形態の回路装置5では、リード30が、回路装置5の周辺部に向かって裾広がりの形状を有している。図2(A)を参照して、リード30の大部分の領域の幅L1が0.25mmであるのに対し、裾広がりの形状を呈するリード30の端部の幅L2は0.3mmである。この様に、回路装置5の周辺部におけるリード30の形状を裾広がりとすることにより、回路装置5の周辺部に於いて、幅が広いリード30の下面とロウ材6とが接触する面積が大きくなる。更に、回路装置5の周辺部にて外部に露出するリード30の側面の面積も大きくなるので、リード30の側面とロウ材6とが接触する面積も大きくなる。以上のことにより、リード30の下面および側面がロウ材6に接触する面積が大きくなるので、ロウ材6による接続信頼性が向上される。
次に、図3から図9を参照して、上記した構成の回路装置の製造方法を説明する。
図3および図4を参照して、先ず、本形態の回路装置の製造方法に使用されるリードフレーム10の構成を説明する。ここで、図3(A)はリードフレーム10を全体的に示す平面図であり、図3(B)はリードフレーム10に配置されるブロック12を拡大した平面図である。また、図4はブロック12に含まれるユニットの構成を示す平面図である。
図3(A)を参照して、リードフレーム10は、例えば厚みが0.2mm程度の銅等の金属から成る導電箔に対して、エッチング加工またはパンチング加工を施して所定の形状に成形されている。また、リードフレーム10は短冊型の形状を呈し、平面的なサイズは例えば縦×横=60mm×140mm程度である。更に、リードフレーム10の表面は、例えばニッケル、パラジューム、金をこの順番で順次積層させたメッキ膜により被覆されている。
リードフレーム10には、多数個のユニットから成るブロック12が複数個離間して配置されている。ここでは、リードフレーム10の長手方向に沿って一列に5個のブロック12が配置されているが、配置されるブロック12の個数は1つでも良いし、6個以上の多数個でも良い。
ブロック12の周辺部には、ブロック12が形成されない残余の領域である第1支持部14と第2支持部16が設けられており、これらでリードフレーム10を全体的に支持する外枠が構成されている。第1支持部14は、リードフレーム10の長手方向に対向する周辺部に位置している。第2支持部16は、リードフレーム10の短手方向に対向する周辺部に位置している。更に、第2支持部16は、各ブロック12の間にも設けられている。
図3(B)を参照して、リードフレーム10に設けられるブロック12の構成を詳細に説明する。ブロック12の内部には、マトリックス状に配置された複数のユニット26が形成されている。ここで、ユニット26とは、1つの回路装置を構成する単位要素である。この図を参照すると、1つのブロック12に、5行×5列で25個のユニット26が設けられているが、更に多数個のユニット26をブロック12に設けることも可能である。
この図では、ブロック12の内部に設けられた各ユニット26同士の間に規定される分割線を点線にて示している。ここでは、ユニット26がマトリックス状に配置されているので、分割線は格子状に規定されている。分割線20は紙面上にて縦方向に規定されており、分割線18は紙面上にて横方向に規定されている。
分割線20は、リードフレーム10の下端から上端まで延長して規定されており、このことは回路装置の製造工程に於いて、リードフレーム10が分割線20に沿って上端から下端まで切断されることを示している。
分割線18は、リードフレーム10の左端から右端まで連続して規定されている。このことも、回路装置の製造工程に於いて、リードフレーム10が分割線18に沿って左端から右端まで切断されることを示している。更に、分割線18は、リードフレーム10に設けられたブロック12に共通して規定されている。即ち、製造工程に於いて、分割線18に沿ってダイシングを行うと、複数のブロック12に含まれるユニット26の分離を一括して行うことができる。
本発明では、上記した分割線18、20に対応する箇所のリードフレーム10の切断を容易にするために、等間隔にハーフ溝22および貫通溝24を設けている。
ハーフ溝22は、分割線20に対応する箇所の第1支持部14を部分的に肉薄に形成した部位である。ハーフ溝22は、第1支持部14を例えば0.1mm程度ハーフエッチングして肉薄にすることで形成されている。この様に分割線20が規定された箇所にハーフ溝22を設けることで、この部分の第1支持部14を容易に分割することができるので、ダイシングに用いるダイシングソーの摩耗を低減させることができる。更には、ハーフ溝22はリードフレーム10を貫通するものではないので、ハーフ溝22を設けることによる第1支持部14の機械的強度の低下が抑制される。
貫通溝24は、分割線18が規定された領域の第2支持部16を、部分的に貫通して設けられた部位である。貫通溝24が設けられた部位では、リードフレーム10を構成する金属材料が位置していないので、分割線18に沿うダイシングによるユニット26の分離が容易に行える。更に、このダイシングによるダイシングソーの摩耗も抑制される。
ここで、本形態では、リードフレーム10を貫通する貫通溝24を短手方向の第2支持部16に設け、リードフレーム10を貫通せずに部分的に肉薄にしたハーフ溝22を長手方向の第1支持部14に設けている。ハーフ溝22を長手方向の第1支持部14に設けることで、第1支持部14の機械的強度が所定以上に保たれ、製造工程の途中段階に於けるリードフレーム10の撓みや折れ曲がりが抑制される。また、短手方向の第2支持部16に関しては、第1支持部14と比較すると要求される機械的強度が弱いので、ダイシングを容易にするために、リードフレーム10を貫通する貫通溝24の形成が可能となる。
ここで、上記したハーフ溝22および貫通溝24の幅W1は、例えば0.5mm〜1.0mm程度である。
ここで、分割線20が通過する部分の第1支持部14、分割線18が通過する部分の第2支持部16の両方にハーフ溝22が設けられても良い。更には、これらの領域の両方に貫通溝24が設けられても良い。
更に、分割線20により区画される各第1支持部14には、第1支持部14を貫通する円形の貫通孔34が形成されている。更に、第2支持部16にも同様に貫通孔34が設けられている。この貫通孔34は、製造工程にて塗布される封止樹脂とリードフレーム10との密着性を向上させるためのものである。
図4を参照して、上記したブロック12に含まれるユニット26の構成を説明する。ユニット26は、上述したように1つの回路装置を構成する単位要素であり、ここでは、1つのアイランド28と、このアイランド28の四方を囲むように配置された複数個のリード30から構成されている。
各ユニット26同士の間には、格子状にタイバー32が形成されている。換言すると、各ユニット26は、タイバー32により囲まれている。そして、各ユニット26のリード30は、タイバー32から連続してユニット26の内側に延出している。更に、アイランド28は、吊りリード29を経由してタイバー32に連結されている。
また、各タイバー32の位置は、図3を参照して説明した分割線18、20に正確に対応している。従って、製造工程に於いて、分割線18、20にてダイシングを行うと、タイバー32は除去される。
更に、上記した除去を確実に行うために、タイバー32は細く形成されており、その幅W2は例えば0.2mm程度である。即ち、タイバー32の幅W2は、図3を参照して説明した貫通溝24やハーフ溝22の幅よりも狭く形成され、更には製造工程にて使用されるダイシングブレードの幅よりも狭く形成される。
更に本形態では、リード30がタイバー32に連結される箇所に於いて、リード30の幅が他の領域よりも太く形成されている。例えば、リード30の大部分の太さは0.25mm程度であり、リード30とタイバー32との接続箇所におけるリード30の太さは0.3mm程度である。この様に、タイバー32に接続する部分のリード30を太くすることにより、リード30とタイバー32とが連結される強度を向上させることができる。従って、製造工程の途中段階に於ける、リード30の折れ曲がりが抑制され、製造される回路装置の品質が向上される。
ここで、単にリード30とタイバー32とが連結される強度を向上させるのであれば、各リード30を全体的に太く形成すればよい。しかしながら、本形態では、極めて小型の回路装置が製造されるので、リード30は密に配置されており、リード30同士が離間する距離が非常に短い。従って、リード30とタイバー32とが連結される強度を向上させるために個々のリード30を全体的に太く形成すると、リード30間の間隔が狭くなる。このことからリード30同士が接触してショートが発生してしまう恐れがある。
この問題を回避するために、本形態ではリード30がタイバー32に接触する部分のみを裾広がりに広く形成している。この様にすることで、リード30同士の接触が防止され、更に、製造工程の途中段階に於けるリード30の折れ曲がりが防止される。
次に、図5から図9を参照して、上記した構成のリードフレーム10を使用した回路装置の製造方法を説明する。
図5を参照して、先ず、リードフレーム10の所定の箇所に半導体素子44を固着する。図5(A)は1つのユニット26を示す平面図であり、図5(B)は図5(A)のB-B’線に於ける断面図である。
本工程では、図3に示した構成のリードフレーム10を、パンチング加工またはエッチング加工により用意する。そして、このリードフレーム10の各ブロック12(図3参照)に対して、半導体素子44のダイボンディングおよびワイヤボンディングを行う。本工程では、図3に示すリードフレーム10に配置された全てのブロック12に対して、一括してダイボンディングおよびワイヤボンディングを行っている。
図5(A)を参照して、先ず、半田等の導電性接着材またはエポキシ樹脂等の絶縁性の接着材を介して、アイランド28の上面に半導体素子44を実装する。そして、半導体素子44の上面に設けられた電極とリード30とを、金属細線46を経由して接続する。
図5(B)を参照して、本工程では、リードフレーム10の下面は、ほぼ全面的に接着シート48の上面に貼着させている。接着シート48は、上面に薄く接着樹脂が塗布された樹脂製のシートであり、その材料としては例えばポリイミドまたはPET(Polyethylene Terephthalate)が採用される。リードフレーム10の裏面を接着シート48に接着させる理由は、次工程の樹脂封止の工程に於いて、リードフレーム10の裏面に封止樹脂が回り込むことを防止するためである。
上記したように、本実施の形態では、リード30とタイバー32との連結部に於いて、リード30の幅が裾広がりに広く形成されている。このことにより、タイバー32とリード30とが強固に連結されている。従って、金属細線46をリード30の上面に接続させるために、ボンディングツールによりリード30の上面に振動エネルギーを加えると、強固に支持されたリード30に良好にエネルギーが伝達される。結果的に、金属細線46とリード30との密着が良好となり、両者の接続信頼性が向上される。
図6および図7を参照して、次に、図5に示したアイランド28、リード30、金属細線46および半導体素子44が被覆されるように封止樹脂36を形成する。
図6(A)を参照して、本工程では、上金型52および下金型54から構成されるモールド金型50を使用して樹脂封止を行う。本工程では、エポキシ樹脂等の熱硬化性樹脂を用いるトランスファーモールドまたはポリエチレン等の熱可塑性樹脂を使用するインジェクションモールドが採用される。
本工程では、接着シート48が下面に貼着されたリードフレーム10を下金型54の平坦な上面に載置し、上金型52と下金型54とを当接させることで、各ブロック12を1つのキャビティ56に収納させて樹脂封止を行っている。
金型50は、上金型52と下金型54とからなり、ブロック12の周辺部に対応する領域にゲート60が設けられており、ゲート60に対向するブロック12の周辺部にエアベント58が形成されている。ゲート60を経由して、液状または半固形状の封止樹脂がキャビティ56に注入される。そして、ゲート60から注入された封止樹脂に対応した量のキャビティ56内の空気が、エアベント58を経由して外部に放出される。キャビティ56に注入された封止樹脂36は、必要に応じて加熱硬化される。
また、本工程に於いては、ブロック12の周囲のリードフレーム10の残余部(図3(A)に示す第1支持部14および第2支持部16)は、上金型52および下金型54により押圧されている。更に、本工程では、リードフレーム10の下面は接着シート48に貼着されている。従って、高い圧力をもって封止樹脂をキャビティ56に注入しても、注入された封止樹脂がリードの下面に回り込むことが抑制されている。尚、図5(B)を参照して、リードフレーム10の下面は、接続端子として外部に露出するアイランド28およびリード30の下面に対応している。このことから、リードフレーム10の下面が封止樹脂により被覆されてしまうと、アイランド28およびリード30を外部と接続することが困難になる。本形態では、上記した接着シート48を採用することにより、リードフレーム10の下面への封止樹脂の回り込みを防止しているので、アイランド28およびリード30の下面は良好に外部に露出する。
図6(B)に上記工程が終了したリードフレーム10の断面図を示す。ここでは、各ブロック12が個別に封止樹脂36により封止されている。
図7を参照して、上記した樹脂封止の工程が終了した各ブロック12の状態を詳細に説明する。図7(A)は封止樹脂36が付着される方向からリードフレーム10を見た平面図であり、図7(B)はその反対面のリードフレーム10の平面図である。
図7(A)を参照して、封止樹脂36は、ブロック12が形成される領域だけではなく、ブロック12の周辺部の第1支持部14および第2支持部16の表面も被覆されるように形成されている。この様にすることで、リードフレーム10の第1支持部14に設けられたハーフ溝22および第2支持部16に設けられた貫通溝24も、封止樹脂36が充填される。更に、第1支持部14および第2支持部16を貫通して設けた貫通孔34にも、封止樹脂36が充填される。
図7(B)を参照して、リードフレーム10の裏面には、リードフレーム10の上面に形成された封止樹脂36が一部露出している。具体的には、上記した貫通溝24および貫通孔34に充填された封止樹脂36が、リードフレーム10の下面に露出している。ハーフ溝22に関しては、リードフレーム10を貫通していないので、この箇所に充填された封止樹脂36はリードフレーム10の下面に露出しない。
図8および図9を参照して、次に、上記した各ブロック12のユニットを個別に分離する。図8はダイシングの工程を示す図であり、図9はブロック12が個別に分離される状態を示す図である。
図8を参照して、先ず本工程では、樹脂封止が終了したリードフレーム10をダイシングシート42に貼着する。ダイシングシート42は、上面に接着層が形成された樹脂シートであり、ステンレス等の金属を円環状に形成した金属枠38により周囲が支持されている。
上記した構成のダイシングシート42の上面にリードフレーム10が貼着される。ここで、先工程では、リードフレーム10の下面には接着シート48が貼着されていたが(図
5(B)参照)、この接着シート48は予め除去されても良いし、そのままリードフレーム10と共にダイシングシート42に貼着されても良い。ここで、リードフレーム10は、封止樹脂36が形成された面が貼着されても良いし、封止樹脂36が形成された面に対向する面が貼着されても良い。
ダイシングシート42にリードフレーム10を貼着させた後は、高速で回転するダイシングブレード40を使用して、リードフレーム10に形成された各ブロック12を一括してダイシングする。本工程では、各ブロック12の封止樹脂36をダイシングすると共に、金属から成るリードフレーム10の外枠(支持部)もダイシングにより分割している。
本工程のダイシングは、各ブロック12の封止樹脂36およびリードフレーム10が完全に分離される深さで行われる。
更に本工程では、紙面方向で横方向に行われるダイシングにより、リードフレーム10に形成される全てのブロック12を横方向に分離すると共に、リードフレーム10の短手方向の支持部である第2支持部16が分割される。更に、紙面上にて縦方向にダイシングを行うことにより、各ブロック12が縦方向に分割されると共に、リードフレーム10の長手方向の支持部である第1支持部14が分割される。
図9を参照して、上記したダイシングの詳細を説明する。先ず、封止樹脂36により一体に封止される1つのブロック12には、マトリックス状に多数個のユニット26が配置されている。そして、各ユニット26同士の間に格子状に分割線が規定されている。ここでは、紙面上にて横方向に分割線18が規定されており、縦方向に分割線20が規定されている。
更に、分割線18に沿って、リードフレーム10の第2支持部16を貫通して設けた貫通溝24が形成されている。そして、この貫通溝24が形成された箇所ではリードフレーム10を構成する金属材料は除去されており、封止樹脂36のみが位置している。ここで、リードフレーム10を構成する銅などの金属材料は、エポキシ樹脂等から成る封止樹脂36よりも切断されにくい材料である。従って、貫通溝24を設けることにより、分割線18に沿ってダイシングを行ったときの、ダイシングブレード40により切断される金属材料が減少する。このことにより、ダイシングに伴うダイシングブレード40の摩耗が抑制される。
一方、紙面上にて縦方向に規定された分割線20に沿って、リードフレーム10の第1支持部14を部分的に肉薄にしたハーフ溝22が設けられている。そして、ハーフ溝22が設けられた部分は、他の領域よりもダイシングブレード40によるダイシングが行いやすい条件にある。従って、分割線20が規定された部分にハーフ溝22を設けることにより、分割線20に沿って封止樹脂36および第1支持部14を分離した際の、ダイシングブレード40の摩耗が抑制されている。
更に、図9(B)を参照して、分割線18および分割線20に沿って上記したダイシングを行うことにより、各ユニット26同士の間に位置しているタイバー32が除去される。従って、本工程によりタイバー32が除去されることにより、各ユニット26同士が電気的に分離される。更に、各ユニット26の内部に位置するリード30およびアイランド28も電気的に分離される。
本実施の形態では、図9(B)を参照して、分割線18、20が規定された位置に設けられているタイバー32の幅W2は、本工程で使用されるダイシングブレード40の幅よりも狭い。従って、ダイシングブレード40を用いて、分割線18、20に沿ってダイシングを行うことにより、タイバー32は全面的に除去される。本工程のダイシングを行うことにより、各リード30の裾広がりの端部が外部に露出する構造が得られる。
以上の工程により、図1および図2に構成を示した回路装置が製造される。
本発明の回路装置を示す図であり、(A)および(B)は斜視図であり、(C)は断面図である。 本発明の回路装置を示す図であり、(A)は平面図であり、(B)は断面図である。 本発明の回路装置の製造方法に使用されるリードフレームを示す図であり、(A)は平面図であり、(B)は拡大された平面図である。 本発明の回路装置の製造方法に使用されるリードフレームを示す平面図である。 本発明の回路装置の製造方法を示す図であり、(A)は平面図であり、(B)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)は断面図であり、(B)は平面図である。 本発明の回路装置の製造方法を示す図であり、(A)は平面図であり、(B)は平面図である。 本発明の回路装置の製造方法を示す平面図である。 本発明の回路装置の製造方法を示す図であり、(A)は平面図であり、(B)は拡大された平面図である。 背景技術の回路装置の製造方法を示す断面図である。 背景技術の回路装置の製造方法を示す断面図である。 背景技術の回路装置の製造方法を示す断面図である。
符号の説明
5 回路装置
6 ロウ材
7 導電路
8 実装基板
10 リードフレーム
12 ブロック
14 第1支持部
16 第2支持部
18 分割線
20 分割線
22 ハーフ溝
24 貫通溝
26 ユニット
28 アイランド
29 吊りリード
30 リード
32 タイバー
34 貫通孔
36 封止樹脂
38 金属枠
40 ダイシングブレード
42 ダイシングシート
44 半導体素子
46 金属細線
48 接着シート
50 金型
52 上金型
54 下金型
56 キャビティ
60 ゲート
58 エアベント

Claims (7)

  1. 回路素子と、前記回路素子と電気的に接続されて一部が外部に露出するリードと、前記リードの下面および側面が外部に露出した状態で前記回路素子および前記リードを一体的に被覆する封止樹脂とを備え、
    前記リードは、前記封止樹脂の内部から周辺部に向かって裾広がりの形状を有し、
    前記リードの幅が最大である箇所で、前記リードの側面が前記封止樹脂から外部に露出することを特徴とする回路装置。
  2. 前記封止樹脂から露出する前記リードの下面および側面にロウ材が付着されることを特徴とする請求項1に記載の回路装置。
  3. 前記回路素子は半導体素子であり、
    前記リードは、前記半導体素子を取り囲むように複数が配置されると共に、金属細線を経由して前記半導体素子の電極と電気的に接続されることを特徴とする請求項1または請求項2に記載の回路装置。
  4. 回路素子と電気的に接続される複数のリードから成るユニットが配置され、前記ユニットを囲むタイバーにより前記リードが連結されると共に、前記リードと前記タイバーとの連結部が他の領域の前記リードよりも太く形成されたリードフレームを用意する工程と、
    前記各ユニットに回路素子を配置すると共に、前記回路素子と前記リードとを電気的に接続する工程と、
    前記リードの裏面が露出された状態で、前記リードおよび前記回路素子が被覆されるように封止樹脂を形成する工程と、
    前記ユニット同士の境界にて前記封止樹脂を分離すると共に、前記タイバーを除去することにより、分離された前記封止樹脂の側面から、前記リードの幅が最大である箇所で、前記リードの側面を露出させる工程と、
    を具備することを特徴とする回路装置の製造方法。
  5. 前記リードが前記タイバーに連結される箇所では、前記リードの幅は、前記ユニットの内側から外側に向かって裾広がりの形状を有することを特徴とする請求項4に記載の回路装置の製造方法。
  6. 前記タイバーの幅は、前記封止樹脂のダイシングに用いられるダイシングソーの幅よりも狭いことを特徴とする請求項4または請求項5に記載の回路装置の製造方法。
  7. 前記ユニットは、中央部に設けられるアイランドと前記アイランドを取り囲むように配置された複数の前記リードから構成され、
    前記回路素子は前記アイランドに固着される半導体素子であり、前記半導体素子と前記リードとは金属細線を経由して接続されることを特徴とする請求項4から請求項6の何れかに記載の回路装置の製造方法。
JP2008025929A 2008-02-06 2008-02-06 回路装置およびその製造方法 Active JP5285289B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2008025929A JP5285289B2 (ja) 2008-02-06 2008-02-06 回路装置およびその製造方法
TW097146557A TWI408783B (zh) 2008-02-06 2008-12-01 電路裝置及其製造方法
KR1020080127213A KR101132529B1 (ko) 2008-02-06 2008-12-15 회로 장치 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008025929A JP5285289B2 (ja) 2008-02-06 2008-02-06 回路装置およびその製造方法

Publications (3)

Publication Number Publication Date
JP2009188149A JP2009188149A (ja) 2009-08-20
JP2009188149A5 JP2009188149A5 (ja) 2011-05-19
JP5285289B2 true JP5285289B2 (ja) 2013-09-11

Family

ID=41071115

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008025929A Active JP5285289B2 (ja) 2008-02-06 2008-02-06 回路装置およびその製造方法

Country Status (3)

Country Link
JP (1) JP5285289B2 (ja)
KR (1) KR101132529B1 (ja)
TW (1) TWI408783B (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8809119B1 (en) * 2013-05-17 2014-08-19 Stats Chippac Ltd. Integrated circuit packaging system with plated leads and method of manufacture thereof
JP6946870B2 (ja) * 2017-09-04 2021-10-13 大日本印刷株式会社 リードフレーム、半導体装置、および半導体装置の製造方法

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5617459A (en) * 1979-07-23 1981-02-19 Nec Corp Information processor
JPS60206156A (ja) * 1984-03-30 1985-10-17 Nec Corp 半導体装置およびその製造方法
JPS61144834A (ja) * 1984-12-18 1986-07-02 Toshiba Corp 樹脂封止型半導体装置
JPS63104457A (ja) * 1986-10-22 1988-05-09 Hitachi Ltd リ−ドフレ−ム
JPH06268140A (ja) * 1991-02-19 1994-09-22 Hitachi Ltd 半導体装置およびそれに使用されるリードフレーム
KR0160146B1 (ko) * 1992-07-06 1998-12-01 조희재 반도체용 리드 프레임
JP3286765B2 (ja) * 1993-03-09 2002-05-27 株式会社日立製作所 半導体装置
US6143981A (en) 1998-06-24 2000-11-07 Amkor Technology, Inc. Plastic integrated circuit package and method and leadframe for making the package
NL1011929C2 (nl) * 1999-04-29 2000-10-31 3P Licensing Bv Werkwijze voor het inkapselen van elektronische componenten, in het bijzonder geintegreerde schakelingen.
JP2001077232A (ja) * 1999-09-06 2001-03-23 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP3547704B2 (ja) * 2000-06-22 2004-07-28 株式会社三井ハイテック リードフレーム及び半導体装置
JP4507452B2 (ja) * 2001-05-17 2010-07-21 パナソニック株式会社 電子部品、その製造方法及び電子回路装置
JP2004200243A (ja) * 2002-12-16 2004-07-15 Kyocera Corp 半導体素子収納用パッケージおよび半導体装置
JP2005166695A (ja) 2003-11-28 2005-06-23 Mitsui High Tec Inc リードフレーム及び半導体装置の製造方法
JP2006165411A (ja) * 2004-12-10 2006-06-22 New Japan Radio Co Ltd 半導体装置およびその製造方法

Also Published As

Publication number Publication date
KR20090086147A (ko) 2009-08-11
KR101132529B1 (ko) 2012-04-02
TWI408783B (zh) 2013-09-11
TW200939432A (en) 2009-09-16
JP2009188149A (ja) 2009-08-20

Similar Documents

Publication Publication Date Title
US10312171B2 (en) Semiconductor device
JP5634033B2 (ja) 樹脂封止型半導体装置とその製造方法
KR101160694B1 (ko) 반도체장치의 제조 방법
KR100859624B1 (ko) 반도체 장치의 제조 방법
JP2011077278A (ja) 半導体装置およびその製造方法
JP5144294B2 (ja) リードフレームおよびそれを用いた回路装置の製造方法
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
US8609467B2 (en) Lead frame and method for manufacturing circuit device using the same
JP2010087129A (ja) 回路装置およびその製造方法
US8829685B2 (en) Circuit device having funnel shaped lead and method for manufacturing the same
JP5285289B2 (ja) 回路装置およびその製造方法
JPH11330314A (ja) 半導体装置の製造方法及びその構造、該方法に用いるリードフレーム
JP4784945B2 (ja) 半導体装置の製造方法
JP2011035142A (ja) 回路装置の製造方法
JP2008166621A (ja) 半導体装置およびその製造方法
JP2009188147A (ja) 回路装置の製造方法
JP2005116687A (ja) リードフレーム、半導体装置及び半導体装置の製造方法
JP4079874B2 (ja) 半導体装置の製造方法
JP2003046053A (ja) 半導体装置およびその製造方法
JP2011091146A (ja) 半導体装置の製造方法
JP4597118B2 (ja) 半導体装置の製造方法
JP2012164799A (ja) 半導体装置及びその製造方法
JP2015029143A (ja) 樹脂封止型半導体装置とその製造方法、リードフレーム
JP2006049398A (ja) 樹脂封止型半導体装置の製造方法、そのための封止金型、およびリードフレーム
US20180096953A1 (en) Molded lead frame device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110405

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121001

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20130215

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130405

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130507

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130531

R150 Certificate of patent or registration of utility model

Ref document number: 5285289

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: R3D04

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250