JP2004200243A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents

半導体素子収納用パッケージおよび半導体装置 Download PDF

Info

Publication number
JP2004200243A
JP2004200243A JP2002364261A JP2002364261A JP2004200243A JP 2004200243 A JP2004200243 A JP 2004200243A JP 2002364261 A JP2002364261 A JP 2002364261A JP 2002364261 A JP2002364261 A JP 2002364261A JP 2004200243 A JP2004200243 A JP 2004200243A
Authority
JP
Japan
Prior art keywords
frame
semiconductor element
lead terminal
frequency signal
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002364261A
Other languages
English (en)
Inventor
Tamio Kusano
民男 草野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002364261A priority Critical patent/JP2004200243A/ja
Publication of JP2004200243A publication Critical patent/JP2004200243A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】高周波信号の伝送特性および放熱性に優れ、熱によって生じる反りを抑制することのできる半導体素子収納用パッケージおよび半導体装置とする。
【解決手段】半導体素子収納用パッケージは、半導体素子4の載置部8aを有する基体8と、載置部8aを囲繞する枠体1と、複数のリード端子2とを具備し、枠体1は、内面に複数のリード端子2の枠体1内側の部分を支持し固定するための棚部3が形成されており、棚部3は、上面の複数のリード端子2の枠体1内側の部分の中央部が位置する部位から枠体1の下面にかけてそれぞれ空洞11が形成されており、複数のリード端子2は、高周波信号伝送用のリード端子2aおよびその両側に等間隔をもって設けられた接地用のリード端子2bを含んでいるとともに、高周波信号伝送用のリード端子2aは、枠体1の内部に枠体1の外側に向かって漸次幅が広くなっている拡幅部2dが形成されている。
【選択図】 図1

Description

【0001】
【発明の属する技術分野】
本発明は、IC,LSI等の半導体集積回路素子や半導体レーザ(LD),フォトダイオード(PD)等の光半導体素子等の半導体素子を収納するための半導体素子収納用パッケージおよび半導体装置に関する。
【0002】
【従来の技術】
従来、半導体素子24を収納するための半導体素子収納用パッケージ(以下、パッケージともいう)は、セラミック製のものの他にエポキシ樹脂等の樹脂から成るものが用いられている。そして、上面に半導体素子24を収容する凹部21aが形成された樹脂から成るパッケージを図6,図7に示す。同図に示すように、パッケージは、上面に形成された凹部21aの底面の略中央部に半導体素子24を載置するための載置部21bを有し、エポキシ樹脂等の熱硬化性樹脂、ポリフェニレンサルファイト(PPS)や液晶ポリマー(LCP)等のエンジニアリングプラスチック等の電気的に絶縁性の樹脂から成る基体21と、基体21の側壁部21cを貫通するとともに両端が側壁部21cの内外に突出するように取着され、側壁部21cの外側に突出する一端が外部電気回路に電気的に接続される複数のリード端子22と、側壁部21cの上面に封止材を介して取着されて内側を気密に封止する蓋体26とから主に構成されている(例えば、下記の特許文献1参照)。
【0003】
そして、基体21の載置部21b上にシリコン(Si)等から成る基板上に搭載された半導体素子24が載置固定されるとともに、側壁部21cの内側にリード端子22の一端部が固定される棚部23が基体21と一体で形成され、リード端子22の上面は棚部23の上面と略面一となっているとともに棚部23の上面で露出するようにして固定され、リード端子22の一端部に半導体素子24の各電極をボンディングワイヤ等の電気的接続手段25を介して電気的に接続させ、しかる後、側壁部21cの上面に蓋体26を樹脂接着剤等の封止材を介して接合し、基体21と蓋体26とから成る容器内部に半導体素子24を収容することによって、製品としての半導体装置が完成する。
【0004】
【特許文献1】
特開2002−198455号公報
【0005】
【発明が解決しようとする課題】
しかしながら、上記従来のパッケージおよび半導体装置においては、リード端子22で伝送される高周波信号がGHz帯域となると、リード端子22において反射損失や透過損失等の伝送損失が大きくなり、高周波信号を効率よく伝送できなくなるという問題点が生じていた。
【0006】
また、半導体素子24を作動させると半導体素子24から発生する熱がパッケージ内にこもり、半導体素子24がその熱により誤動作を生じるという問題点が生じていた。
【0007】
さらに、半導体素子24から発生する熱によってパッケージに反りが発生し、半導体素子24がパッケージから剥離したり、半導体素子24に割れが発生したりして半導体素子24が正常に動作しなくなるという問題点が生じていた。
【0008】
従って、本発明は上記問題点に鑑みて完成されたものであり、その目的はリード端子における高周波信号の伝送特性およびパッケージの放熱性に優れ、半導体素子の作動時に発生する熱によって生じるパッケージの反りを抑制することのできるパッケージおよび半導体装置を提供することにある。
【0009】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有するセラミック製の基体と、該基体の上面の外周部に前記載置部を囲繞するように全周にわたって接着された樹脂製の枠体と、該枠体の側部を貫通して設けられた複数のリード端子とを具備した半導体素子収納用パッケージにおいて、前記枠体は、内面に前記複数のリード端子の前記枠体内側の部分を支持し固定するための棚部が形成されており、該棚部は、上面の前記複数のリード端子の前記枠体内側の部分の中央部が位置する部位から前記枠体の下面にかけてそれぞれ空洞が形成されており、前記複数のリード端子は、高周波信号伝送用のリード端子およびその両側に等間隔をもって設けられた接地用のリード端子を含んでいるとともに、前記高周波信号伝送用のリード端子は、前記枠体の内部に前記枠体の外側に向かって漸次幅が広くなっている拡幅部が形成されていることを特徴とする。
【0010】
本発明の半導体素子収納用パッケージは、複数のリード端子は高周波信号伝送用のリード端子およびその両側に等間隔をもって設けられた接地用のリード端子を含んでいるとともに、高周波信号伝送用のリード端子は、枠体の内部に枠体の外側に向かって漸次幅が広くなっている拡幅部が形成されていることから、高周波信号伝送用のリード端子の枠体の外側の部分の強度を確保するとともに、枠体の内側の部分のインピーダンスを所定のものに整合させることができ、また樹脂製の枠体を良好に成型することができる。その結果、高周波信号伝送用のリード端子の強度の信頼性を確保するとともに、高周波信号伝送用のリード端子における高周波信号の伝送特性を良好なものとすることができる。
【0011】
また、枠体は内面に複数のリード端子の枠体内側の部分を支持し固定するための棚部が形成されており、棚部は、上面の複数のリード端子の枠体内側の部分の中央部が位置する部位から枠体の下面にかけてそれぞれ空洞が形成されていることから、枠体を金型にて成型する際、空洞と成る部位に支持ピンを導入してリード端子を下側から支持することができる。即ち、リード端子の上面に接している金型と下面に接している支持ピンとでリード端子を挟み込んで強固に固定することができる。その結果、リード端子が成型の際に位置がずれるのを防いで、高周波信号伝送用のリード端子と接地用のリード端子との距離を精度よく保つことができ、高周波信号伝送用のリード端子に対する接地を良好なものとすることができる。
【0012】
さらに、樹脂製の枠体はセラミック製の基体の上面の外周部に全周にわたって接着されていることから、半導体素子から発生した熱を樹脂よりも熱伝導性のよいセラミック製の基体を介して外部に有効に放熱することができる。また、基体がセラミックスから成ることから熱によって基体に反りが発生し難くなるとともに、枠体が基体に拘束されるために半導体素子収納用パッケージの変形を有効に抑制することができる。さらに、空洞の下側はセラミック製の基体により塞がれることとなり、外部から空洞の内部への水の浸入が有効に抑制される。これらの結果、内部に収容した半導体素子を長期にわたり正常に維持することができる。
【0013】
本発明の半導体素子収納用パッケージにおいて、好ましくは、前記基体は上面の前記棚部の下方の部位に接地導体層が形成されており、前記高周波信号伝送用のリード端子が位置する前記空洞に絶縁体が充填されているとともに前記接地用のリード端子が位置する空洞に導電体が充填されていることを特徴とする。
【0014】
本発明の半導体素子収納用パッケージは、基体は上面の棚部の下方の部位に接地導体層が形成されており、高周波信号伝送用のリード端子が位置する空洞に絶縁体が充填されているとともに接地用のリード端子が位置する空洞に導電体が充填されていることから、接地用のリード端子と接地導体層とが導電体を介して電気的に接続され、高周波信号伝送用のリード端子に対する接地電位が強化されるとともに高周波信号伝送用のリード端子を伝送する高周波信号のインピータンス値をより特性インピータンス値に近い値とすることができる。その結果、高周波信号の反射損失等の伝送損失が発生するのを抑制することができ、リード端子における高周波信号の伝送特性をより良好なものとすることができる。
【0015】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記複数のリード端子に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【0016】
本発明の半導体装置は、上記の構成により、上記本発明の半導体素子収納用パッケージを用いた高周波信号の伝送特性に優れ、半導体素子の気密信頼性の高いものとなる。
【0017】
また、本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記複数のリード端子に電気的に接続された半導体素子と、該半導体素子を覆う樹脂とを具備したことを特徴とする。
【0018】
本発明の半導体装置は、上記の構成により、上記本発明の半導体素子収納用パッケージを用いた高周波信号の伝送特性に優れ、半導体素子の気密信頼性の高いものとなる。
【0019】
【発明の実施の形態】
本発明の半導体素子収納用パッケージおよび半導体装置を以下に詳細に説明する。本発明のパッケージは、図1,図2に示すように、上面に半導体素子4が載置される載置部8aを有するセラミック製の基体8と、基体8の上面の外周部に載置部8aを囲繞するように全周にわたって接着された樹脂製の枠体1と、枠体1の側部1cを貫通して設けられた複数のリード端子2とから主に構成されている。また、枠体1は、内面に複数のリード端子2の枠体1内側の部分を支持し固定するための棚部3が形成されている。
【0020】
本発明のパッケージは、棚部3は上面の複数のリード端子2の枠体1内側の部分の中央部が位置する部位から枠体1の下面にかけてそれぞれ空洞11が形成されており、複数のリード端子2は、高周波信号伝送用のリード端子2aおよびその両側に等間隔をもって設けられた接地用のリード端子2bを含んでいるとともに、高周波信号伝送用のリード端子2aは、枠体1の内部に枠体1の外側に向かって漸次幅が広くなっている拡幅部2dが形成されている。
【0021】
本発明の枠体1は、エポキシ樹脂等の熱硬化性樹脂、PPSやLCP等のエンジニアリングプラスチック等から成り、トランスファモールド成型法またはインジェクションモールド成型法によって製作される。
【0022】
リード端子2は、Fe−Ni−Co合金やFe−Ni合金等の金属から成り、Fe−Ni−Co合金等から成るインゴット(塊)に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって作製される。
【0023】
リード端子2の枠体1への取着は以下のようにして行なわれる。先ず、図3に示すように枠体1をトランスファモールド成型法またはインジェクションモールド成型法により形成する際に予め上金型17と下金型18とから成る金型16内の所定位置にリード端子2をセットしておき、上金型17と下金型18との間および上金型17と下金型18より突出する支持ピン19との間に挟み込んで固定しながら成型することにより、棚部3の上面に一端部が固定され、他端部が枠体1の外側に突出した状態で一体的に取着される。しかる後、金型を除去することにより、支持ピン19が取り除かれた部位に空洞11が形成される。
【0024】
このように、枠体1を金型16にて成型する際、空洞11と成る部位に支持ピン19を導入してリード端子2の上面に接している上金型17と下面に接している支持ピン19とでリード端子2を挟み込んで強固に固定することにより、リード端子2が成型の際に位置がずれるのを防いで、高周波信号伝送用のリード端子2aと接地用のリード端子2bとの距離を精度よく保つことができ、高周波信号伝送用のリード端子2aに対する接地を良好なものとすることができる。
【0025】
そして、リード端子2の枠体1内側の部分(一端部)の上面は、棚部3の上面と略面一とされており、棚部3の上面で露出している。これにより、リード端子2の一端部の上面にボンディングワイヤ等の電気的接続手段5を電気的に接続する際、電気的接続手段5と接続されるリード端子2の一端部が棚部3の上面に固定されているため、電気的接続手段5との接続作業が容易なものとなり、半導体素子4と外部電気回路とを電気的接続手段5およびリード端子2を介して確実に電気的に接続させることができる。
【0026】
このリード端子2は、その露出する表面に良導電性で耐蝕性に優れたNiや金(Au)等の金属をめっき法により所定厚み(0.1〜20μm)に被着させておくのがよく、リード端子2の酸化腐蝕を有効に防止できるとともに、リード端子2と電気的接続手段5との接続およびリード端子2と外部電気回路との接続を信頼性の高いものとなすことができる。
【0027】
基体8は、酸化アルミニウム(Al)質燒結体,ムライト(3Al・2SiO)質燒結体,窒化アルミニウム(AlN)質燒結体,窒化珪素(Si)質燒結体,炭化珪素(SiC)質燒結体,ガラスセラミックス等種々のセラミック材料から成り、寸法精度,機械的強度,熱放散性等の要求特性に応じて適宜選択される。中でもAl質燒結体が用いられると、機械的強度,信頼性および熱放散性に優れたものとなる。
【0028】
このような基体8は、例えばAl質焼結体から成る場合、以下のようにして作製される。まず、Al,酸化珪素(SiO),酸化カルシウム(CaO),酸化マグネシウム(MgO)等の原料粉末に適当な有機バインダや可塑剤,分散剤,溶剤等を添加混合して泥漿状となす。これを従来周知のドクターブレード法でシート状に成形することによって複数枚のセラミックグリーンシートを得る。しかる後、これらのセラミックグリーンシートに適当な打ち抜き加工を施し、還元雰囲気中で約1600℃の温度で焼成することによって製作される。
【0029】
基体8は、上面の外周部に樹脂等から成る接着剤によって空洞11を塞ぐようにして枠体1が接着される。接着剤としては、好ましくはアクリル系ゴムを3〜36重量%含有したエポキシ樹脂から成るものがよく、基体8を枠体1に強固に接着することができる。このような接着剤により基体8と枠体1とを接着するには、例えば、まず基体8の上面の外周部にスクリーン印刷法やディスペンサー法等により接着剤を印刷塗布し、次に基体8の上面に樹脂製の枠体1を載置する。そして、接着剤の硬化特性に応じて圧力を加えつつ、120〜180℃程度の温度で5分〜3時間程度の加熱処理を行ない、接着剤を熱硬化させることにより、基体8の上面の外周部を枠体1の下面に空洞11を塞ぐようにして接着する。
【0030】
このように、樹脂製の枠体1はセラミック製の基体8の上面の外周部に全周にわたって接着されていることから、半導体素子4から発生した熱を樹脂よりも熱伝導性のよいセラミック製の基体8を介して外部に有効に放熱することができる。また、基体8がセラミックスから成ることから熱によって基体8に反りが発生し難くなるとともに、枠体1が基体8に拘束されるために半導体素子収納用パッケージの変形を有効に抑制することができる。さらに、空洞11の下側がセラミック製の基体8により塞がれることとなり、外部から空洞11の内部への水の浸入が有効に抑制される。これらの結果、内部に収容した半導体素子4を長期にわたり正常に維持することができる。
【0031】
さらに、枠体1の側部1c上には樹脂接着剤等から成る封止材を介して、ガラス,セラミックス,金属,樹脂等から成る平板状の蓋体6が接合され、蓋体6で枠体1と基体8とから成る凹部1aの内側を塞ぐことよって枠体1、基体8および蓋体6で構成される容器内に半導体素子4が気密に保持された状態で収容される。
【0032】
なお、封止材としては、エポキシ樹脂やアクリル樹脂等を主成分とした比較的強度および耐熱性の高い樹脂接着剤を用いるのが良い。封止材がエポキシ樹脂から成る場合、具体的には、ビスフェノールA型エポキシ樹脂、ノボラック型エポキシ樹脂、グリシジアルアミン型エポキシ樹脂等のエポキシ樹脂に、アミン系硬化剤やイミダゾール系硬化剤、酸無水物硬化剤等の硬化剤を添加したものを用いる。また、封止材は、枠体1または蓋体6との熱膨張係数差が30×10−6/℃以下であるのが好ましく、封止材と枠体1または蓋体6との熱応力を軽減し、封止材と枠体1または蓋体6との間の剥離を有効に抑制することができる。
【0033】
本発明において、複数のリード端子2は、高周波信号伝送用のリード端子2aおよびその両側に略等間隔をもって設けられた接地用のリード端子2bを含んでいるとともに、高周波信号伝送用のリード端子2aは、枠体1の内部に枠体1の外側に向かって漸次幅が広くなっている拡幅部2dが形成されている。そして、高周波信号伝送用のリード端子2aとその両側に配置された接地用のリード端子2bとでコプレーナ構造を形成している。
【0034】
この構成により、高周波信号伝送用のリード端子2aの半導体素子4に接続される一端部は、特性インピーダンスに略整合されて高周波信号を効率よく伝送させることができる。また、高周波信号伝送用のリード端子2aの外部電気回路に接続される他端部は幅広となっているため、外部電気回路への接続時等に折れ等の破損が生じるのを防止できる。また、高周波信号伝送用のリード端子2aの凹部1aで露出している一端部が幅狭部となっていることで、高周波信号伝送用のリード端子2aの凹部1aで露出している部分を特性インピーダンスに略整合させた状態とし、半導体素子4に入出力される高周波信号を効率よく伝送させることができる。
【0035】
好ましくは、基体8は、上面の棚部3の下方の部位に、タングステン(W),モリブデン(Mo),マンガン(Mn)等の高融点金属からなる接地導体層8bが形成されているのがよい。これにより、高周波信号伝送用のリード端子2aに対する接地電位を強化するとともに高周波信号伝送用のリード端子2aを伝送する高周波信号のインピータンス値をより特性インピータンス値に近い値とすることができ、高周波信号の反射損失等の伝送損失が発生するのを抑制し、高周波信号伝送用のリード端子2aにおける高周波信号の伝送特性をより良好なものとすることができる。
【0036】
このような接地導体層8bは、基体8の上面の棚部3の下面と接する部位に接地導体層8bとなる金属ペーストを印刷塗布して、還元雰囲気中で約1600℃の温度で焼成することによって形成される。
【0037】
なお、接地導体層8bを形成した場合、図4,5に示すように、接地用のリード端子2bの下側に位置する空洞11に銀(Ag)エポキシ等の導電体7を充填させるとともに、高周波信号用のリード端子2aの下側に位置する空洞11にエポキシ樹脂等の絶縁体を充填させておき、基体8をAgエポキシ等の導電性の接着剤で枠体1に接合させる。このようにして、接地用のリード端子2bと接地導体層8bとが電気的に接続され、高周波信号伝送用のリード端子2aに対する接地電位をより強化することができる。また、高周波信号用のリード端子2aの下側に位置する空洞11に絶縁体を充填することによって、空洞11の内部に接地導体層8bの導電体成分が這い上がってくるのを防止して、高周波信号伝送用のリード端子2aと接地導体層8bとを互いに完全に絶縁させることができる。
【0038】
高周波信号伝送用のリード端子2aとその下方の接地導体層8bとの間の間隔は、0.5〜2mmがよい。0.5mm未満の場合、間隔が狭くなりすぎて絶縁性が低下し易い。2mmを超える場合、高周波信号伝送用のリード端子2aを伝送する高周波信号のインピータンス値を特性インピータンス値に近づけることが困難になる傾向があり、高周波信号に反射損失等の伝送損失が発生し、特にGHz帯域の高周波信号を効率良く伝送できなくなる。
【0039】
また、図2,図5に示すように、リード端子2は枠体1内部で所定角度で下方に折り曲げられ、さらに他端部の下面と枠体1の下面とが略面一となるように所定角度で外側に折り曲げられているのが良い。これにより、リード端子2の他端部を外部電気回路基板の上面に載置するだけで、外部電気回路に接続するとともに外部電気回路基板に実装することができ、外部電気回路基板への実装の作業性が向上する。また、リード端子2が枠体1より外側にほとんど突出しないことから、パッケージの実装面積を小さくでき、パッケージを搭載する外部電気回路基板を小型化することが可能となる。
【0040】
さらに、上記構成によりリード端子2の大部分が枠体1を構成するエポキシ樹脂等の熱硬化性樹脂、PPSやLCP等のエンジニアリングプラスチック等の空気よりも比誘電率の大きな材料により覆われるため、隣接するリード端子2間の静電容量を大きくすることができ、その結果、高周波信号伝送用のリード端子2aにおけるインピータンスの上昇を抑えて、高周波信号伝送用のリード端子2aのインピーダンスを特性インピーダンスに略整合することができ、高周波信号伝送用のリード端子2aで伝送される高周波信号の伝送効率をより向上させることができる。
【0041】
なお、上記構成の場合、高周波信号伝送用のリード端子2aの凹部1aの棚部3で露出している部分の幅A(図1)は0.1〜1mmがよい。0.1mm未満の場合、棚部3で露出すべき高周波信号伝送用のリード端子2aが棚部3の樹脂の廻り込みにより露出しなくなることがある。また、1mmを超える場合、所定のインピータンス値に整合させるのが困難となり、特にGHz帯域の高周波信号を効率良く伝送できなくなる。
【0042】
高周波信号伝送用のリード端子2aの枠体1の外側の部分の幅Bは0.5〜5mmがよい。0.5mm未満の場合、パッケージを外部電気回路基板に実装する際に、高周波信号伝送用のリード端子2aが大きく変形し折れ等の破損が生じ易くなる。5mmを超える場合、高周波信号伝送用のリード端子2aの幅が大きくなるため、それに伴ってパッケージを大型化しなければならず、近時のパッケージの小型化傾向に反することとなる。
【0043】
また、接地用のリード端子2bの幅Cは0.5〜5mmがよく、0.5mm未満の場合、パッケージを外部電気回路基板に実装する際に接地用のリード端子2bが大きく変形し折れ等の破損が生じ易くなる。5mmを超える場合、接地用のリード端子2bの幅が大きくなり、それに伴ってパッケージを大型化しなければならず、近時のパッケージの小型化傾向に反することとなるとともに、接地用のリード端子2bと枠体1との熱膨張差が大きくなり、その熱膨張差によって枠体1に加わる歪みが大きくなって、接地用のリード端子2bが枠体1から剥離したり、枠体1にクラック等の破損が生じる。
【0044】
また、高周波信号伝送用のリード端子2aと接地用のリード端子2bとの間の間隔Dは0.1〜2mmがよい。0.1mm未満の場合、間隔Dが狭くなりすぎて、高周波信号伝送用のリード端子2aと接地用のリード端子2bとの間に樹脂を充填できなくなり、高周波信号伝送用のリード端子2aにおけるインピーダンスを所定値に整合させるのが困難となるとともに、枠体1を良好に成型できなくなる。2mmを超える場合、高周波信号伝送用のリード端子2aにおけるインピーダンスを所定値に整合させるのが困難となり、特にGHz帯域の高周波信号を効率良く伝送できなくなる。
【0045】
本発明の半導体装置は、上記のパッケージの基体8の載置部8aに半導体素子4を載置固定し、半導体素子4の各電極を所定のリード端子2に電気的接続手段5を介して電気的に接続し、しかる後、枠体1の側部1cの上面に蓋体6を封止材を介して接合し、基体8、枠体1および蓋体6から成る容器内部に半導体素子4を収納することによって、製品としての半導体装置となる。
【0046】
これにより、半導体素子4を気密に封止することができ、半導体素子4を長期にわたり正常に維持することができるとともに、上記パッケージを用いた高周波信号の伝送特性に優れたものとすることができる。
【0047】
あるいは、本発明の半導体装置は、上記のパッケージの基体8の載置部8aに半導体素子4を載置固定し、半導体素子4の各電極を所定のリード端子2に電気的接続手段5を介して電気的に接続し、しかる後、半導体素子4をエポキシ樹脂等の樹脂で覆うことによって、製品としての半導体装置となる。
【0048】
これにより、半導体素子4を容易に気密に封止することができ、工程を簡略化することができるとともに、上記パッケージを用いた高周波信号の伝送特性に優れたものとすることができる。
【0049】
なお、本発明は上記実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更を施すことは何等差し支えない。
【0050】
【発明の効果】
本発明の半導体素子収納用パッケージは、上面に半導体素子が載置される載置部を有するセラミック製の基体と、基体の上面の外周部に載置部を囲繞するように全周にわたって接着された樹脂製の枠体と、枠体の側部を貫通して設けられた複数のリード端子とを具備した半導体素子収納用パッケージにおいて、枠体は、内面に複数のリード端子の枠体内側の部分を支持し固定するための棚部が形成されており、棚部は、上面の複数のリード端子の枠体内側部分の中央部が位置する部位から枠体の下面にかけてそれぞれ空洞が形成されており、複数のリード端子は、高周波信号伝送用のリード端子およびその両側に等間隔をもって設けられた接地用のリード端子を含んでいるとともに、高周波信号伝送用のリード端子は、枠体の内部に枠体の外側に向かって漸次幅が広くなっている拡幅部が形成されていることから、リード端子の枠体の外側の部分の強度を確保するとともに、枠体の内側の部分のインピーダンスを所定のものに整合させることができ、また樹脂製の枠体を良好に成型することができる。その結果、リード端子の強度の信頼性を確保するとともに、リード端子における高周波信号の伝送特性を良好なものとすることができる。
【0051】
また、枠体を金型にて成型する際、空洞と成る部位に支持ピンを導入してリード端子を下側から支持することができる。即ち、リード端子の上面に接している金型と下面に接している支持ピンとでリード端子を挟み込んで強固に固定することができる。その結果、リード端子が成型の際に位置がずれるのを防いで、信号伝送用リード端子と接地用のリード端子との距離を精度よく保つことができ、信号伝送用リード端子に対する接地を良好なものとすることができる。
【0052】
さらに、半導体素子から発生した熱を樹脂よりも熱伝導性のよいセラミック製の基体を介して外部に有効に放熱することができる。また、基体がセラミックスから成ることから熱によって基体に反りが発生し難くなるとともに、枠体が基体に拘束されるために半導体素子収納用パッケージの変形を有効に抑制することができる。さらに、空洞の下側はセラミック製の基体により塞がれていることとなり、外部から空洞の内部への水の浸入が有効に抑制される。これらの結果、内部に収容した半導体素子を長期にわたり正常に維持することができる。
【0053】
本発明の半導体素子収納用パッケージは、基体は上面の棚部の下方の部位に接地導体層が形成されており、高周波信号伝送用のリード端子が位置する空洞に絶縁体が充填されているとともに接地用のリード端子が位置する空洞に導電体が充填されていることから、接地用のリード端子と接地導体層とが導電体を介して電気的に接続され、高周波信号伝送用のリード端子に対する接地電位が強化されるとともに高周波信号伝送用のリード端子を伝送する高周波信号のインピータンス値をより特性インピータンス値に近い値とすることができる。その結果、高周波信号の反射損失等の伝送損失が発生するのを抑制することができ、リード端子における高周波信号の伝送特性をより良好なものとすることができる。
【0054】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに複数のリード端子に電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、上記本発明の半導体素子収納用パッケージを用いた高周波信号の伝送特性に優れ、半導体素子の気密信頼性の高いものとなる。
【0055】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに複数のリード端子に電気的に接続された半導体素子と、半導体素子を覆う樹脂とを具備したことにより、上記本発明の半導体素子収納用パッケージを用いた高周波信号の伝送特性に優れ、半導体素子の気密信頼性の高いものとなる。
【図面の簡単な説明】
【図1】本発明の半導体素子収納用パッケージについて実施の形態の例を示す上面図である。
【図2】図1の半導体素子収納用パッケージの断面図である。
【図3】本発明の半導体素子収納用パッケージを製造するための金型の一例を示す断面図である。
【図4】本発明の半導体素子収納用パッケージの実施の形態の他の例を示す上面図である。
【図5】図4の半導体素子収納用パッケージの断面図である。
【図6】従来の半導体素子収納用パッケージの一例を示す断面図である。
【図7】図6の半導体素子収納用パッケージの斜視図である。
【符号の説明】
1:枠体
1a:凹部
1c:側部
2:リード端子
2a:高周波信号伝送用のリード端子
2b:接地用のリード端子
4:半導体素子
6:蓋体
7:導電体
8:基体
8a:載置部
8b:接地導体層
11:空洞

Claims (4)

  1. 上面に半導体素子が載置される載置部を有するセラミック製の基体と、該基体の上面の外周部に前記載置部を囲繞するように全周にわたって接着された樹脂製の枠体と、該枠体の側部を貫通して設けられた複数のリード端子とを具備した半導体素子収納用パッケージにおいて、前記枠体は、内面に前記複数のリード端子の前記枠体内側の部分を支持し固定するための棚部が形成されており、該棚部は、上面の前記複数のリード端子の前記枠体内側の部分の中央部が位置する部位から前記枠体の下面にかけてそれぞれ空洞が形成されており、前記複数のリード端子は、高周波信号伝送用のリード端子およびその両側に等間隔をもって設けられた接地用のリード端子を含んでいるとともに、前記高周波信号伝送用のリード端子は、前記枠体の内部に前記枠体の外側に向かって漸次幅が広くなっている拡幅部が形成されていることを特徴とする半導体素子収納用パッケージ。
  2. 前記基体は上面の前記棚部の下方の部位に接地導体層が形成されており、前記高周波信号伝送用のリード端子が位置する前記空洞に絶縁体が充填されているとともに前記接地用のリード端子が位置する前記空洞に導電体が充填されていることを特徴とする請求項1記載の半導体素子収納用パッケージ。
  3. 請求項1または請求項2記載の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記複数のリード端子に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする半導体装置。
  4. 請求項1または請求項2記載の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記複数のリード端子に電気的に接続された半導体素子と、該半導体素子を覆う樹脂とを具備したことを特徴とする半導体装置。
JP2002364261A 2002-12-16 2002-12-16 半導体素子収納用パッケージおよび半導体装置 Pending JP2004200243A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002364261A JP2004200243A (ja) 2002-12-16 2002-12-16 半導体素子収納用パッケージおよび半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002364261A JP2004200243A (ja) 2002-12-16 2002-12-16 半導体素子収納用パッケージおよび半導体装置

Publications (1)

Publication Number Publication Date
JP2004200243A true JP2004200243A (ja) 2004-07-15

Family

ID=32762179

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002364261A Pending JP2004200243A (ja) 2002-12-16 2002-12-16 半導体素子収納用パッケージおよび半導体装置

Country Status (1)

Country Link
JP (1) JP2004200243A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8344498B2 (en) 2007-10-22 2013-01-01 Nec Corporation Semiconductor device
TWI408783B (zh) * 2008-02-06 2013-09-11 Sanyo Electric Co 電路裝置及其製造方法
US8829685B2 (en) 2009-03-31 2014-09-09 Semiconductor Components Industries, Llc Circuit device having funnel shaped lead and method for manufacturing the same
JP2021101475A (ja) * 2016-07-28 2021-07-08 京セラ株式会社 半導体素子実装用基板および半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8344498B2 (en) 2007-10-22 2013-01-01 Nec Corporation Semiconductor device
TWI408783B (zh) * 2008-02-06 2013-09-11 Sanyo Electric Co 電路裝置及其製造方法
US8829685B2 (en) 2009-03-31 2014-09-09 Semiconductor Components Industries, Llc Circuit device having funnel shaped lead and method for manufacturing the same
JP2021101475A (ja) * 2016-07-28 2021-07-08 京セラ株式会社 半導体素子実装用基板および半導体装置
JP7049500B2 (ja) 2016-07-28 2022-04-06 京セラ株式会社 半導体素子実装用基板および半導体装置

Similar Documents

Publication Publication Date Title
US20090014867A1 (en) Seal ring for glass wall microelectronics package
JP2007013450A (ja) 導波管伝送線路変換装置
JP2004200243A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2010034212A (ja) 高周波セラミックパッケージおよびその作製方法
JP2003347460A (ja) 電子装置
JPH11238838A (ja) 混成集積回路装置
JP3840160B2 (ja) 高周波素子収納用パッケージ
JP4127390B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3527902B2 (ja) 半導体素子収納用パッケージおよび半導体装置
CN110945644B (zh) 布线基板、电子装置用封装件及电子装置
JP2004165180A (ja) 半導体素子収納用パッケージおよび半導体装置
JP4167576B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3961267B2 (ja) 水晶デバイス
JP3906050B2 (ja) 水晶デバイス
JP3411204B2 (ja) 半導体素子収納用パッケージ
JP3906049B2 (ja) 水晶デバイス
JP2002305262A (ja) 半導体素子実装用パッケージ
JP4041394B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3847250B2 (ja) 半導体装置の実装構造
JP2004158575A (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP2002170908A (ja) 半導体素子収納基板
JP2004179180A (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP2002076209A (ja) 半導体素子収納用パッケージ
JP2004158573A (ja) 半導体素子収納用パッケージおよびこれを用いた半導体装置
JP2003163560A (ja) 圧電振動子収納用容器