JP2004165180A - 半導体素子収納用パッケージおよび半導体装置 - Google Patents
半導体素子収納用パッケージおよび半導体装置 Download PDFInfo
- Publication number
- JP2004165180A JP2004165180A JP2002312879A JP2002312879A JP2004165180A JP 2004165180 A JP2004165180 A JP 2004165180A JP 2002312879 A JP2002312879 A JP 2002312879A JP 2002312879 A JP2002312879 A JP 2002312879A JP 2004165180 A JP2004165180 A JP 2004165180A
- Authority
- JP
- Japan
- Prior art keywords
- lead terminal
- semiconductor element
- base
- package
- frequency signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
【課題】リード端子における高周波信号の伝送特性を向上させることのできる半導体素子収納用パッケージおよび半導体装置を提供すること。
【解決手段】半導体素子収納用パッケージは、上面に形成された凹部１ａの底面に半導体素子４を載置する載置部１ｂが形成された樹脂製の基体１と、基体１の側壁部１ｃを貫通して設けられた複数のリード端子２とを具備し、複数のリード端子２は、高周波信号伝送用のリード端子２ａおよびその両側に略等間隔をもって設けられた接地用のリード端子２ｂを含んでおり、高周波信号伝送用のリード端子２ａは、側壁部１ｃの内部に基体１の外側に向かって漸次幅が広くなっている拡幅部２ｄが形成されている。
【選択図】 図１
【解決手段】半導体素子収納用パッケージは、上面に形成された凹部１ａの底面に半導体素子４を載置する載置部１ｂが形成された樹脂製の基体１と、基体１の側壁部１ｃを貫通して設けられた複数のリード端子２とを具備し、複数のリード端子２は、高周波信号伝送用のリード端子２ａおよびその両側に略等間隔をもって設けられた接地用のリード端子２ｂを含んでおり、高周波信号伝送用のリード端子２ａは、側壁部１ｃの内部に基体１の外側に向かって漸次幅が広くなっている拡幅部２ｄが形成されている。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、ＩＣ，ＬＳＩ等の半導体集積回路素子や半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の光半導体素子などの半導体素子を収納するための半導体素子収納用パッケージおよび半導体装置に関する。
【０００２】
【従来の技術】
従来、半導体素子24を収納するための半導体素子収納用パッケージ（以下、パッケージともいう）は、セラミック製のものの他にエポキシ樹脂等の樹脂から成るものが用いられている。樹脂から成り上面に半導体素子24を収容する凹部21ａが形成されたパッケージを図10に示す。同図に示すように、パッケージは、上面に形成された凹部21ａの底面の略中央部に半導体素子24を載置するための載置部21ｂを有し、エポキシ樹脂等の熱硬化性樹脂、ポリフェニレンサルファイト（ＰＰＳ）や液晶ポリマー（ＬＣＰ）等のエンジニアリングプラスチック等の電気的に絶縁性の樹脂から成る基体21と、基体21の側壁部21ｃを貫通するとともに両端が側壁部21ｃの内外に突出するように取着され、側壁部21ｃの外側に突出する一端が外部電気回路に電気的に接続される複数のリード端子22と、側壁部21ｃの上面に封止材を介して取着されて内側を気密に封止する蓋体26とから主に構成されている（例えば、下記の特許文献１参照）。
【０００３】
そして、基体21の載置部21ｂ上にシリコン（Ｓｉ）等から成る基板上に搭載された半導体素子24が載置固定されるとともに、側壁部21ｃの内側にリード端子22の一端部が固定される棚部23が基体21と一体で形成され、リード端子22の上面は棚部23の上面と略面一となっているとともに棚部23の上面で露出するようにして固定され、リード端子22の一端部に半導体素子24の各電極をボンディングワイヤ等の電気的接続手段25を介して電気的に接続させ、しかる後、側壁部21ｃの上面に蓋体26を樹脂接着剤等の封止材を介して接合し、基体21と蓋体26とから成る容器内部に半導体素子24を収容することによって、製品としての半導体装置が完成する。
【０００４】
【特許文献１】
特開2002−198455号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来のパッケージおよび半導体装置においては、リード端子22で伝送される高周波信号がＧＨｚ帯域となると、リード端子22において反射損失や透過損失等の伝送損失が大きくなり、高周波信号を効率よく伝送できなくなるという問題点が生じていた。
【０００６】
従って、本発明は上記問題点に鑑みて完成されたものであり、その目的は、半導体素子作動時にリード端子における高周波信号の伝送特性を向上させることのできるパッケージおよび半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面に形成された凹部の底面に半導体素子を載置する載置部が形成された樹脂製の基体と、該基体の側壁部を貫通して設けられた複数のリード端子とを具備した半導体素子収納用パッケージにおいて、前記複数のリード端子は、高周波信号伝送用のリード端子およびその両側に略等間隔をもって設けられた接地用のリード端子を含んでおり、前記高周波信号伝送用のリード端子は、前記側壁部の内部に前記基体の外側に向かって漸次幅が広くなっている拡幅部が形成されていることを特徴とする。
【０００８】
本発明の半導体素子収納用パッケージは、複数のリード端子は高周波信号伝送用のリード端子およびその両側に略等間隔をもって設けられた接地用のリード端子を含んでおり、高周波信号伝送用のリード端子は側壁部の内部に基体の外側に向かって漸次幅が広くなっている拡幅部が形成されていることから、リード端子の基体の側壁部外側の部位の強度を確保するとともに、基体の側壁部内側の部位のインピーダンスを所定のものに整合させることができ、また樹脂製の基体を良好に成型することができる。その結果、リード端子の強度の信頼性を確保するとともに、リード端子における高周波信号の伝送特性を良好なものとすることができる。
【０００９】
本発明の半導体素子収納用パッケージにおいて、好ましくは、前記基体は、前記高周波信号伝送用のリード端子の下方の部位に接地用の金属板が設けられていることを特徴とする。
【００１０】
本発明の半導体素子収納用パッケージは、基体は高周波信号伝送用のリード端子の下方の部位に接地用の金属板が設けられていることから、高周波信号伝送用のリード端子に対する接地電位が強化されるとともに高周波信号伝送用のリード端子を伝送する高周波信号のインピータンス値をより特性インピータンス値に近い値とすることができる。その結果、高周波信号の反射損失等の伝送損失が発生するのを抑制することができ、リード端子における高周波信号の伝送特性をより良好なものとすることができる。
【００１１】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記複数のリード端子に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【００１２】
また、本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記複数のリード端子に電気的に接続された半導体素子と、該半導体素子を覆う樹脂とを具備したことを特徴とする。
【００１３】
本発明の半導体装置は、これらの構成により、上記本発明の半導体素子収納用パッケージを用いた高性能で信頼性の高いものとなる。
【００１４】
【発明の実施の形態】
本発明の半導体素子収納用パッケージおよび半導体装置を以下に詳細に説明する。本発明のパッケージは、図１に示すように、上面に形成された凹部１ａの底面の略中央部に半導体素子４を載置するための鉄（Ｆｅ）−ニッケル（Ｎｉ）合金や鉄−ニッケル−コバルト（Ｃｏ）合金等の金属からなる載置部１ｂを有し、エポキシ樹脂等の熱硬化性樹脂、ＰＰＳやＬＣＰ等のエンジニアリングプラスチック等から成る基体１と、基体１の側壁部１ｃに一端部が埋め込まれ、外側に突出する他端部が外部電気回路に電気的に接続されるＦｅ−Ｎｉ合金やＦｅ−Ｎｉ−Ｃｏ合金等の金属からなる複数のリード端子２とから主に構成されている。また、凹部１ａの底面でリード端子２の一端部が固定される部位は、基体１と一体で形成された棚部３となっている。
【００１５】
本発明のパッケージは、上面に形成された凹部１ａの底面に半導体素子４を載置する載置部１ｂが形成された樹脂製の基体１と、基体１の側壁部１ｃを貫通して設けられた複数のリード端子２とを具備し、複数のリード端子２は、高周波信号伝送用のリード端子２ａおよびその両側に略等間隔をもって設けられた接地用のリード端子２ｂを含んでおり、高周波信号伝送用のリード端子２ａは、側壁部１ｃの内部に基体１の外側に向かって漸次幅が広くなっている拡幅部２ｄが形成されている。
【００１６】
本発明の基体１は、エポキシ樹脂等の熱硬化性樹脂、ＰＰＳやＬＣＰ等のエンジニアリングプラスチック等から成り、トランスファモールド成型法またはインジェクションモールド成型法によって製作される。
【００１７】
リード端子２はＦｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属から成り、Ｆｅ−Ｎｉ−Ｃｏ合金等から成るインゴット（塊）に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって作製される。リード端子２の基体１への取着は、基体１をトランスファモールド成型法またはインジェクションモールド成型法により形成する際に予め金型内の所定位置にリード端子２をセットしておくことによって、棚部３の上面に一端部が固定され、他端部が側壁部１ｃの外側に突出した状態で一体的に取着される。
【００１８】
そして、リード端子２の側壁部１ｃ内側の一端部の上面は、棚部３の上面と略面一とされており、棚部３の上面で露出している。これにより、リード端子２の一端部の上面にボンディングワイヤ等の電気的接続手段５を電気的に接続する際、電気的接続手段５と接続されるリード端子２の一端部が棚部３の上面に固定されているため、電気的接続手段５との接続作業が容易なものとなり、半導体素子４と外部電気回路とを電気的接続手段５およびリード端子２を介して確実に電気的に接続させることができる。
【００１９】
このリード端子２は、その露出する表面に良導電性で耐蝕性に優れたＮｉやＡｕ等の金属をメッキ法により所定厚み（0.1〜20μｍ）に被着させておくのがよく、リード端子２の酸化腐蝕を有効に防止できるとともに、リード端子２と電気的接続手段５との接続およびリード端子２と外部電気回路との接続を信頼性の高いものとなすことができる。
【００２０】
さらに、基体１の側壁部１ｃ上には樹脂接着剤等から成る封止材を介して、ガラス、セラミックス、金属、樹脂等の板部材から成る蓋体６が接合され、蓋体６で凹部１ａの内側を塞ぐことよって基体１と蓋体６とで構成される容器内に半導体素子４が収納される。
【００２１】
なお、封止材としては、エポキシ樹脂やアクリル樹脂等を主成分とした比較的強度および耐熱性の高い樹脂接着剤を用いるのが良い。封止材がエポキシ樹脂から成る場合、具体的には、ビスフェノールＡ型エポキシ樹脂、ノボラック型エポキシ樹脂、グリシジアルアミン型エポキシ樹脂等のエポキシ樹脂に、アミン系硬化剤やイミダゾール系硬化剤、酸無水物硬化剤等の硬化剤を添加したものを用いる。また、封止材は、基体１または蓋体６との熱膨脹係数差が30×10-6／℃以下であるのが好ましく、封止材と基体１または蓋体６との熱応力を軽減し、封止材と基体１または蓋体６との間の剥離を確実に防止することができる。
【００２２】
本発明において、複数のリード端子２は、高周波信号伝送用のリード端子２ａおよびその両側に略等間隔をもって設けられた接地用のリード端子２ｂを含んでおり、リード端子２ａは、側壁部１ｃの内部に基体１の外側に向かって漸次幅が広くなっている拡幅部２ｄが形成されている。そして、リード端子２ａとその両側に配置されたリード端子２ｂとはコプレーナ構造を形成している。
【００２３】
この構成により、リード端子２ａの半導体素子４に接続される一端部は、特性インピーダンスに略整合されて高周波信号を効率よく伝送させることができる。また、リード端子２ａの外部電気回路に接続される他端部は幅広となっているため、外部電気回路への接続時等に折れ等の破損が生じるの防止できる。また、リード端子２ａの凹部１ａで露出している一端部が幅狭部となっていることで、リード端子２ａの凹部１ａで露出している部位を特性インピーダンスに略整合させた状態とし、半導体素子４を入出力する高周波信号を効率よく伝送させることができる。
【００２４】
また、図２に示すように、リード端子２は側壁部１ｃより外側に突出した部位が、側壁部１ｃの外面近傍で約90°の角度で下方に折り曲げられているのが良い。さらに、図３に示すように、リード端子２は側壁部１ｃより外側に突出した部位が90°より若干大きな所定角度で下方に折り曲げられ、さらにリード端子２の他端部が基体１の下面に略平行になるようにして所定角度で外側に折り曲げられているのが良い。このような構成により、リード端子２の他端部を外部電気回路基板の上面に載置するだけで、外部電気回路に接続するとともに外部電気回路基板に実装することでき、外部電気回路基板への実装の作業性が向上する。
【００２５】
また、図４に示すように、リード端子２は基体１内部で所定角度で下方に折り曲げられ、さらに他端部の下面と基体１の下面とが略面一となるように所定角度で外側に折り曲げられているのが良い。これにより、リード端子２の他端部を外部電気回路基板の上面に載置するだけで、外部電気回路に接続されるとともに外部電気回路基板に実装することができ、外部電気回路基板への実装の作業性が向上する。また、リード端子２が側壁部１ｃより外側にほとんど突出しないことから、さらなるパッケージの小型化が可能となる。さらに、リード端子２がエポキシ樹脂等の熱硬化性樹脂、ＰＰＳやＬＣＰ等のエンジニアリングプラスチック等の空気よりも比誘電率が大きな材料により覆われるため、リード端子２間の静電容量を大きくすることができ、その結果、リード端子２ａにおけるインピータンスの上昇を抑えて、リード端子２ａのインピーダンスを特性インピーダンスに略整合することができ、リード端子２ａで伝送される高周波信号の伝送効率をより向上させることができる。
【００２６】
高周波信号伝送用のリード端子２ａの凹部１ａの棚部３で露出している部位の幅Ａ（図１）は0.1〜0.4ｍｍがよく、0.1ｍｍ未満の場合、棚部３で露出すべきリード端子２が棚部３の樹脂の廻り込みにより露出しなくなることがある。0.4ｍｍを超える場合、所定のインピータンス値に整合させるのが困難となり、特にＧＨｚ帯域の高周波信号を効率良く伝送できなくなる。
【００２７】
リード端子２ａの側壁部１ｃ外側の部位の幅Ｂは0.5〜５ｍｍがよい。0.5ｍｍ未満の場合、パッケージを外部電気回路基板に実装する際に、リード端子２ａが大きく変形し折れ等の破損が生じ易くなる。５ｍｍを超える場合、リード端子２ａの幅が大きくなるため、それに伴ってパッケージを大型化しなければならず、近時のパッケージの小型化傾向に反することとなる。
【００２８】
また、接地用のリード端子２ｂの幅Ｃは0.5〜５ｍｍがよく、0.5ｍｍ未満の場合、パッケージを外部電気回路基板に実装する際にリード端子２ｂが大きく変形し折れ等の破損が生じ易くなる。５ｍｍを超える場合、リード端子２ｂの幅が大きくなり、それに伴ってパッケージを大型化しなければならず、近時のパッケージの小型化傾向に反することとなるとともに、リード端子２ｂと基体１との熱膨張差が大きくなり、その熱膨張差によって基体１に加わる歪みが大きくなって、リード端子２ｂが基体１から剥離したり、基体１にクラック等の破損が生じる。
【００２９】
また、リード端子２ａとリード端子２ｂとの間の間隔Ｄは0.1〜２ｍｍがよい。0.1ｍｍ未満の場合、間隔Ｄが狭くなりすぎて、リード端子２ａとリード端子２ｂとの間に樹脂を充填できなくなり、リード端子２ａにおけるインピーダンスを所定値に整合させるのが困難となるとともに、基体１を良好に成型できなくなる。２ｍｍを超える場合、リード端子２ａにおけるインピーダンスを所定値に整合させるのが困難となり、特にＧＨｚ帯域の高周波信号を効率良く伝送できなくなる。
【００３０】
本発明において、基体１は、高周波信号伝送用のリード端子２ａの下方の部位に接地用の金属板７が設けられていることが好ましい。これにより、リード端子２ａに対する接地電位を強化するとともにリード端子２ａを伝送する高周波信号のインピータンス値をより特性インピータンス値に近い値とすることができ、高周波信号の反射損失等の伝送損失が発生するのを抑制し、リード端子２ａにおける高周波信号の伝送特性をより良好なものとすることができる。
【００３１】
金属板７は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成るもの、またはセラミックス等の絶縁板の表面にタングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ）等のメタライズ層が形成されたもの、またはＰＰＳやＬＣＰ等のエンジニアリングプラスチック，ガラスエポキシ樹脂等から成る板状体の表面に銅（Ｃｕ）メッキ層やＮｉメッキ層等の金属メッキ層を形成したものなどから成る。この金属板７は、絶縁体である基体１の樹脂を介してリード端子２ａと所定の間隔をもって、基体１中に設置されていても良く、また、基体１の下面に貼着されていても良い。
【００３２】
この金属板７は、例えば図９に示すように基体１をトランスファモールド成型法またはインジェクションモールド成型法により形成する際に、予め金型内の所定位置にリード端子２ａと同様に金属板７をセットしておくことによって、リード端子２ａは棚部３の上面に一端部が固定され他端部が側壁部１ｃの外側に突出し、金属板７はリード端子２ａの下方に樹脂を介して所定の間隔をもって配置される。
【００３３】
また、リード端子２ａとその下方の金属板７との間の間隔Ｅ（図６〜図９）、即ちリード端子２ａと金属板７との間の樹脂の厚さは、0.5〜２ｍｍがよい。0.5ｍｍ未満の場合、間隔Ｅが狭くなりすぎて、リード端子２ａの下方に樹脂を充填するのが困難になったり、充填できても基体１の内部にボイドが発生する等の問題が発生し易い。２ｍｍを超える場合、リード端子２ａを伝送する高周波信号のインピータンス値を特性インピータンス値に近づけることが困難になり、高周波信号に反射損失等の伝送損失が発生し、特にＧＨｚ帯域の高周波信号を効率良く伝送できなくなる。
【００３４】
なお、図６〜図８の構成のものは、それぞれ図２〜図４のものにおいてリード端子２ａの下方に金属板７を設けたものであり、金属板７は基体１の下面に形成された凹部の天井面に貼着された構成であり、金属板７の下方は空間になっている。これらの構成のものは、基体１を成型した後に基体１の下面に貼着することができ、製造が容易なものとなる。また、基体１の体積が小さくなるので、パッケージが軽量化されるとともに低コストに製造することができる。
【００３５】
かくして、本発明のパッケージは、基体１の載置部１ｂに基板に搭載した半導体素子４を載置固定し、半導体素子４の各電極を所定のリード端子２に電気的接続手段５を介して電気的に接続し、しかる後、基体１の側壁部１ｃの上面に蓋体６を封止材を介して接合し、基体１と蓋体６とから成る容器内部に半導体素子４を収納することによって、製品としての半導体装置となる。
【００３６】
【実施例】
本発明の光半導体装置の実施例を以下に説明する。
【００３７】
（実施例１）
図１，図10に示した本発明の半導体装置および従来の半導体装置を、オルソクレゾールノボラック型エポキシ系熱硬化性樹脂を用いたトランスファモールド成型法により以下のように作製した。
【００３８】
まず、上面に形成された凹部１ａの底面に半導体素子４を載置する載置部１ｂが形成され、外形寸法が縦９ｍｍ×横13ｍｍ×高さ３ｍｍで、側壁部１ｃの厚みが２ｍｍ、底部の厚みが１ｍｍの略直方体状の樹脂製の基体１と、基体１の側壁部１ｃを貫通して設けられたリード端子２とからなり、高周波信号伝送用のリード端子２ａの凹部１ａで露出している一端部の幅Ａを0.3ｍｍ、リード端子２ａの側壁部１ｃ外側の部位の幅Ｂを0.5ｍｍ、リード端子２ａと接地用のリード端子２ｂとの間の間隔Ｄを0.3ｍｍとし、リード端子２ｂの幅Ｃを0.4，0.5，１，２，５，６，10（ｍｍ）とした合計７種類のサンプルを各10個作製した。
【００３９】
これらのサンプルを温度サイクル試験装置（株式会社タバイエスペック製「ＴＳＡ−201Ｓ」）内にセットし、温度サイクル（−40℃〜85℃）を１サイクル（７時間）加えた。そして、基体１とリード端子２ｂとの間に剥離、クラック等が発生したものを不良品とした。その結果を表１に示す。
【００４０】
【表１】
【００４１】
表１より、幅Ｃが５ｍｍを超える場合は基体１とリード端子２ｂとの間に剥離またはクラックが生じた。
【００４２】
次に、リード端子２ａの側壁部１ｃ外側の部位の幅Ｂを0.5ｍｍ、リード端子２ａとリード端子２ｂとの間の間隔Ｄを0.3ｍｍとし、リード端子２ａの凹部１ａで露出している一端部の幅Ａを0.05，0.1，0.15，0.3，0.4，0.5，0.7（ｍｍ）の７種とし、リード端子２ｂの幅Ｃを0.4，0.5，１，２，５（ｍｍ）の５種とした合計35種類のサンプルを各10個作製した。これらのサンプルのリード端子２ａの一端部に５ＧＨｚの高周波信号を入力して、その反射損失および透過損失を測定した。そして、反射損失が−15ｄＢ以上、または透過損失が−１ｄＢ以下であるものを不良品とした。また、リード端子２ａが樹脂の廻り込みにより露出しないものも不良品とした。その結果を表２に示す。
【００４３】
【表２】
【００４４】
表２より、幅Ａが0.4ｍｍを超える場合、また幅Ｃが0.5ｍｍ未満の場合、反射損失または透過損失を満足しない不良品が発生した。また、幅Ａが0.1ｍｍ未満では、樹脂の廻り込みによりリード端子２ａが露出しない不良品が発生した。
【００４５】
次に、幅Ａを0.4ｍｍ、幅Ｃを５ｍｍ、リード端子２ａの側壁部１ｃ外側の部位の幅Ｂを0.5ｍｍとし、リード端子２ａとリード端子２ｂとの間の間隔Ｄを0.05，0.1，0.3，0.5，１，２，３（ｍｍ）とした合計７種類のサンプルを各10個作製した。これらのサンプルのリード端子２ａの一端部に５ＧＨｚの高周波信号を入力して、その反射損失および透過損失を測定した。そして、反射損失が−15ｄＢ以上、または透過損失が−１ｄＢ以下であるものを不良品とした。その結果を表３に示す。
【００４６】
【表３】
【００４７】
表３より、間隔Ｄが0.1ｍｍ未満の場合、または２ｍｍを超える場合、反射損失または透過損失を満足しない不良品が発生した。間隔Ｄが0.1ｍｍ未満の場合は、リード端子２ａとリード端子２ｂとの間に樹脂が充填されないために反射損失または透過損失を満足しない不良品が発生した。
【００４８】
次に、幅Ａを0.4ｍｍ、幅Ｃを５ｍｍ、間隔Ｄを0.1ｍｍとし、幅Ｂを0.15，0.3，0.4，0.5，１，３（ｍｍ）とした合計６種類のサンプルを各10個作製し、これらのサンプルのリード端子２ａの側壁部１ｃ外側の部位を外部電気回路基板の電極に接続し、接続時にリード端子２ａに折れ等の破断が生じたものを不良品とした。その結果を表４に示す。
【００４９】
【表４】
【００５０】
表４より、幅Ｂが0.5ｍｍ未満の場合、外部電気回路基板への接続時にリード端子２ａに折れ等の破断が生じた不良品が発生した。0.5ｍｍ以上では、リード端子２ａに折れ等の破断は生じなかったが、５ｍｍを超えると近時のパッケージの小型化傾向に反することとなり不適当であった。
【００５１】
（実施例２）
図５，図10に示した本発明の半導体装置および従来の半導体装置を、上記実施例１と同様にして以下のように作製した。
【００５２】
まず、凹部１ａの底面に半導体素子４を載置する載置部１ｂが形成され、外形寸法が縦９ｍｍ×横13ｍｍ×高さ３ｍｍで、側壁部１ｃの厚みが２ｍｍ、底部の厚みが１ｍｍの略直方体状の樹脂製の基体１と、基体１の側壁部１ｃを貫通して設けられたリード端子２とからなり、幅Ａを0.3ｍｍ、幅Ｂを0.5ｍｍ、間隔Ｄを0.3ｍｍとし、幅Ｃを0.4，0.5，１，２，５，６，10（ｍｍ）とした合計７種類のサンプルを各10個作製した。このとき、全てのサンプルにおいて、図６に示すように、リード端子２ａ，２ｂの下方に、Ｆｅ−Ｎｉ−Ｃｏ合金から成る縦３ｍｍ×横10ｍｍ×厚さ0.25ｍｍの金属板７を、間隔Ｅが１ｍｍでもって設置した。
【００５３】
これらのサンプルを温度サイクル試験装置（株式会社タバイエスペック製「ＴＳＡ−201Ｓ」）内にセットし、温度サイクル（−40℃〜85℃）を１サイクル（７時間）加えた。そして、基体１とリード端子２ｂとの間に剥離、クラック等が発生したものを不良品とした。その結果を表５に示す。
【００５４】
【表５】
【００５５】
表５より、幅Ｃが５ｍｍを超える場合は基体１とリード端子２ｂとの間に剥離またはクラックが生じた。
【００５６】
次に、幅Ｂを0.5ｍｍ、間隔Ｄを0.3ｍｍとし、幅Ａを0.05，0.1，0.15，0.3，0.4，0.5，0.7（ｍｍ）の７種とし、幅Ｃを0.4，0.5，１，２，５（ｍｍ）の５種とした合計35種類のサンプルを各10個作製した。このとき、全てのサンプルにおいて、上記と同様にして金属板７を設置した。
【００５７】
これらのサンプルのリード端子２ａの一端部に５ＧＨｚの高周波信号を入力して、その反射損失および透過損失を測定した。そして、反射損失が−15ｄＢ以上、または透過損失が−１ｄＢ以下であるものを不良品とした。また、リード端子２ａが樹脂の廻り込みにより露出しないものも不良品とした。その結果を表６に示す。
【００５８】
【表６】
【００５９】
表６より、幅Ａが0.4ｍｍを超える場合、また幅Ｃが0.5ｍｍ未満の場合、反射損失または透過損失を満足しない不良品が発生した。また、幅Ａが0.1ｍｍ未満では、樹脂の廻り込みによりリード端子２ａが露出しない不良品が発生した。
【００６０】
次に、幅Ａを0.4ｍｍ、幅Ｃを５ｍｍ、幅Ｂを0.5ｍｍとし、間隔Ｄを0.05，0.1，0.3，0.5，１，２，３（ｍｍ）とした合計７種類のサンプルを各10個作製した。このとき、全てのサンプルにおいて、上記と同様にして金属板７を設置した。
【００６１】
これらのサンプルのリード端子２ａの一端部に５ＧＨｚの高周波信号を入力して、その反射損失および透過損失を測定した。そして、反射損失が−15ｄＢ以上、または透過損失が−１ｄＢ以下であるものを不良品とした。その結果を表７に示す。
【００６２】
【表７】
【００６３】
表７より、間隔Ｄが0.1ｍｍ未満の場合、または２ｍｍを超える場合、反射損失または透過損失を満足しない不良品が発生した。間隔Ｄが0.1ｍｍ未満の場合は、リード端子２ａとリード端子２ｂとの間に樹脂が充填されないために反射損失または透過損失を満足しない不良品が発生した。
【００６４】
次に、幅Ａを0.4ｍｍ、幅Ｃを５ｍｍ、間隔Ｄを0.1ｍｍとし、幅Ｂを0.15，0.3，0.4，0.5，１，３（ｍｍ）とした合計６種類のサンプルを各10個作製した。このとき、全てのサンプルにおいて、上記と同様にして金属板７を設置した。
【００６５】
これらのサンプルのリード端子２ａの側壁部１ｃ外側の部位を外部電気回路基板の電極に接続し、接続時にリード端子２ａに折れ等の破断が生じたものを不良品とした。その結果を表８に示す。
【００６６】
【表８】
【００６７】
表８より、幅Ｂが0.5ｍｍ未満の場合、外部電気回路基板への接続時にリード端子２ａに折れ等の破断が生じた不良品が発生した。0.5ｍｍ以上では、リード端子２ａに折れ等の破断は生じなかったが、５ｍｍを超えると近時のパッケージの小型化傾向に反することとなり不適当であった。
【００６８】
なお、本発明は上記実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を施すことは何等差し支えない。例えば、半導体装置において、蓋体６を設ける代わりに半導体素子４を樹脂で覆ってもよい。この場合、樹脂は、凹部１ａに充填されていてもよいし、半導体素子４を覆うだけであってもよい。
【００６９】
【発明の効果】
本発明の半導体素子収納用パッケージは、上面に形成された凹部の底面に半導体素子を載置する載置部が形成された樹脂製の基体と、基体の側壁部を貫通して設けられた複数のリード端子とを具備し、複数のリード端子は、高周波信号伝送用のリード端子およびその両側に略等間隔をもって設けられた接地用のリード端子を含んでおり、高周波信号伝送用のリード端子は、側壁部の内部に基体の外側に向かって漸次幅が広くなっている拡幅部が形成されていることにより、リード端子の側壁部外側の部位の強度を確保するとともに、側壁部内側の部位のインピーダンスを所定値に整合させることができ、また樹脂製の基体を良好に成型することができる。その結果、リード端子の強度の信頼性を確保するとともに、リード端子における高周波信号の伝送特性を良好なものとすることができる。
【００７０】
本発明の半導体素子収納用パッケージは、好ましくは基体は高周波信号伝送用のリード端子の下方の部位に接地用の金属板が設けられていることから、高周波信号伝送用のリード端子に対する接地電位が強化されるとともに高周波信号伝送用のリード端子を伝送する高周波信号のインピータンス値をより特性インピータンス値に近い値とすることができる。その結果、高周波信号の反射損失等の伝送損失が発生するのを抑制することができ、リード端子における高周波信号の伝送特性をより良好なものとすることができる。
【００７１】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに複数のリード端子に電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、本発明の半導体素子収納用パッケージを用いた高性能で信頼性の高いものとなる。
【００７２】
また、本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに複数のリード端子に電気的に接続された半導体素子と、半導体素子を覆う樹脂とを具備したことにより、本発明の半導体素子収納用パッケージを用いた高性能で信頼性の高いものとなる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージについて実施の形態の例を示す平面図である。
【図２】本発明の半導体素子収納用パッケージについて実施の形態の例を示す断面図である。
【図３】本発明の半導体素子収納用パッケージについて実施の形態の他の例を示す断面図である。
【図４】本発明の半導体素子収納用パッケージについて実施の形態の他の例を示す断面図である。
【図５】本発明の半導体素子収納用パッケージについて実施の形態の他の例を示す平面図である。
【図６】本発明の半導体素子収納用パッケージについて実施の形態の他の例を示す断面図である。
【図７】本発明の半導体素子収納用パッケージについて実施の形態の他の例を示す断面図である。
【図８】本発明の半導体素子収納用パッケージについて実施の形態の他の例を示す断面図である。
【図９】本発明の半導体素子収納用パッケージについて実施の形態の他の例を示す断面図である。
【図10】従来の半導体素子収納用パッケージの一例を示す斜視図である。
【符号の説明】
１：基体
１ａ：凹部
１ｃ：側壁部
２：リード端子
２ａ：高周波信号伝送用のリード端子
２ｂ：接地用のリード端子
４：半導体素子
６：蓋体
【発明の属する技術分野】
本発明は、ＩＣ，ＬＳＩ等の半導体集積回路素子や半導体レーザ（ＬＤ），フォトダイオード（ＰＤ）等の光半導体素子などの半導体素子を収納するための半導体素子収納用パッケージおよび半導体装置に関する。
【０００２】
【従来の技術】
従来、半導体素子24を収納するための半導体素子収納用パッケージ（以下、パッケージともいう）は、セラミック製のものの他にエポキシ樹脂等の樹脂から成るものが用いられている。樹脂から成り上面に半導体素子24を収容する凹部21ａが形成されたパッケージを図10に示す。同図に示すように、パッケージは、上面に形成された凹部21ａの底面の略中央部に半導体素子24を載置するための載置部21ｂを有し、エポキシ樹脂等の熱硬化性樹脂、ポリフェニレンサルファイト（ＰＰＳ）や液晶ポリマー（ＬＣＰ）等のエンジニアリングプラスチック等の電気的に絶縁性の樹脂から成る基体21と、基体21の側壁部21ｃを貫通するとともに両端が側壁部21ｃの内外に突出するように取着され、側壁部21ｃの外側に突出する一端が外部電気回路に電気的に接続される複数のリード端子22と、側壁部21ｃの上面に封止材を介して取着されて内側を気密に封止する蓋体26とから主に構成されている（例えば、下記の特許文献１参照）。
【０００３】
そして、基体21の載置部21ｂ上にシリコン（Ｓｉ）等から成る基板上に搭載された半導体素子24が載置固定されるとともに、側壁部21ｃの内側にリード端子22の一端部が固定される棚部23が基体21と一体で形成され、リード端子22の上面は棚部23の上面と略面一となっているとともに棚部23の上面で露出するようにして固定され、リード端子22の一端部に半導体素子24の各電極をボンディングワイヤ等の電気的接続手段25を介して電気的に接続させ、しかる後、側壁部21ｃの上面に蓋体26を樹脂接着剤等の封止材を介して接合し、基体21と蓋体26とから成る容器内部に半導体素子24を収容することによって、製品としての半導体装置が完成する。
【０００４】
【特許文献１】
特開2002−198455号公報
【０００５】
【発明が解決しようとする課題】
しかしながら、上記従来のパッケージおよび半導体装置においては、リード端子22で伝送される高周波信号がＧＨｚ帯域となると、リード端子22において反射損失や透過損失等の伝送損失が大きくなり、高周波信号を効率よく伝送できなくなるという問題点が生じていた。
【０００６】
従って、本発明は上記問題点に鑑みて完成されたものであり、その目的は、半導体素子作動時にリード端子における高周波信号の伝送特性を向上させることのできるパッケージおよび半導体装置を提供することにある。
【０００７】
【課題を解決するための手段】
本発明の半導体素子収納用パッケージは、上面に形成された凹部の底面に半導体素子を載置する載置部が形成された樹脂製の基体と、該基体の側壁部を貫通して設けられた複数のリード端子とを具備した半導体素子収納用パッケージにおいて、前記複数のリード端子は、高周波信号伝送用のリード端子およびその両側に略等間隔をもって設けられた接地用のリード端子を含んでおり、前記高周波信号伝送用のリード端子は、前記側壁部の内部に前記基体の外側に向かって漸次幅が広くなっている拡幅部が形成されていることを特徴とする。
【０００８】
本発明の半導体素子収納用パッケージは、複数のリード端子は高周波信号伝送用のリード端子およびその両側に略等間隔をもって設けられた接地用のリード端子を含んでおり、高周波信号伝送用のリード端子は側壁部の内部に基体の外側に向かって漸次幅が広くなっている拡幅部が形成されていることから、リード端子の基体の側壁部外側の部位の強度を確保するとともに、基体の側壁部内側の部位のインピーダンスを所定のものに整合させることができ、また樹脂製の基体を良好に成型することができる。その結果、リード端子の強度の信頼性を確保するとともに、リード端子における高周波信号の伝送特性を良好なものとすることができる。
【０００９】
本発明の半導体素子収納用パッケージにおいて、好ましくは、前記基体は、前記高周波信号伝送用のリード端子の下方の部位に接地用の金属板が設けられていることを特徴とする。
【００１０】
本発明の半導体素子収納用パッケージは、基体は高周波信号伝送用のリード端子の下方の部位に接地用の金属板が設けられていることから、高周波信号伝送用のリード端子に対する接地電位が強化されるとともに高周波信号伝送用のリード端子を伝送する高周波信号のインピータンス値をより特性インピータンス値に近い値とすることができる。その結果、高周波信号の反射損失等の伝送損失が発生するのを抑制することができ、リード端子における高周波信号の伝送特性をより良好なものとすることができる。
【００１１】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記複数のリード端子に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする。
【００１２】
また、本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記複数のリード端子に電気的に接続された半導体素子と、該半導体素子を覆う樹脂とを具備したことを特徴とする。
【００１３】
本発明の半導体装置は、これらの構成により、上記本発明の半導体素子収納用パッケージを用いた高性能で信頼性の高いものとなる。
【００１４】
【発明の実施の形態】
本発明の半導体素子収納用パッケージおよび半導体装置を以下に詳細に説明する。本発明のパッケージは、図１に示すように、上面に形成された凹部１ａの底面の略中央部に半導体素子４を載置するための鉄（Ｆｅ）−ニッケル（Ｎｉ）合金や鉄−ニッケル−コバルト（Ｃｏ）合金等の金属からなる載置部１ｂを有し、エポキシ樹脂等の熱硬化性樹脂、ＰＰＳやＬＣＰ等のエンジニアリングプラスチック等から成る基体１と、基体１の側壁部１ｃに一端部が埋め込まれ、外側に突出する他端部が外部電気回路に電気的に接続されるＦｅ−Ｎｉ合金やＦｅ−Ｎｉ−Ｃｏ合金等の金属からなる複数のリード端子２とから主に構成されている。また、凹部１ａの底面でリード端子２の一端部が固定される部位は、基体１と一体で形成された棚部３となっている。
【００１５】
本発明のパッケージは、上面に形成された凹部１ａの底面に半導体素子４を載置する載置部１ｂが形成された樹脂製の基体１と、基体１の側壁部１ｃを貫通して設けられた複数のリード端子２とを具備し、複数のリード端子２は、高周波信号伝送用のリード端子２ａおよびその両側に略等間隔をもって設けられた接地用のリード端子２ｂを含んでおり、高周波信号伝送用のリード端子２ａは、側壁部１ｃの内部に基体１の外側に向かって漸次幅が広くなっている拡幅部２ｄが形成されている。
【００１６】
本発明の基体１は、エポキシ樹脂等の熱硬化性樹脂、ＰＰＳやＬＣＰ等のエンジニアリングプラスチック等から成り、トランスファモールド成型法またはインジェクションモールド成型法によって製作される。
【００１７】
リード端子２はＦｅ−Ｎｉ−Ｃｏ合金やＦｅ−Ｎｉ合金等の金属から成り、Ｆｅ−Ｎｉ−Ｃｏ合金等から成るインゴット（塊）に圧延加工法や打ち抜き加工法等の従来周知の金属加工法を施すことによって作製される。リード端子２の基体１への取着は、基体１をトランスファモールド成型法またはインジェクションモールド成型法により形成する際に予め金型内の所定位置にリード端子２をセットしておくことによって、棚部３の上面に一端部が固定され、他端部が側壁部１ｃの外側に突出した状態で一体的に取着される。
【００１８】
そして、リード端子２の側壁部１ｃ内側の一端部の上面は、棚部３の上面と略面一とされており、棚部３の上面で露出している。これにより、リード端子２の一端部の上面にボンディングワイヤ等の電気的接続手段５を電気的に接続する際、電気的接続手段５と接続されるリード端子２の一端部が棚部３の上面に固定されているため、電気的接続手段５との接続作業が容易なものとなり、半導体素子４と外部電気回路とを電気的接続手段５およびリード端子２を介して確実に電気的に接続させることができる。
【００１９】
このリード端子２は、その露出する表面に良導電性で耐蝕性に優れたＮｉやＡｕ等の金属をメッキ法により所定厚み（0.1〜20μｍ）に被着させておくのがよく、リード端子２の酸化腐蝕を有効に防止できるとともに、リード端子２と電気的接続手段５との接続およびリード端子２と外部電気回路との接続を信頼性の高いものとなすことができる。
【００２０】
さらに、基体１の側壁部１ｃ上には樹脂接着剤等から成る封止材を介して、ガラス、セラミックス、金属、樹脂等の板部材から成る蓋体６が接合され、蓋体６で凹部１ａの内側を塞ぐことよって基体１と蓋体６とで構成される容器内に半導体素子４が収納される。
【００２１】
なお、封止材としては、エポキシ樹脂やアクリル樹脂等を主成分とした比較的強度および耐熱性の高い樹脂接着剤を用いるのが良い。封止材がエポキシ樹脂から成る場合、具体的には、ビスフェノールＡ型エポキシ樹脂、ノボラック型エポキシ樹脂、グリシジアルアミン型エポキシ樹脂等のエポキシ樹脂に、アミン系硬化剤やイミダゾール系硬化剤、酸無水物硬化剤等の硬化剤を添加したものを用いる。また、封止材は、基体１または蓋体６との熱膨脹係数差が30×10-6／℃以下であるのが好ましく、封止材と基体１または蓋体６との熱応力を軽減し、封止材と基体１または蓋体６との間の剥離を確実に防止することができる。
【００２２】
本発明において、複数のリード端子２は、高周波信号伝送用のリード端子２ａおよびその両側に略等間隔をもって設けられた接地用のリード端子２ｂを含んでおり、リード端子２ａは、側壁部１ｃの内部に基体１の外側に向かって漸次幅が広くなっている拡幅部２ｄが形成されている。そして、リード端子２ａとその両側に配置されたリード端子２ｂとはコプレーナ構造を形成している。
【００２３】
この構成により、リード端子２ａの半導体素子４に接続される一端部は、特性インピーダンスに略整合されて高周波信号を効率よく伝送させることができる。また、リード端子２ａの外部電気回路に接続される他端部は幅広となっているため、外部電気回路への接続時等に折れ等の破損が生じるの防止できる。また、リード端子２ａの凹部１ａで露出している一端部が幅狭部となっていることで、リード端子２ａの凹部１ａで露出している部位を特性インピーダンスに略整合させた状態とし、半導体素子４を入出力する高周波信号を効率よく伝送させることができる。
【００２４】
また、図２に示すように、リード端子２は側壁部１ｃより外側に突出した部位が、側壁部１ｃの外面近傍で約90°の角度で下方に折り曲げられているのが良い。さらに、図３に示すように、リード端子２は側壁部１ｃより外側に突出した部位が90°より若干大きな所定角度で下方に折り曲げられ、さらにリード端子２の他端部が基体１の下面に略平行になるようにして所定角度で外側に折り曲げられているのが良い。このような構成により、リード端子２の他端部を外部電気回路基板の上面に載置するだけで、外部電気回路に接続するとともに外部電気回路基板に実装することでき、外部電気回路基板への実装の作業性が向上する。
【００２５】
また、図４に示すように、リード端子２は基体１内部で所定角度で下方に折り曲げられ、さらに他端部の下面と基体１の下面とが略面一となるように所定角度で外側に折り曲げられているのが良い。これにより、リード端子２の他端部を外部電気回路基板の上面に載置するだけで、外部電気回路に接続されるとともに外部電気回路基板に実装することができ、外部電気回路基板への実装の作業性が向上する。また、リード端子２が側壁部１ｃより外側にほとんど突出しないことから、さらなるパッケージの小型化が可能となる。さらに、リード端子２がエポキシ樹脂等の熱硬化性樹脂、ＰＰＳやＬＣＰ等のエンジニアリングプラスチック等の空気よりも比誘電率が大きな材料により覆われるため、リード端子２間の静電容量を大きくすることができ、その結果、リード端子２ａにおけるインピータンスの上昇を抑えて、リード端子２ａのインピーダンスを特性インピーダンスに略整合することができ、リード端子２ａで伝送される高周波信号の伝送効率をより向上させることができる。
【００２６】
高周波信号伝送用のリード端子２ａの凹部１ａの棚部３で露出している部位の幅Ａ（図１）は0.1〜0.4ｍｍがよく、0.1ｍｍ未満の場合、棚部３で露出すべきリード端子２が棚部３の樹脂の廻り込みにより露出しなくなることがある。0.4ｍｍを超える場合、所定のインピータンス値に整合させるのが困難となり、特にＧＨｚ帯域の高周波信号を効率良く伝送できなくなる。
【００２７】
リード端子２ａの側壁部１ｃ外側の部位の幅Ｂは0.5〜５ｍｍがよい。0.5ｍｍ未満の場合、パッケージを外部電気回路基板に実装する際に、リード端子２ａが大きく変形し折れ等の破損が生じ易くなる。５ｍｍを超える場合、リード端子２ａの幅が大きくなるため、それに伴ってパッケージを大型化しなければならず、近時のパッケージの小型化傾向に反することとなる。
【００２８】
また、接地用のリード端子２ｂの幅Ｃは0.5〜５ｍｍがよく、0.5ｍｍ未満の場合、パッケージを外部電気回路基板に実装する際にリード端子２ｂが大きく変形し折れ等の破損が生じ易くなる。５ｍｍを超える場合、リード端子２ｂの幅が大きくなり、それに伴ってパッケージを大型化しなければならず、近時のパッケージの小型化傾向に反することとなるとともに、リード端子２ｂと基体１との熱膨張差が大きくなり、その熱膨張差によって基体１に加わる歪みが大きくなって、リード端子２ｂが基体１から剥離したり、基体１にクラック等の破損が生じる。
【００２９】
また、リード端子２ａとリード端子２ｂとの間の間隔Ｄは0.1〜２ｍｍがよい。0.1ｍｍ未満の場合、間隔Ｄが狭くなりすぎて、リード端子２ａとリード端子２ｂとの間に樹脂を充填できなくなり、リード端子２ａにおけるインピーダンスを所定値に整合させるのが困難となるとともに、基体１を良好に成型できなくなる。２ｍｍを超える場合、リード端子２ａにおけるインピーダンスを所定値に整合させるのが困難となり、特にＧＨｚ帯域の高周波信号を効率良く伝送できなくなる。
【００３０】
本発明において、基体１は、高周波信号伝送用のリード端子２ａの下方の部位に接地用の金属板７が設けられていることが好ましい。これにより、リード端子２ａに対する接地電位を強化するとともにリード端子２ａを伝送する高周波信号のインピータンス値をより特性インピータンス値に近い値とすることができ、高周波信号の反射損失等の伝送損失が発生するのを抑制し、リード端子２ａにおける高周波信号の伝送特性をより良好なものとすることができる。
【００３１】
金属板７は、Ｆｅ−Ｎｉ−Ｃｏ合金等の金属から成るもの、またはセラミックス等の絶縁板の表面にタングステン（Ｗ），モリブデン（Ｍｏ），マンガン（Ｍｎ）等のメタライズ層が形成されたもの、またはＰＰＳやＬＣＰ等のエンジニアリングプラスチック，ガラスエポキシ樹脂等から成る板状体の表面に銅（Ｃｕ）メッキ層やＮｉメッキ層等の金属メッキ層を形成したものなどから成る。この金属板７は、絶縁体である基体１の樹脂を介してリード端子２ａと所定の間隔をもって、基体１中に設置されていても良く、また、基体１の下面に貼着されていても良い。
【００３２】
この金属板７は、例えば図９に示すように基体１をトランスファモールド成型法またはインジェクションモールド成型法により形成する際に、予め金型内の所定位置にリード端子２ａと同様に金属板７をセットしておくことによって、リード端子２ａは棚部３の上面に一端部が固定され他端部が側壁部１ｃの外側に突出し、金属板７はリード端子２ａの下方に樹脂を介して所定の間隔をもって配置される。
【００３３】
また、リード端子２ａとその下方の金属板７との間の間隔Ｅ（図６〜図９）、即ちリード端子２ａと金属板７との間の樹脂の厚さは、0.5〜２ｍｍがよい。0.5ｍｍ未満の場合、間隔Ｅが狭くなりすぎて、リード端子２ａの下方に樹脂を充填するのが困難になったり、充填できても基体１の内部にボイドが発生する等の問題が発生し易い。２ｍｍを超える場合、リード端子２ａを伝送する高周波信号のインピータンス値を特性インピータンス値に近づけることが困難になり、高周波信号に反射損失等の伝送損失が発生し、特にＧＨｚ帯域の高周波信号を効率良く伝送できなくなる。
【００３４】
なお、図６〜図８の構成のものは、それぞれ図２〜図４のものにおいてリード端子２ａの下方に金属板７を設けたものであり、金属板７は基体１の下面に形成された凹部の天井面に貼着された構成であり、金属板７の下方は空間になっている。これらの構成のものは、基体１を成型した後に基体１の下面に貼着することができ、製造が容易なものとなる。また、基体１の体積が小さくなるので、パッケージが軽量化されるとともに低コストに製造することができる。
【００３５】
かくして、本発明のパッケージは、基体１の載置部１ｂに基板に搭載した半導体素子４を載置固定し、半導体素子４の各電極を所定のリード端子２に電気的接続手段５を介して電気的に接続し、しかる後、基体１の側壁部１ｃの上面に蓋体６を封止材を介して接合し、基体１と蓋体６とから成る容器内部に半導体素子４を収納することによって、製品としての半導体装置となる。
【００３６】
【実施例】
本発明の光半導体装置の実施例を以下に説明する。
【００３７】
（実施例１）
図１，図10に示した本発明の半導体装置および従来の半導体装置を、オルソクレゾールノボラック型エポキシ系熱硬化性樹脂を用いたトランスファモールド成型法により以下のように作製した。
【００３８】
まず、上面に形成された凹部１ａの底面に半導体素子４を載置する載置部１ｂが形成され、外形寸法が縦９ｍｍ×横13ｍｍ×高さ３ｍｍで、側壁部１ｃの厚みが２ｍｍ、底部の厚みが１ｍｍの略直方体状の樹脂製の基体１と、基体１の側壁部１ｃを貫通して設けられたリード端子２とからなり、高周波信号伝送用のリード端子２ａの凹部１ａで露出している一端部の幅Ａを0.3ｍｍ、リード端子２ａの側壁部１ｃ外側の部位の幅Ｂを0.5ｍｍ、リード端子２ａと接地用のリード端子２ｂとの間の間隔Ｄを0.3ｍｍとし、リード端子２ｂの幅Ｃを0.4，0.5，１，２，５，６，10（ｍｍ）とした合計７種類のサンプルを各10個作製した。
【００３９】
これらのサンプルを温度サイクル試験装置（株式会社タバイエスペック製「ＴＳＡ−201Ｓ」）内にセットし、温度サイクル（−40℃〜85℃）を１サイクル（７時間）加えた。そして、基体１とリード端子２ｂとの間に剥離、クラック等が発生したものを不良品とした。その結果を表１に示す。
【００４０】
【表１】
表１より、幅Ｃが５ｍｍを超える場合は基体１とリード端子２ｂとの間に剥離またはクラックが生じた。
【００４２】
次に、リード端子２ａの側壁部１ｃ外側の部位の幅Ｂを0.5ｍｍ、リード端子２ａとリード端子２ｂとの間の間隔Ｄを0.3ｍｍとし、リード端子２ａの凹部１ａで露出している一端部の幅Ａを0.05，0.1，0.15，0.3，0.4，0.5，0.7（ｍｍ）の７種とし、リード端子２ｂの幅Ｃを0.4，0.5，１，２，５（ｍｍ）の５種とした合計35種類のサンプルを各10個作製した。これらのサンプルのリード端子２ａの一端部に５ＧＨｚの高周波信号を入力して、その反射損失および透過損失を測定した。そして、反射損失が−15ｄＢ以上、または透過損失が−１ｄＢ以下であるものを不良品とした。また、リード端子２ａが樹脂の廻り込みにより露出しないものも不良品とした。その結果を表２に示す。
【００４３】
【表２】
表２より、幅Ａが0.4ｍｍを超える場合、また幅Ｃが0.5ｍｍ未満の場合、反射損失または透過損失を満足しない不良品が発生した。また、幅Ａが0.1ｍｍ未満では、樹脂の廻り込みによりリード端子２ａが露出しない不良品が発生した。
【００４５】
次に、幅Ａを0.4ｍｍ、幅Ｃを５ｍｍ、リード端子２ａの側壁部１ｃ外側の部位の幅Ｂを0.5ｍｍとし、リード端子２ａとリード端子２ｂとの間の間隔Ｄを0.05，0.1，0.3，0.5，１，２，３（ｍｍ）とした合計７種類のサンプルを各10個作製した。これらのサンプルのリード端子２ａの一端部に５ＧＨｚの高周波信号を入力して、その反射損失および透過損失を測定した。そして、反射損失が−15ｄＢ以上、または透過損失が−１ｄＢ以下であるものを不良品とした。その結果を表３に示す。
【００４６】
【表３】
表３より、間隔Ｄが0.1ｍｍ未満の場合、または２ｍｍを超える場合、反射損失または透過損失を満足しない不良品が発生した。間隔Ｄが0.1ｍｍ未満の場合は、リード端子２ａとリード端子２ｂとの間に樹脂が充填されないために反射損失または透過損失を満足しない不良品が発生した。
【００４８】
次に、幅Ａを0.4ｍｍ、幅Ｃを５ｍｍ、間隔Ｄを0.1ｍｍとし、幅Ｂを0.15，0.3，0.4，0.5，１，３（ｍｍ）とした合計６種類のサンプルを各10個作製し、これらのサンプルのリード端子２ａの側壁部１ｃ外側の部位を外部電気回路基板の電極に接続し、接続時にリード端子２ａに折れ等の破断が生じたものを不良品とした。その結果を表４に示す。
【００４９】
【表４】
表４より、幅Ｂが0.5ｍｍ未満の場合、外部電気回路基板への接続時にリード端子２ａに折れ等の破断が生じた不良品が発生した。0.5ｍｍ以上では、リード端子２ａに折れ等の破断は生じなかったが、５ｍｍを超えると近時のパッケージの小型化傾向に反することとなり不適当であった。
【００５１】
（実施例２）
図５，図10に示した本発明の半導体装置および従来の半導体装置を、上記実施例１と同様にして以下のように作製した。
【００５２】
まず、凹部１ａの底面に半導体素子４を載置する載置部１ｂが形成され、外形寸法が縦９ｍｍ×横13ｍｍ×高さ３ｍｍで、側壁部１ｃの厚みが２ｍｍ、底部の厚みが１ｍｍの略直方体状の樹脂製の基体１と、基体１の側壁部１ｃを貫通して設けられたリード端子２とからなり、幅Ａを0.3ｍｍ、幅Ｂを0.5ｍｍ、間隔Ｄを0.3ｍｍとし、幅Ｃを0.4，0.5，１，２，５，６，10（ｍｍ）とした合計７種類のサンプルを各10個作製した。このとき、全てのサンプルにおいて、図６に示すように、リード端子２ａ，２ｂの下方に、Ｆｅ−Ｎｉ−Ｃｏ合金から成る縦３ｍｍ×横10ｍｍ×厚さ0.25ｍｍの金属板７を、間隔Ｅが１ｍｍでもって設置した。
【００５３】
これらのサンプルを温度サイクル試験装置（株式会社タバイエスペック製「ＴＳＡ−201Ｓ」）内にセットし、温度サイクル（−40℃〜85℃）を１サイクル（７時間）加えた。そして、基体１とリード端子２ｂとの間に剥離、クラック等が発生したものを不良品とした。その結果を表５に示す。
【００５４】
【表５】
表５より、幅Ｃが５ｍｍを超える場合は基体１とリード端子２ｂとの間に剥離またはクラックが生じた。
【００５６】
次に、幅Ｂを0.5ｍｍ、間隔Ｄを0.3ｍｍとし、幅Ａを0.05，0.1，0.15，0.3，0.4，0.5，0.7（ｍｍ）の７種とし、幅Ｃを0.4，0.5，１，２，５（ｍｍ）の５種とした合計35種類のサンプルを各10個作製した。このとき、全てのサンプルにおいて、上記と同様にして金属板７を設置した。
【００５７】
これらのサンプルのリード端子２ａの一端部に５ＧＨｚの高周波信号を入力して、その反射損失および透過損失を測定した。そして、反射損失が−15ｄＢ以上、または透過損失が−１ｄＢ以下であるものを不良品とした。また、リード端子２ａが樹脂の廻り込みにより露出しないものも不良品とした。その結果を表６に示す。
【００５８】
【表６】
表６より、幅Ａが0.4ｍｍを超える場合、また幅Ｃが0.5ｍｍ未満の場合、反射損失または透過損失を満足しない不良品が発生した。また、幅Ａが0.1ｍｍ未満では、樹脂の廻り込みによりリード端子２ａが露出しない不良品が発生した。
【００６０】
次に、幅Ａを0.4ｍｍ、幅Ｃを５ｍｍ、幅Ｂを0.5ｍｍとし、間隔Ｄを0.05，0.1，0.3，0.5，１，２，３（ｍｍ）とした合計７種類のサンプルを各10個作製した。このとき、全てのサンプルにおいて、上記と同様にして金属板７を設置した。
【００６１】
これらのサンプルのリード端子２ａの一端部に５ＧＨｚの高周波信号を入力して、その反射損失および透過損失を測定した。そして、反射損失が−15ｄＢ以上、または透過損失が−１ｄＢ以下であるものを不良品とした。その結果を表７に示す。
【００６２】
【表７】
表７より、間隔Ｄが0.1ｍｍ未満の場合、または２ｍｍを超える場合、反射損失または透過損失を満足しない不良品が発生した。間隔Ｄが0.1ｍｍ未満の場合は、リード端子２ａとリード端子２ｂとの間に樹脂が充填されないために反射損失または透過損失を満足しない不良品が発生した。
【００６４】
次に、幅Ａを0.4ｍｍ、幅Ｃを５ｍｍ、間隔Ｄを0.1ｍｍとし、幅Ｂを0.15，0.3，0.4，0.5，１，３（ｍｍ）とした合計６種類のサンプルを各10個作製した。このとき、全てのサンプルにおいて、上記と同様にして金属板７を設置した。
【００６５】
これらのサンプルのリード端子２ａの側壁部１ｃ外側の部位を外部電気回路基板の電極に接続し、接続時にリード端子２ａに折れ等の破断が生じたものを不良品とした。その結果を表８に示す。
【００６６】
【表８】
表８より、幅Ｂが0.5ｍｍ未満の場合、外部電気回路基板への接続時にリード端子２ａに折れ等の破断が生じた不良品が発生した。0.5ｍｍ以上では、リード端子２ａに折れ等の破断は生じなかったが、５ｍｍを超えると近時のパッケージの小型化傾向に反することとなり不適当であった。
【００６８】
なお、本発明は上記実施の形態および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更を施すことは何等差し支えない。例えば、半導体装置において、蓋体６を設ける代わりに半導体素子４を樹脂で覆ってもよい。この場合、樹脂は、凹部１ａに充填されていてもよいし、半導体素子４を覆うだけであってもよい。
【００６９】
【発明の効果】
本発明の半導体素子収納用パッケージは、上面に形成された凹部の底面に半導体素子を載置する載置部が形成された樹脂製の基体と、基体の側壁部を貫通して設けられた複数のリード端子とを具備し、複数のリード端子は、高周波信号伝送用のリード端子およびその両側に略等間隔をもって設けられた接地用のリード端子を含んでおり、高周波信号伝送用のリード端子は、側壁部の内部に基体の外側に向かって漸次幅が広くなっている拡幅部が形成されていることにより、リード端子の側壁部外側の部位の強度を確保するとともに、側壁部内側の部位のインピーダンスを所定値に整合させることができ、また樹脂製の基体を良好に成型することができる。その結果、リード端子の強度の信頼性を確保するとともに、リード端子における高周波信号の伝送特性を良好なものとすることができる。
【００７０】
本発明の半導体素子収納用パッケージは、好ましくは基体は高周波信号伝送用のリード端子の下方の部位に接地用の金属板が設けられていることから、高周波信号伝送用のリード端子に対する接地電位が強化されるとともに高周波信号伝送用のリード端子を伝送する高周波信号のインピータンス値をより特性インピータンス値に近い値とすることができる。その結果、高周波信号の反射損失等の伝送損失が発生するのを抑制することができ、リード端子における高周波信号の伝送特性をより良好なものとすることができる。
【００７１】
本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに複数のリード端子に電気的に接続された半導体素子と、枠体の上面に接合された蓋体とを具備したことにより、本発明の半導体素子収納用パッケージを用いた高性能で信頼性の高いものとなる。
【００７２】
また、本発明の半導体装置は、上記本発明の半導体素子収納用パッケージと、載置部に載置固定されるとともに複数のリード端子に電気的に接続された半導体素子と、半導体素子を覆う樹脂とを具備したことにより、本発明の半導体素子収納用パッケージを用いた高性能で信頼性の高いものとなる。
【図面の簡単な説明】
【図１】本発明の半導体素子収納用パッケージについて実施の形態の例を示す平面図である。
【図２】本発明の半導体素子収納用パッケージについて実施の形態の例を示す断面図である。
【図３】本発明の半導体素子収納用パッケージについて実施の形態の他の例を示す断面図である。
【図４】本発明の半導体素子収納用パッケージについて実施の形態の他の例を示す断面図である。
【図５】本発明の半導体素子収納用パッケージについて実施の形態の他の例を示す平面図である。
【図６】本発明の半導体素子収納用パッケージについて実施の形態の他の例を示す断面図である。
【図７】本発明の半導体素子収納用パッケージについて実施の形態の他の例を示す断面図である。
【図８】本発明の半導体素子収納用パッケージについて実施の形態の他の例を示す断面図である。
【図９】本発明の半導体素子収納用パッケージについて実施の形態の他の例を示す断面図である。
【図10】従来の半導体素子収納用パッケージの一例を示す斜視図である。
【符号の説明】
１：基体
１ａ：凹部
１ｃ：側壁部
２：リード端子
２ａ：高周波信号伝送用のリード端子
２ｂ：接地用のリード端子
４：半導体素子
６：蓋体
Claims (4)
- 上面に形成された凹部の底面に半導体素子を載置する載置部が形成された樹脂製の基体と、該基体の側壁部を貫通して設けられた複数のリード端子とを具備した半導体素子収納用パッケージにおいて、前記複数のリード端子は、高周波信号伝送用のリード端子およびその両側に略等間隔をもって設けられた接地用のリード端子を含んでおり、前記高周波信号伝送用のリード端子は、前記側壁部の内部に前記基体の外側に向かって漸次幅が広くなっている拡幅部が形成されていることを特徴とする半導体素子収納用パッケージ。
- 前記基体は、前記高周波信号伝送用のリード端子の下方の部位に接地用の金属板が設けられていることを特徴とする請求項１記載の半導体素子収納用パッケージ。
- 請求項１または請求項２記載の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記複数のリード端子に電気的に接続された半導体素子と、前記枠体の上面に接合された蓋体とを具備したことを特徴とする半導体装置。
- 請求項１または請求項２記載の半導体素子収納用パッケージと、前記載置部に載置固定されるとともに前記複数のリード端子に電気的に接続された半導体素子と、該半導体素子を覆う樹脂とを具備したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002312879A JP2004165180A (ja) | 2002-09-27 | 2002-10-28 | 半導体素子収納用パッケージおよび半導体装置 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002283037 | 2002-09-27 | ||
| JP2002312879A JP2004165180A (ja) | 2002-09-27 | 2002-10-28 | 半導体素子収納用パッケージおよび半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004165180A true JP2004165180A (ja) | 2004-06-10 |
Family
ID=32827826
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002312879A Pending JP2004165180A (ja) | 2002-09-27 | 2002-10-28 | 半導体素子収納用パッケージおよび半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004165180A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201362A (ja) * | 2006-01-30 | 2007-08-09 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
-
2002
- 2002-10-28 JP JP2002312879A patent/JP2004165180A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007201362A (ja) * | 2006-01-30 | 2007-08-09 | Kyocera Corp | 半導体素子収納用パッケージおよび半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5602059A (en) | Semiconductor device and method for manufacturing same | |
| US8242588B2 (en) | Lead frame based ceramic air cavity package | |
| US20160352069A1 (en) | Semiconductor device header and semiconductor device | |
| TW388113B (en) | Lead-frame based vertical interconnect package | |
| US20090014867A1 (en) | Seal ring for glass wall microelectronics package | |
| JPH1174396A (ja) | 高周波用入出力端子ならびに高周波用半導体素子収納用パッケージ | |
| JP6193595B2 (ja) | 電子部品搭載用パッケージおよびそれを用いた電子装置 | |
| JP3816821B2 (ja) | 高周波用パワーモジュール基板及びその製造方法 | |
| US9805995B2 (en) | Element-accommodating package and mounting structure | |
| JP6122309B2 (ja) | 電子部品搭載用パッケージおよびそれを用いた電子装置 | |
| US6639305B2 (en) | Single layer surface mount package | |
| JP2010034212A (ja) | 高周波セラミックパッケージおよびその作製方法 | |
| JP2004165180A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP4127589B2 (ja) | 高周波半導体装置用パッケージおよび高周波半導体装置 | |
| JP2004200243A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP3840160B2 (ja) | 高周波素子収納用パッケージ | |
| KR102305952B1 (ko) | 플립 칩 본딩 기반 반도체 디바이스 패키지 | |
| JP2001237482A (ja) | 光半導体素子収納用パッケージ | |
| US20230097270A1 (en) | Semiconductor device, package for semiconductor device, and method for manufacturing package for semiconductor device | |
| JP6965060B2 (ja) | 電子部品収納用パッケージおよび電子装置 | |
| JP4199486B2 (ja) | 光半導体素子収納用パッケージおよび光半導体装置 | |
| JP2002305262A (ja) | 半導体素子実装用パッケージ | |
| JP3686855B2 (ja) | 回路基板および半導体素子収納用パッケージ並びにそれを用いた半導体装置 | |
| JP2004087512A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2004111571A (ja) | 半導体素子収納用パッケージおよび半導体装置 |