JP6193595B2 - 電子部品搭載用パッケージおよびそれを用いた電子装置 - Google Patents

電子部品搭載用パッケージおよびそれを用いた電子装置 Download PDF

Info

Publication number
JP6193595B2
JP6193595B2 JP2013064294A JP2013064294A JP6193595B2 JP 6193595 B2 JP6193595 B2 JP 6193595B2 JP 2013064294 A JP2013064294 A JP 2013064294A JP 2013064294 A JP2013064294 A JP 2013064294A JP 6193595 B2 JP6193595 B2 JP 6193595B2
Authority
JP
Japan
Prior art keywords
electronic component
terminal
housing
cylindrical body
mounting package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013064294A
Other languages
English (en)
Other versions
JP2014192220A (ja
Inventor
博之 中道
博之 中道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2013064294A priority Critical patent/JP6193595B2/ja
Publication of JP2014192220A publication Critical patent/JP2014192220A/ja
Application granted granted Critical
Publication of JP6193595B2 publication Critical patent/JP6193595B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16195Flat cap [not enclosing an internal cavity]

Description

本発明は、例えば光通信分野、マイクロ波通信およびミリ波通信等の分野で用いられる、高い周波数帯域で作動する各種電子部品を収納する電子素子搭載用パッケージおよびそれを用いた電子装置に関するものである。
近年、高速通信に対する需要が急激に増加しており、高速大容量な情報伝送に関する研究開発が進められている。とりわけ、光通信装置を用いて光信号を受発信する半導体装置等の電子装置の高速化が注目されており、電子装置による光信号の高出力化と高速化が伝送容量を向上させるための課題であるとして研究開発されている。
このような電子装置用の電子部品搭載用パッケージとして、例えば側壁に貫通孔を有する筐体と、貫通孔に充填された封止材と、封止材を貫通して筐体の側壁に固定された端子とを有しているものがある。電子部品は、筐体の上面に搭載され、例えば蓋体によって覆われる。
特開2003-78055号公報
上述のパッケージのように、電子部品搭載用パッケージの筐体の側壁に端子が設けられていると、電子部品搭載用パッケージを作製した時、または電子部品搭載用パッケージを外部回路基板に実装する時に、端子を封止する封止材に応力が加わり、封止材にクラックが発生しやすいものとなり、その結果、電子部品搭載用パッケージの気密信頼性が低下する可能性があった。
本発明の一つの態様によれば、電子部品搭載用パッケージは、上面と下面と貫通孔とを
有している筐体と、貫通孔内にろう材により固定された筒状体と、筒状体に封止材により固定された端子と、端子に接合材を用いて電気的に接続された配線導体を有しているフレキシブル基板とを有している。筐体は、凹部を含む上面と第1の空間と第2の空間とを有する切り欠き部が設けられた下面と凹部の底面から下面にかけて設けられた貫通孔とを有している。第2の空間は、第1の空間の上方に設けられる。フレキシブル基板は、第1の空間内に位置している。端子は、筐体から突出している上端と下端とを有し、電子部品が電気的に接続される。封止材は、筐体の下面より上方に位置するように筒状体内に設けられている。封止材は筒状体の内面に濡れ広がるように付着しているメニスカス部を有している。メニスカス部は筐体の下面より上方に位置している。
本発明の他の態様によれば、電子装置は、上記構成の電子部品搭載用パッケージと、電子部品搭載用パッケージの凹部に収容された電子部品と、電子部品搭載用パッケージに接合された蓋体とを有している。
本発明の一つの態様によれば、電子部品搭載用パッケージは、凹部を含む上面と下面と凹部の底面から下面にかけて設けられた貫通孔とを有している筐体と、貫通孔内にろう材により固定されており、筐体から突出した筒状体と、筒状体に封止材により固定されており、筐体から突出した上端と下端とを有している端子と、端子に電気的に接続された配線導体を有したフレキシブル基板とを有しており、封止材が筐体の下面より上方に位置する
ように筒状体内に設けられていることによって、ろう材によって筒状体の筐体の下面から突出した部分に応力が発生したとしても、封止材に応力が伝わりにくいものとなり、封止材にクラックが発生するのを抑制して、その結果、電子部品搭載用パッケージの気密信頼性が向上されるものとなる。
また、フレキシブル基板が電子部品搭載用パッケージの外部端子として構成されていることから、電子装置が外部回路基板に実装される場合に、柔軟性を有するフレキシブル基板によって封止材、端子に応力が加わりにくいものとなり、封止材にクラックが発生するのを抑制して、その結果、電子部品搭載用パッケージの気密信頼性が向上されるものとなる。
本発明の他の態様によれば、電子装置は、上記構成の電子部品搭載用パッケージの凹部に収容された電子部品と、電子部品搭載用パッケージに接合された蓋体とを有していることによって、信頼性が高いものとなる。
本発明の実施の形態の電子装置の一例を示す断面図である。 図1に示された電子装置のA部の拡大図である。 図2に示された電子装置のB部の拡大図である。 本発明の実施の形態の電子装置の他の例を示す拡大断面図である。
本発明の例示的な実施形態について、図面を参照して説明する。
図1〜図3を参照して本発明の実施形態における電子装置について説明する。本実施形態における電子装置は、電子素子搭載用パッケージと、電子素子搭載用パッケージに収納された電子部品8と、蓋体10とを有している。
本実施形態の電子部品搭載用パッケージは、上面と下面と貫通孔2とを有している筐体1と、端子4と、フレキシブル基板7とを有している。なお、電子部品搭載用パッケージは、回路基板5と、基台6とをさらに有していてもよい。
筐体1は、電子部品8が収容される凹部1aを含む上面と、下面と、凹部1aの底面から下面にかけて設けられた貫通孔2とを有している。なお、電子部品搭載用パッケージは、下面に切り欠き部1bが設けられていてもよい。また、筐体1の下面に切り欠き部1bが設けられている場合には、フレキシブル基板7は切り欠き部1b内に設けられていてもよい。
筐体1は、電子部品8を収容するための収容部材として機能するとともに電子素子搭載用パッケージの外部との電磁的遮蔽を行なう機能を有しており、Fe−Ni−Cr合金(
JIS規格のSUS304、SUS310等)、Fe-Ni-Cr-Mo合金(JIS規格のSUS303、SUS316等)等のステンレス鋼、Fe−Ni−Co合金、Cu−Zn合金等の金属材料から成る。
例えば、筐体1の凹部1aに収容される電子部品8が、強誘電体素子であるLN(ニオ
ブ酸リチウム)による変調素子(以下、LN素子という)の場合、LN素子の熱膨張係数15.4×10−6/℃と近似しているSUS303(熱膨張係数14.6×10−6/℃)、SUS304(熱膨張係数17.3×10−6/℃)、SUS310(熱膨張係数15.8×10−6/℃)、SUS316(熱膨張係数16.0×10−6/℃)等のFe−Ni−Cr合金、Fe−Ni−Cr−Mo合金の金
属材料を用いて、筐体1を作製することが好ましい。この場合、筐体1の凹部1aにLN
素子を収容して電子装置とした場合、筐体1と電子部品8との熱膨張係数が近似しているため、電子部品8が作動した際に発生する熱、または電子部品8を筐体1へろう材を介して実装するための加熱により、熱膨張係数の差に起因する応力で、電子部品8が筐体1から剥がれたりすることがなくなるので好ましい。
また、筐体1は、筐体1を形成する金属材料のインゴットに圧延加工、打ち抜き加工等の従来周知の金属加工法を施して基体および枠体をとし、これら基体と枠体とを接合することによって所定の形状に製作される。また、その表面に耐蝕性に優れ、かつ、ろう材との濡れ性に優れる金属を被着させておくことが好ましい。具体的には厚さ0.5〜9μmの
Ni層と厚さ0.5〜9μmのAu層を順次めっき法により被着させておくのがよく、筐体
1が酸化腐食するのを有効に防止するとともに、筐体1の凹部1aの底面に回路基板5を載置するための基台6を強固に接着固定させることができる。なお、基体および枠体は一体成形することが好ましい。この一体成形の方法としては、上述したFe−Ni−Cr合金、Fe−Ni−Cr−Mo合金等の金属材料のインゴットに切削加工、放電加工等の従来周知の金属加工法を施すことにより所定の形状に製作することができる。基体と枠体とを一体成形した場合は、組み立て時の接合ずれを生じるという不具合が発生することがなくなるので好ましい。
筐体1は、凹部1aの底面から下面にかけて貫通孔2が形成され、筒状体3が貫通孔内を通っているとともに筐体1にろう材3aにより固定され、筐体1の下面から下方へ突出しており、端子が筒状体3内を通っているとともに筒状体3に封止材3bにより固定されており、端子4の上端が筐体1の凹部の底面から上方へ突出しているとともに端子4の下端が筐体1の下面から下方へ突出しており、電子部品8が端子4に電気的に接続されている。
貫通孔2は、凹部1aの底面側において空間が設けられるように他の貫通孔2aを有していてもよく、他の貫通孔2aの孔径が貫通孔2の孔径より小さいものとすると、インピーダンスがより整合されたものとなり好ましい。
筒状体3は、筐体1と同様の金属材料から成り、加工方法も筐体1と同様である。
ろう材3aは、Au−Sn合金等から成り、筒状体3を筐体1の貫通孔2内に固定するとともに、貫通孔2と筒状体3との間を気密に封止する機能を有する。
封止材3bは、ガラス、セラミックスなどの絶縁性の無機材料から成り、端子4と筐体1、筒状体3との絶縁性を確保するとともに、端子4を筒状体3内に固定する機能を有する。このような封止材3bの例としては、ホウケイ酸ガラス,ソーダガラス等のガラスおよびこれらのガラスに封止材3bの熱膨張係数、比誘電率を調整するためのセラミックフィラーを加えたものが挙げられ、インピーダンスマッチングのためにその比誘電率を適宜選択する。比誘電率を低下させるフィラーとしては、酸化リチウム等が挙げられる。例えば、特性インピーダンスを50Ωとするには、筒状体3の内径が1.75mmで端子4の外径が0.2mmの場合であれば、封止材3bの比誘電率が6.8であるものを用いればよい。また、筒状体3の内径が1.65mmで端子4の外径が0.25mmの場合であれば、封止材3bの比誘電率が5であるものを用いればよい。
端子4を筒状体3に充填された封止材3bを貫通して固定するには、例えば、封止材3bがガラスから成る場合は、周知の粉体プレス法、押し出し成形法等を用いてガラス粉末を成形して、内径を端子4の外径に合わせ、外径を筒状体3の内径に合わせた筒状の成形体を作製し、この封止材3bの成形体を筒状体3に挿入し、さらに端子4をこの封止材3bの孔に挿通し、しかる後、所定の温度に加熱して封止材3bを溶融させた後、冷却して
固化させることにより行なうことができる。これにより、封止材3bにより筒状体3が気密に封止されるとともに、封止材3bによって端子4が筐体1、筒状体3と絶縁されて固定され、同軸線路が形成される。
端子4は、Fe−Ni−Co合金、Fe−Ni合金等の金属から成り、例えば端子4がFe−Ni−Co合金から成る場合は、この合金のインゴット(塊)に圧延加工、打ち抜き加工等の金属加工方法を施すことによって、長さが1.5〜22mm、直径が0.1〜0.5mm
の線状に製作される。
端子4の直径が0.1mmより小さい場合は、端子4が曲がりやすいものになり取り扱い
上の少しの不注意でも端子4が曲がってしまいやすくなる。端子4が曲がってしまうと、エア同軸部を有する場合は、この部分でのインピーダンスが狂いやすくなり、また、外部回路との接続の作業性が低下する場合がある。また端子4の直径が0.5mmを超えると、
インピーダンス整合を行うために必要な貫通孔2および挿通孔6aの径が不要に大きくなるため、電子装置が小型化し難くなるので、端子4の直径は0.1〜0.5mmであるのが好ましい。
封止材3bは、筐体1の下面より上方に位置するように筒状体3内に設けられている。なお、筒状体3を筐体1に強固に接合されたものとするために、筒状体3が筐体1の下面から下方へ突出するようにして、筒状体3の外側側面と筐体1の下面の貫通孔2周辺とが成す部分にろう材3aを配置している。
このような構成によって、筒状体3がろう材3aから引っ張られるような応力が発生して、ろう材3aによって筒状体3の筐体1の下面から突出した部分に応力が発生したとしても、封止材3bが筐体1の下面より上方に位置しているため、封止材3bに応力が伝わりにくいものとなり、封止材3bにクラックが発生するのを抑制して、その結果、電子部品搭載用パッケージの気密信頼性が向上されるものとなる。
また、フレキシブル基板7は電子部品搭載用パッケージの外部端子として構成されていることから、電子装置が外部回路基板に実装される場合に、柔軟性を有するフレキシブル基板7によって封止材3b、端子4に応力が加わりにくいものとなり、封止材3bにクラックが発生するのを抑制して、その結果、電子部品搭載用パッケージの気密信頼性が向上されるものとなる。
また、フレキシブル基板7は、筐体1の下面に設けられ、端子4の下端がフレキシブル基板7に設けられた配線導体7aにろう材4aを介して電気的に接続されている。
このような構成によって、端子4とフレキシブル基板7とを接続する場合に、端子4がフレキシブル基板7に対して略垂直に配置されて、接続時の応力により端子4に上下方向の力が加わったとしても、端子4の長手は、接続時の応力が加わる方向と同じ上下方向に設けられており、てこの原理による応力が発生しにくいものとなり、封止材3bにクラックが発生するのを抑制して、その結果、電子部品搭載用パッケージの気密信頼性が向上されるものとなる。また、端子4と接続する基板に柔軟性を有するフレキシブル基板7を用いているので、端子4とフレキシブル基板7とを接続する場合に、端子4に加わる接続時の衝撃が緩和されるものとなり、封止材3bにクラックが発生するのを抑制することが可能となる。なお、端子4は、図1、図2に示された例のように、フレキシブル基板7に穴を設け、穴に挿入して配線導体7aに接続してもよいし、図4に示された例のように、フレキシブル基板7の表面の配線導体7aに接続してもよい。なお、フレキシブル基板7の穴に端子4を挿入して配線導体7aに接続すると、端子4がフレキシブル基板7の配線導体7aに強固に接続されるため、好ましい。
また、封止材3bは、図3に示された例のように、筒状体3の内面に濡れ広がるように付着しているメニスカス部3baを有しており、メニスカス部3baは筐体1の下面より上方に位置している場合には、筒状体3がろう材3aから引っ張られるような応力が発生して、ろう材3aによって筒状体3の筐体1の下面から突出した部分に応力が発生したとしても、封止材3bにおいて、厚みが比較的薄い箇所を有しているメニスカス部3baが筐体1の下面より上方に位置しているため、メニスカス部3baに応力が伝わりにくいものとなり、メニスカス部3baにクラックが発生するのを抑制して、その結果、電子部品搭載用パッケージの気密信頼性が向上されるものとなる。また、筒状体3の内面に設けられたメニスカス部3baによって、封止材3bが筒状体3に強固に接合されたものとなり、より高信頼性の電子部品搭載用パッケージとなる。なお、厚みが比較的薄いメニスカス部3baの下端が筐体1の下面より上方に位置している場合には、メニスカス部3baに応力がより伝わりにくいものとなり、メニスカス部3baにクラックが発生するのをより抑制して、その結果、電子部品搭載用パッケージの気密信頼性がより向上されるものとなる。
また、筒状体3はフレキシブル基板7に設けられた配線にろう材4aを介して接合されている場合には、筒状体3とフレキシブル基板7とが強固に接合されたものとすることができ、好ましい。なお、フレキシブル基板7に設けられた配線にろう材4aを介して接合し、ろう材4aにメニスカスが形成されたものとすると、筒状体3とフレキシブル基板7とがより強固に接合されたものとすることができ、より好ましい。
また、切り欠き部1bは第1の空間1baと第2の空間1bbとを有し、第2の空間1bbは第1の空間1baの上方に設けられており、フレキシブル基板7が第1の空間1ba内に設けられて、貫通孔2とフレキシブル基板7との間に第2の空間1bbによる空隙が設けられている場合には、端子4とフレキシブル基板7に設けられた配線導体7aとを接続する箇所の周辺に空間が設けられたものとなり、端子4とフレキシブル基板7に設けられた配線導体7aとを接続するろう材4aの量を容易に調整することが可能となり、端子4とフレキシブル基板7とが強固に接合されたものとすることができ、好ましい。なお、端子4とフレキシブル基板7に設けられた配線導体7aとを接続するろう材4aにメニスカスが形成されたものとすると、端子4とフレキシブル基板7とがより強固に接合されたものとすることができ、好ましい。
また、筐体1の下面には他の端子が接合され、端子4を信号端子として用い、他の端子を接地端子として用いてもよい。他の端子は、端子4と同様にして作製してもよく、筐体1の下面にろう材等を用いて接合される。位置決めの容易性と接合強度の向上のために、予め筐体1の下面に穴を形成しておき、その穴に他の端子を挿入して接合してもよい。また、同様の理由で、筐体1の下面に当接するように他の端子に鍔をつけて、接合面積をより大きくしてもよい。また、他の端子として、はんだ、導電性接着剤等の導電性の接合材を用いてもよい。このようにして筐体1に他の端子を接合することにより、他の端子をフレキシブル基板7の接地配線導体に接続した際には、筐体1が接地導体としても機能する。また、他の端子は、端子4を挟むように2箇所を筐体1およびフレキシブル基板7の接地配線導体に接続され、フレキシブル基板7の配線導体7aの両側に配置された接地配線導体にろう材等で接合されるようにして、コプレナー線路を構成してもよい。
基台6および電子部品8は筐体1の凹部1aの底面に接合されており、導体線路5bを有する回路基板5が基台6の上面に載置されるとともに接合されている。
回路基板5は、絶縁基板5aがアルミナ(Al)セラミックスまたは窒化アルミニウム(AlN)セラミックス絶縁基板5a等のセラミックスから成り、インピーダンス
整合用の基板として機能する。回路基板5は、絶縁基板5aの上面に高周波信号の伝送線路としての導体線路5bが形成され、絶縁基板5aの下面には、接地導体5cが形成されている。この接地導体5cは、Au−Sn合金等の低融点ろう材を介して基台6の上面に接合している。このように、回路基板5は、絶縁基板5aと導体線路5bと接地導体5cとで構成されている。
導体線路5bは、端子4と同じ例えば50Ωのインピーダンスとなるように形成されたマイクロストリップ線路であり、その一端側は電子部品8とボンディングワイヤ9を介して接続され、他端側は端子4の上端に半田を介して接合されることにより、端子4と電子部品8とが電気的に接続される。また、接地電位(グランド)は、フレキシブル基板7の接地配線導体から筐体1と基台6を介して回路基板5の下面の接地導体5cとろう材等を介して電気的に接続している。回路基板5の導体線路5bの特性インピーダンスを50Ωとするには、マイクロストリップ構造の回路基板5の場合であれば、誘電率9.5である96%酸
化アルミニウム質焼結体からなり、厚みが0.3mmである絶縁基板5aの下面に接地導体
5cを形成し、上面の導体線路5bを、幅が0.3mmで厚みが4μmのものとすればよく
、絶縁基板5aが同じ材料からなり、厚みが0.5mmである場合には、導体線路5bを厚
みが4μmで幅が0.5mmのものとすればよい。
回路基板5の絶縁基板5aは、例えばアルミナセラミックスからなる場合であれば、酸化アルミニウム,酸化マグネシウム,酸化カルシウム等の原料粉末に適当な有機バインダ,可塑剤,および溶剤を添加混合して得た泥漿物に、従来周知のドクターブレード法、カレンダーロール法等を採用することによってセラミックグリーンシート(セラミック生シート)を形成し、次にこのセラミックグリーンシートに適当な打ち抜き加工を施して所定形状となすとともに、必要に応じて複数枚を積層して成形体となし、しかる後、この成形体を約1,600℃の温度で焼成することによって製作される。この焼成後の絶縁基板5aは
、厚みが約0.2〜0.3mmであり、インピーダンスを例えば50Ωに整合させるために薄く製作される。
導体線路5b、接地導体5cは、タングステン,モリブデン,マンガン,銅,銀,パラジウム,白金,金等の金属材料からなる。
導体線路5b、接地導体5cは、例えばタングステンからなる場合であれば、タングステンの粉末に有機溶剤,バインダを添加混練して金属ペーストを作製し、絶縁基板5aとなるセラミックグリーンシートに金属ペーストを所定の配線パターンとなるように、従来周知のスクリーン印刷法を用いて印刷することによって形成する。
導体線路5b、接地導体5cは、薄膜加工で作製することもできる。導体線路5b、接地導体5cを薄膜加工で作製することにより、導体線路5b、接地導体5cを密着金属層、拡散防止層および主導体層が順次積層された3層構造の導体層とすることができ、高精度なパターンを形成できるので好ましい。
導体線路5b、接地導体5cを薄膜加工で作製する場合、例えば以下のようにして作製される。
焼成後の絶縁基板5aに、蒸着法,スパッタリング法,イオンプレーティング法等の薄膜形成法によって導体線路5b、接地導体5cとなる各層(密着金属層、拡散防止層および主導体層が順次積層された3層構造の導体層)を形成する。その後レジスト膜を形成し、フォトリソ加工、エッチング等の薄膜加工によって導体線路5b、接地導体5cを形成する。
基台6は挿通孔6aを設けられており、端子4が挿通孔6a内を挿通されて、エア同軸構造となり、端子4が筐体1の凹部1aの底面から突出した部分において、インピーダンスの不整合が発生しにくくなり、高周波信号を良好に伝送させることが可能となる。
なお、筐体1は、凹部1aの底面に第3の空間1aaが設けられていると、筐体1の凹部1aの底面に基台6を配置する場合に、位置決めが容易となるとともに所定の位置からのずれを防止することが可能となり、端子4および基台6の挿通孔6aが容易に同軸構造とすることが可能となってインピーダンスがより整合されたものとなり好ましい。
基台6は、貫通孔2に連通し直径が0.23〜1.15mmの挿通孔6aを有している。端子4が通る挿通孔6aの直径は、中心に端子4が貫通することで特性インピーダンスが50Ωのエア同軸が形成されるような寸法とする。例えば、端子4の直径が0.2mmの場合であれ
ば、挿通孔6aの直径は0.46mmとすればよい。
基台6は、筐体1の凹部1aの底面にAu−Sn合金等の低融点ろう材を介して接合しており、基台6の上面には、回路基板5がAu−Sn合金等の低融点ろう材を介して載置接合している。また、基台6は、筐体1の熱膨張係数と、回路基板5の熱膨張係数との中間の熱膨張係数を持つFe−Ni合金等の金属から成り、温度変化によって、上面に載置する回路基板5に大きな応力が働いて割れたりすることがないようにするための緩衝材としての中継基台として機能する。すなわち、LN素子の熱膨張係数に合わせた筐体1に、直接、回路基板5を載置すると、筐体1の熱膨張係数と回路基板5の熱膨張係数との差が大きいことによる応力により、回路基板5にクラックが発生することがあるために、筐体1の上面の載置部1bに基台6を載置し、この基台6の上面に回路基板5を載置するという本実施形態の構成としている。
基台6は、例えば筐体1がSUS304(熱膨張係数17.3×10−6/℃)で、回路基板5
がアルミナセラミックス(熱膨張係数6.5×10−6/℃)の場合は、筐体1および回路基
板5の中間の熱膨張係数を持つFe−50Ni合金(熱膨張係数9.9×10−6/℃)の金属
材料からなることが好ましい。この場合、基台6が、筐体1および回路基板5の中間の熱膨張係数を持つことで、熱膨張係数の差によって発生する応力が回路基板5に加わることを低減し、回路基板5が割れてしまうことがなくなるので好ましい。なお、基台6は、その材料のインゴットに圧延加工、打ち抜き加工等の従来周知の金属加工法を施すことで形成できる。
また、基台6は厚みが1〜2mmであると、回路基板5にクラック等を発生するのを抑制することができ好ましい。厚みが1mm以上であると筐体1と回路基板5の熱膨張係数の差によって発生する応力を緩和することができ、厚みが2mm以下であると電子装置の高さが低いものとすることができ、装置を薄型化されたものとすることができる。伝送する周波数が高くなるにつれ、伝送特性を高めるために回路基板5の厚みを薄くし、導体線路5bを細く形成することが好ましいので、回路基板5を割れ難くするためには基台6は厚みが1.7〜2mmがより好ましい。
また、電子部品搭載用パッケージは、基台6の側面の全面を筐体1の凹部1aの側壁に当接されていることが好ましい。この場合、基台6の側面と枠体2の内面との間に空間1cが形成されてないため、そもそも共振が発生せず、共振によるノイズが導体線路5bを伝送する高周波信号に加わることがなく、高周波信号を良好に伝送することが可能となる。
また、上述のように、基台6は、その側面を凹部1aの側壁に当接させることが好ましいが、凹部1aの側壁と底面とがなす角部が凹状になっていると、基台6の側面の全面を
凹部1aの側壁に当接させることが困難となり、基台6の側面と凹部1aの側壁との間に空間1cを有することとなる。そうすると、空間1cで共振が発生するおそれがあり、共振によるノイズが導体線路5b中の高周波信号に加わってしまい、高周波信号を良好に伝送することが難しくなるおそれがある。このような場合、基台6の下部の角に切り欠きを形成することで、基台6の側面を凹部1aの側壁に容易に当接させることができる。その結果、基台6の側面と凹部1aの側壁との間の共振の発生を抑制し、高周波信号を良好に伝送することが可能となる。
また、基台6の側面と凹部1aの側壁との間に空間1cを有する場合は、空間1cの幅1cWが50μm以上0.1mm以下であることが好ましい。空間1cの幅1cWと共振の強
さとの関係は、空間1cの幅1cWの2乗に反比例して共振の強さは減少するので、空間1cの幅1cW、すなわち基台6の側面と凹部1aの側壁との間の距離が小さく、50μm以上であると共振が起こりにくく、共振によるノイズも小さくなり、導体線路5bを伝わる高周波信号が良好なものとなる。従って、空間1cの幅1cWは50μm以上が好ましく、また空間1cの幅1cWは大きいほど共振が弱くなるので、電気特性的には空間1cの幅1cWは大きいほど好ましいが、電子装置を小型化するために、空間1cの幅1cWは0.1mm以下とするのが好ましい。
蓋体10は、筐体1の上面外周部に半田付け法、シーム溶接法により接合され、電子部品8を電子素子搭載用パッケージの中に気密封止するものである。蓋体10の材料は、Fe−Ni−Co合金等の金属材料、アルミナセラミックス等のセラミックスから成り、筐体1の上面外周部にAu−Sn合金等の低融点ろう材を介して接合したり、シーム溶接等の溶接により接合することで、電子部品8を電子素子搭載用パッケージ内に封止する。
本実施形態の電子部品搭載用パッケージは、端子4の上端が回路基板5の導体線路5bとろう材で接続されており、端子4が挿通孔6aの中心をエア同軸でインピーダンスが例えば50Ωとなるように挿通されており、また筐体1の貫通孔2の中心にインピーダンスが50Ωとなるように封止材3bで固定されている。そして、端子4の下端をフレキシブル基板7の配線導体7aにろう材で接続し、筐体1の下面をフレキシブル基板7の接地配線導体に端子4を挟むように2箇所をろう材で接続し、コプレナー線路を構成して筐体1の外部においてもインピーダンスが50Ωとなるように形成されている。
1・・・・・・・筐体
1a・・・・・・凹部
2・・・・・・・貫通孔
3・・・・・・・筒状体
3a・・・・・・ろう材
3b・・・・・・封止材
3ba・・・・・メニスカス部
4・・・・・・・端子
5・・・・・・・回路基板
5b・・・・・・導体線路
6・・・・・・・基台
7・・・・・・・フレキシブル基板
7a・・・・・・配線導体
8・・・・・・・電子部品
10・・・・・・・蓋体

Claims (3)

  1. 電子部品が収容される凹部を含む上面と、切り欠き部が設けられた下面と、前記凹部の底面から前記下面にかけて設けられた貫通孔とを有している筐体と、
    前記貫通孔内を通っているとともに前記筐体にろう材により固定されており、前記筐体の前記下面から下方へ突出している筒状体と、
    前記筒状体内を通っているとともに前記筒状体に封止材により固定されており、前記筐体の前記凹部の底面から上方へ突出している上端と前記筐体の前記下面から下方へ突出している下端とを有し、前記電子部品が電気的に接続される端子と、
    前記下面に設けられており、前記端子に接合材を用いて電気的に接続された配線導体を有したフレキシブル基板とを備えており、
    前記封止材は前記筐体の下面より上方に位置するように前記筒状体内に設けられており、前記切り欠き部は、第1の空間と前記第1の空間の上方に設けられた第2の空間とを有しており、
    前記第1の空間内に前記フレキシブル基板が位置しており、
    前記封止材は前記筒状体の内面に濡れ広がるように付着しているメニスカス部を有しており、
    前記メニスカス部は前記筐体の下面より上方に位置していることを特徴とする電子部品搭載用パッケージ。
  2. 前記筒状体は前記フレキシブル基板に接合されていることを特徴とする請求項1記載の電子部品搭載用パッケージ。
  3. 請求項1記載の電子部品搭載用パッケージと、
    前記電子部品搭載用パッケージの前記凹部に収容された電子部品と、
    前記電子部品を覆うように前記電子部品搭載用パッケージに接合された蓋体とを備えることを特徴とする電子装置。
JP2013064294A 2013-03-26 2013-03-26 電子部品搭載用パッケージおよびそれを用いた電子装置 Active JP6193595B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013064294A JP6193595B2 (ja) 2013-03-26 2013-03-26 電子部品搭載用パッケージおよびそれを用いた電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013064294A JP6193595B2 (ja) 2013-03-26 2013-03-26 電子部品搭載用パッケージおよびそれを用いた電子装置

Publications (2)

Publication Number Publication Date
JP2014192220A JP2014192220A (ja) 2014-10-06
JP6193595B2 true JP6193595B2 (ja) 2017-09-06

Family

ID=51838245

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013064294A Active JP6193595B2 (ja) 2013-03-26 2013-03-26 電子部品搭載用パッケージおよびそれを用いた電子装置

Country Status (1)

Country Link
JP (1) JP6193595B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210234291A1 (en) * 2020-01-28 2021-07-29 Fci Usa Llc High frequency midboard connector
US11637390B2 (en) 2019-01-25 2023-04-25 Fci Usa Llc I/O connector configured for cable connection to a midboard
US11677188B2 (en) 2018-04-02 2023-06-13 Ardent Concepts, Inc. Controlled-impedance compliant cable termination
US11715922B2 (en) 2019-01-25 2023-08-01 Fci Usa Llc I/O connector configured for cabled connection to the midboard
US11735852B2 (en) 2019-09-19 2023-08-22 Amphenol Corporation High speed electronic system with midboard cable connector
US11824311B2 (en) 2017-08-03 2023-11-21 Amphenol Corporation Connector for low loss interconnection system

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5951553A (ja) * 1982-09-17 1984-03-26 Nec Corp 発熱半導体搭載用金属製パツケ−ジの構造
JPH0470753U (ja) * 1990-10-30 1992-06-23
JPH04186751A (ja) * 1990-11-20 1992-07-03 Shinko Electric Ind Co Ltd ガラス端子の取付け構造
JP4033439B2 (ja) * 2001-09-11 2008-01-16 シャープ株式会社 固体撮像ユニットおよびその製造方法、撮像機器
JP2006134998A (ja) * 2004-11-04 2006-05-25 Japan Aviation Electronics Industry Ltd 半導体封止パッケージ
JP4772557B2 (ja) * 2006-03-30 2011-09-14 住友電工デバイス・イノベーション株式会社 電子部品、および電子部品用モジュール
JP5241562B2 (ja) * 2009-02-25 2013-07-17 京セラ株式会社 接続装置、フレキシブル基板付き半導体素子収納用パッケージ、およびフレキシブル基板付き半導体装置
EP2419387B1 (en) * 2009-04-16 2021-08-18 Emerson Electric Co. Hermetic glass-to-metal seal assembly and method of manufacturing hermetic glass-to-metal seal assembly
JP2011009574A (ja) * 2009-06-26 2011-01-13 Sumitomo Electric Ind Ltd 半導体装置及び半導体モジュール
JP5334887B2 (ja) * 2010-02-22 2013-11-06 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2012009172A (ja) * 2010-06-22 2012-01-12 Kyocera Corp 同軸コネクタ、および素子収納用パッケージ、ならびに半導体装置
JP2012243781A (ja) * 2011-05-16 2012-12-10 Sumitomo Metal Electronics Devices Inc 半導体素子収納用パッケージ
JP6122309B2 (ja) * 2013-02-23 2017-04-26 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11824311B2 (en) 2017-08-03 2023-11-21 Amphenol Corporation Connector for low loss interconnection system
US11677188B2 (en) 2018-04-02 2023-06-13 Ardent Concepts, Inc. Controlled-impedance compliant cable termination
US11637390B2 (en) 2019-01-25 2023-04-25 Fci Usa Llc I/O connector configured for cable connection to a midboard
US11715922B2 (en) 2019-01-25 2023-08-01 Fci Usa Llc I/O connector configured for cabled connection to the midboard
US11735852B2 (en) 2019-09-19 2023-08-22 Amphenol Corporation High speed electronic system with midboard cable connector
US20210234291A1 (en) * 2020-01-28 2021-07-29 Fci Usa Llc High frequency midboard connector
US11670879B2 (en) * 2020-01-28 2023-06-06 Fci Usa Llc High frequency midboard connector

Also Published As

Publication number Publication date
JP2014192220A (ja) 2014-10-06

Similar Documents

Publication Publication Date Title
JP6258724B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP6470428B2 (ja) 電子部品搭載用パッケージおよび電子装置
JP6193595B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5473583B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5334887B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP6039470B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP6122309B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5240726B2 (ja) 半導体装置と回路基板との接続構造
JP5725876B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2010245507A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2009054982A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP4903738B2 (ja) 電子部品収納用パッケージおよび電子装置
JP5743712B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2007123806A (ja) 電子部品搭載用基板および電子装置
JP2007123804A (ja) 電子部品搭載用基板および電子装置
JPWO2017188269A1 (ja) 半導体パッケージおよびそれを用いた半導体装置
JP5766081B2 (ja) 電子部品収納用パッケージおよびそれを用いた電子装置
JP2012178427A (ja) 電子部品収納用パッケージおよび電子装置
JP6965060B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2014146756A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5734072B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2006128323A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
JP4206321B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2009054750A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151116

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A132

Effective date: 20170502

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170711

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170810

R150 Certificate of patent or registration of utility model

Ref document number: 6193595

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150