JP5766081B2 - 電子部品収納用パッケージおよびそれを用いた電子装置 - Google Patents

電子部品収納用パッケージおよびそれを用いた電子装置 Download PDF

Info

Publication number
JP5766081B2
JP5766081B2 JP2011209296A JP2011209296A JP5766081B2 JP 5766081 B2 JP5766081 B2 JP 5766081B2 JP 2011209296 A JP2011209296 A JP 2011209296A JP 2011209296 A JP2011209296 A JP 2011209296A JP 5766081 B2 JP5766081 B2 JP 5766081B2
Authority
JP
Japan
Prior art keywords
base
mounting base
electronic component
signal terminal
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2011209296A
Other languages
English (en)
Other versions
JP2013048198A (ja
Inventor
飯野 道信
道信 飯野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2011209296A priority Critical patent/JP5766081B2/ja
Publication of JP2013048198A publication Critical patent/JP2013048198A/ja
Application granted granted Critical
Publication of JP5766081B2 publication Critical patent/JP5766081B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Description

本発明は、光通信分野やマイクロ波通信およびミリ波通信等の分野で用いられる、高い周波数帯域で作動する各種電子部品を収納する電子部品収納用パッケージおよびそれを用いた電子装置に関するものである。
近年、40km以下の伝送距離における高速通信に対する需要が急激に増加しており、高速大容量の情報伝送に関する研究開発が進められている。とりわけ、光通信装置を用いて光信号を受発信する電子装置の高速化が注目されており、電子装置による光信号の高出力化と高速化が伝送容量を向上させるための課題として研究開発されている。
このような電子装置用の従来の電子部品搭載用パッケージは、図19に断面図で示すように、略中央に電子部品の搭載部を設けた円板状の金属製の基体101に、基体101の上面から下面にかけて貫通する貫通孔101aを設け、この貫通孔101aに充填された絶縁性ガラスから成る封止材103を貫通して信号端子104が固定されているものである。また、基体101の
上面に載置用基台106を介して回路基板105を載置接合し、この回路基板105上に電子部品108を搭載して、信号端子104の上端部と電子部品108とを回路基板105を介して電気的に接
続していた。そして、基体101の上面の外周領域に電子部品108を覆うように金属製の蓋体109を溶接またはろう接により基体101の上面周縁部に接合して気密封止することによって、電子装置としていた(例えば、特許文献1を参照)。
また、載置用基台106は、上面に載置する回路基板105に大きな応力が加わらないようにするための緩衝材としての中継基台として機能させている。すなわち、基体101の熱膨張
係数と回路基板105の熱膨張係数との違いによる応力を緩和するために、基体101の上面に載置用基台106を載置接合し、この載置用基台106の上面に回路基板105を載置接合してい
た。
特開平8−130266号公報
しかしながら、従来の電子装置では、載置用基台106を用いていることで、信号端子104の基体101から突出した部分が、載置用基台106の厚みの分だけ長くなる。そうすると、近年、要求される伝送速度が高まるにつれ、伝送信号の周波数が25〜40GHz程度まで向上してきており、電子装置をより高出力化させ、高速化させることが要求されてくると、載置用基台106の厚みの分だけ長くなった信号端子104の基体101から突出した部分から、回
路基板105の信号線路導体105bまでの部分における、インピーダンスの不整合が無視できないものとなって、この部分でのインピーダンスの不整合によって高周波信号の伝送性が劣化し易くなるという問題があった。
本発明は上記問題点に鑑み完成されたものであり、その目的は、信号端子の基体から突出した部分から回路基板の信号線路導体までのインピーダンスの不整合を小さいものとし、25GHz以上の高周波信号を良好に伝送させることができる電子部品収納用パッケージを提供することにある。
本発明の電子部品収納用パッケージは、上面から下面にかけて貫通する第1貫通孔を有しているとともに上面に電子部品が搭載される基体と、前記基体の上面の載置部に載置された載置用基台と、絶縁基板の上面に信号線路導体が形成されているとともに前記載置用基台の上面に載置接合された回路基板と、前記第1貫通孔に充填された封止材を貫通して固定された信号端子と前記基体の上面には前記載置部を囲繞するように取着された枠体とを具備しており、前記載置用基台は、前記第1貫通孔に連通している第2貫通孔を有しており、前記信号端子の一端が前記第2貫通孔を通って前記載置用基台の上面から突出して、前記信号線路導体に電気的に接続されているとともに、前記枠体の内面に段差部が設けられており、該段差部の側面が前記搭載用基板の側面と当接していることを特徴とするものである。
また、本発明の電子装置は、上記構成の本発明の電子部品収納用パッケージと、該電子部品収納用パッケージの前記基体に搭載されているとともに前記回路基板の前記信号線路導体に電気的に接続された電子部品と、該電子部品を覆うように設けられた蓋体とを具備していることを特徴とするものである。
本発明の電子部品収納用パッケージは、基体に設けられた第1貫通孔に連通する第2貫通孔を載置用基台に設けて、第2貫通孔の中に信号端子を通すことで、第2貫通孔の部分がいわゆるエア同軸構造となり、信号端子が基体の上面から突出した部分において、インピーダンスの不整合が発生しにくくなり、高周波信号を良好に伝送させることが可能となる。
また、本発明の電子装置によれば、上記構成の本発明の電子部品収納用パッケージと、電子部品収納用パッケージの基体に搭載されているとともに回路基板の信号線路導体に電気的に接続された電子部品と、該電子部品を覆うように設けられた蓋体とを具備していることから、回路基板の割れを防止し、高周波信号の伝送特性が良好で、高速で動作可能な電子装置を提供することが可能となる。
本発明の電子装置の実施の形態の一例を示す斜視図である。 図1のX−X線における断面図である。 (a)は、本発明の電子装置の実施の形態の他の例を示す斜視図であり、(b)は、(a)のX−X線で切断した断面の一例を示す断面図である。 本発明の電子部品収納用パッケージの実施の形態の他の例を示す要部拡大断面図である。 (a)は、本発明の電子部品収納用パッケージの実施の形態の他の例を示す要部拡大斜視図である。(b)は、(a)のX−X線で切断した断面の一例を示す要部拡大断面図である。 (a),(b)は、本発明の電子部品収納用パッケージの実施の形態の他の例を示す要部拡大斜視図である。 図6(a),(b)のX−X線で切断した断面の一例を示す要部拡大断面図である。 本発明の電子部品収納用パッケージの実施の形態の他の例を示す要部拡大断面図である。 本発明の電子部品収納用パッケージの実施の形態の他の例を示す要部拡大断面図である。 本発明の電子部品収納用パッケージの実施の形態の他の例を示す要部拡大断面図である。 本発明の電子部品収納用パッケージの実施の形態の他の例を示す要部拡大断面図である。 (a)は、本発明の電子部品収納用パッケージの実施の形態の他の例を示す要部拡大斜視図である。(b)は、(a)のX−X線で切断した断面の一例を示す要部拡大断面図である。 (a)は、本発明の電子部品収納用パッケージの実施の形態の他の例を示す要部拡大斜視図である。(b)は、(a)のX−X線で切断した断面の一例を示す要部拡大断面図である。 (a),(b)は、本発明の電子部品収納用パッケージの実施の形態の他の例を示す要部拡大斜視図である。 図14(a),(b)のX−X線で切断した断面の一例を示す要部拡大断面図である。 (a)は、本発明の電子部品収納用パッケージの実施の形態の他の例を示す要部拡大斜視図である。(b)は、(a)のX−X線で切断した断面の一例を示す要部拡大断面図である。 (a),(b),(c)は、本発明の電子部品収納用パッケージの実施の形態の他の例を示す要部拡大断面図である。 本発明の電子部品収納用パッケージの実施の形態の他の例を示す要部拡大断面図である。 従来の電子装置の実施の形態の一例を示す断面図である。
本発明の電子部品収納用パッケージおよび電子装置について以下に詳細に説明する。
図1は、本発明の電子装置の実施の形態の一例を示す斜視図であり、蓋体を外した例である。図2は、図1のX−X線で切断した断面の一例を示す断面図である。図1および図2において、1は電子部品収納用パッケージの基体、1aは基体1を貫通する第1貫通孔、1bは基体1の上面の載置部、3は第1貫通孔1aに充填された封止材、4は封止材3によって基体1から突出して固定された信号端子、5は載置用基台6の上面に搭載された回路基板、5aは回路基板5の絶縁基板、5bは回路基板5の絶縁基板5aの上面に形成された信号線路導体、6は基体1の上面の載置部1bに載置され、回路基板5が搭載接合される載置用基台である。6aは載置用基台6を貫通する第2貫通孔である。8は電子部品、9は基体1に接続された接地端子、10は電子部品8と信号配線導体5bとを電気的に接続するボンディングワイヤ、11は基体1の上面外周部に接合され、回路基板5および電子部品8を気密封止する蓋体(枠体ともいう)である。
図2に示す例では、回路基板5は、絶縁基板5aの上面に信号線路導体5bが形成され、下面には接地導体5cが形成されてマイクロストリップ線路が形成されている。回路基板5の下面の接地導体5cが、グラウンドとしても機能する載置用基台6の上面にはんだや導電性接着剤等の導電性の接合材を用いて接続されるとともに固定されることによって回路基板5が載置用基台6の上面に搭載接合されている。そして、信号端子4は第1貫通孔1a内に封止材3によって固定されている。そして、この信号端子4と回路基板5の一方主面上の信号線路導体5bとがろう材によって電気的に接続されて本発明の電子部品収納用パッケージが構成されている。
接地端子9は、2本で信号端子4を挟むようにして基体1に接続されており、外部回路基板12の信号配線導体12bの両側に配置された接地配線導体12cにろう材等で接合されている。
本発明の電子部品収納用パッケージは、図1および図2に示す例のように、上面から下面にかけて貫通する第1貫通孔1aを有しているとともに上面に電子部品8が搭載される基体1と、基体1の上面の載置部1bに載置された載置用基台6と、絶縁基板5aの上面
に信号線路導体5bが形成されているとともに載置用基台6の上面に載置接合された回路基板5と、第1貫通孔1aに充填された封止材3を貫通して固定された信号端子4とを具備しており、載置用基台6は、第1貫通孔1aに連通している第2貫通孔6aを有しており、信号端子4の一端が第2貫通孔6aを通って載置用基台6の上面から突出して、信号線路導体5bに電気的に接続されている。このような構成により、基体1に設けられた第1貫通孔1aに連通する第2貫通孔6aを載置用基台6に設けて、第2貫通孔6aの中に信号端子4を通すことで、第2貫通孔6aの部分がいわゆるエア同軸構造となり、信号端子4が基体1の上面から突出した部分において、インピーダンスの不整合が発生しにくくなり、高周波信号を良好に伝送させることが可能となる。
本発明の電子部品収納用パッケージは、図3(a),(b)に示す例のように、基体1の上面に載置部1bを囲繞するように枠体2が取着された箱型でもよい。また、図3(a),(b)に示す例は、電子装置を外部回路基板12に実装した例である。この場合、図4に示す例のように、載置用基台6の側面の全面を枠体2の内面に当接させて共振が発生しないようにすることが好ましいが、例えば、枠体2の内面と基体1の上面とで形成される角部がなだらかな曲線状(以下、R部という)となった場合、載置用基台6の側面の全面を枠体2の内面に当接させることが難しくなり、載置用基台6の側面と枠体2の内面との間に空間7を有することとなる。そうすると、空間7で共振が発生するおそれがあり、共振によるノイズ(以下、共振ノイズという)が信号線路導体5b中の高周波信号に加わってしまい、高周波信号を良好に伝送することが難しくなるおそれがある。そのため、図5に示す例のように、枠体2と信号端子4との間には載置用基台6の上面に信号端子4の一端よりも高さが高い壁部6cを形成して、枠体2と載置用基台6との間に共振が起こった場合でも、共振ノイズを壁部6cで遮断して、共振ノイズが信号線路導体5b中の高周波信号に加わることを抑制し、高周波信号をより良好に伝送させることが可能となる。
図3(a),(b)において、1は電子部品収納用パッケージの基体、1aは基体1を貫通する第1貫通孔、1bは基体1の上面の載置部、2は電子部品収納用パッケージ本体の側壁用の枠体、3は第1貫通孔1aに充填された封止材、4は封止材3によって基体1から突出して固定された信号端子、5は載置用基台6の上面に搭載された回路基板、5aは回路基板5の絶縁基板、5bは回路基板5の絶縁基板5aの上面に形成された信号線路導体、5cは回路基板5の絶縁基板5aの下面に形成された接地導体、6は基体1の上面の載置部1bに載置され、回路基板5が搭載接合される載置用基台である。6aは載置用基台6を貫通する第2貫通孔、7は枠体2の内面と載置用基台6の枠体2の内面に対向する側の側面との間の空間である。8は基体1に搭載実装されたLN変調素子等の電子部品、9は基体1に接続された接地端子、10は電子部品8と信号配線導体5bとを電気的に接続するボンディングワイヤ、11は枠体2の上面に接合され、回路基板5および電子部品8を気密封止する蓋体である。そして、図5(a),(b)に示す例のように、載置用基台
6の上面には、信号端子4の一端よりも高さの高い壁部6cが形成されている。
また、図3(a),(b)に示す例において、回路基板5は、絶縁基板5aの上面に信
号線路導体5bが形成され、下面には接地導体5cが形成されてマイクロストリップ線路が形成されている。回路基板5の下面の接地導体5cが、グラウンドとしても機能する載置用基台6の上面にAu−Sn合金等の低融点ろう材等の導電性接合材を用いて接続されるとともに固定されることによって回路基板5が載置用基台6の上面に搭載接合されている。そして、信号端子4は第1貫通孔1a内に封止材3によって固定されている。そして、この信号端子4と回路基板5の一方主面上の信号線路導体5bとがろう材によって電気的に接続されて本発明の電子部品収納用パッケージが構成されている。
また、図3(a),(b)に示す例は、信号端子4の基体1の下面から突出した部分は
折り曲げられ、この折り曲げられて外部回路基板12の上面と平行になった部分が信号配線
導体12bにろう材等で接合されている。また、信号端子4の基体1の下面から突出した部
分を直接、外部回路基板12に接続するのではなく、信号端子4と外部回路基板12との間に、インピーダンス整合を行ったフレキシブル基板(図示せず)を介して信号端子4および接地端子9を信号配線導体12bおよび接地配線導体12cにろう材等で接合しても良い。この場合は、外部回路基板12と基体1との熱膨張係数の違いによって信号端子4に応力が加わることをフレキシブル基板で緩和することができるので、より接続信頼性を高めることができるので好ましい。
接地端子9は、2本で信号端子4を挟むようにして基体1に接続されており、外部回路基板12の信号配線導体12bの両側に配置された接地配線導体12cにろう材等で接合されている。
図3(a),(b)に示す例のように、信号端子4は上端部で回路基板5の上面の信号
線路導体5bとろう材で接続されており、第2貫通孔6aの中心をエア同軸でインピーダンスが例えば50Ωとなるように貫通しており、また基体1の第1貫通孔1aの中心にインピーダンスが50Ωとなるように封止材3で固定されている。信号端子4は封止材3の下部から電子装置の外部に伸びており、封止材3から出たところで基体1の下面と平行となるように曲がっている。そして、電子装置の信号端子4を外部回路基板12の信号配線導体12bにろう材で接続し、電子装置の基体1の下面を外部回路基板12の接地配線導体12cにろう材で接続した場合には、信号端子4は封止材3から外に延びている部分においてもインピーダンスが50Ωとなるように形成されている。
また、基体1の上面に載置部1bを囲繞するように枠体2が取着されている場合は、図4に示す例のように、載置用基台6の側面の全面を枠体2の内面に当接させることが好ましい。この場合は、載置用基台6の側面と枠体2の内面との間に空間7が形成されず、そもそも共振が発生しないので、共振ノイズが信号線路導体5bを伝送する高周波信号に加わることがなく、高周波信号を良好に伝送することが可能となる。
また、本発明の電子部品収納用パッケージは、図5(a)の要部拡大斜視図および図5(b)の要部拡大断面図(図5(a)のX−X線で切断した要部拡大断面図)に示す例のように、上記構成において、枠体2と信号端子4との間に、載置用基台6の上面には、信号端子4の一端よりも高さの高い壁部6cが形成されている。壁部6cは、例えば枠体2の内面と基体1との上面とで形成される角部にR部が形成されて、枠体2の内面と載置用基台6の側面とを当接させることができない場合に、枠体2の内面と載置用基台6の側面との間に発生する共振を遮断する機能を有する。壁部6cの幅は、信号端子4の直径の少なくとも2倍以上で載置用基台6の幅以下であることが好ましい。これにより、枠体2と載置用基台6との間に共振が起こった場合でも、共振ノイズを壁部6cで遮断することができるので、高周波信号をより良好に伝送させることが可能となる。
また、図5(a),(b)に示す例のように、載置用基台6の側面と枠体2の内面との間に空間7を有する場合は、空間7の幅が50μm以上0.1mm以下であることが好ましい
。具体的には、空間7の幅と共振の強さとの関係は、空間7の幅の2乗に反比例して共振の強さは減少するので、空間7の幅、すなわち枠体2の内面と載置用基台6の側面との間の距離が小さく、50μm未満であると強い共振が起こり共振ノイズも大きくなり、信号線路導体5bを伝わる高周波信号に悪影響を及ぼしてしまう。従って、空間7の幅は50μm以上が好ましく、また空間7の幅は大きいほど共振が弱くなるので、電気特性的には空間7の幅は大きいほど好ましいが、電子装置を小型化するために、空間7の幅は0.1mm以
下とするのが好ましい。
空間7の幅を50μm以上0.1mm以下とするための一例としては、図18に示す例のよう
に、枠体2の内面に段差部2cを設けて、段差部2cの側面と載置用基台6の側面とを当接させることで、枠体2の内面に対する載置用基台6の位置決めを確実かつ容易にできるので、空間7の幅を所定の寸法に確実に設定することができる。さらに、載置用基台6の位置決めが確実できることから、第2貫通孔6aの中に信号端子4を中心位置がずれることなく確実に通すことができ、第2貫通孔6aのエア同軸構造で、信号端子4が基体1の上面から突出した部分において、インピーダンスの不整合が発生しにくくなり、高周波信号を良好に伝送させることが可能となる。
本発明の電子部品収納用パッケージは、図6(a),(b)の要部拡大斜視図および図
7の要部拡大断面図(図6(a),(b)のX−X線で切断した要部拡大断面図)に示す
例のように、上記構成において、壁部6cは、信号端子4の載置用基台6から上側に突出した部分を取り囲むように形成されている。このような場合は、基体1の上面から回路基板5の信号線路導体5bまでの部分においてエア同軸構造となるので、信号端子4が基体1から突出した部分のほぼ全体においてインピーダンスの不整合が発生しにくくなり、高周波信号をより良好に伝送させることが可能となる。また、載置用基台6の側面と枠体2の内面との間に形成された空間7において共振が起こり共振ノイズが発生したとしても、載置用基台6の壁部6cによって、共振ノイズが信号線路導体5bを伝送する高周波信号に加わることを防止し、高周波信号を良好に伝送させることが可能となる。図6(a),
(b)および図7においては、壁部6cのエア同軸部分は上方に開放した形状としているが、インピーダンスを整合させながら、信号端子4の上面を覆うように形成すると、より共振ノイズが伝送する高周波信号に加わり難くなるので好ましい。
壁部6cは、図6(a)に示す例のように、載置用基台6の回路基板5と重なっていない部分を全て突出させて壁部6cとしてもよく、図6(b)に示す例のように、第2貫通孔6aの周囲のみ突出させて壁部6cとしてもよい。
また、図4に示した例において、上記したように、載置用基台6は、その側面を枠体2の内面に当接させることが好ましいが、枠体2と載置用基台6との間の角にR部を有することで、載置用基台6の側面の全面を枠体2の内面に当接させることが難しい場合がある。このような場合は、図8に示す例のように、載置用基台6の下部に、載置用基台6の下部の角を切り欠いた切り欠き6dを形成することで、載置用基台6の側面を枠体2の内面に容易に当接させることができる。その結果、載置用基台6の側面と枠体2の内面との間の共振の発生を抑制し、高周波信号を良好に伝送することが可能となる。
また、図9に示す例は、載置用基台6の側面に突起部6bを形成した例である。この場合は、突起部6bによって形成された空間7に接合用のろう材13を溜めることができるので、枠体2の内面と載置用基台6の側面とを強固に接合することができ、載置用基台6の側面と枠体2の内面との間に空間7が形成されず、その結果、載置用基台6の側面と枠体2の内面との間の共振の発生を抑制し、高周波信号をより良好に伝送することが可能となる。
また、図10に示す例は、枠体2の内面の下部に、枠体2の下部の角を切り欠いた切り欠き2bを形成した例である。この場合は、載置用基台6の側面を枠体2の内面に容易に当接させることができる。その結果、載置用基台6の側面と枠体2の内面との間の共振の発生を抑制し、高周波信号を良好に伝送することが可能となる。
また、図11に示す例は、枠体2の内面に突部2aを形成した例である。この場合は、突部2aによって形成された空間7に接合用のろう材13を溜めることができるので、枠体2の内面と載置用基台6の側面とを強固に接合することができ、載置用基台6の側面と枠体2の内面との間に空間7が形成されず、その結果、載置用基台6の側面と枠体2の内面と
の間の共振の発生を抑制し、高周波信号をより良好に伝送することが可能となる。
なお、空間7における共振の発生は、空間7の高さに起因し、空間7の高さがλ/4(λは波長)のn倍で共振が発生する。例えば40GHzの高周波信号の場合、λ/4が1.875mm、載置用基台6の厚み(載置用基台6の下面から回路基板5が載置接合される上面
までの高さ)が1.7mm、回路基板5の絶縁基板5aの厚みが0.25mmで共振が発生する
。このことより、載置用基台6の側面に突起部6bを形成するか、枠体2の内面に突部2aを形成することで、空間7が完全にろう材13で埋まらなかったとしても、突起部6bによって空間7の高さが小さくなり、信号を伝送する周波数帯では共振ノイズが悪影響を及ぼさなくなるので好ましい。具体的には、空間7の高さが半分になると共振周波数がほぼ2倍となって高周波側にシフトするので、信号を伝送する周波数帯では共振ノイズが悪影響を及ぼさなくなる。
また、本発明の電子部品収納用パッケージは、図12(a)の要部拡大斜視図および図12(b)の要部拡大断面図(図12(a)のX−X線で切断した要部拡大断面図)に示す例のように、上記構成において、壁部6cが、電波吸収体14を含むものである。図12(a),
(b)に示す例は、壁部6cの全体が電波吸収体14であり、図13(a),(b)に示す例
は、壁部6cの枠体2側の側面に電波吸収体14が設けられているものである。このような場合は、空間7で共振ノイズが発生したとしても、発生した共振ノイズが壁部6cによって遮蔽されるのと同時に、電波吸収体14に吸収されることによって、金属による遮蔽の壁部6cの場合より確実に共振ノイズを減少させることができる。その結果、共振ノイズが信号線路導体5bを伝送する高周波信号に加わることを抑制し、高周波信号をより良好に伝送することが可能となる。
図13(a),(b)に示す例のように、壁部6cの枠体2側の側面に電波吸収体14が設
けられている場合は、壁部6cの枠体2側の側面の全面に電波吸収体14が設けられていることが好ましい。この場合、空間7で共振が起こった場合でも、共振ノイズを壁部6cの枠体2側の側面の全面に形成された電波吸収体14で効率よく吸収し減少させることができる。
電波吸収体14とは、電波の持っているエネルギーを吸収し、そのエネルギーを熱に変換して最終的には空中に放射するものである。具体的には、電波吸収体14は、載置用基台6の側面と枠体2の内面との間の空間7で共振ノイズが発生した場合に、その共振ノイズの電波を吸収できるものであれば特に制限は無く、磁性損失を利用する磁性電波吸収体、誘電損失を利用する誘電性電波吸収体、抵抗損失を利用する導電性電波吸収体を利用することができる。また、これらを組み合わせたものであってもかまわない。
磁性電波吸収体は、周波数が高くなると電流によって磁性体に発生する磁界が遅れることにより、電流を打ち消す働きをする磁気損失によって電波吸収作用が現れるものである。磁性電波吸収体としては、例えば、焼結フェライト、軟磁性金属、鉄カルボニル等があり、電磁波を熱エネルギーに変換し吸収する。
誘電性電波吸収体は、直流電流はほとんど通さないが、高周波領域では静電容量に電流が流れるため、その高周波電流が流れようとするのに対し、誘電体損失により電波吸収作用が現れるものである。誘電性電波吸収体としては、シリコーンゴム等の樹脂を基材として、カーボンなどの導電性材料を含有させたものがある。
導電性電波吸収体は、誘電損失タイプに含有させた導電性材料が絶縁体中に独立して分散しているのに対し、抵抗を持つ程度に接続して分散されているものであり、電波が流れようとするのに対し、抵抗により電波吸収作用を行なうものである。
電波吸収体14が焼結フェライトから成る場合であれば、例えば、以下のようにして作製される。まず、50mol%以上のFeとNiOとを含む原料粉末に適当な有機バインダや可塑剤,分散剤,溶剤等を添加混合して泥漿状となす。これを従来周知のドクターブレード法等でシート状となすことによってフェライトグリーンシートを得る。このときに焼結性確保のため、平均粒径1μm以下のFe原料粉末やNiO原料粉末を用いることが好ましい。そして、フェライトグリーンシートに適当な打ち抜き加工を施すことによって所定の形状に成形するとともに、必要に応じて複数枚積層して生成形体を作製し、これを1200〜1400℃で焼成することで作製することができる。
このようにして作製した焼結フェライトから成る電波吸収体14を載置用基台6の上面や、壁部6cの枠体2側の側面に、半田やAu−Sn合金等の低融点ろう材等で接合する。
また、例えば、シリコーンゴム原料100重量部に対して、カルボニル鉄の粉末300〜1500重量部、有機溶媒および必要に応じて、膨張性黒鉛,各種加硫剤,加硫助剤,加硫促進助剤,軟化剤,老化防止剤,可塑剤,離型剤,硬化剤,発泡剤,着色剤等の添加剤を添加混練し、乾燥させることにより電波吸収体14を作製することもできる。シート状に成形して所定の寸法にしたものを載置用基台6の上面に接合してもよいし、乾燥前の混練物を載置用基台6の上面に印刷塗布した後に乾燥させてもよい。
また、図14(a),(b)に示す例は、図14(a)が、信号端子4の載置用基台6から上側に突出した部分を取り囲むように形成されている壁部6cが電波吸収体14である例であり、図14(b)が、第2貫通孔6aの周囲のみ突出させた壁部6cが電波吸収体14である例である。図15に示す例は、図14(a),(b)のX−X線で切断した要部拡大断面図である。図14(a),(b)および図15に示す例のような場合は、基体1の上面から回路基板5の信号線路導体5bまでの部分においてエア同軸構造となるので、信号端子4が基体1から突出した部分のほぼ全体においてインピーダンスの不整合が発生しにくくなることに加えて、電波吸収体14である壁部6cによって、空間7で共振ノイズが発生したとしても、発生した共振ノイズが壁部6cによって遮蔽されるのと同時に、電波吸収体14に吸収されることによって、金属による遮蔽の壁部6cの場合より確実に共振ノイズを減少させることができる。その結果、共振ノイズが信号線路導体5bを伝送する高周波信号に加わることを抑制し、高周波信号をより良好に伝送することが可能となる。
また、本発明の電子部品収納用パッケージは、上記構成において、基体1の上面には載置部1bを囲繞するように枠体2が取着されており、枠体2の内面と、載置用基台6の側面のうち信号端子4が貫通している側の側面との間に、抵抗体15が設けられている。図16(a)の要部拡大斜視図および図16(b)の要部拡大断面図(図16(a)のX−X線で切断した要部拡大断面図)に示す例は、載置用基台6の側面に、抵抗体15が形成された例であり、図17(a)の要部拡大断面図に示す例は、枠体2の内面の載置用基台6に対向する部位に、抵抗体15が形成された例であり、図17(b)の要部拡大断面図に示す例は、載置用基台6の側面および枠体2の内面の載置用基台6に対向する部位の両方に、抵抗体15が形成された例である。さらに、図17(c)の要部拡大断面図に示す例は、枠体2の内面と載置用基台6の側面との間の空間7内に、枠体2の内面および載置用基台6の側面に平行に抵抗体15が壁状に設けられた例である。このような場合は、抵抗体15により、枠体2の内面と載置用基台6の側面との間の共振ノイズを抑えることができ、その結果、共振ノイズが信号線路導体5bを伝送する高周波信号に加わることを抑制し、高周波信号をより良好に伝送することが可能となる。
抵抗体15は、図16(a)に示す例のように、載置用基台6の側面の全面に形成されていることが好ましく、また図17(a)に示す例のように、抵抗体15が枠体2の内面に形成さ
れている場合も、枠体2の内面の載置用基台6に対向する部位の全面に抵抗体15が形成されていることが好ましい。さらに、図17(c)に示す例のように、空間7内に壁状の抵抗体15を形成する場合もまた、載置用基台6の側面と同じ幅であることが好ましい。このような場合は、枠体2の内面の全面や載置用基台6の側面の全面に形成された抵抗体15で、枠体2の内面と載置用基台6の側面との間の共振ノイズを効率よく抑えることができる。
図16(a),(b)に示す例のように、抵抗体15を載置用基台6の側面に形成する場合は、例えば、載置用基台6の側面を露出させた状態で窒化タンタルやニッケル−クロム、ニッケル−クロム−シリコン、タングステン−シリコン、モリブデン−シリコン、タングステン、モリブデン、チタン、クロム等から成る層をイオンプレーティング法やスパッタリング法、蒸着法等の薄膜形成技術を採用することによって被着させるとともにその厚みを0.01μm乃至10μmの範囲とすることが好ましく、好適には0.05μm乃至1μmの範囲とするのがよい。その厚みは0.01μm未満であると抵抗体15が薄すぎて共振ノイズの吸収が不十分となりやすく、また10μmを超えると抵抗体15を薄膜形成技術により形成する際に大きな応力が発生するとともにこれが内部に内在し、内在応力によって載置用基台6と接着層2aとの接合強度が低下してしまう傾向にある。
また、図17(a)に示す例のように、抵抗体15を枠体2の内面の載置用基台6に対向する部位に形成する場合は、枠体2の内面を露出させた状態にしておき、上述したような載置用基台6の側面に抵抗体15を形成する場合と同様の薄膜形成技術を用い、抵抗体15の厚みも同様の厚みとすればよい。
このように、空間7が上述したような50μm以上0.1mm以下の小さい隙間で、載置用
基台6の側面および枠体2の内面との間に電波吸収体14を形成することが困難な場合でも、載置用基台6の側面および枠体2の内面に、厚みの薄い抵抗体を薄膜形成技術を用いて形成することができ、抵抗体15により、枠体2の内面と載置用基台6の側面との間の共振ノイズを抑えることができ、その結果、共振ノイズが信号線路導体5bを伝送する高周波信号に加わることを抑制し、高周波信号をより良好に伝送することが可能となる。
本発明の電子装置は、基体1の載置部1bに載置用基台6および電子部品8が接合され、そして、電子部品8の電極と電気的に接続する信号線路導体5bを有する回路基板5を載置用基台6の上面に載置して接合し、信号線路導体5bと信号端子4とを半田を介して電気的に接合するとともに電子部品8と信号線路導体5bとをボンディングワイヤ10で電気的に接続する。しかる後、図2に示す例では基体1の上面外周部に、または図3(a),(b)に示す例では枠体2の上面に、蓋体11を半田付け法やシーム溶接法により接合す
ることにより構成される。
基体1は、電子部品8を支持するための支持部材として機能するとともに第1貫通孔1aが形成されており、この第1貫通孔1aには、基体1から突出した信号端子4が封止材3によって固定されている。基体1の上面には、回路基板5が載置用基台6を介して載置される載置部1bを有しており、この載置部1bに、載置用基台6がAu−Sn半田等の低融点ろう材を介して接着固定されている。
基体1は、Fe−Ni−Cr合金(JIS規格のSUS304、SUS310等)やFe-Ni-Cr-Mo合金(JIS規格のSUS303、SUS316等)等のステンレス鋼や、Fe−Ni
−Co合金や、Cu−Zn合金等の金属材料から成る。
例えば、基体1の上面に載置実装される電子部品8が、強誘電体素子であるLN(ニオ
ブ酸リチウム)による変調素子(以下、LN素子という)の場合、LN素子の熱膨張係数15.4×10-6/℃と近似しているSUS303(熱膨張係数14.6×10-6/℃)、SUS304(熱膨
張係数17.3×10-6/℃)、SUS310(熱膨張係数15.8×10-6/℃)、SUS316(熱膨張係数16.0×10-6/℃)等のFe−Ni−Cr合金やFe−Ni−Cr−Mo合金の金属材料を
用いて、基体1を作製することが好ましい。この場合、基体1の上面にLN素子を載置実装して電子装置とした場合、基体1と電子部品8との熱膨張係数が近似しているため、電子部品8が作動した際に発生する熱や、電子部品8を基体1へろう材を介して実装するための加熱により、熱膨張係数の差に起因する応力で、電子部品8が基体1から剥がれたりすることがなくなるので好ましい。
また、基体1は、基体1を形成する金属材料のインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定の形状に製作される。また、その表面に耐蝕性に優れ、かつ、ろう材との濡れ性に優れる金属を被着させておくことが好ましい。具体的には厚さ0.5〜9μmのNi層と厚さ0.5〜9μmのAu層を順次めっき法により被着させておくのがよく、基体1が酸化腐食するのを有効に防止するとともに、基体1の上面に回路基板4を載置するための載置用基台5を強固に接着固定させることができる。
枠体2は、電子部品収納用パッケージ外部との電磁的遮蔽を行なう機能を有する。枠体2は、基体1との接合における熱歪みを小さくし接合を強固なものとするために、基体1の熱膨張係数に近似する金属材料が用いられる。この枠体2は、基体1と同様に、その材料のインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことにより所定の形状に製作される。そして、基体1と同様に、その表面に耐蝕性に優れ、かつ、ろう材との濡れ性に優れる金属を被着させておくことが好ましい。具体的には厚さ0.5〜9μ
mのNi層と厚さ0.5〜9μmのAu層を順次めっき法により被着させておくのがよく、
枠体2が酸化腐食するのを有効に防止することができる。
枠体2は、基体1と同じ金属材料を用いて、基体1と枠体2とを一体成形することが好ましい。この一体成形の方法としては、上述したFe−Ni−Cr合金やFe−Ni−Cr−Mo合金等の金属材料のインゴットに切削加工や放電加工等の従来周知の金属加工法を施すことにより所定の形状に製作することができる。基体1と枠体2とを一体成形した場合は、組み立て時の接合ずれを生じるという不具合が発生することがなくなるので好ましい。
枠体2は、図11に示す例のように、枠体2の内面から載置用基台6側に突出した突部2aを有し、突部2aは、載置用基台6の側面に当接していることが好ましい。この場合、上述したように、突部2aによって形成された空間7に接合用のろう材13を溜めることができるので、枠体2の内面と載置用基台6の側面とを強固に接合することができ、その結果、載置用基台6の側面と枠体2の内面との間の共振の発生を抑制し、高周波信号をより良好に伝送することが可能となる。
また、突部2aは、枠体2を作成する途中で圧延加工や切削加工等の従来周知の金属加工法を施すことで形成しても良いし、枠体2を形成した後に突部2aの形状をした部品をろう材等で接着して形成してもよい。
封止材3は、ガラスやセラミックスなどの絶縁性の無機材料から成り、信号端子4と基体1との絶縁性を確保するとともに、信号端子4を基体1の第1貫通孔1a内に固定する機能を有する。このような封止材3の例としては、ホウケイ酸ガラス,ソーダガラス等のガラスおよびこれらのガラスに封止材3の熱膨張係数や比誘電率を調整するためのセラミックフィラーを加えたものが挙げられ、インピーダンスマッチングのためにその比誘電率を適宜選択する。比誘電率を低下させるフィラーとしては、酸化リチウム等が挙げられる。例えば、特性インピーダンスを50Ωとするには、第1貫通孔1aの内径が1.75mmで信号端子3の外径が0.2mmの場合であれば、封止材3の比誘電率が6.8であるものを用いれ
ばよい。また、第1貫通孔1aの内径が1.65mmで信号端子4の外径が0.25mmの場合であれば、封止材3の比誘電率が5であるものを用いればよい。
信号端子4を第1貫通孔1aに充填された封止材3を貫通して固定するには、例えば、封止材3がガラスから成る場合は、周知の粉体プレス法や押し出し成形法を用いてガラス粉末を成形して、内径を信号端子4の外径に合わせ、外径を第1貫通孔1aの内径に合わせた筒状の成形体を作製し、この封止材3の成形体を第1貫通孔1aに挿入し、さらに信号端子4をこの封止材3の孔に挿通し、しかる後、所定の温度に加熱して封止材3を溶融させた後、冷却して固化させることにより行なうことができる。これにより、封止材3により第1貫通孔1aが気密に封止されるとともに、封止材3によって信号端子4が基体1と絶縁されて固定され、同軸線路が形成される。
信号端子4は、Fe−Ni−Co合金やFe−Ni合金等の金属から成り、例えば信号端子4がFe−Ni−Co合金から成る場合は、この合金のインゴット(塊)に圧延加工や打ち抜き加工等の金属加工方法を施すことによって、長さが1.5〜22mm、直径が0.1〜0.5mmの線状に製作される。
信号端子4の直径が0.1mmより小さい場合は、信号端子4が曲がりやすいものになり
取り扱い上の少しの不注意でも信号端子4が曲がってしまいやすくなる。信号端子4が曲がってしまうと、エア同軸部を有する場合は、この部分でのインピーダンスが狂いやすくなり、また、外部回路との接続の作業性が低下する場合がある。また信号端子4の直径が0.5mmを超えると、インピーダンス整合を行うために必要な第1貫通孔1aおよび第2
貫通孔6aの径が不要に大きくなるため、電子装置が小型化し難くなるので、信号端子4の直径は0.1〜0.5mmであるのが好ましい。
基体1の下面には接地端子9が接合される。接地端子9は、信号端子4と同様にして作製され、基体1の下面にロウ材等を用いて接合される。位置決めの容易性と接合強度の向上のために、予め基体1の下面に穴を形成しておき、その穴に接地端子9を挿入して接合してもよい。また、同様の理由で、基体1の下面に当接するように接地端子9に鍔をつけて、接合面積をより大きくしてもよい。このようにして基体1に接地端子9を接合することにより、接地端子9を外部電気回路に接続した際には、基体1が接地導体としても機能する。
回路基板5は、絶縁基板5aがアルミナ(Al)セラミックスまたは窒化アルミニウム(AlN)セラミックス絶縁基板5a等のセラミックスから成り、インピーダンス整合用の基板として機能する。回路基板5は、絶縁基板5aの上面に高周波信号の伝送線路としての信号線路導体5bが形成され、絶縁基板5aの下面には、接地導体5cが形成されている。この接地導体5cは、Au−Sn合金等の低融点ろう材を介して載置用基台5の上面に接合している。このように、回路基板5は、絶縁基板5aと信号線路導体5bと接地導体5cとで構成されている。
信号線路導体5bは、信号端子4と同じ例えば50Ωのインピーダンスとなるように形成されたマイクロストリップ線路であり、その一端側は電子部品8とボンディングワイヤ10を介して接続され、他端側は信号端子4の先端部に接合されることにより、信号端子4と電子部品8とが電気的に接続される。また、接地電位(グランド)は、外部回路基板12の接地配線導体12cから基体1と載置用基台6を介して回路基板5の下面の接地導体5cとろう材等を介して電気的に接続している。回路基板5の信号線路導体5bの特性インピーダンスを50Ωとするには、マイクロストリップ構造の回路基板5の場合であれば、誘電率9.5である96%酸化アルミニウム質焼結体からなり、厚みが0.3mmである絶縁基板5aの下面に接地導体5cを形成し、上面の信号線路導体5bを、幅が0.3mmで厚みが4μm
のものとすればよく、絶縁基板5aが同じ材料からなり、厚みが0.5mmである場合には
、信号線路導体5bを厚みが4μmで幅が0.5mmのものとすればよい。
回路基板5の絶縁基板5aは、例えばアルミナセラミックスからなる場合であれば、酸化アルミニウム,酸化マグネシウム,酸化カルシウム等の原料粉末に適当な有機バインダ,可塑剤,および溶剤を添加混合して得た泥漿物に、従来周知のドクターブレード法やカレンダーロール法を採用することによってセラミックグリーンシート(セラミック生シート)を形成し、次にこのセラミックグリーンシートに適当な打ち抜き加工を施して所定形状となすとともに、必要に応じて複数枚を積層して成形体となし、しかる後、この成形体を約1,600℃の温度で焼成することによって製作される。この焼成後の絶縁基板5aは、
厚みが約0.2〜0.3mmであり、インピーダンスを例えば50Ωに整合させるために薄く製作される。
信号線路導体5b、接地導体5cは、タングステン,モリブデン,マンガン,銅,銀,パラジウム,白金,金等の金属材料からなる。
信号線路導体5b、接地導体5cは、例えばタングステンからなる場合であれば、タングステンの粉末に有機溶剤,バインダを添加混練して金属ペーストを作製し、絶縁基板5aとなるセラミックグリーンシートに金属ペーストを所定の配線パターンとなるように、従来周知のスクリーン印刷法を用いて印刷することによって形成する。
信号線路導体5b、接地導体5cは、薄膜加工で作製することもできる。信号線路導体5b、接地導体5cを薄膜加工で作製することにより、信号線路導体5b、接地導体5cを密着金属層、拡散防止層および主導体層が順次積層された3層構造の導体層とすることができ、高精度なパターンを形成できるので好ましい。
信号線路導体5b、接地導体5cを薄膜加工で作製する場合、例えば以下のようにして作製される。
焼成後の絶縁基板5aに、蒸着法,スパッタリング法,イオンプレーティング法等の薄膜形成法によって信号線路導体5b、接地導体5cとなる各層(密着金属層、拡散防止層および主導体層が順次積層された3層構造の導体層)を形成する。その後レジスト膜を形成し、フォトリソ加工、エッチング等の薄膜加工によって信号線路導体5b、接地導体5cを形成する。
載置用基台6は、第1貫通孔1aに連通し直径が0.23〜1.15mmの第2貫通孔6aを有している。信号端子4が通る第2貫通孔6aの直径は、中心に信号端子4が貫通することで特性インピーダンスが50Ωのエア同軸が形成されるような寸法とする。例えば、信号端子4の直径が0.2mmの場合であれば、第2貫通孔6aの直径は0.46mmとすればよい。
載置用基台6は、基体1の上面の載置部1bにAu−Sn合金等の低融点ろう材を介して接合しており、載置用基台6の上面には、回路基板5がAu−Sn合金等の低融点ろう材を介して載置接合している。また、載置用基台6は、基体1の熱膨張係数と、回路基板5の熱膨張係数との中間の熱膨張係数を持つFe−Ni合金等の金属から成り、温度変化によって、上面に載置する回路基板5に大きな応力が働いて割れたりすることがないようにするための緩衝材としての中継基台として機能する。すなわち、LN素子の熱膨張係数に合わせた基体1に、直接、回路基板5を載置すると、基体1の熱膨張係数と回路基板5の熱膨張係数との違いによる応力で、回路基板5が割れてしまうことがあるために、基体1の上面の載置部1bに載置用基台6を載置し、この載置用基台6の上面に回路基板5を載置するという本発明の構成としている。
載置用基台6は、例えば基体1がSUS304(熱膨張係数17.3×10-6/℃)で、回路基
板5がアルミナセラミックス(熱膨張係数6.5×10-6/℃)の場合は、基体1および回路
基板5の中間の熱膨張係数を持つFe−50Ni合金(熱膨張係数9.9×10-6/℃)の金属
材料からなることが好ましい。この場合、載置用基台6が、基体1および回路基板5の中間の熱膨張係数を持つことで、熱膨張係数の差によって発生する応力が回路基板5に加わることを低減し、回路基板5が割れてしまうことがなくなるので好ましい。
また、回路基板5が割れないようにするためには、載置用基台6は厚みが1〜2mmであることが好ましい。厚みが1mm未満であると基体1と回路基板5の熱膨張係数の差によって発生する応力を十分に緩和することができずに回路基板5が割れやすくなる。厚みが2mmを超えると、不要に電子装置の高さが高くなり、装置の薄型化を阻害してしまう。伝送する周波数が高くなるにつれ、伝送特性を高めるために回路基板5を薄くして信号線路導体5bを細く形成することが好ましいので、回路基板5を割れ難くするためには載置用基台6は厚みが1.7〜2mmがより好ましい。
載置用基台6は、その材料のインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことで形成できる。
載置用基台6は、図9に示す例のように、載置用基台6の側面から枠体2の内面側に突出した突起部6bを有し、突起部6bは、枠体2の内面に当接していることが好ましい。この場合、突起部6bによって形成された空間7に接合用のろ、その結果、載置用基台6の側面と枠体2の内面との間の共振のう材13を溜めることができるので、枠体2の内面と載置用基台6の側面とを強固に接合することができ発生を抑制し、高周波信号をより良好に伝送することが可能となる。
また、突起部6bは載置用基体6を作成する途中で圧延加工や切削加工等の従来周知の金属加工法を施すことで形成しても良いし、載置用基体6を形成した後に突起部6bの形状をした部品をろう材等で接着して形成してよい。
蓋体11は、図2に示す例では基体1の上面外周部に、または図3(a),(b)に示す
例では枠体2の上面に、半田付け法やシーム溶接法により接合され、電子部品8を電子部品収納用パッケージの中に気密封止するものである。蓋体11の材料は、Fe−Ni−Co合金等の金属材料やアルミナセラミックス等のセラミックスから成り、枠体2上面にAu−Sn合金等の低融点ろう材を介して接合したり、シーム溶接等の溶接により接合することで、電子部品8を電子部品収納用パッケージ内に封止する。
1・・・・・・・基体
1a・・・・・・第1貫通孔
1b・・・・・・載置部
2・・・・・・・枠体
2a・・・・・・突部
2b・・・・・・枠体の切り欠き
2c・・・・・・段差部
3・・・・・・・封止材
4・・・・・・・信号端子
5・・・・・・・回路基板
5a・・・・・・絶縁基板
5b・・・・・・信号線路導体
5c・・・・・・接地導体
6・・・・・・・載置用基台
6a・・・・・・第2貫通孔
6b・・・・・・突起部
6c・・・・・・壁部
6d・・・・・・載置用基台の切り欠き
7・・・・・・・空間
8・・・・・・・電子部品
9・・・・・・・接地端子
10・・・・・・ボンディングワイヤ
11・・・・・・蓋体
12・・・・・・外部回路基板
12a・・・・・絶縁基体
12b・・・・・信号配線導体
12c・・・・・接地配線導体
13・・・・・・ろう材
14・・・・・・電波吸収体
15・・・・・・抵抗体

Claims (6)

  1. 上面から下面にかけて貫通する第1貫通孔を有しているとともに上面に電子部品が搭載される基体と、前記基体の上面の載置部に載置された載置用基台と、絶縁基板の上面に信号線路導体が形成されているとともに前記載置用基台の上面に載置接合された回路基板と、前記第1貫通孔に充填された封止材を貫通して固定された信号端子と前記基体の上面には前記載置部を囲繞するように取着された枠体とを具備しており、前記載置用基台は、前記第1貫通孔に連通している第2貫通孔を有しており、前記信号端子の一端が前記第2貫通孔を通って前記載置用基台の上面から突出して、前記信号線路導体に電気的に接続されているとともに、前記枠体の内面に段差部が設けられており、該段差部の側面が前記搭載用基板の側面と当接していることを特徴とする電子部品収納用パッケージ。
  2. 前記枠体と前記信号端子との間には前記載置用基台の上面に前記信号端子の一端よりも高さが高い壁部が形成されていることを特徴とする請求項1記載の電子部品収納用パッケージ。
  3. 前記壁部は、前記信号端子の前記載置用基台から上側に突出した部分を取り囲むように形成されていることを特徴とする請求項2記載の電子部品収納用パッケージ。
  4. 前記壁部が、電波吸収体を含むことを特徴とする請求項2または請求項3記載の電子部品収納用パッケージ。
  5. 前記基体の上面には前記載置部を囲繞するように前記枠体が取着されており、該枠体の内面と、前記載置用基台の側面のうち前記信号端子が貫通している側の側面との間に、抵抗体が設けられていることを特徴とする請求項1乃至請求項4記載のいずれかに記載の電子部品収納用パッケージ。
  6. 請求項1乃至請求項5のいずれかに記載の電子部品収納用パッケージと、該電子部品収納用パッケージの前記基体に搭載されているとともに前記回路基板の前記信号線路導体に電気的に接続された電子部品と、該電子部品を覆うように設けられた蓋体とを具備していることを特徴とする電子装置。
JP2011209296A 2011-07-28 2011-09-26 電子部品収納用パッケージおよびそれを用いた電子装置 Active JP5766081B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011209296A JP5766081B2 (ja) 2011-07-28 2011-09-26 電子部品収納用パッケージおよびそれを用いた電子装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011165648 2011-07-28
JP2011165648 2011-07-28
JP2011209296A JP5766081B2 (ja) 2011-07-28 2011-09-26 電子部品収納用パッケージおよびそれを用いた電子装置

Publications (2)

Publication Number Publication Date
JP2013048198A JP2013048198A (ja) 2013-03-07
JP5766081B2 true JP5766081B2 (ja) 2015-08-19

Family

ID=48011041

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011209296A Active JP5766081B2 (ja) 2011-07-28 2011-09-26 電子部品収納用パッケージおよびそれを用いた電子装置

Country Status (1)

Country Link
JP (1) JP5766081B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6039470B2 (ja) * 2013-03-14 2016-12-07 京セラ株式会社 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2019129209A (ja) * 2018-01-24 2019-08-01 京セラ株式会社 配線基板、電子部品用パッケージおよび電子装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0682855U (ja) * 1993-04-30 1994-11-25 京セラ株式会社 半導体装置用パッケージ
JP2001217332A (ja) * 2000-01-31 2001-08-10 Hitachi Ltd 高周波回路パッケージ
JP2004031573A (ja) * 2002-06-25 2004-01-29 Oki Electric Ind Co Ltd 光送受信モジュール
JP2004253419A (ja) * 2003-02-18 2004-09-09 Sumitomo Electric Ind Ltd 光半導体パッケージ
JP2007123806A (ja) * 2005-09-29 2007-05-17 Kyocera Corp 電子部品搭載用基板および電子装置

Also Published As

Publication number Publication date
JP2013048198A (ja) 2013-03-07

Similar Documents

Publication Publication Date Title
JP6258724B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5334887B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP6470428B2 (ja) 電子部品搭載用パッケージおよび電子装置
JP2011134740A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP6193595B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5240726B2 (ja) 半導体装置と回路基板との接続構造
JP6039470B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5725876B2 (ja) 電子部品収納用パッケージおよび電子装置
JP6122309B2 (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
WO2013099936A1 (ja) 入出力部材ならびに電子部品収納用パッケージおよび電子装置
JP5766081B2 (ja) 電子部品収納用パッケージおよびそれを用いた電子装置
JP2010245507A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP5178476B2 (ja) 配線基板および半導体素子収納用パッケージならびに半導体装置
JP5743712B2 (ja) 電子部品収納用パッケージおよび電子装置
JP3935082B2 (ja) 高周波用パッケージ
JP2012178427A (ja) 電子部品収納用パッケージおよび電子装置
JP2007123804A (ja) 電子部品搭載用基板および電子装置
JP2007123806A (ja) 電子部品搭載用基板および電子装置
JP5734072B2 (ja) 電子部品収納用パッケージおよび電子装置
JP4003650B2 (ja) 非可逆回路素子、非可逆回路素子の実装構造および通信装置
JP3840160B2 (ja) 高周波素子収納用パッケージ
JP2010103453A (ja) 配線基板および半導体素子収納用パッケージならびに半導体装置
JP2011119634A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2004088504A (ja) 高周波素子収納用パッケージ
JP2001230342A (ja) 高周波回路部品搭載用基板の実装構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20140415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20140918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140924

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141112

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150519

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150616

R150 Certificate of patent or registration of utility model

Ref document number: 5766081

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150