JPS61144834A - 樹脂封止型半導体装置 - Google Patents

樹脂封止型半導体装置

Info

Publication number
JPS61144834A
JPS61144834A JP59267170A JP26717084A JPS61144834A JP S61144834 A JPS61144834 A JP S61144834A JP 59267170 A JP59267170 A JP 59267170A JP 26717084 A JP26717084 A JP 26717084A JP S61144834 A JPS61144834 A JP S61144834A
Authority
JP
Japan
Prior art keywords
resin
fin
heat radiating
semiconductor chip
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59267170A
Other languages
English (en)
Inventor
Hiromichi Sawatani
沢谷　博道
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP59267170A priority Critical patent/JPS61144834A/ja
Publication of JPS61144834A publication Critical patent/JPS61144834A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48257—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a die pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は樹脂封止型半導体装置の放熱性向上に関し、特
に平面実装タイプの薄型半導体装置に適用して効果的な
構造に係る。
〔発明の技術的背景〕
樹脂パッケージはセラミックパッケージに比較して廉価
であることから広く用いられているが、放熱性および耐
湿性の点で問題がある。このうち、放熱性の問題につい
ては放熱フィンを設けることにより改善が図られている
。
第２図（Ａ）は放熱フィンを設けた樹脂封止型半導体装
置の外観を示す斜視図である。同図において、１１は樹
脂モールド層からなる外囲器、１２・・・はリードピン
、１３は放熱フィンである。第２図（Ｂ）は、同図（Ａ
）に示した樹脂封止型半導体装置の外囲器１１を除去し
て上方から見た平面図を示している。図示のように、リ
ードピン１２・・・のインナーリード部には、放熱フィ
ン１３上にマウントされた半導体チップ１４の内部電極
１４ａ・・・がボンディングワイヤ１５・・・を介して
接続される。なお、１３ａは放熱器の取付は穴である。
第２図（Ｃ）は同図（Ｂ）のＢ−Ｂ線に沿う断面図であ
る。図示のように、半導体チップ１４はマウント材１６
を介して放熱フィン１３の上にダイボンディングされて
いる。このマウント材として、従来の樹脂封止型半導体
装置では導電性接着剤、特に銀を含有するエポキシ系の
樹脂接着剤が一般に用いられている。
〔背景技術の問題点〕
樹脂外囲器はもともと放熱性が低い上、従来の樹脂封止
型半導体装置においては上記のように熱伝導率の低い導
電性接着剤をマウント材にい用いているため、特に平面
実装タイプの薄型外囲器による樹脂封止型半導体装置で
は充分な放熱性が得難いという問題がある。
即ち、樹脂封止パッケージの放熱効果は基本的に外囲器
の大きさに依存し、例えばＤＩＲパッケージ等のように
比較的大きな外囲器の場合であれば、従来の導電性接着
剤でマウトした構造でもある程度の消費電力を賄い得る
放熱効果が得られる。
しかし、平面実装タイプの薄型外囲器では樹脂モールド
層による放熱量の絶対量が少ないため、導電性接着剤に
よる放熱効果阻害が大きく影響し、たとえ放熱フィンを
設けたとしても充分な放熱性は得難い。従って、従来の
平面実装タイプの薄型外囲器による樹脂封止型半導体装
置は消費電力の小さいものに適用の範囲が限定されざる
を得ないという問題があった。
他方、樹脂封止型半導体装置に対するユーザ側のニーズ
として軽ｌ小形化、多機能化の要求が益々大きく、かな
りの消費電力のものについても平面実装タイプの薄型外
囲器で実装することが求められている。この要求に応え
る上で、上記導電性接着剤による放熱阻害の解決は極め
て重要な課題となっている。
更に、導電性接着剤は電気抵抗が高いことから、従来の
樹脂封止型半導体装置には次のような問題も発生してい
る。即ち、最近のＩＣチップでは基板領域の電極をチッ
プの裏面から取出す構造を採用するものが増加しており
、このようなＩＣチップを導電性接着剤でマウントする
と電極取出しの接触抵抗が増大し、安定した特性が得ら
れないといった問題を生じることになる。
〔発明の目的〕
本発明は上記事情に鑑みてなされたもので、樹脂封止型
半導体装置における半導体チップのマウント構造を改良
することにより放熱効果の増大および接触抵抗の低減を
図り、特に平面実装タイプの薄型外囲器による実装の適
用範囲拡大を目的としてなされたものである。
（発明の概要〕 本発明は、放熱フィンを設けた平面実装タイプの薄型外
囲器による樹脂封止型半導体装置において、半導体チッ
プを前記放熱フィン上にダイボンディングするに際して
半田付けを用いたことを特徴とするものである。
即ち、本発明による樹脂封止型半導体装置は、放熱フィ
ン上にマウント材としての半田層を介してマウントされ
た半導体チップと、該半導体チップの表面に形成された
内部端子にボンディングワイヤを介して接続されたリー
ドピンと、前記半導体チップ、前記放熱フィンの半導体
チップマウント部分、前記リードのワイヤボンディング
部分を封止する樹脂モールド層とを具備し、該樹脂モー
ルド層の厚さが前記リードピンの厚さの１５倍以下で且
つ平面実装されるように構成されていることを特徴とす
るものである。
上記本発明によれば、半導体チップが熱伝導性および導
電性に優れた半田層を介してダイボンディングされてい
るため、従来のように導電性接着剤による放熱阻害を受
けることがなく、また接触抵抗も小さくなる。従って、
放熱フィンの効果が充分に発揮されてかなりの程度の消
費電力を有するものについても適用でき、また半導体チ
ップの裏面から基板領域の電極を取出す構造のものに適
用した場合にも安定した特性を得ることができる。
〔発明の実施例〕
第１図（Ａ）は本発明の一実施例になる樹脂封止型半導
体装置の外観を示す斜視図である。同図において、２１
は樹脂モールド層からなる外囲器、２２・・・はリード
ピン、２３は放熱フィンである。
図示のように、この樹脂封止型半導体装置は平面実装タ
イプの薄型外囲器によるもので、外囲器２１の厚さはリ
ードピン２２および放熱フィン２３の厚さの約１０程度
度である。また、リードピン２２・・・は平面実装が可
能なように外囲器２１の底面と同じレベルにまで折り曲
げられている。更に、放熱フィン２３も同様に折り曲げ
られ、平面実装したときに放熱器構造に形成されたプリ
ント配線基板に半田付けできるようになっている。
次に、この樹脂封止型半導体装置の内部構造および製造
方法につき、第１図（Ｂ）（Ｃ）を参照して説明する。
第１図（Ｂ）において、３ｏはリードフレームである。
該リードフレームは金属薄板を打抜き加工することによ
り、リード部２２・・・及び放熱フィン２３等の所定の
バタンを形成したものである。第１図（Ａ）の樹脂封止
型半導体装１の製造に際しては、まず放熱フィン２３．
２３の中央部に設けられたベッド部上に半導体チップ２
４を半田付けによりマウントした後、図示のようにワイ
ヤボンディングを施す。第１図（Ｃ）はこのアセンブリ
ー構造を示す説明図で、図中２５・・・はポンディング
ワイヤ、２６はマウント材としての半田層である。
次いで、エポキシ樹脂等のトランスファーモールドによ
り図中一点鎖線で示す領域を封止する樹脂モールド層１
１を形成した後、図中破線に沿って各パターンをリード
フレームの外枠から切り離す。更に、分離されたリード
２２・・・および放熱フィン２３．２３を所定形状に折
り曲げてフォーミングすることにより、第１図（Ａ）に
示した平面実装タイプの樹脂封止型半導体装置が得られ
る。
上記実施例において放熱フィン２３に穿設されている透
孔のうち、樹脂封止境界近傍の透孔２３ａ・・・は樹脂
モールド層によるフィンの保持力を強化するためのもの
である。即ち、平面実装タイプでは樹脂モールド層が薄
いため、フィンを折り曲げる際に必要とされる強度を与
えるものである。
また、ベッド部近傍に設けられた透孔２３ｂは半田付け
で半導体チップ２４をマウントする際に半田の流れを防
止し、放熱フィンに対するワイヤボンディングに支障を
きたさないようにするものである。更に、放熱フィン２
３．２３はベッド部の両側の封止部分が括れており、幅
が細くなっているのは次の理由による。第一の理由は、
プリント配線基板の放熱器部分にフィンを半田付けする
際の熱が半導体チップ１４に伝わるのを抑制するためで
ある。また第二の理由は、フィンを折り曲げてフォーミ
ングする際の機械的ストレスが樹脂モールド層の内部に
波及するのを回避し、間隙の発生による耐湿性の低下を
防止するためである。
なお、上記実施例の樹脂封止型半導体装置は放熱フィン
を二方向に設けたものであるが、放熱フィンを四方向に
設ける構成も同様に可能である。
第３図はこのような実施例において、第１図（Ｃ）と同
様のアセンブリー構造を示す説明図である。
当然ながら、この場合にも半導体チップ２４は半田層２
６を介して放熱フィン２３のベッド部上にマウントされ
ている。
次に、上記実施例の樹脂封止型半導体装置により得られ
る効果を説明する。
第一に、熱伝導率の高い半田を介して半導体チップをマ
ウントしているため従来の導電性接着剤のような放熱阻
害がなく、放熱フィンが有効に作用して充分な放熱効果
が得られる。従って、平面実装タイプの薄型外囲器によ
る樹脂封止型半導体装置の適用範囲を中出力程度のもの
にまで拡大することができる。第４図（Ａ）はこの効果
を示すグラフである。図示のように半導体チップの集積
度と消費電力は比例関係にあり、図中の直線Ｘは上記実
施例になる平面実装タイプ樹脂封止型半導体装置の適用
範囲を示している。他方、Ｙｌは導電性接着剤による放
熱フィン付き平面実装タイプの従来品の適用範囲、Ｙ２
は導電性接着剤による平面実装タイプで放熱フィンなし
の従来品の適用範囲、Ｙｓは導電性接着剤によるＤＩＰ
タイプの従来品の適用範囲を夫々示している。図から明
かなように、上記実施例の場合（Ｘ）の適用範囲は放熱
フィンを用いた従来の平面実装タイプのもの（Ｙｓ　）
のみならず、放熱フィンを用いない従来のＤＩＰタイプ
のものより拡大される。従って、平面実装タイプの樹脂
封止型半導体装置に対するユーザの要求に広く応えるこ
とができる。
第二には、半田によるマウントは導電性接着剤によるマ
ウントに比較してベッド部との接触抵抗を１／１０〜１
７１００程度に低減できることである。
この結果、近年増加しつつあるチップ裏面から基板領域
の電極を取り出す構造のＩＣチップに対しても、何等問
題なく適用することが可能となる。
第三の効果は、導電性接着剤中には塩素イオン等の不純
物が多く含まれるのに対し、半田にはこのような不純物
の含有量が少ないことである。これら不純物は外部から
侵入する水で活性化されて配線腐蝕等の不良を生じる原
因になり、特に平面実装タイプのように樹脂外囲器の薄
いものでは水が侵入し易いから、不純物の少ない半田の
使用は装置の信頼性を向上する上で重要な意味を有する
。
第４図（Ｂ）はこの効果を説明するグラフで、図中点ｌ
Ｉ×は半田付はマウントによる実施例品の場合、直線Ｙ
は導電性接着剤マウントによる従来品の場合を示してい
る。
〔発明の効果〕
以上詳述したように、本発明によれば樹脂封止型半導体
装置における半導体チップを半田付けでマウントした構
造とすることにより、放熱効果の増大および接触抵抗の
低減を図り、特に平面実装タイプの薄型樹脂封止半導体
装置の適用範囲拡大を著しく拡大できる等、顕著な効果
が得られるものである。
【図面の簡単な説明】
第１図（Ａ）は本発明の一実施例になる樹脂封止型半導
体装置の外観を示す斜視図であり、第１図（Ｂ）はその
製造工程および内部構造を説明するための平面図、第１
図（Ｃ）は同図（Ｂ）における半導体チップのアセンブ
リー構造を拡大して示す斜視図、第２図（Ａ）〜（Ｃ）
は従来の樹脂封止型半導体装置の構造を示す説明図、第
３図は本発明の他の実施例における半導体チップのアセ
ンブリー構造を拡大して示す斜視図、第４図（Ａ）（Ｂ
）は本発明の樹脂封止型半導体装置における効果を説明
する線図である。 ２１・・・樹脂モールド層、２２・・・リードピン、２
３・・・放熱フィン、２３ａ、２３ｂ・・・透孔、２４
・・・半導体チップ、２５・・・ボンディングワ・イヤ
、２６・・・半田層、３０・・・リードフレーム。 第１図 ＩＩｌ　図 策２ＷＪ 第２図 第３図 第４図 會１Ｌ

Claims (1)

    【特許請求の範囲】
  1. 放熱フィン上にマウント材を介してマウントされた半導
    体チップと、該半導体チップの表面に形成された内部端
    子にボンディングワイヤを介して接続されたリードピン
    と、前記半導体チップ、前記放熱フィンの半導体チップ
    マウント部分、前記リードのワイヤボンディング部分を
    封止する樹脂モールド層とを具備し、該樹脂モールド層
    の厚さが前記リードピンの厚さの１５倍以下で且つ平面
    実装されるように構成されていおり、しかも前記マウン
    ト材が半田層であることを特徴とする樹脂封止型半導体
    装置。
JP59267170A 1984-12-18 1984-12-18 樹脂封止型半導体装置 Pending JPS61144834A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59267170A JPS61144834A (ja) 1984-12-18 1984-12-18 樹脂封止型半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59267170A JPS61144834A (ja) 1984-12-18 1984-12-18 樹脂封止型半導体装置

Publications (1)

Publication Number Publication Date
JPS61144834A true JPS61144834A (ja) 1986-07-02

Family

ID=17441072

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59267170A Pending JPS61144834A (ja) 1984-12-18 1984-12-18 樹脂封止型半導体装置

Country Status (1)

Country Link
JP (1) JPS61144834A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093281A (en) * 1988-07-13 1992-03-03 Mitsubishi Denki Kabushiki Kaisha method for manufacturing semiconductor devices
EP0872886A3 (en) * 1997-04-17 1999-02-03 Nec Corporation Plastic-encapsulated semiconductor device and fabrication method thereof
KR20010087803A (ko) * 2001-06-07 2001-09-26 김덕중 방열효과를 개선하는 반도체 에스. 오(ｓｏ) 패키지
TWI408783B (zh) * 2008-02-06 2013-09-11 Sanyo Electric Co 電路裝置及其製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5093281A (en) * 1988-07-13 1992-03-03 Mitsubishi Denki Kabushiki Kaisha method for manufacturing semiconductor devices
EP0872886A3 (en) * 1997-04-17 1999-02-03 Nec Corporation Plastic-encapsulated semiconductor device and fabrication method thereof
US6175150B1 (en) 1997-04-17 2001-01-16 Nec Corporation Plastic-encapsulated semiconductor device and fabrication method thereof
KR20010087803A (ko) * 2001-06-07 2001-09-26 김덕중 방열효과를 개선하는 반도체 에스. 오(ｓｏ) 패키지
TWI408783B (zh) * 2008-02-06 2013-09-11 Sanyo Electric Co 電路裝置及其製造方法

Similar Documents

Publication Publication Date Title
US8102037B2 (en) Leadframe for semiconductor package
US6380048B1 (en) Die paddle enhancement for exposed pad in semiconductor packaging
US5800958A (en) Electrically enhanced power quad flat pack arrangement
KR100324333B1 (ko) 적층형 패키지 및 그 제조 방법
US5172214A (en) Leadless semiconductor device and method for making the same
US6566164B1 (en) Exposed copper strap in a semiconductor package
JP4068336B2 (ja) 半導体装置
JPS6042620B2 (ja) 半導体装置の封止体
JPS61144834A (ja) 樹脂封止型半導体装置
JPS60138944A (ja) 封止型半導体装置
CN210575932U (zh) 一种引线框架及封装结构
US3828229A (en) Leadless semiconductor device for high power use
JP2538407B2 (ja) 表面実装型半導体装置
JP3576228B2 (ja) 表面実装型半導体装置
JPH0320067B2 (ja)
KR20050000972A (ko) 칩 스택 패키지
JPS61168248A (ja) 樹脂封止型半導体装置
JPS6193654A (ja) 樹脂封止型半導体装置
JPS6329960A (ja) 樹脂封止型半導体装置用リ−ドフレ−ム
KR19980084769A (ko) 고방열 패키지 및 그 제조방법
KR20020088300A (ko) 냉매를 방열재로 사용한 반도체 패키지
JPH06163749A (ja) 樹脂封止型半導体装置の平面実装形態
JPS60138945A (ja) 封止型半導体装置
KR20000004424A (ko) 스택 칩 패키지
KR100370480B1 (ko) 반도체 패키지용 리드 프레임