KR20010087803A - 방열효과를 개선하는 반도체 에스. 오(ｓｏ) 패키지 - Google Patents

방열효과를 개선하는 반도체 에스. 오(ｓｏ) 패키지 Download PDF

Info

Publication number
KR20010087803A
KR20010087803A KR1020010031693A KR20010031693A KR20010087803A KR 20010087803 A KR20010087803 A KR 20010087803A KR 1020010031693 A KR1020010031693 A KR 1020010031693A KR 20010031693 A KR20010031693 A KR 20010031693A KR 20010087803 A KR20010087803 A KR 20010087803A
Authority
KR
South Korea
Prior art keywords
lead
die pad
general
heat dissipation
semiconductor chip
Prior art date
Application number
KR1020010031693A
Other languages
English (en)
Inventor
최윤화
남시백
Original Assignee
김덕중
페어차일드코리아반도체 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김덕중, 페어차일드코리아반도체 주식회사 filed Critical 김덕중
Priority to KR1020010031693A priority Critical patent/KR20010087803A/ko
Publication of KR20010087803A publication Critical patent/KR20010087803A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Abstract

리드프레임, 반도체 칩, 일반 와이어, 그라운드용 와이어 및 에폭시 몰드 컴파운드(EMC)로 이루어진 반도체 SO 패키지에 관해 개시한다. 본 발명에 의한 리드프레임은, 다이 패드와 W2의 폭으로 연결되고 반도체 칩에서 발생하는 열을 효과적으로 외부로 방출하는 방열리드와, 상기 방열리드와 수직 방향에 형성되고 몰딩 후 외부로 노출되어 반도체 칩에서 발생하는 열을 외부로 방출하는 윙 리드를 포함한다. 또한, 리드프레임의 다이 패드는 도금이 되지 않았거나, 가장자리에만 부분적으로 도금되어 다이 패드와 에폭시 몰드 컴파운드의 접착력을 개선할 수 있다.

Description

방열효과를 개선하는 반도체 에스. 오(ＳＯ) 패키지{Small Out-line Package improving thermal performance}
본 발명은 반도체 패키지에 관한 것으로, 더욱 상세하게는 방열 효과를 개선한 에스. 오(SO: Small Out-line, 이하, "SO"라 칭함) 패키지(package)에 관한 것이다.
일반적으로 반도체 패키지(package)는 반도체 칩을 리드프레임(leadframe) 내부의 다이 패드(Die pad) 위에 탑재한 후, 에폭시 몰드 컴파운드(EMC: Epoxy Molding Compound)로 밀봉하여 내부를 보호한 후, 인쇄회로기판(print circuit board)에 실장(mounting)하여 사용한다.
이때, 반도체 칩에서 열이 발생되는 경우, 발생하는 열을 효과적으로 반도체 패키지 외부로 방출해야만, 반도체 패키지가 열에 의하여 오동작(mul-function)하는 것을 방지할 수 있다. 열을 효과적으로 방출하지 않아서 반도체 패키지가 오동작을 하는 이유는, 내부에 실장된 반도체 칩이 열에 민감하게 동작하기 때문이다.
도 1은 종래 기술에 의한 SO 패키지의 방열판(heat sink) 구조를 설명하기 위해 도시한 단면도이고, 도 2는 그 밑면도이다.
도 1 및 도 2를 참조하면, 일반적인 SO 패키지(1)에 방열판을 추가로 탑재한 경우의 단면 및 밑면으로서, 리드프레임의 다이 패드(10)에 전도성 접착제(16)를 통하여 반도체 칩(14)을 탑재(die attach)하고, 그 후 반도체 칩(14)은 리드프레임의 리드(lead, 12)와 골드 와이어(goldwire, 18)를 통하여 서로 연결된다. 상기 골드 와이어(18)의 연결이 완료된 후, 에폭시 몰드 컴파운드(EMC, 20)로 상기 반도체 칩(14)과 골드 와이어(18) 및 리드(12)의 일부분을 봉합(encapsulation)하여 내부를 보호한다.
그리고, 상기 다이 패드(10)의 하단에는 반도체 칩(14)에서 발생하는 열을 효과적으로 외부에 방출하기 위하여, 열전도율이 높은 물질을 사용하여 방열판(22)을 형성함으로써, 반도체 칩(14)에서 발생한 열이 전도성 접착제(16), 다이 패드(10) 및 방열판(22)을 통하여, SO 패키지(1) 외부의 아래 방향으로 방출되게 된다.
그러나 상술한 종래 기술에 의한 방열판을 탑재한 SO 패키지는 다음과 같은 문제점을 지니고 있다.
첫째, 반도체 패키지가 탑재되는 인쇄회로기판(PCB) 방향으로 방열판이 형성됨으로서 인쇄회로기판(PCB)과 방열판 사이에 솔더링(soldering)이 되지 않은 경우, 반도체 칩에서 발생된 열을 효과적으로 외부로 방출하지 못한다.
둘째, 방열판을 부착하는 공정을 추가로 진행하기 때문에 제조공정이 복잡해진다.
셋째, 방열판을 추가로 SO 패키지에 넣음으로 인하여 제조 가격이 상승된다.
본 발명이 이루고자 하는 기술적 과제는 방열판 대신에 새로운 방열 통로를 반도체 패키지 내부에 형성함으로써 반도체 칩에서 발생된 열을 효과적으로 외부로 방출할 수 있는 반도체 에스. 오(SO) 패키지를 제공하는데 있다.
도 1은 종래 기술에 의한 SO 패키지의 방열판(heat sink) 구조를 설명하기 위해 도시한 단면도이다.
도 2는 종래 기술에 의한 SO 패키지의 방열판(heat sink) 구조를 설명하기 위해 도시한 밑면도이다.
도 3은 본 발명의 제1 실시예에 의한 SO 패키지의 구조를 설명하기 위해 도시한 평면도이다.
도 4은 본 발명의 제2 실시예에 의한 SO 패키지의 구조를 설명하기 위해 도시한 평면도이다.
도 5은 본 발명의 제3 실시예에 의한 SO 패키지의 구조를 설명하기 위해 도시한 평면도이다.
도 6은 본 발명에 따라 패키징(packaging)을 완료한 상태의 SO 패키지 평면도이다.
도 7은 본 발명에 따라 패키징을 완료한 상태의 SO 패키지 측면도이다.
도 8은 본 발명에 따라 패키징을 완료한 상태의 SO 패키지 정면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
100: 다이 패드(die pad), 102: 일반리드,
104: 방열리드, 106: 윙 리드(wing lead),
108: 반도체 칩, 110: 본드패드,
112: 일반 와이어, 114: 그라운드용 와이어(ground wire),
116: 몰드 라인(mold line), 118: 제1 구멍,
120: 제2 구멍, 122: 댐바 라인(Dambar line),
124: 도금부, 126: 에폭시 몰드 컴파운드(EMC).
상기 기술적 과제를 달성하기 위하여 본 발명은, (가)표면이 구리 합금 상태의 다이 패드(die pad)와, 상기 다이 패드 측면에 2열로 구성된 일반리드와, 상기 일반리드의 중간에서 W2의 폭으로 형성되고 부분적으로 도금 처리되고 상기 다이 패드와 W1의 폭으로 직접 연결된 2개의 방열리드와, 상기 다이 패드와 연결되되 상기 방열리드와 수직 각도를 이루면서 연결되고 몰딩 후 일부가 외부로 노출되는 2개의 윙(Wing) 리드를 포함하는 리드프레임과, (나)상기 다이 패드에 도전성 접착제를 개재하여 부착된 반도체 칩과, (다)상기 반도체 칩과 상기 일반리드를 연결되는 일반 와이어와, (라) 상기 반도체 칩과 상기 방열리드를 연결하는 그라운드용 와이어와, (마)상기 리드프레임의 다이 패드 전체와, 일반리드의 일부분과, 방열리드의 일부분과, 윙리드의 일부분을 봉합하는 에폭시 몰드 컴파운드(EMC)를 구비하는 것을 특징으로 하는 반도체 에스. 오(SO) 패키지를 제공한다.
본 발명의 바람직한 실시예에 의하면, 상기 리드프레임의 재질은구리합금(Cu alloy)이고, 리드프레임의 두께는 150∼300㎛ 범위인 것이 적합하고, 상기 방열리드에서 W2의 폭은 4∼7㎜이고, W1의 폭은 2.5∼5㎜인 것이 적합하다. 그리고, 다이 패드, 방열리드 및 윙리드의 크기는, 리드프레임의 디자인 룰(Design rule)이 허용하는 한도에서 가능한 크게 하는 것이 바람직하다.
상기 일반리드의 개수는 28개이며, 상기 방열 리드 및 윙 리드(wing lead)에는 스트레스 완화 및 에폭시 몰드 컴파운드(EMC)의 접착력을 개선하기 위한 제1 및 제2 구멍이 형성된 것이 적합하다.
상기 리드프레임의 다이 패드는 가장자리에만 도금부를 형성하여 그라운드용 와이어 본딩을 할 수도 있고, 다이 패드 전체에 도금부를 형성하여 그라운드용 와이어 본딩(wire bonding)을 할 수 있다.
본 발명에 따르면, 첫째 방열판 대신에 방열리드와 윙리드를 형성하여 반도체 칩에서 발생하는 열을 외부로 효과적으로 방출하기 때문에 반도체 패키지의 열적 성능(Thernal performance)을 개선할 수 있고, 둘째, 리드프레임의 다이 패드에 도금부를 형성하지 않았을 때, 혹은 리드프레임의 방열리드 및 윙리드의 제1 및 제2 구멍을 형성함으로써 에폭시 몰드 컴파운드(EMC)와 리드프레임의 접착력을 개선할 수 있으며, 셋째 윙리드의 양단 일부분을 몰딩 공정에서 몰드(mold) 금형이 잡아서 고정시킴으로써 윙리드 및 다이 패드에 기움(tilt) 결함이 발생하는 것을 방지할 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다. 그러나, 아래의 상세한 설명에서 개시되는 실시예는 본 발명을 한정하려는 의미가 아니라, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자에게, 본 발명의 개시가 실시 가능한 형태로 완전해지도록 발명의 범주를 알려주기 위해 제공되는 것이다.
제1 실시예:다이 패드에 도금부를 형성하지 않고 방열리드의 일부분에 도금부를 형성하는 경우.
도 3은 본 발명의 제1 실시예에 의한 SO 패키지의 구조를 설명하기 위해 도시한 평면도이다.
도 3을 참조하면, 본 발명의 제1 실시예에 의한 SO 패키지는, 표면에 도금부가 형성되지 않고 구리 합금(Cu Alloy) 상태의 다이 패드(100)와, 상기 다이 패드(100) 측면에 2열로 구성된 일반리드(102)와, 상기 일반리드(102)의 중간에서 W2의 폭으로 형성되고 부분적으로 도금 처리되고 상기 다이 패드(100)와 W1의 폭으로 직접 연결된 2개의 방열리드(104)와, 상기 다이 패드(100)와 연결되되 상기 방열리드(104)와 수직 각도를 이루면서 연결되고 몰딩 후 일부가 외부로 노출되는 2개의 윙(Wing) 리드(106)를 구비하는 리드프레임을 포함한다.
그리고, 상기 다이 패드(100)에 도전성 접착제(미도시)를 통하여 부착된 반도체 칩(108)을 포함한다. 또한, 상기 반도체 칩(108)과 상기 일반리드(102)를 연결되는 일반 와이어(112) 및 상기 반도체 칩(108)과 상기 방열리드(104)의 도금부(124)를 연결하는 그라운드용 와이어(114A)를 포함한다. 마지막으로 본 발명의 제1 실시예에 의한 SO 패키지는, 상기 리드프레임의 다이 패드(100) 전체와, 일반리드(102)의 일부분과, 방열리드(104)의 일부분과, 윙리드(106)의 일부분을 봉합하는 에폭시 몰드 컴파운드(EMC, 도6의 126)를 포함한다.
방열리드(104)와 다이패드(100)를 연결하는 통로에 형성된 도금부(124)는 은(Ag) 도금 혹은 니켈(Ni)과 팔라듈(Pd)의 도금을 재질로 할 수 있다. 상기 리드프레임이 구리 합금을 재질이며, 일반리드의 개수가 28이며, 리드프레임의 두께가 150∼300㎛인 경우에는, 상기 방열리드(104)의 W1의 폭은 4-7㎜이고, W1의 폭은 2.5∼5㎜ 범위인 것이 반도체 칩(108)에서 발생하는 열을 외부로 방열시키기 위한 적합한 값이다. 상기 방열리드(104) 및 윙리드(106)에는 리드프레임(leadframe)의 제조시 혹은 반도체 패키지 자체에서 발생하는 스트레스(stress)를 완화시키고, 에폭시 몰드 컴파운드(EMC)의 접착력을 개선하기 위한 제1 및 제2 구멍(118, 120)을 포함하는 것이 적합하다.
도면에서 참조부호 110은 반도체 칩(108)에 형성된 본드 패드(bond pad)를 가리키고, 122는 몰딩 공정이 완료된 후, 트림잉/폼잉(Trimming/Forming) 공정에서 제거되는 댐바 라인(Dambar line)을 가리키고, 116은 몰딩 공정에서 에폭시 몰드 컴파운드(EMC)가 형성되는 몰딩 라인(molding line)을 각각 가리킨다.
본 발명은 그 구성에 포함되는 모든 요소(elements)가 서로 유기적으로 결합하여 특유한 효과를 나타내지만, 아래에서 몇가지 중요한 특징을 설명하면 다음과 같다.
먼저, 종래 기술과 같이 방열판을 사용하지 않고, 리드프레임의 다이 패드와 직접 연결된 구조의 방열리드(104)와 윙 리드(106)를 사용하여 반도체 칩(108)에서 발생되는 열을 외부로 방출한다는 것이다. 따라서, SO 패키지 하단을 이용하지 않고, 리드프레임을 이용하여 방열 통로를 구성하기 때문에 추가적으로 방열판을 부착하는 공정을 생략할 수 있으며, 공정을 단순화시킴과 동시에 제조가격을 하락시킬 수 있다.
다음으로, 리드프레임의 다이패드(100)에 은도금(Silver plating)을 하지 않는 것과, 방열리드(104) 및 윙 리드(106)에 제1 및 제2 구멍(118, 120)을 형성한다는 것이다.
일반적으로 리드프레임과 에폭시 몰드 컴파운드(EMC) 사이에 접착력이 약하면, 이 부분에 공간이 생겨 들뜸(lift)이 발생한다. 이러한 경우에 내부에 습기가 침투할 수 있는 통로가 되기 때문에 반도체 패키지의 신뢰도를 떨어뜨리게 된다. 그리고, 에폭시 몰드 컴파운드(EMC)와 구리합금과의 접착력이, 에폭시 몰드 컴파운드(EMC)와 도금부(124), 즉 은도금부(silver plating area)와의 접착력보다 더 강하다.
따라서, 본 실시예에서는 다이 패드(100) 표면에 도금부를 형성하지 않고 리드프레임의 본래 소재인 구리 합금 상태를 유지함으로써, 몰딩(molding) 공정 후에 에폭시 몰드 컴파운드(EMC)와의 접착력을 더 강하게 할 수 있다. 또한, 상기 방열리드(104)와 윙 리드(106)에 형성된 제1 및 제2 구멍(118, 120) 역시 에폭시 몰드 컴파운드(EMC)의 접착력을 강화시키는 주요한 수단이 된다.
마지막으로, 다이 패드(100)와 직접 연결된 윙리드(105)의 일부분이 에폭시 몰드 컴파운드(EMC) 밖으로 노출되게 되는데, 이는 기존의 SO 패키지와 비교하여 방열 통로를 하나 더 늘리는 역할을 하게 되어, SO 패키지의 열적 성능(Thermalperformance)을 더 개선하는 효과를 발생한다.
이렇게 윙리드(106)의 일부를 몰드 라인(116) 밖으로 노출시키기 위해서는, 몰딩 공정에서 몰드 금형이 윙리드(106)의 노출된 부분을 잡아서 고정시킴으로써, 액체 상태의 에폭시 몰드 컴파운드(EMC)와의 접촉을 차단시켜야 한다. 따라서, 몰딩 공정에서는 노출되는 윙리드(106)의 일부분을 지지수단으로 잡아 고정시키는데, 상기 지지수단이 에폭시 몰드 컴파운드(EMC)가 몰드내에 채워지는 동안에 윙리드(106) 및 다이 패드(100)의 기움(tilt)이 발생하는 것을 방지하게 된다.
본 발명에서는 방열 효과를 극대화하기 위하여 방열리드(104), 윙리드(106) 및 다이 패드(100)의 크기를 가급적 최대의 크기로 하였다. 이 상태에서 몰딩을 진행할 때, 만약 상기 지지수단으로 윙리드의 일부분을 잡아 고정하지 않으면, 윙리드(106) 및 다이 패드(100)에 기움 결함(tilt defect)이 발생하게 된다.
제2 실시예: 다이 패드의 가장자리에 도금부를 형성하는 경우,
도 4은 본 발명의 제2 실시예에 의한 SO 패키지의 구조를 설명하기 위해 도시한 평면도이다.
도 4를 참조하면, 상술한 제1 실시예와 모두 동일하며, 단지 차이가 있는 부분은 제1 실시예에서는 도금부(124)를 방열리드(104)와 다이 패드(100)의 연결 통로에 형성하였으나, 본 실시예에서는 다이 패드(100)의 가장자리에만 도금부(124)를 형성하고, 상기 도금부(124)와 반도체 칩(108)의 본드 패드(110)를 연결하는 그라운드용 와이어(114B)를 형성하는 것이 다르다. 따라서, 다이 패드(100)의 중앙부, 즉 도금부가 형성되지 않은 영역에서만 에폭시 몰드 컴파운드(EMC)의 접착력을 개선할 수 있다. 나머지 특징은 제1 실시예에서 설명된 것과 동일하기 때문에 중복을 피하여 설명을 생략한다.
제3 실시예: 다이 패드 전체에 도금부를 형성하여 그라운드용 와이어 본딩을 수행하는 경우,
도 5은 본 발명의 제3 실시예에 의한 SO 패키지의 구조를 설명하기 위해 도시한 평면도이다.
도 5를 참조하면, 상기 제2 실시예에서는 도금부(124)를 다이 패드(100)의 가장자리에만 형성하였으나, 본 실시예에서는 다이패드(100) 전체에 도금부(124)를 형성하고 그라운드용 와이어(114C)를 형성한다. 따라서, 다이 패드(100) 영역에서 에폭시 몰드 컴파운드(EMC)의 접착력을 개선하는 효과를 얻지 못하지만, 여전히 SO 패키지의 열적 성능 향상 효과 및 몰딩(molding) 공정에서의 기움(tilt) 방지 효과는 거둘 수 있는 장점이 있다. 나머지 특징은 제1 실시예에서 설명된 것과 동일하기 때문에 중복을 피하여 설명을 생략한다.
도 6은 본 발명의 실시예에 의하여 패키징(packaging)을 완료한 상태의 SO 패키지 평면도이고, 도 7은 측면도이고, 도 8은 정면도이다.
도 6 내지 도 8을 참조하면, 일반리드(102)는 28개이고, 방열리드(104)가 W2의 폭, 즉 4-7㎜으로 2개가 일반리드(102) 사이에 형성되어 반도체 칩(미도시)으로부터 발생하는 열을 외부로 효과적으로 방출시키는 통로가 되고 있다. 이에 더하여, 윙리드(106)의 일부분이 에폭시 몰드 컴파운드(EMC, 126) 외부로 노출되기 때문에 상기 방열리드(104)와 함께 반도체 칩으로부터 발생되는 열을 외부로 방출시키는 보조 통로가 되고 있다.
본 발명은 상기한 실시예에 한정되지 않으며, 본 발명이 속한 기술적 사상 내에서 당 분야의 통상의 지식을 가진 자에 의해 많은 변형이 가능함이 명백하다.
따라서, 상술한 본 발명에 따르면, 첫째 방열판 대신에 방열리드와 윙리드를 형성하여 반도체 칩에서 발생하는 열을 외부로 효과적으로 방출하기 때문에 반도체 패키지의 열적 성능(Thermal performance)을 개선할 수 있다.
둘째, 리드프레임의 다이 패드에 도금부를 형성하지 않았을 때와, 혹은 리드프레임의 방열리드 및 윙리드의 제1 및 제2 구멍을 형성함으로써 에폭시 몰드 컴파운드(EMC)와 리드프레임의 접착력을 개선할 수 있다.
셋째 윙리드의 양단 일부분을 몰딩 공정에서 몰드(mold)가 잡아서 고정시킴으로써 다이 패드에 기움(tilt) 결함이 발생하는 것을 방지할 수 있다.

Claims (8)

  1. (가)표면이 구리 합금 상태의 다이 패드(die pad)와,
    상기 다이 패드 측면에 2열로 구성된 일반리드와,
    상기 일반리드의 중간에서 W2의 폭으로 형성되고 부분적으로 도금 처리되고 상기 다이 패드와 W1의 폭으로 직접 연결된 2개의 방열리드와,
    상기 다이 패드와 연결되되 상기 방열리드와 수직 각도를 이루면서 연결되고 몰딩 후 일부가 외부로 노출되는 2개의 윙(Wing) 리드를 포함하는 리드프레임;
    (나)상기 다이 패드에 도전성 접착제를 개재하여 부착된 반도체 칩;
    (다)상기 반도체 칩과 상기 일반리드를 연결되는 일반 와이어;
    (라) 상기 반도체 칩과 상기 방열리드의 도금부를 연결하는 그라운드용 와이어; 및
    (마)상기 리드프레임의 다이 패드 전체와, 일반리드의 일부분과, 방열리드의 일부분과, 윙리드의 일부분을 봉합하는 에폭시 몰드 컴파운드(EMC)를 구비하는 것을 특징으로 하는 반도체 에스.오(SO) 패키지.
  2. 제1항에 있어서,
    상기 리드프레임은 재질이 구리합금(Cu alloy)이고, 두께가 150∼300㎛ 범위인 것을 특징으로 하는 전력소자용 에스.오(SO) 패키지.
  3. 제1항에 있어서,
    상기 일반리드는 개수가 28개인 것을 특징으로 하는 전력소자용 에스.오(SO) 패키지.
  4. 제1항에 있어서,
    상기 방열리드의 W2의 폭은 4-7㎜이고, W1의 폭은 2.5∼5㎜ 범위인 것을 특징으로 하는 전력소자용 에스.오(SO) 패키지.
  5. 제1항에 있어서,
    상기 리드프레임의 방열리드에는 스트레스 완화 및 에폭시 몰드 컴파운드(EMC)의 접착력 개선을 위한 구멍이 형성된 것을 특징으로 하는 전력소자용 에스.오(SO) 패키지.
  6. 제1항에 있어서,
    상기 리드프레임의 윙리드에는 스트레스 완화 및 에폭시 몰드 컴파운드(EMC)의 접착력 개선을 위한 구멍이 형성된 것을 특징으로 하는 전력소자용 에스.오(SO) 패키지.
  7. (가)표면이 구리 합금 상태이고 가장자리의 일정영역이 도금 처리된 다이 패드(die pad)와,
    상기 다이 패드 측면에 2열로 구성된 일반리드와,
    상기 일반리드의 중간에서 W2의 폭으로 형성되고 다이 패드와 W1의 폭으로 직접 연결된 2개의 방열리드와,
    상기 다이 패드와 연결되되 상기 방열리드와 수직 각도를 이루면서 연결되고 몰딩후 일부가 외부로 노출되는 2개의 윙(Wing) 리드를 포함하는 리드프레임;
    (나)상기 다이 패드에 도전성 접착제를 개재하여 부착된 반도체 칩;
    (다)상기 반도체 칩과 상기 일반리드를 연결되는 일반 와이어;
    (라) 상기 반도체 칩과 상기 다이패드의 가장자리 도금부를 연결하는 그라운드용 와이어; 및
    (마)상기 리드프레임의 다이 패드 전체와, 일반리드의 일부분과, 방열리드의 일부분과, 윙리드의 일부분을 봉합하는 에폭시 몰드 컴파운드(EMC)를 구비하는 것을 특징으로 하는 반도체 에스.오(SO) 패키지.
  8. (가)표면 전체가 도금 처리된 다이 패드(die pad)와,
    상기 다이 패드 측면에 2열로 구성된 일반리드와,
    상기 일반리드의 중간에서 W2의 폭으로 형성되고 다이 패드와 W1의 폭으로 직접 연결된 2개의 방열리드와,
    상기 다이 패드와 연결되되 상기 방열리드와 수직 각도를 이루면서 연결되고 몰딩후 일부가 외부로 노출되는 2개의 윙(Wing) 리드를 포함하는 리드프레임;
    (나)상기 다이 패드에 도전성 접착제를 개재하여 부착된 반도체 칩;
    (다)상기 반도체 칩과 상기 일반리드를 연결되는 일반 와이어;
    (라) 상기 반도체 칩과 상기 다이패드 전체에 형성된 도금부를 연결하는 그라운드용 와이어; 및
    (마)상기 리드프레임의 다이 패드 전체와, 일반리드의 일부분과, 방열리드의 일부분과, 윙리드의 일부분을 봉합하는 에폭시 몰드 컴파운드(EMC)를 구비하는 것을 특징으로 하는 반도체 에스.오(SO) 패키지.
KR1020010031693A 2001-06-07 2001-06-07 방열효과를 개선하는 반도체 에스. 오(ｓｏ) 패키지 KR20010087803A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010031693A KR20010087803A (ko) 2001-06-07 2001-06-07 방열효과를 개선하는 반도체 에스. 오(ｓｏ) 패키지

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010031693A KR20010087803A (ko) 2001-06-07 2001-06-07 방열효과를 개선하는 반도체 에스. 오(ｓｏ) 패키지

Publications (1)

Publication Number Publication Date
KR20010087803A true KR20010087803A (ko) 2001-09-26

Family

ID=19710486

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010031693A KR20010087803A (ko) 2001-06-07 2001-06-07 방열효과를 개선하는 반도체 에스. 오(ｓｏ) 패키지

Country Status (1)

Country Link
KR (1) KR20010087803A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030085444A (ko) * 2002-04-30 2003-11-05 세미텍 주식회사 반도체 패키지
KR100553717B1 (ko) * 2003-08-11 2006-02-24 광전자 주식회사 고방열 구조를 갖는 반도체 패키지

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144834A (ja) * 1984-12-18 1986-07-02 Toshiba Corp 樹脂封止型半導体装置
JPH01262649A (ja) * 1988-04-14 1989-10-19 Toshiba Corp 半導体装置
KR19980020728A (ko) * 1996-09-11 1998-06-25 김광호 열방출 리드를 갖는 반도체 칩 패키지용 리드 프레임
KR19980081519A (ko) * 1997-04-17 1998-11-25 가네꼬히사시 플라스틱 캡슐화 반도체 장치 및 그의 제조 방법
US6177720B1 (en) * 1997-05-21 2001-01-23 Nec Corporation Method of manufacturing a semiconductor device with a pair of radiating terminals and a plurality of lead terminals formed from a single lead frame

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61144834A (ja) * 1984-12-18 1986-07-02 Toshiba Corp 樹脂封止型半導体装置
JPH01262649A (ja) * 1988-04-14 1989-10-19 Toshiba Corp 半導体装置
KR19980020728A (ko) * 1996-09-11 1998-06-25 김광호 열방출 리드를 갖는 반도체 칩 패키지용 리드 프레임
KR19980081519A (ko) * 1997-04-17 1998-11-25 가네꼬히사시 플라스틱 캡슐화 반도체 장치 및 그의 제조 방법
US6177720B1 (en) * 1997-05-21 2001-01-23 Nec Corporation Method of manufacturing a semiconductor device with a pair of radiating terminals and a plurality of lead terminals formed from a single lead frame

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030085444A (ko) * 2002-04-30 2003-11-05 세미텍 주식회사 반도체 패키지
KR100553717B1 (ko) * 2003-08-11 2006-02-24 광전자 주식회사 고방열 구조를 갖는 반도체 패키지

Similar Documents

Publication Publication Date Title
US5800958A (en) Electrically enhanced power quad flat pack arrangement
US5929514A (en) Thermally enhanced lead-under-paddle I.C. leadframe
US6876069B2 (en) Ground plane for exposed package
JPH11312706A (ja) 樹脂封止型半導体装置及びその製造方法、リードフレーム
KR20010018990A (ko) 칩 패드가 방열 통로로 사용되는 리드프레임 및 이를 포함하는반도체 패키지
US6396129B1 (en) Leadframe with dot array of silver-plated regions on die pad for use in exposed-pad semiconductor package
KR20000039786A (ko) 볼 그리드 어레이 패키지
JPH09260550A (ja) 半導体装置
JP3839178B2 (ja) 半導体装置
US6661081B2 (en) Semiconductor device and its manufacturing method
JP2007012895A (ja) 回路装置およびその製造方法
KR100621555B1 (ko) 리드 프레임, 이를 이용한 반도체 칩 패키지 및 그의 제조방법
KR20010056618A (ko) 반도체패키지
JPH09307051A (ja) 樹脂封止型半導体装置及びその製造方法
US5606204A (en) Resin-sealed semiconductor device
KR20010087803A (ko) 방열효과를 개선하는 반도체 에스. 오(ｓｏ) 패키지
JPH10247701A (ja) 半導体装置およびその製造に用いるリードフレーム
JP2002076234A (ja) 樹脂封止型半導体装置
JP3321006B2 (ja) 半導体装置
KR100460048B1 (ko) 범프 칩 케리어 패키지 및 그의 제조방법
JP2004119610A (ja) リードフレーム、それを用いた樹脂封止型半導体装置及び樹脂封止型半導体装置の製造方法
JP3499655B2 (ja) 半導体装置
JP2006032773A (ja) 半導体装置
JP2000286379A (ja) 半導体装置及びその製造方法
JP2001053212A (ja) Ｉｃパッケージおよびその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
G15R Request for early opening
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E601 Decision to refuse application