CN210575932U - 一种引线框架及封装结构 - Google Patents

一种引线框架及封装结构 Download PDF

Info

Publication number
CN210575932U
CN210575932U CN201921584046.7U CN201921584046U CN210575932U CN 210575932 U CN210575932 U CN 210575932U CN 201921584046 U CN201921584046 U CN 201921584046U CN 210575932 U CN210575932 U CN 210575932U
Authority
CN
China
Prior art keywords
wire
base
package structure
lead frame
metal layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201921584046.7U
Other languages
English (en)
Inventor
石哲
徐志前
欧宪勋
程晓玲
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ASE Shanghai Inc
Original Assignee
ASE Shanghai Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ASE Shanghai Inc filed Critical ASE Shanghai Inc
Priority to CN201921584046.7U priority Critical patent/CN210575932U/zh
Application granted granted Critical
Publication of CN210575932U publication Critical patent/CN210575932U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Lead Frames For Integrated Circuits (AREA)

Abstract

本实用新型涉及一种引线框架及封装结构。在各实施例中，涉及一种引线框架，其包含：基座，其具有第一表面和第二表面；多个导线桩，其围绕所述基座安置并与所述基座分离，所述多个导线桩中的每一者具有第三表面和第四表面；热固性绝缘材料，其包封所述基座和所述多个导线桩，并露出所述第三表面和所述第四表面的至少一部分，其中，所述多个导线桩由内向外围绕所述基座安置。

Description

一种引线框架及封装结构
技术领域
本实用新型大体涉及半导体封装技术，尤其涉及用于无引脚封装技术中的引线框架、制作方法及封装结构。
背景技术
在半导体产业内，通常需要对已制造完成的集成电路裸片(Die)进行封装以形成集成电路芯片的最终产品，同时起到保护芯片、增强电热性能、便于整机装配等重要作用。
现有技术常使用表面贴装型封装，其包含方形扁平无引脚QFN(Quad Flat Nolead)封装结构和方型扁平式QFP(Quad Flat Package)封装结构。其中，QFN封装结构有效利用了引线脚的封装空间，从而大幅提高了封装效率。同时，由于QFN封装结构的引脚与焊盘之间的导电路径较短，自感系数以及封装体内布线电阻低，因而能够提供优越的电性能。此外,QFN封装结构的塑封体尺寸小、封装体薄，因此可以使CPU体积缩小30％-50％。因此，QFN封装结构相较于QFP封装结构具有较大优势。
然而，QFN封装结构通常采用冲压(Pouch)工艺制作完成，因此在引脚间距及I/O引脚数量上无法进一步满足精细及密集化要求。
发明内容
鉴于此，本实用新型提供一种引线框架，其包含：基座，其具有第一表面和第二表面；多个导线桩，其围绕所述基座安置并与所述基座分离，所述多个导线桩中的每一者具有第三表面和第四表面；热固性绝缘材料，其包封所述基座和所述多个导线桩，并露出所述第三表面和所述第四表面的至少一部分，其中，所述多个导线桩由内向外围绕所述基座安置。
本实用新型的一实施例提供一种引线框架，其中：所述第一表面上具有金属层或有机保焊膜；所述第二表面上具有金属层；或所述第一表面上具有金属层或有机保焊膜且所述第二表面上具有金属层。
本实用新型的一实施例提供一种引线框架，其中所述多个导线桩为贯通式导线桩。
本实用新型的一实施例提供一种引线框架，其中所述多个导线桩中的至少一者包含部分重叠的两个分段。
本实用新型的一实施例提供一种引线框架，其中所述基座包含部分重叠的两个分段。
本实用新型的一实施例提供一种封装结构，其包含：芯片；引线框架，其包含：基座，其具有第一表面和第二表面；多个导线桩，其围绕所述基座安置并与所述基座分离，所述多个导线桩中的每一者具有第三表面和第四表面；热固性绝缘材料，其包封所述基座和所述多个导线桩，并露出所述第三表面和所述第四表面的至少一部分，其中，所述多个导线桩由内向外围绕所述基座安置；金属线，其将所述芯片与所述多个导线桩中的至少一者电连接；封胶，其至少包封所述芯片、所述金属线以及所述第三表面。
本实用新型的一实施例提供一种封装结构，其中：所述第一表面上具有金属层或有机保焊膜；所述第二表面上具有金属层；或所述第一表面上具有金属层或有机保焊膜且所述第二表面上具有金属层。
本实用新型的一实施例提供一种封装结构，其中所述多个导线桩为贯通式导线桩。
本实用新型的一实施例提供一种封装结构，其中所述多个导线桩中的至少一者包含部分重叠的两个分段。
本实用新型的一实施例提供一种封装结构，其中所述多个导线桩中的至少一者包含部分重叠的两个分段。
本实用新型的一实施例提供一种封装结构，其中所述封胶进一步经配置以包封所述热固性绝缘材料的至少一部分。
本实用新型的一实施例提供一种制作引线框架的方法，其包含：对金属片的第一表面执行半蚀刻；在所述第一表面上涂布热固性绝缘材料；显影所述热固性绝缘材料以露出所述第一表面的至少一部分；对所述金属片的第二表面执行半蚀刻以形成通孔；在所述第二表面上涂布所述热固性绝缘材料；以及显影所述热固性绝缘材料以露出所述第二表面的至少一部分。
本实用新型的一实施例提供一种制作引线框架的方法，其中所述通孔为贯通式通孔。
本实用新型的一实施例提供一种制作引线框架的方法，其中所述通孔中的至少一者包含部分重叠的两个分段。
附图说明
图1显示现有技术中QFN封装结构的俯视图。
图2显示现有技术中QFN封装结构的侧视图。
图3显示了现有技术中对图1、图2加以改进的QFN封装结构的侧视图。
图4显示本实用新型一实施例的无引脚封装结构。
图5显示本实用新型另一实施例的无引脚封装结构。
图6显示本实用新型又一实施例的无引脚封装结构。
图7-12显示本实用新型制作引线框架的方法或工艺步骤。
图13-18显示本实用新型制作引线框架的另一方法或工艺步骤。
具体实施方式
为更好地理解本实用新型的精神，以下结合本实用新型的部分优选实施例对其作进一步说明。
在本说明书中，除非经特别指定或限定之外，相对性的用词例如：“中央的”、“纵向的”、“侧向的”、“前方的”、“后方的”、“右方的”、“左方的”、“内部的”、“外部的”、“较低的”、“较高的”、“水平的”、“垂直的”、“高于”、“低于”、“上方的”、“下方的”、“顶部的”、“底部的”以及其衍生性的用词(例如“水平地”、“向下地”、“向上地”等等)应该解释成引用在讨论中所描述或在附图中所描示的方向。这些相对性的用词仅用于描述上的方便，且并不要求将本实用新型以特定的方向建构或操作。
以下详细地讨论本实用新型的各种实施方式。尽管讨论了具体的实施，但是应当理解，这些实施方式仅用于示出的目的。相关领域中的技术人员将认识到，在不偏离本实用新型的精神和保护范围的情况下，可以使用其他部件和配置。
图1显示现有技术中QFN封装结构的俯视图，其包含基岛10、导电焊盘11、芯片12及金属线13。
图2显示现有技术中QFN封装结构的侧视图，其包含基岛10、导电焊盘11、芯片12、金属线13、环氧树脂14及导电焊盘11中向外延伸的导线15。作为引线框架的一部分，基岛10通常由金属材料制成，其功能在于：一、在封装中充当芯片12的安置基座；二、为芯片12提供散热。随着芯片尺寸的不断缩小，该传统QFN封装结构中的导线15的长度势必增加，这将导致导线15易发生崩塌、变形或偏移等问题，进而导致整个封装过程发生位移或凹塌。
图3显示了现有技术中对图1、图2加以改进的QFN封装结构的侧视图，其包含引线框架30、框架本体31、导电桩32、导电焊盘33、芯片40、金属线50、环氧树脂60及粘结剂70。图3所示的改进型QFN封装结构是一种芯片下无基岛引线框架结构，其中多个导电桩32贯穿框架本体31，导电焊盘33能通过金属线50与芯片40电连接，且框架本体31采用绝缘材料制成。这种无基岛设计可解决溢胶问题，提升封装良率且封装尺寸能够进一步缩小，但其缺点在于导电桩32采用激光钻孔的方式进行制作，导致加工成本高企且产能效益较差。
图4显示本实用新型一实施例的无引脚封装结构，其包含引线框架400，该引线框架400进一步包含：基座401、多个导线桩402、导线触点403、管脚触点404及热固性绝缘材料405。优选地，基座401下方可设置导热金属层404'，以更好地辅助散热。然而，基座401下方也可不必设置该导热金属层，而是替代性地由热固性绝缘材料405包封从而将基座401与外界隔绝。多个导线桩402彼此分离并大体围绕基座401安置，但不与基座401相接触。并且，多个导线桩402的每一者的上表面可与导线触点403相连接，且多个导线桩402的每一者的下表面可与管脚触点404相连接。在图4所示实施例中，多个导线桩402分为两部分，一部分导线桩402靠近基座401，从而形成围绕基座401安置的内层导线桩402；另一部分导线桩402远离基座401，从而形成围绕基座401安置的外层导线桩402。然而，多个导线桩402不限于由上述两部分或两层导线桩402由内向外围围绕基座401安置，而是能够以更多层导线桩402由内向外围绕基座401安置。热固性绝缘材料405大体上整体包封基座401和多个导线桩402，但可露出多个导线桩402的上表面并通过相应的导线触点403经由金属线与芯片相连接，并露出多个导线桩402的下表面并通过相应的管脚触点404与封装结构外部的电路进行电连接。作为一实施例，热固性绝缘材料405可为绿漆。
仍参见图4，芯片406位于基座401上方。作为一实施例，图4中的芯片406为双层芯片，此时金属线407分为上下两层并与引线框架400中相应的导线触点403相连接。然而，图4中芯片406的层数也可为单层或其他任意层数。封胶408至少包封芯片406、金属线407以及导线触点403。作为一实施例，封胶408还可包封引线框架400的至少一部分。
至此，图4中的引线框架400、芯片406、金属线407及封胶408共同构成完整的无引脚封装结构的一实施例。
图5显示本实用新型另一实施例的无引脚封装结构。相较于图4的无引脚封装结构，图5所示的无引脚封装结构中的基座501的上表面与芯片506的下表面之间进一步包含有机保焊膜OSP(Organic Solderability Preservatives)层或者镍金(NiAu)层。多个导线桩502彼此分离并大体围绕基座501安置，但不与基座501相接触。图5所示的无引脚封装结构可用于芯片需进行快速散热的情况，但制作成本稍高。
至此，图5中的引线框架500、芯片506、金属线507及封胶508共同构成完整的无引脚封装结构的另一实施例。
图6显示本实用新型又一实施例的无引脚封装结构。相较于图4的无引脚封装结构，图6所示的无引脚封装结构中的基座601被整体包封在热固性绝缘材料605内部，其下表面与导热金属层连接以使引线框架600与外界联通。多个导线桩602彼此分离并大体围绕基座601安置，但不与基座601相接触。优选地，基座601可具有缩小的尺寸，以及非矩形的任意形状。图6所示的无引脚封装结构可用于芯片需进行中速散热的情况，并可通过基座601的尺寸大小来调整封装结构的翘曲(warpage)程度。
至此，图6中的引线框架600、芯片606、金属线607及封胶608共同构成完整的无引脚封装结构的又一实施例。
图7-12显示本实用新型制作引线框架的方法或工艺步骤。首先，在图7所示步骤中，释放待加工成引线框架内部主体的金属片701，该金属片701例如可为铜皮或铜箔。接下来，在图8所示步骤中，从金属片801上方对其上表面执行半蚀刻或半咬噬制程，从而在金属片801的上表面上形成第一多个沟槽802。在图9所示步骤中，使用热固性绝缘材料902涂布形成于图8步骤中的具有第一多个沟槽的上表面，并对涂布的热固性绝缘材料902进行显影，以露出待形成管脚触点的部分表面903。优选地，如图9所示的，可通过显影以进一步露出基座下方有待形成导热金属层的表面904。接着，在图10所示步骤中，从金属片1001下方对其下表面再次执行半蚀刻或半咬噬制程，从而在金属片1001的下表面上形成第二多个沟槽1002，其中第二多个沟槽1002与图8步骤中所形成的第一多个沟槽802至少部分发生重叠从而形成通孔。接下来，在图11所示步骤中，使用热固性绝缘材料1102涂布形成于图10步骤中的具有第二多个沟槽的下表面，并对涂布的热固性绝缘材料1102进行显影，以露出待形成导线触点的部分表面1103。接着，在图12所示步骤中，将导线触点1203形成在未被热固性绝缘材料1202所覆盖的金属片1201的上表面上。优选地，导线触点1203可由镍金(NiAu)材料形成。
值得注意的是，半蚀刻或半咬噬并非严格指代蚀刻或咬噬金属片的一半深度，而是只需保证经两次蚀刻或咬噬后能够在金属片内形成通孔即可。并且，虽然在经历了图8、图10的两次半蚀刻或半咬噬制程后金属片上部和下部的沟槽是错开或部分重叠的，但也可使用两次半蚀刻或半咬噬制程形成不存在交错(即完全重叠)的沟槽，即形成贯通沟槽或贯通式通孔。相应地，用以容置热固性绝缘材料的贯通沟槽或贯通式通孔彼此之间的金属可构成导线桩；当沟槽为贯通沟槽或贯通式通孔时，导线桩相应地成为贯通式导线桩。替代性地，可使用单次刻蚀一次性地在金属片中形成贯通沟槽或贯通式通孔。半蚀刻或半咬噬制程允许根据需求来设计引线框架的总体厚度，从而进一步减小封装尺寸，并带来更好的散热效果。优选地，可借助载体(carrier)制程对引线框架的总体厚度进行辅助设计。
图13-18显示本实用新型制作引线框架的另一方法或工艺步骤。其中，图13-16与图7-10相同，区别出现在图17和图18步骤中。在图17所示步骤中，在对涂布的热固性绝缘材料1802进行显影时，还将露出待形成导线触点的部分金属片表面，而且还需露出基座上方的表面1704。接下来，在图18所示步骤中，于基座上方露出的部分表面上形成有机保焊膜OSP(Organic Solderability Preservatives)层或者镍金(NiAu)层1804，以进一步加强基座对于芯片的散热能力。优选地，导线触点可由镍金(NiAu)材料形成。
本实用新型所揭示的无引脚封装结构可经更灵活地设计以满足对于各类芯片的不同散热需求，且由于在制作工艺上相近，因而能够简化工艺，并降低成本。并且，本实用新型的无引脚封装结构的另一优点在于，其引线框架结构比传统TFBGA封装的填满孔(盲孔或PTH通孔)架构具有更好的导电性。同时，得益于其特殊制作工艺，本实用新型可进一步做薄引线框架的基板或基座厚度。优先地，本实用新型中的基板或基座厚度可达60-90μm。并且，本实用新型中管脚数目的设计可不受到制约，从使得I/O数量获得大幅提升，而且本实用新型不存在普通QFN封装结构的溢胶问题。
本实用新型的技术内容及技术特点已由上述相关实施例加以描述，然而上述实施例仅为实施本实用新型的范例。熟悉本领域的技术人员仍可能基于本实用新型的教示及揭示而作种种不背离本实用新型精神的替换及修饰。因此，本实用新型已公开的实施例并未限制本实用新型的范围。相反地，包含于权利要求书的精神及范围的修改及均等设置均包括于本实用新型的范围内。

Claims (11)

1.一种引线框架，其包含：
基座，其具有第一表面和第二表面；
多个导线桩，其围绕所述基座安置并与所述基座分离，所述多个导线桩中的每一者具有第三表面和第四表面；
热固性绝缘材料，其包封所述基座和所述多个导线桩，并露出所述第三表面和所述第四表面的至少一部分，
其特征在于，所述多个导线桩由内向外围绕所述基座安置。
2.根据权利要求1所述的引线框架，其中：
所述第一表面上具有金属层或有机保焊膜；
所述第二表面上具有金属层；或
所述第一表面上具有金属层或有机保焊膜且所述第二表面上具有金属层。
3.根据权利要求1所述的引线框架，其中所述多个导线桩为贯通式导线桩。
4.根据权利要求1所述的引线框架，其中所述多个导线桩中的至少一者包含部分重叠的两个分段。
5.根据权利要求1所述的引线框架，其中所述基座包含部分重叠的两个分段。
6.一种封装结构，其包含：
芯片；
引线框架，其包含：
基座，其具有第一表面和第二表面；
多个导线桩，其围绕所述基座安置并与所述基座分离，所述多个导线桩中的每一者具有第三表面和第四表面；
热固性绝缘材料，其包封所述基座和所述多个导线桩，并露出所述第三表面和所述第四表面的至少一部分，
其特征在于，所述多个导线桩由内向外围绕所述基座安置；
金属线，其将所述芯片与所述多个导线桩中的至少一者电连接；
封胶，其至少包封所述芯片、所述金属线以及所述第三表面。
7.根据权利要求6所述的封装结构，其中：
所述第一表面上具有金属层或有机保焊膜；
所述第二表面上具有金属层；或
所述第一表面上具有金属层或有机保焊膜且所述第二表面上具有金属层。
8.根据权利要求6所述的封装结构，其中所述多个导线桩为贯通式导线桩。
9.根据权利要求6所述的封装结构，其中所述多个导线桩中的至少一者包含部分重叠的两个分段。
10.根据权利要求6所述的封装结构，其中所述多个导线桩中的至少一者包含部分重叠的两个分段。
11.根据权利要求6所述的封装结构，其中所述封胶进一步经配置以包封所述热固性绝缘材料的至少一部分。
CN201921584046.7U 2019-09-23 2019-09-23 一种引线框架及封装结构 Active CN210575932U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201921584046.7U CN210575932U (zh) 2019-09-23 2019-09-23 一种引线框架及封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201921584046.7U CN210575932U (zh) 2019-09-23 2019-09-23 一种引线框架及封装结构

Publications (1)

Publication Number Publication Date
CN210575932U true CN210575932U (zh) 2020-05-19

Family

ID=70642431

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201921584046.7U Active CN210575932U (zh) 2019-09-23 2019-09-23 一种引线框架及封装结构

Country Status (1)

Country Link
CN (1) CN210575932U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610919A (zh) * 2019-09-23 2019-12-24 日月光半导体(上海)有限公司 一种引线框架、制作方法及封装结构

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110610919A (zh) * 2019-09-23 2019-12-24 日月光半导体(上海)有限公司 一种引线框架、制作方法及封装结构

Similar Documents

Publication Publication Date Title
US7786557B2 (en) QFN Semiconductor package
US9130064B2 (en) Method for fabricating leadframe-based semiconductor package with connecting pads top and bottom surfaces of carrier
CN101834166B (zh) 具有支架触点以及管芯附垫的无引脚集成电路封装
EP1374305B1 (en) Enhanced die-down ball grid array and method for making the same
US7439099B1 (en) Thin ball grid array package
US7879653B2 (en) Leadless semiconductor package with electroplated layer embedded in encapsulant and the method for manufacturing the same
CN209785926U (zh) 半导体器件
US7847392B1 (en) Semiconductor device including leadframe with increased I/O
US20080073777A1 (en) Multiple integrated circuit die package with thermal performance
JP2005191240A (ja) 半導体装置及びその製造方法
US20090278243A1 (en) Stacked type chip package structure and method for fabricating the same
TW563232B (en) Chip scale package and method of fabricating the same
US8592962B2 (en) Semiconductor device packages with protective layer and related methods
US20110042794A1 (en) Qfn semiconductor package and circuit board structure adapted for the same
US20060273458A1 (en) Substrate structure of semiconductor package
US7173341B2 (en) High performance thermally enhanced package and method of fabricating the same
US6344687B1 (en) Dual-chip packaging
US20100295160A1 (en) Quad flat package structure having exposed heat sink, electronic assembly and manufacturing methods thereof
US20090206459A1 (en) Quad flat non-leaded package structure
CN210575932U (zh) 一种引线框架及封装结构
TWI464852B (zh) 四方扁平無引腳封裝及適用於四方扁平無引腳封裝之線路板
CN110610919A (zh) 一种引线框架、制作方法及封装结构
US20180025965A1 (en) WFCQFN (Very-Very Thin Flip Chip Quad Flat No Lead) with Embedded Component on Leadframe and Method Therefor
KR20050000972A (ko) 칩 스택 패키지
US20230005803A1 (en) Method of manufacturing semiconductor devices and corresponding semiconductor device

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant