JP2009188147A - 回路装置の製造方法 - Google Patents

回路装置の製造方法 Download PDF

Info

Publication number
JP2009188147A
JP2009188147A JP2008025927A JP2008025927A JP2009188147A JP 2009188147 A JP2009188147 A JP 2009188147A JP 2008025927 A JP2008025927 A JP 2008025927A JP 2008025927 A JP2008025927 A JP 2008025927A JP 2009188147 A JP2009188147 A JP 2009188147A
Authority
JP
Japan
Prior art keywords
sealing
sealing resin
resin
lead frame
mold
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008025927A
Other languages
English (en)
Other versions
JP2009188147A5 (ja
Inventor
Tetsuya Fukushima
哲也 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008025927A priority Critical patent/JP2009188147A/ja
Publication of JP2009188147A publication Critical patent/JP2009188147A/ja
Publication of JP2009188147A5 publication Critical patent/JP2009188147A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491Disposition
    • H01L2224/4912Layout
    • H01L2224/49171Fan-out arrangements

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】封止用の金型の内壁を被覆する封止シートを不要にすることにより製造コストを低減可能な回路装置の製造方法を提供すること。
【解決手段】本発明の回路装置の製造方法では、樹脂封止に使用される上金型52に均等に押圧手段52を設けている。具体的には、本発明では、封止用金型の上金型52に押圧手段51を設け、押圧手段51で封止樹脂36の上面を下方に押圧することにより、封止樹脂36を上金型52の内壁から離型している。従って、樹脂封止の工程に於いて封止樹脂36が上金型52の内壁に強固に密着したとしても、均等に配置された押圧手段51による押圧力により封止樹脂36が離型される。
【選択図】図5

Description

本発明は、1つのリードフレームから多数個の回路装置が製造される回路装置の製造方法に関する。
半導体装置は年々大容量化されており、これに伴って各種信号線となるリード端子数も増加の傾向にある。そして、この傾向に伴ってリード端子が4方向より導出されるQFP(Quad Flat Package)型の半導体装置およびQFN(Quad Flat Non−leaded Package)型の半導体装置が使用されるようになってきている。その一方で、半導体装置は、携帯電話、携帯用のコンピューター等に採用されるため、小型化、薄型化、軽量化が求められている。そのため、実装面積の低減を求められる半導体装置では、樹脂封止体裏面からリードを露出させ、その実装面積をチップサイズと同等あるいはわずかに大きくするCSP(Chip Size Package)型のパッケージが利用されている。
従来の樹脂封止金型内で封止シートを介して樹脂モールドを行う半導体装置の製造方法では、半導体素子が固着されたリードフレームの対向面全体に封止シートを貼り付け、封止シートの貼り付けられたリードフレームを樹脂封止金型内に設置し、樹脂モールドを行う技術が知られている(例えば、特許文献1。)。
以下に、図10から図12を参照して、従来の樹脂封止金型内で封止シートを介して樹脂モールドを行う半導体装置の製造方法に関し簡単に説明する。図10は封止シートを貼り付けたリードフレームを説明するための断面図であり、図11はリードフレームを樹脂封止金型に設置した状況を説明するための断面図であり、図12は樹脂パッケージ形成後の状況を説明するための断面図である。
図10に示すように、先ず、リードフレーム101に少なくとも信号接続用端子102、半導体チップ104を搭載するダイパッド103から成る搭載部を複数形成する。そして、リードフレーム101の裏面に封止シート106を貼り合わせた後、ダイパッド103の上面に接着剤により半導体チップ104を接合する。その後、ダイパッド103上に接合された半導体チップ104と信号接続用端子102とを金属細線105により電気的に接合する。
図11に示すように、次に、封止シート106を貼り合わせ、半導体チップ104を接合したリードフレーム101を上金型107及び下金型108から成る樹脂封止金型のキャビティ109内に設置する。このとき、リードフレーム101及び封止シート106の端部を上金型107及び下金型108で狭持することで、キャビティ109を構成する。そして、図示していないが、樹脂封止金型に設けられた樹脂注入ゲートから封止樹脂を注入し、樹脂モールドを行う。
更に本工程では、上金型107の内壁は、封止シート111により被覆されている。この様にすることで、後の工程にてキャビティ109に注入される封止樹脂が、上金型107の内壁に密着しないので、封止樹脂の上金型107からの離形が容易になる。
図12に示すように、次に、樹脂封止金型内を封止樹脂で充填し、樹脂パッケージ110を形成した後、共通の樹脂パッケージ110が形成されたリードフレーム101を樹脂封止金型から離型する。本工程が終了した後に、封止シート106、111は樹脂パッケージ110から剥離される。更にその後、図示していないが、共通の樹脂パッケージ110を、ダイシングにより個々の搭載部毎に切断し、半導体装置が完成する。
特開2004−172542号公報
しかしながら、図11を参照して、上記した半導体装置の製造方法では、リードフレーム101の裏面を封止シート106の裏面に貼着させると共に、封止シート111の内壁を封止シート111により被覆していた。ここで、封止シート106は、封止樹脂のリードフレーム101の裏面への回り込みを防止させるものである。また、封止シート111は、キャビティ109に封入される封止樹脂が上金型107の内壁に密着することを防止して、封止樹脂の上金型107からの離形を良好にするためのものである。ところが、封止シート111、106は、繰り返し使用することができないので、これらの樹脂シート111、106を用いることにより、回路装置の製造コストが上昇してしまう問題があった。
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、封止用の金型の内壁を被覆する封止シートを不要にすることにより、製造コストを低減可能な回路装置の製造方法を提供することにある。
本発明の回路装置の製造方法は、複数のユニットから構成されるブロックをリードフレームに設ける工程と、前記ユニットに回路素子を配置する工程と、封止用金型のキャビティに前記ブロックを収納させ、前記キャビティに封止樹脂を注入することにより、前記ブロックに含まれる前記ユニットおよび前記回路素子を前記封止樹脂により一体的に封止する工程と、前記ユニット同士の境界で前記封止樹脂を分離することにより、前記ユニットを個別に分離する工程と、を具備し、前記回路素子を封止する工程では、前記封止用金型に均等に配置した押圧手段により、硬化した前記封止樹脂を押圧することで、前記封止樹脂を前記封止用金型から離形させることを特徴とする。
本発明によれば、先ず、硬化した封止樹脂を離形させる押圧手段を封止用金型に設けている。このことにより、背景技術にて用いていた封止シート111が不必要となるので、回路装置の製造に係るコストが低減される。
また、本発明では、上記した押圧手段を封止用金型に均等に配置している。従って、硬化した大型の封止樹脂を封止用金型から離形させる際に、封止樹脂が変形することが抑制される。
更に本発明では、封止樹脂を押圧する押圧手段を、回路素子が固着されるユニットが配置されていないブロックの周辺部に対応する箇所に設けている。従って、この押圧手段が封止樹脂に与える外力に起因した押圧手段の破損が防止される。
以下に、図を参照して、本発明の回路装置の製造方法を説明する。
図1を参照して、先ず、本発明の回路装置の製造方法に用いられるリードフレーム10の構成を説明する。ここで、図1(A)はリードフレーム10を全体的に示す平面図であり、図1(B)はリードフレーム10に配置されるブロック12を拡大した平面図である。また、図1(C)はブロック12に含まれるユニット26の構成を示す平面図である。
図1(A)を参照して、リードフレーム10は、例えば厚みが0.2mm程度の銅等の金属から成る導電箔に対して、エッチング加工またはパンチング加工を施して所定の形状に成形されている。また、リードフレーム10は短冊型の形状を呈し、平面的なサイズは例えば縦×横=60mm×140mm程度である。更に、リードフレーム10の表面は、例えばニッケル、パラジューム、金をこの順番で順次積層させたメッキ膜により被覆されている。
リードフレーム10には、多数個のユニットから成るブロック12が複数個離間して配置されている。ここでは、リードフレーム10の長手方向に沿って2個のブロック12が配置されているが、配置されるブロック12の個数は3個以上の多数個でも良い。
ブロック12の周辺部には、ブロック12が形成されない残余の領域である第1支持部14と第2支持部16が設けられており、これらでリードフレーム10を全体的に支持する外枠が構成されている。第1支持部14は、リードフレーム10の長手方向に対向する周辺部に位置している。第2支持部16は、リードフレーム10の短手方向に対向する周辺部に位置している。更に、第2支持部16は、各ブロック12の間にも設けられている。
図1(B)を参照して、リードフレーム10に設けられるブロック12の構成を詳細に説明する。ブロック12の内部には、マトリックス状に配置された複数のユニット26が形成されている。ここで、ユニット26とは、1つの回路装置を構成する単位要素である。この図を参照すると、1つのブロック12に、5行×5列で合計25個のユニット26が設けられているが、更に多数個のユニット26をブロック12に設けることも可能である。
この図では、ブロック12の内部に設けられた各ユニット26同士の間に規定される分割線を点線にて示している。ここでは、ユニット26がマトリックス状に配置されているので、分割線は格子状に規定されている。分割線20は紙面上にて縦方向に規定されており、分割線18は紙面上にて横方向に規定されている。
分割線20は、リードフレーム10の下端から上端まで延長して規定されており、このことは回路装置の製造工程に於いて、リードフレーム10が分割線20に沿って上端から下端まで切断されることを示している。
分割線18は、リードフレーム10の左端から右端まで連続して規定されている。このことも、回路装置の製造工程に於いて、リードフレーム10が分割線18に沿って左端から右端まで切断されることを示している。更に、分割線18は、リードフレーム10に設けられたブロック12に共通して規定されている。即ち、製造工程に於いて、分割線18に沿ってダイシングを行うと、複数のブロック12に含まれるユニット26の分離を一括して行うことができる。
本発明では、上記した分割線18、20に対応する箇所のリードフレーム10の切断を容易にするために、等間隔にハーフ溝22および貫通溝24を設けている。
ハーフ溝22は、分割線20に対応する箇所の第1支持部14を部分的に肉薄に形成した部位である。ハーフ溝22は、第1支持部14を例えば0.1mm程度ハーフエッチングして肉薄にすることで形成されている。この様に分割線20が規定された箇所にハーフ溝22を設けることで、この部分の第1支持部14を容易に分割することができるので、ダイシングに用いるダイシングソーの摩耗を低減させることができる。更には、ハーフ溝22はリードフレーム10を貫通するものではないので、ハーフ溝22を設けることによる第1支持部14の機械的強度の低下が抑制される。
貫通溝24は、分割線18が規定された領域の第2支持部16を、部分的に貫通して設けられた部位である。貫通溝24が設けられた部位では、リードフレーム10を構成する金属材料が位置していないので、分割線18に沿うダイシングによるユニット26の分離が容易に行える。更に、このダイシングによるダイシングソーの摩耗も抑制される。
ここで、上記したハーフ溝22および貫通溝24の幅W1は、例えば0.5mm〜1.0mm程度である。更に、分割線20が通過する部分の第1支持部14、分割線18が通過する部分の第2支持部16の両方にハーフ溝22が設けられても良い。更には、これらの領域の両方に貫通溝24が設けられても良い。
また、分割線20により区画される各第1支持部14には、第1支持部14を貫通する円形の貫通孔34が形成されている。更に、第2支持部16にも同様に貫通孔34が設けられている。この貫通孔34は、製造工程にて塗布される封止樹脂とリードフレーム10との密着性を向上させるためのものである。
図1(C)を参照して、上記したブロック12に含まれるユニット26の構成を説明する。ユニット26は、上述したように1つの回路装置を構成する単位要素であり、ここでは、1つのアイランド28と、このアイランド28の四方を囲むように配置された複数個のリード30から構成されている。
各ユニット26同士の間には、格子状にタイバー32が形成されている。そして、各ユニット26のリード30は、タイバー32から連続してユニット26の内側に延出している。更に、アイランド28は、吊りリードを経由してタイバー32に連結されている。
また、各タイバー32の位置は、図1(B)を参照して説明した分割線18、20に正確に対応している。従って、製造工程に於いて、分割線18、20にてダイシングを行うと、タイバー32は除去される。
更に、上記した除去を確実に行うために、タイバー32は細く形成されており、その幅W2は例えば0.2mm程度である。即ち、タイバー32の幅W2は、図1(B)を参照して説明した貫通溝24やハーフ溝22の幅よりも狭く形成され、更には製造工程にて使用されるダイシングブレードの幅よりも狭く形成される。
次に、図2から図8を参照して、上記した構成のリードフレーム10を使用した回路装置の製造方法を説明する。
図2および図3を参照して、先ず、リードフレーム10の所定の箇所に半導体素子44を固着する。図2(A)は1つのユニット26を示す平面図であり、図2(B)は図2(A)のB-B’線に於ける断面図である。更に、図3は、本工程を経たリードフレーム10を示す平面図である。
本工程では、図1に示した構成のリードフレーム10を、パンチング加工またはエッチング加工により用意する。そして、このリードフレーム10の各ブロック12(図1参照)に対して、半導体素子44のダイボンディングおよびワイヤボンディングを行う。本工程では、図1に示すリードフレーム10に配置された全てのブロックに対して、一括してダイボンディングおよびワイヤボンディングを行っている。
図2(A)を参照して、先ず、半田等の導電性接着材またはエポキシ樹脂等の絶縁性の接着材を介して、アイランド28の上面に半導体素子44を実装する。そして、半導体素子44の上面に設けられた電極とリード30とを、金属細線46を経由して接続する。
図2(B)を参照して、本工程では、リードフレーム10の下面は、ほぼ全面的に接着シート48の上面に貼着させている。接着シート48は、上面に薄く接着樹脂が塗布された樹脂製のシートであり、その材料としては例えばポリイミドまたはPET(Polyethylene Terephthalate)が採用される。リードフレーム10の裏面を接着シート48に接着させる理由は、次工程の樹脂封止の工程に於いて、リードフレーム10の裏面に封止樹脂が回り込むことを防止するためである。またここで、後の封止の工程に於いて、リードフレーム10の下面に封止樹脂が回り込む危険性がなければ、接着シート48を省略することも可能である。
図3は、ダイボンディングおよびワイヤボンディングが終了したリードフレーム10の平面図である。この平面図を参照して、ブロック12に含まれる全てのユニット26は、半導体素子44が実装されて電気的に接続されている。
図4から図6を参照して、次に、図2に示したアイランド28、リード30、金属細線46および半導体素子44が被覆されるように封止樹脂36を形成する。
図4(A)を参照して、本工程では、2つのリードフレーム10に対して、ポット64およびランナー66が共通して用いられる。具体的には、不図示のモールド金型に2つのリードフレーム10が載置される。各リードフレーム10に構成された各ブロック12は、それぞれが1つのキャビティ56の内部に収納される。
更に、紙面上にて上部に位置する各リードフレーム10のブロック12が収納されるキャビティ56は、ランナー66を経由してポット64と連続している。従って、ポット64の内部で加熱されて液状となった封止樹脂36は、ランナー66およびゲート60を経由して、キャビティ56に供給される。キャビティ56に封止樹脂が封入された後は、封止樹脂を加熱硬化させる。
図4(B)を参照して、本工程では、上金型52および下金型54から構成される樹脂封止用の金型50を使用して樹脂封止を行う。本工程では、エポキシ樹脂等の熱硬化性樹脂を用いるトランスファーモールドまたはポリエチレン等の熱可塑性樹脂を使用するインジェクションモールドが採用される。
本工程では、接着シート48が下面に貼着されたリードフレーム10を下金型54の平坦な上面に載置し、上金型52と下金型54とを当接させることで、各ブロック12を1つのキャビティ56に収納させて樹脂封止を行っている。
金型50は、上金型52と下金型54とからなり、ブロック12の周辺部に対応する領域にゲート60が設けられており、ゲート60に対向するブロック12の周辺部にエアベント58が形成されている。ゲート60を経由して、液状または半固形状の封止樹脂がキャビティ56に注入される。そして、ゲート60から注入された封止樹脂に対応した量のキャビティ56内の空気が、エアベント58を経由して外部に放出される。更に、上金型52には、多数の押圧手段51が設けられている。
図5を参照して、次に、硬化された封止樹脂36を金型50から離型する。図5(A)は押圧手段51の配置を示す平面図であり、図5(B)は封止樹脂36が離型される状態を示す断面図である。
本実施の形態では、背景技術にて示したような封止シート111を使用しない。更に、キャビティ56の内部の側壁は、微細な凹凸が形成される梨地面と成っているので、封止樹脂36はキャビティ56の内壁に強固に密着している。従って、金型50の内壁から封止樹脂36を離形させることは容易ではない。このことから、本工程では、硬化した封止樹脂36を押圧する押圧手段51(イジェクタ・ピン)をモールド用の金型50に設けている。
図5(A)および図5(B)を参照して、押圧手段51は、キャビティ56を構成する上金型52に備えられている。更に、上金型52と下金型54とを当接させてキャビティ56に封止樹脂36を注入するときには、押圧手段51は上金型52の内部に収納されている。そして、キャビティ56に注入されて加熱硬化された封止樹脂36を金型50から離形させるときに、押圧手段51が下方に突出して封止樹脂36を押圧する。ここでは、複数の押圧手段51が同時に下方に移動して、封止樹脂36の上面が押圧されている。このことにより、封止樹脂36の表面は上金型52の内壁から剥離される。
更に、図5(A)を参照して、押圧手段51は、各キャビティ56の周辺部に対応する領域に多数個が均等に配置されている。従って、封止樹脂36はバランス良く上金型52から離型されるので、離型の段階に於ける封止樹脂36の破損等が防止されている。更に、本形態では、押圧手段51は、ユニット26が配置された領域よりも外側の領域に押圧手段51を配置している。このことにより本工程では、押圧手段51にて封止樹脂36を押圧した際に、ユニット26に配置された回路素子が破壊することが防止される。
具体的には、図5(A)を参照して、ブロック12に含まれる各ユニット26には先工程にて半導体素子等の回路素子が配置されている。従って、図5(B)に示すように押圧手段51が押圧する箇所の下方に半導体素子が配置されていると、押圧手段51により局所的に封止樹脂36が変形し、その変形に伴い半導体素子が破壊される恐れがある。そこで、本実施の形態では、押圧手段51をユニット26が設けられていないブロック12の周辺部に対応する部分に配置している。このことにより、押圧手段51の押圧力により封止樹脂36が部分的に変形しても、変形する領域の封止樹脂36には半導体素子が内蔵されていないので、その変形に伴う半導体素子の破壊が防止される。
図6を参照して次に、1つのリードフレーム10に配置された複数のブロック12を、一括して封止樹脂36により封止する場合に関して説明する。図6(A)はリードフレーム10のブロック12が樹脂封止される状態を示す平面図であり、図6(B)は封止樹脂36を上金型52から離型する工程の断面図である。ここで、図6(B)は図6(A)のB−B’線に於ける断面に対応している。
上記した封止方法では、リードフレーム10に配置されたブロック12を個々に封止樹脂36により封止していたが、ここではリードフレーム10に配置された2つのブロック12を1つの一体化した封止樹脂36により封止している。
図6(A)および図6(B)を参照して、ここでは、上金型52のキャビティ56に2つのブロック12を収納させた後に樹脂封止を行い、1つの一体化した封止樹脂36により2つのブロック12を共通してモールドしている。基本的なモールドの方法は、図4および図5を参照して説明した方法と同様である。
図6(A)を参照して、ここでは、キャビティ56の周辺部および中央部付近に、押圧手段51を設けている。図5に示した例では、各ブロック12の周辺部(各キャビティ56の周辺部)のみに押圧手段51を設けていたが、ここではキャビティ56の周辺部に加えて中央部にも複数の押圧手段51を設けている。
周辺部に設けられる押圧手段51は、各ブロック12にユニット26が配置される領域よりも外側に配置されている。更に、キャビティ56の中央部に配置される押圧手段51は、ブロック12同士の間に一列に配置されており、この部分にもユニット26は配置されていない。この様に押圧手段51を配置することにより、押圧手段51により局所的に封止樹脂36が湾曲しても、半導体素子が実装されるユニット26が湾曲する部分に配置されていないので、押圧手段51の押圧力に伴う半導体素子の破壊が防止される。
図7および図8を参照して、次に、上記した各ブロック12のユニットを個別に分離する。図7はダイシングの工程を示す図であり、図8はブロック12が個別に分離される状態を示す図である。
図7を参照して、先ず本工程では、樹脂封止が終了したリードフレーム10をダイシングシート42に貼着する。ダイシングシート42は、上面に接着層が形成された樹脂シートであり、ステンレス等の金属を円環状に形成した金属枠38により周囲が支持されている。
ここで、先工程では、リードフレーム10の下面には接着シート48が貼着されていたが(図4(B)参照)、この接着シート48は予め除去されても良いし、そのままリードフレーム10と共にダイシングシート42に貼着されても良い。ここで、リードフレーム10は、封止樹脂36が形成された面がダイシングシート42に貼着されても良いし、封止樹脂36が形成された面に対向する面が貼着されても良い。
ダイシングシート42にリードフレーム10を貼着させた後は、高速で回転するダイシングブレード40を使用して、リードフレーム10に形成された各ブロック12を一括してダイシングする。本工程では、各ブロック12の封止樹脂36をダイシングすると共に、金属から成るリードフレーム10の外枠(支持部)もダイシングにより分割している。
具体的には、紙面方向で横方向に行われるダイシングにより、リードフレーム10に形成される全てのブロック12を横方向に分離すると共に、リードフレーム10の短手方向の支持部である第2支持部16が分割される。更に、紙面上にて縦方向にダイシングを行うことにより、各ブロック12が縦方向に分割されると共に、リードフレーム10の長手方向の支持部である第1支持部14が分割される。
図8を参照して、上記したダイシングの詳細を説明する。先ず、封止樹脂36により一体に封止される1つのブロック12には、マトリックス状に多数個のユニット26が配置されている。そして、各ユニット26同士の間に格子状に分割線が規定されている。ここでは、紙面上にて横方向に分割線18が規定されており、縦方向に分割線20が規定されている。
更に、分割線18に沿って、リードフレーム10の第2支持部16を貫通して設けた貫通溝24が形成されている。そして、この貫通溝24が形成された箇所ではリードフレーム10を構成する金属材料は除去されており、封止樹脂36のみが位置している。ここで、リードフレーム10を構成する銅などの金属材料は、エポキシ樹脂等から成る封止樹脂36よりも切断されにくい材料である。従って、貫通溝24を設けることにより、分割線18に沿ってダイシングを行ったときの、ダイシングブレード40により切断される金属材料が減少する。このことにより、ダイシングに伴うダイシングブレード40の摩耗が抑制される。
一方、紙面上にて縦方向に規定された分割線20に沿って、リードフレーム10の第1支持部14を部分的に肉薄にしたハーフ溝22が設けられている。そして、ハーフ溝22が設けられた部分は、他の領域よりもダイシングブレード40によるダイシングが行いやすい条件にある。従って、分割線20が規定された部分にハーフ溝22を設けることにより、分割線20に沿って封止樹脂36および第1支持部14を分離した際の、ダイシングブレード40の摩耗が抑制されている。
更に、図8(B)を参照して、分割線18および分割線20に沿って上記したダイシングを行うことにより、各ユニット26同士の間に位置しているタイバー32が除去される。従って、本工程によりタイバー32が除去されることにより、各ユニット26同士が電気的に分離される。更に、各ユニット26の内部に位置するリード30およびアイランド28も電気的に分離される。
以上の工程により、半導体素子が樹脂パッケージされた回路装置が製造される。
図9を参照して、次に、上記工程により製造される回路装置62の構成を説明する。図9(A)は実装される状態の回路装置62を上方から見た斜視図であり、図9(B)はその状態の回路装置62を下方から見た斜視図である。更に、図9(C)は回路装置62の部分的な断面図である。
図9(A)を参照して、回路装置62の外形形状は薄型の6面体であり、具体的な大きさの一例としては、縦×横×厚み=5mm×5mm×0.4mm程度である。回路装置62の外面の大部分は封止樹脂36から構成される。そして、封止樹脂36の側面にはリード30の端部が露出しており、封止樹脂36の側面とリード30の露出面とは同一平面上に位置する。
図9(B)を参照すると、回路装置62の上面(実装される面)の中央部には、アイランド28が露出しており、このアイランド28の四方を囲む位置に複数のリード30が露出している。製造方法の説明にて上記したように、アイランド28は半導体素子が実装される部位であり、リード30は金属細線を介して半導体素子の電極と電気的に接続される。
上記構成の回路装置62が実装基板等に実装されるときは、回路装置62の実装面(図8(B)に示す上面)から露出するリード30に半田等のロウ材が溶着させる。
図9(C)を参照して、アイランド28およびリード30の下面は、封止樹脂36の下面よりも内側(上方)に窪んで露出している。アイランド28およびリード30の下面が、封止樹脂36の下面よりも内側に窪む距離W3は、例えば1μm〜2μm程度である。
本発明の回路装置の製造方法に用いられるリードフレームを示す図であり、(A)は平面図であり、(B)および(C)は拡大された平面図である。 本発明の回路装置の製造方法を示す図であり、(A)は平面図であり、(B)は断面図である。 本発明の回路装置の製造方法を示す平面図である。 本発明の回路装置の製造方法を示す図であり、(A)は平面図であり、(B)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)は平面図であり、(B)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)は平面図であり、(B)は断面図である。 本発明の回路装置の製造方法を示す平面図である。 本発明の回路装置の製造方法を示す図であり、(A)は平面図であり、(B)は拡大された平面図である。 本発明の回路装置の製造方法により製造される回路装置を示す図であり、(A)は斜視図であり、(B)は斜視図であり、(C)は断面図である。 背景技術の回路装置の製造方法を示す断面図である。 背景技術の回路装置の製造方法を示す断面図である。 背景技術の回路装置の製造方法を示す断面図である。
符号の説明
10 リードフレーム
12 ブロック
14 第1支持部
16 第2支持部
18 分割線
20 分割線
22 ハーフ溝
24 貫通溝
26、26A ユニット
28 アイランド
30 リード
32 タイバー
34 貫通孔
36 封止樹脂
38 金属枠
40 ダイシングブレード
42 ダイシングシート
44 半導体素子
46 金属細線
48 接着シート
50 金型
51 押圧手段
52 上金型
54 下金型
56 キャビティ
58 エアベント
60 ゲート
62 回路装置
64 ポット
66 ランナー

Claims (5)

  1. 複数のユニットから構成されるブロックをリードフレームに設ける工程と、
    前記ユニットに回路素子を配置する工程と、
    封止用金型のキャビティに前記ブロックを収納させ、前記キャビティに封止樹脂を注入することにより、前記ブロックに含まれる前記ユニットおよび前記回路素子を前記封止樹脂により一体的に封止する工程と、
    前記ユニット同士の境界で前記封止樹脂を分離することにより、前記ユニットを個別に分離する工程と、を具備し、
    前記回路素子を封止する工程では、前記封止用金型に均等に配置した押圧手段により、硬化した前記封止樹脂を押圧することで、前記封止樹脂を前記封止用金型から離形させることを特徴とする回路装置の製造方法。
  2. 前記押圧手段は、前記ユニットが設けられていない前記ブロックの周辺部に対応する部分の前記封止樹脂を上面から押圧することを特徴とする請求項1記載の回路装置の製造方法。
  3. 前記封止する工程では、
    複数の前記ブロックを1つの前記キャビティに収納させて前記封止樹脂による封止を行い、
    前記押圧手段は、前記ブロック同士の境界に設けられることを特徴とする請求項2記載の回路装置の製造方法。
  4. 前記封止用金型は、前記リードフレームが載置される下金型と、前記キャビティを構成する凹部が設けられた上金型とから構成され、
    前記回路素子を封止する工程では、前記上金型に設けた前記押圧手段により前記封止樹脂を前記上金型から分離させることを特徴とする請求項1記載の回路装置の製造方法。
  5. 前記回路素子を封止する工程では、前記リードフレームは裏面が接着シートにより被覆された状態で前記下金型に載置されることを特徴とする請求項1記載の回路装置の製造方法。
JP2008025927A 2008-02-06 2008-02-06 回路装置の製造方法 Pending JP2009188147A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008025927A JP2009188147A (ja) 2008-02-06 2008-02-06 回路装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008025927A JP2009188147A (ja) 2008-02-06 2008-02-06 回路装置の製造方法

Publications (2)

Publication Number Publication Date
JP2009188147A true JP2009188147A (ja) 2009-08-20
JP2009188147A5 JP2009188147A5 (ja) 2011-05-26

Family

ID=41071113

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008025927A Pending JP2009188147A (ja) 2008-02-06 2008-02-06 回路装置の製造方法

Country Status (1)

Country Link
JP (1) JP2009188147A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114136A (ja) * 2009-11-26 2011-06-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
WO2016006650A1 (ja) * 2014-07-10 2016-01-14 大日本印刷株式会社 リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、半導体装置の多面付け体、樹脂付きリードフレームの多面付け体の製造方法、それに使用される射出成形用金型、成形装置
JP2017063075A (ja) * 2015-09-24 2017-03-30 Towa株式会社 樹脂封止装置及び樹脂封止方法並びに電子部品の製造方法並びにリードフレーム

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000025074A (ja) * 1998-07-14 2000-01-25 Aoi Denshi Kk モールド装置、モールド方法、モールドされた半導体装置の切断方法及び半導体装置の作製方法
JP2000138246A (ja) * 1998-10-30 2000-05-16 Fujitsu Ltd 半導体パッケージの製造方法
JP2002164364A (ja) * 2000-11-29 2002-06-07 Apic Yamada Corp 半導体装置の製造方法
JP2002261107A (ja) * 2001-03-05 2002-09-13 Hitachi Ltd 半導体装置の製造方法
JP2003109983A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 一括封止型半導体パッケージの樹脂封止構造およびその製造装置
WO2004075293A1 (ja) * 2003-02-19 2004-09-02 Hitachi Chemical Co., Ltd. 半導体用接着フィルム、これを用いた接着フィルム付金属板、接着フィルム付配線回路及び半導体装置並びに半導体装置の製造方法
JP2004319900A (ja) * 2003-04-18 2004-11-11 Towa Corp 樹脂封止用型及び樹脂封止用型の仕様決定方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000025074A (ja) * 1998-07-14 2000-01-25 Aoi Denshi Kk モールド装置、モールド方法、モールドされた半導体装置の切断方法及び半導体装置の作製方法
JP2000138246A (ja) * 1998-10-30 2000-05-16 Fujitsu Ltd 半導体パッケージの製造方法
JP2002164364A (ja) * 2000-11-29 2002-06-07 Apic Yamada Corp 半導体装置の製造方法
JP2002261107A (ja) * 2001-03-05 2002-09-13 Hitachi Ltd 半導体装置の製造方法
JP2003109983A (ja) * 2001-09-28 2003-04-11 Toshiba Corp 一括封止型半導体パッケージの樹脂封止構造およびその製造装置
WO2004075293A1 (ja) * 2003-02-19 2004-09-02 Hitachi Chemical Co., Ltd. 半導体用接着フィルム、これを用いた接着フィルム付金属板、接着フィルム付配線回路及び半導体装置並びに半導体装置の製造方法
JP2004319900A (ja) * 2003-04-18 2004-11-11 Towa Corp 樹脂封止用型及び樹脂封止用型の仕様決定方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011114136A (ja) * 2009-11-26 2011-06-09 Sanyo Electric Co Ltd 半導体装置及びその製造方法
WO2016006650A1 (ja) * 2014-07-10 2016-01-14 大日本印刷株式会社 リードフレームの多面付け体、樹脂付きリードフレームの多面付け体、半導体装置の多面付け体、樹脂付きリードフレームの多面付け体の製造方法、それに使用される射出成形用金型、成形装置
JP2017063075A (ja) * 2015-09-24 2017-03-30 Towa株式会社 樹脂封止装置及び樹脂封止方法並びに電子部品の製造方法並びにリードフレーム
CN107710393A (zh) * 2015-09-24 2018-02-16 东和株式会社 树脂密封装置和树脂密封方法、电子零件的制造方法、以及引线框架
KR20180057575A (ko) * 2015-09-24 2018-05-30 토와 가부시기가이샤 수지 봉지 장치 및 수지 봉지 방법과 전자 부품의 제조방법 및 리드 프레임
KR102071780B1 (ko) * 2015-09-24 2020-01-30 토와 가부시기가이샤 수지 봉지 장치 및 수지 봉지 방법과 전자 부품의 제조방법 및 리드 프레임
CN107710393B (zh) * 2015-09-24 2020-03-13 东和株式会社 树脂密封方法、电子零件的制造方法、以及引线框架

Similar Documents

Publication Publication Date Title
KR100859624B1 (ko) 반도체 장치의 제조 방법
JP2011077278A (ja) 半導体装置およびその製造方法
US8525307B2 (en) Semiconductor device, lead frame assembly, and method for fabricating the same
US7019388B2 (en) Semiconductor device
US20030030131A1 (en) Semiconductor package apparatus and method
JP3704304B2 (ja) リードフレーム及びその製造方法並びに該リードフレームを用いた半導体装置の製造方法
JP5479247B2 (ja) 半導体装置の製造方法
US8609467B2 (en) Lead frame and method for manufacturing circuit device using the same
JP2001053094A (ja) 樹脂封止方法及び装置
JP5144294B2 (ja) リードフレームおよびそれを用いた回路装置の製造方法
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
JP2010087129A (ja) 回路装置およびその製造方法
JP2009188147A (ja) 回路装置の製造方法
JP5497030B2 (ja) 半導体装置および半導体装置の製造方法
US8829685B2 (en) Circuit device having funnel shaped lead and method for manufacturing the same
JP2008091527A (ja) 半導体装置の製造方法
JP2011035142A (ja) 回路装置の製造方法
JP5285289B2 (ja) 回路装置およびその製造方法
JP4286242B2 (ja) 半導体装置の製造方法
JP4128088B2 (ja) 半導体装置の製造方法
JP3160584U (ja) 半導体装置
JP2011014606A (ja) 半導体装置の製造方法
JP6695166B2 (ja) リードフレーム、及び半導体パッケージの製造方法
JP2011233811A (ja) リードフレーム及びそれを用いた半導体装置の製造方法
JP2006049398A (ja) 樹脂封止型半導体装置の製造方法、そのための封止金型、およびリードフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110127

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110405

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20110602

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110602

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120625

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120703

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130423