JP2010087129A - 回路装置およびその製造方法 - Google Patents

回路装置およびその製造方法 Download PDF

Info

Publication number
JP2010087129A
JP2010087129A JP2008253003A JP2008253003A JP2010087129A JP 2010087129 A JP2010087129 A JP 2010087129A JP 2008253003 A JP2008253003 A JP 2008253003A JP 2008253003 A JP2008253003 A JP 2008253003A JP 2010087129 A JP2010087129 A JP 2010087129A
Authority
JP
Japan
Prior art keywords
island
lead
sealing resin
circuit device
semiconductor element
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008253003A
Other languages
English (en)
Inventor
Tetsuya Fukushima
哲也 福島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
System Solutions Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Sanyo Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd, Sanyo Semiconductor Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2008253003A priority Critical patent/JP2010087129A/ja
Publication of JP2010087129A publication Critical patent/JP2010087129A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06Polymers
    • H01L2924/078Adhesive characteristics other than chemical
    • H01L2924/07802Adhesive characteristics other than chemical not being an ohmic electrical conductor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】アイランドと封止樹脂との密着強度が向上された回路装置およびその製造方法を提供する。
【解決手段】回路装置10は、アイランド16と、アイランド16の周囲に配置されて下面が外部に露出するリード12と、アイランド16に実装されて金属細線を経由してリード12と電気的に接続された半導体素子20とを備えている。そして、アイランド16の上面には、溝状に形成された凹状部28が設けられており、この凹状部26に封止樹脂14が密着することで、アイランド16と封止樹脂14との密着強度が向上されている。
【選択図】図2

Description

本発明は、内蔵される半導体素子と電気的に接続されたリードが封止樹脂の主面から外部に露出する小型の回路装置およびその製造方法に関する。
半導体装置は年々大容量化されており、これに伴って各種信号線となるリード端子数も増加の傾向にある。そして、この傾向に伴ってリード端子が4方向より導出されるQFP(Quad Flat Package)型の半導体装置およびQFN(Quad Flat Non−leaded Package)型の半導体装置が使用されるようになってきている。
図8の断面図を参照して、QFN型の半導体装置100を説明する(特許文献1)。
半導体装置100では、Cuフレーム等から成るアイランド114上には半導体素子116が銀ペースト等の導電ペースト117を介して固着されている。そして、半導体素子116の電極パッド(図示せず)とリード115とは金属細線118を介して電気的に接続している。そして、Cuフレームから成るアイランド114およびリード115上には、半導体素子116等を一体に被覆する樹脂封止体119が形成されている。そして、アイランド114およびリード115の裏面側には酸化防止および半田の濡れ性が考慮されメッキが施されている。
特開2004−172542号公報
しかしながら、上記した構成の半導体装置100では、アイランド114と封止樹脂119との密着強度が十分でない問題が有った。
具体的には、アイランド114の防錆性やボンダビリティを向上させるために、銅から成るアイランド114の表面はメッキ膜により被覆される。例えば、ニッケルメッキ膜、パラジュームメッキ膜、金メッキ膜を順次アイランド114の表面に成膜している。しかしながら、再表層のメッキ膜である金メッキ膜と封止樹脂との密着強度が低いので、使用状況下の温度変化により、両者の間に熱ストレスが作用して両者の界面にて剥離が発生する恐れがある。また、この剥離の問題は、アイランド114がメッキ膜により被覆されない場合に於いても発生する。
特に、アイランド114に比べて半導体素子116の面積が小さい場合、アイランド114の上面の大部分が封止樹脂119により被覆されることとなり、アイランド114と封止樹脂119とが接触する面積が大きくなるので、上記した剥離の問題が顕在化する。
上記のようにアイランド114と封止樹脂119との間に剥離が発生すると、この剥離が発生した箇所に沿って外部から水分が装置内部に進入するので、装置全体の耐湿性や耐圧性が劣化する。
本発明は、上述した問題を鑑みてなされ、本発明の主な目的は、アイランドと封止樹脂との密着強度が向上された回路装置およびその製造方法を提供することにある。
本発明の回路装置は、アイランドと、前記アイランドに一端が接近して下面が外部に露出するリードと、前記アイランドの上面に固着されて前記リードと電気的に接続された半導体素子と、前記アイランド、前記リードおよび前記半導体素子を一体的に被覆する封止樹脂とを備え、前記アイランドの上面に溝状の凹状部を設け、前記凹状部に前記封止樹脂を密着させることを特徴とする。
本発明の回路装置の製造方法は、アイランドおよび前記アイランドに近接されたリードからなり、前記アイランドの上面に溝状の凹状部が設けられたリードフレームを用意する工程と、前記アイランドの上面に半導体素子を固着すると共に、前記半導体素子と前記リードとを金属細線を経由して電気的に接続させる工程と、前記アイランド、前記リードおよび前記半導体素子を被覆すると共に、前記アイランドの前記凹状部にも充填されるように封止樹脂で封止する工程と、を備えたことを特徴とする。
本発明によれば、アイランドの上面を溝状に窪ませて凹状部を設け、全体を被覆する封止樹脂をこの凹状部に充填している。このことにより、凹状部に封止樹脂が充填されることでアンカー効果が発生し、アイランドと封止樹脂との剥離が抑制される。更に、凹状部を設けてアイランドの上面を異形形状とすることにより、アイランドの上面の面積が増大されるので、アイランドと封止樹脂が密着する面積も大きくなり、両者が密着する強度が更に大きくなる。
図1および図2を参照して、本発明の回路装置10の構成を説明する。図1(A)は実装面(固着材が塗布される面)を下面とした回路装置10の斜視図であり、図1(B)は実装面を上面とした回路装置10の斜視図であり、図1(C)は回路装置10の部分的な断面図である。
図1(A)を参照して、本形態の回路装置10は、外形形状が薄型の6面体であるQFNである。回路装置10の具体的な大きさの一例としては、縦×横×厚み=5mm×5mm×0.4mm程度である。回路装置10の外面の大部分は封止樹脂14から構成される。そして、封止樹脂14の側面にはリード12の端部が露出しており、封止樹脂14の側面とリード12の露出面とは同一平面上に位置する。更に、回路装置10の下面にはアイランド16とリード12とが露出しており、リード12に半田等の導電性固着材を溶着させることにより、回路装置10は実装基板等の実装面に固着される。また、必要に応じて、アイランド16の下面にも固着材が溶着されても良い。
アイランド16およびリード12は、例えば厚みが0.2mm程度の銅などから成る導電板に対して、エッチング加工またはパンチング加工を行うことにより形成されている。また、防錆性やボンダビリティを向上させるために、アイランド16およびリード12の表面はメッキ膜により被覆される。このメッキ膜としては、例えば、ニッケルメッキ膜、パラジュームメッキ膜および金メッキ膜を順次積層されたものが採用される。金メッキ膜は、エポキシ樹脂等から成る封止樹脂との付着性が強固ではないが、本実施形態では、後述するようにアイランド16やリード12を異形形状とすることにより、これらの導電部材と封止樹脂14との密着性を向上させている。
封止樹脂14は、アルミナ等のフィラーが充填された熱硬化性樹脂から成る。回路装置10の上面および下面はトランスファーモールドにより射出成形された面とであり、封止樹脂14の側面はダイシングにより切断された面となる。
図1(B)を参照すると、回路装置10の上面(実装される面)の中央部には、アイランド16が露出しており、このアイランド16を対向して囲む位置に複数のリード12が露出している。アイランド16には半導体素子が実装され、リード12は金属細線を介して半導体素子の電極と電気的に接続される。ここで、アイランド16の四方を囲む位置に複数個のリード12が配置されても良い。
本実施の形態では、リード12は、回路装置10の周囲に複数個が配置され、封止樹脂14から成る回路装置10の下面に露出している。更に、封止樹脂14から成る回路装置10の側面にもリード12の側面が露出している。図1(B)を参照して、封止樹脂14の上面に露出するリード12の露出面と、側面に露出するリード12の露出面とは連続していない。従って、上面に露出するリード12に半田等の導電性固着材を溶着させても、この固着材がリード12に沿って濡れて側面に回り込むことはない。
図1(C)を参照して、リード12の下面を部分的に窪ませることで、窪み部22が設けられている。この窪み部22の深さはリード12の半分程度であり、具体的にはリード12の厚みが0.2mm程度の場合は、窪み部22の深さは0.1mm程度である。この様に、リード12の下部に窪み部22を設けることにより、窪み部22に封止樹脂14が回り込んで充填されてアンカー効果が発生し、封止樹脂14からのリード12の離脱が防止される。更には、同様の理由により、外部からの水分の進入が抑制されて耐湿性が向上される。
更に、アイランド16の周辺部を下方から部分的に窪ませて窪み部24が設けられている。窪み部24の深さは、リード12に設けられる窪み部22と同様であり、例えば0.1mm程度である。アイランド16の周囲に窪み部24を設けることにより、この窪み部24に封止樹脂14が回り込むので、封止樹脂14とアイランド16との密着強度が向上される。
図2に回路装置10の平面図を示す。回路装置10では、先ず中心部付近に四角形形状のアイランド16が配置されており、このアイランド16を対向して囲むように複数のリード12が近接されている。この図では、窪み部22および窪み部24が形成された領域を斜線のハッチングにて示している。更にこの図では、半導体素子20とリード12とを接続させる金属細線の図示を省略している。
窪み部24は、アイランド16の周辺端部から0.1mm程度の領域を下方から窪ませて形成され、アイランド16の全周に渡り設けられている。また、紙面上に於けるアイランド16の上辺および下辺からは吊りリード30が封止樹脂14の側辺まで延在している。吊りリード30は、回路装置10を製造する工程に於いてアイランド16をリードフレームに連結するために設けられている。吊りリード30の厚みは、アイランド16の周辺部に設けられた窪み部24と同様であるので、吊りリード30の下面は封止樹脂14の下面には露出せず、吊りリード30の側面は封止樹脂14の側面の中間部に露出する。
窪み部22はリード12の周辺部を下面から窪ませて形成されている。また、アイランド16の窪み部22が設けられた領域を部分的に貫通させて、貫通孔26が設けられている。窪み部22が設けられた部分のリード12に貫通孔26を設けることで、この貫通孔26に封止樹脂14を充填させることができる。更に、窪み部22の上下方向の両端に貫通孔26を設けることにより、貫通孔26に充填された封止樹脂14によるアンカー効果が更に大きくなる。また、リード12の内部にてハッチングが施されていない領域は、図1(B)に示したように、封止樹脂14の主面から外部に露出する。
凹状部28は、アイランド16の上面を溝状に窪ませた領域であり、幅は0.2mm程度であり、深さは0.05μm以上0.15μm以下であり、長さは1.5mm程度である。この図では、凹状部28が設けられる領域をクロスのハッチングにて示している。ここでは、凹状部28は、紙面上にて縦方向に細長く形成された凹状部28Aと、紙面上にて横方向に細長く形成された凹状部28Bが有る。縦方向に細長い凹状部28Aに封止樹脂14が嵌合することにより、アイランド16の上面と封止樹脂14の界面に対して、紙面上にて横方向にストレスが作用しても、この界面に於ける両者の剥離が抑制される。また、横方向に細長い凹状部28Bに封止樹脂14が勘合することにより、紙面上にて縦方向に作用するストレスによるアイランド16の上面と封止樹脂14との剥離が抑制される。更にまた、アイランド16の上面において最も内部に位置する凹状部28の内側の側辺は湾曲に形成されており、この様にすることで凹状部28と封止樹脂14との密着強度が更に向上される。
更に、凹状部28は、アイランド16の周辺部に形成される窪み部24よりも内側に設けられている。換言すると、凹状部28は、窪み部24が形成されないアイランド16の領域に設けられる。この様にすることで、密着性向上のために窪み部24を比較的に深く形成しても、窪み部24が裏面まで貫通してしまうことが防止される。具体的には、回路装置10全体の薄型化の為に、アイランド16の厚みは例えば0.2mm程度であり非常に薄い。従って、アイランド16の同じ領域を上面および下面からエッチングすることにより窪み部24および凹状部28を設けると、窪み部24と凹状部28とが貫通してしまう恐れがある。この問題を回避するために、凹状部28は、窪み部24が設けられていないアイランド16の内側の領域に形成されている。
上記した構成のアイランド16およびリード12は、銅を主材料とする導電箔をエッチング加工することにより形成される。また、リード12に設けられる窪み部22および貫通孔26、アイランド16に設けられる窪み部24および凹状部28も、このエッチング加工により同時に成形することが可能である。
上面に多数個の電極が設けられたLSIである半導体素子20は、半田等の導電性接着材または絶縁性接着材を介して、アイランド16の上面の中央部付近に固着されている。ここで、例えば半導体素子20の面積はアイランド16の半分以下である。具体的には、アイランド16の平面視での大きさが縦×横=4mm×3mm程度であるのに対し、半導体素子20の平面視での大きさは縦×横=1mm×1.5mm程度である。
この様にアイランド16と比較して半導体素子20の面積が小さいと、アイランド16の上面の大部分が半導体素子20の実装領域として用いられずに、封止樹脂14により被覆される。更に、アイランド16の表面は密着性に劣る金メッキにより被覆されている。このことから、使用状況下の温度変化が回路装置に作用すると、アイランド16の上面と封止樹脂14との境界は剥離が発生しやすい状況にある。この剥離が発生するときは、アイランド16の角部から中心部に向かって徐々に剥離が発生する。このことを防止するために、半導体素子20を囲む領域のアイランド16の上面に凹状部28を形成している。この様にすることで、凹状部28に封止樹脂14が嵌合することで発生するアンカー効果により、剥離の発生が抑制される。
図3から図7を参照して、次に、上記した構成の回路装置の製造方法を説明する。
図3および図4を参照して、先ず、リードフレーム40を用意する。ここで、図3(A)はリードフレーム40を全体的に示す平面図であり、図3(B)はリードフレーム40に配置されるブロック42を拡大した平面図である。また、図4はブロック42に含まれるユニット44の構成を示す平面図である。
図3(A)を参照して、リードフレーム40は、例えば厚みが0.2mm程度の銅等を主体とする金属から成る導電箔に対して、エッチング加工またはパンチング加工を施して所定の形状に成形されている。リードフレーム40の外形は短冊型の形状を呈し、平面的なサイズは例えば縦×横=60mm×140mm程度である。更に、リードフレーム40の表面は、例えばニッケル、パラジューム、金をこの順番で順次積層させたメッキ膜により被覆されている。
リードフレーム40には、多数個のユニット44から成るブロック42が複数個離間して配置されている。ここでは、リードフレーム40の長手方向に沿って一列に5個のブロック42が配置されているが、配置されるブロック42の個数は1つでも良いし、6個以上の多数個でも良い。
ブロック42の周辺部には、ブロック42が形成されない残余の領域である外枠46が設けられており、この外枠46により複数のブロック42が一枚のリードフレーム40として連結されている。
図3(B)を参照して、各ブロック42にはマトリックス状に配置されたユニット44からなり、各ユニット44は後の工程にて点線にて示す箇所にて個別に分割されて回路装置となる。
図4を参照して、上記したブロック42に含まれるユニット44の構成を説明する。ユニット44は、上述したように1つの回路装置を構成する単位要素であり、ここでは、1つのアイランド16と、このアイランド16の四方を囲むように配置された複数個のリード12から構成されている。ユニット44の構造は、図2を参照して説明したものと同一である。
各ユニット44同士の間には、格子状にタイバー48が形成されている。換言すると、各ユニット44は、四角形状を呈する枠状のタイバー48により囲まれている。そして、各ユニット44のリード12は、タイバー48から連続してユニット44の内側に延出している。更に、アイランド16は、吊りリード30を経由してタイバー48に連結されている。
また、各タイバー48の位置は、図3(B)に点線で示した分割線に正確に対応している。従って、製造工程に於いて、分割線に沿ってダイシングを行うと、タイバー48は除去される。また、タイバー48の厚みは、窪み部24が設けられたアイランド16と同じ厚み(0.1mm程度)である。
上記した構成のリードフレーム40は、厚みが0.2mm程度の導電箔を用意し、この導電箔の上面および裏面を所定形状のエッチングレジストにて被覆した後に、エッチャントを用いたウェットエッチングを行うことにより形成される。具体的には、凹状部28が形成される領域、貫通孔26が形成される領域では、導電箔の上面を被覆するエッチングレジストは除去される。そして、リード12の窪み部22、アイランドの窪み部24、吊りリード30、タイバー48、貫通孔26が設けられる領域では、導電箔の裏面を被覆するエッチングレジストが除去されている。更にまた、アイランド16およびリード12の外形を形成するために、導電箔が除去される領域では、両エッチングレジストが除去されている。
図5を参照して、先ず、リードフレーム40の所定の箇所に半導体素子20を固着する。図5(A)は1つのユニット44を示す平面図であり、図5(B)は図5(A)の断面図である。
図5(A)を参照して、先ず、半田等の導電性接着材またはエポキシ樹脂等の絶縁性の接着材を介して、アイランド16の上面に半導体素子20を実装する。そして、半導体素子20の上面に設けられた電極とリード12とを、金属細線18を経由して接続する。
図5(B)を参照して、本工程では、リードフレーム40の下面は、ほぼ全面的に接着シート50の上面に貼着させている。接着シート50は、上面に薄く接着樹脂が塗布された樹脂製のシートであり、その材料としては例えばポリイミドまたはPET(Polyethylene Terephthalate)が採用される。リードフレーム40の裏面を接着シート50に接着させる理由は、次工程の樹脂封止の工程に於いて、リードフレーム40の下面(アイランド16やリード12の下面)に封止樹脂が回り込むことを防止するためである。
図6および図7を参照して、次に、図5に示したアイランド16、リード12、金属細線18および半導体素子20が被覆されるように封止樹脂14を形成する。
図6(A)を参照して、本工程では、上金型52および下金型54から構成されるモールド金型56を使用して樹脂封止を行う。本工程では、エポキシ樹脂等の熱硬化性樹脂を用いるトランスファーモールドまたはポリエチレン等の熱可塑性樹脂を使用するインジェクションモールドが採用される。
本工程では、接着シート50が下面に貼着されたリードフレーム40を下金型54の平坦な上面に載置し、上金型52と下金型54とを当接させることで、各ブロック42を1つのキャビティ62に収納させて樹脂封止を行っている。
金型56は、上金型52と下金型54とからなり、ブロック42の周辺部に対応する領域にゲート60が設けられており、ゲート60に対向するブロック42の周辺部にエアベント58が形成されている。ゲート60を経由して、液状または半固形状の封止樹脂がキャビティ62に注入される。そして、ゲート60から注入された封止樹脂に対応した量のキャビティ62内の空気が、エアベント58を経由して外部に放出される。キャビティ62に注入された封止樹脂14は、必要に応じて加熱硬化される。
図6(B)に上記工程が終了したリードフレーム40の断面図を示す。ここでは、各ブロック42が個別に封止樹脂14により封止されている。
図6(C)を参照して、注入された封止樹脂14により各ユニット44に含まれる半導体素子20、金属細線18、アイランド16およびリード12が被覆される。更に、アイランド16の周辺部に設けられた窪み部24およびリード12に設けられた窪み部22の下方の領域にも、封止樹脂14が回り込んで充填される。更にまた、各アイランド16の上面に形成された凹状部28にも、封止樹脂14が充填される。
尚、接着シート50の上面に当接するリード12の下面およびアイランド16の下面は封止樹脂14により被覆されずに外部に露出している。
図7を参照して、次に、上記した各ブロック42のユニットを個別に分離する。図7(A)はダイシングの工程を示す図であり、図7(B)は本工程を示す断面図である。
図7(A)を参照して、先ず本工程では、樹脂封止が終了したリードフレーム40をダイシングシート66に貼着する。ダイシングシート66は、上面に接着層が形成された樹脂シートであり、ステンレス等の金属を円環状に形成した金属枠64により周囲が支持されている。
上記した構成のダイシングシート66の上面にリードフレーム40が貼着される。ここで、先工程では、リードフレーム40の下面には接着シート50が貼着されていたが(図
6(B)参照)、この接着シート50は予め除去されても良いし、そのままリードフレーム40と共にダイシングシート66に貼着されても良い。ここで、リードフレーム40は、封止樹脂14が形成された面が貼着されても良いし、封止樹脂14が形成された面に対向する面が貼着されても良い。
ダイシングシート66にリードフレーム40を貼着させた後は、高速で回転するダイシングブレード68を使用して、リードフレーム40に形成された各ブロック42を一括してダイシングする。本工程では、各ブロック42の封止樹脂14をダイシングすると共に、金属から成るリードフレーム40の外枠(支持部)もダイシングにより分割している。しかしながら、本工程に先行して、各ブロック42の封止樹脂14を、リードフレーム40の外枠46から分離して、分離されたブロック42の封止樹脂14を個別にダイシングシート66に貼着しても良い。
本工程のダイシングは、各ブロック42の封止樹脂14およびリードフレーム40が完全に分離される深さで行われる。ダイシングが終了した後は、各ユニット44の回路装置は、ダイシングブレード68から剥離される。
図7(B)を参照して、本工程では、ユニット44同士の境界にて、封止樹脂14およびリードフレーム40が切断されて、図1に構成を示すような回路装置10が製造される。
本発明の回路装置を示す図であり、(A)および(B)は斜視図であり、(C)は断面図である。 本発明の回路装置を示す平面図である。 本発明の回路装置の製造方法を示す図であり、(A)は平面図であり、(B)は拡大された平面図である。 本発明の回路装置の製造方法を示す平面図である。 本発明の回路装置の製造方法を示す図であり、(A)は平面図であり、(B)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)は断面図であり、(B)は平面図であり、(C)は断面図である。 本発明の回路装置の製造方法を示す図であり、(A)は平面図であり、(B)は断面図である。 背景技術を示す断面図である。
符号の説明
10 回路装置
12 リード
14 封止樹脂
16 アイランド
18 金属細線
20 半導体素子
22 窪み部
24 窪み部
26 貫通孔
28,28A,28B 凹状部
30 吊りリード
40 リードフレーム
42 ブロック
44 ユニット
46 外枠
48 タイバー
50 接着シート
52 上金型
54 下金型
56 金型
58 エアベント
60 ゲート
62 キャビティ
64 金属枠
66 ダイシングシート
68 ダイシングブレード

Claims (11)

  1. アイランドと、前記アイランドに一端が接近して下面が外部に露出するリードと、前記アイランドの上面に固着されて前記リードと電気的に接続された半導体素子と、前記アイランド、前記リードおよび前記半導体素子を一体的に被覆する封止樹脂とを備え、
    前記アイランドの上面に溝状の凹状部を設け、前記凹状部に前記封止樹脂を密着させることを特徴とする回路装置。
  2. 前記リードを厚み方向に貫通する貫通孔を設け、前記貫通孔に前記封止樹脂を充填させることを特徴とする請求項1記載の回路装置。
  3. 前記半導体素子は、前記アイランドの上面中央部に固着され、
    前記凹状部は、前記半導体素子が固着されない領域に設けられることを特徴とする請求項2記載の回路装置。
  4. 前記アイランドの周辺部を下面から窪ませた窪み部を設け、この窪み部に前記封止樹脂を充填させると共に、前記窪み部よりも内側の前記アイランドの下面を前記封止樹脂から外部に露出させることを特徴とする請求項3記載の回路装置。
  5. 前記リードの周辺部を下面から窪ませた窪み部を設け、この窪み部に前記封止樹脂を充填させることを特徴とする請求項4記載の回路装置。
  6. 前記リードの窪み部が設けられた部分に、前記貫通孔が設けられることを特徴とする請求項5記載の回路装置。
  7. 前記アイランドおよび前記リードは、最上層が金メッキから成るメッキ層により被覆され、
    前記金メッキに前記封止樹脂が密着することを特徴とする請求項6記載の回路装置。
  8. アイランドおよび前記アイランドに近接されたリードからなり、前記アイランドの上面に溝状の凹状部が設けられたリードフレームを用意する工程と、
    前記アイランドの上面に半導体素子を固着すると共に、前記半導体素子と前記リードとを金属細線を経由して電気的に接続させる工程と、
    前記アイランド、前記リードおよび前記半導体素子を被覆すると共に、前記アイランドの前記凹状部にも充填されるように封止樹脂で封止する工程と、
    を備えたことを特徴とする回路装置の製造方法。
  9. 前記アイランドおよび前記リードの周辺部を下面側から窪ませた窪み部を設け、
    前記封止する工程では、前記窪み部に前記封止樹脂を充填させることを特徴とする請求項8記載の回路装置の製造方法。
  10. 前記アイランドの上面に設けられる前記凹状部は、
    前記アイランドの周辺部に設けられる前記窪み部よりも内側の領域に設けられることを特徴とする請求項9記載の回路装置の製造方法。
  11. 前記封止する工程では、前記リードを貫通する貫通孔に前記封止樹脂を充填させることを特徴とする請求項10記載の回路装置の製造方法。
JP2008253003A 2008-09-30 2008-09-30 回路装置およびその製造方法 Pending JP2010087129A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008253003A JP2010087129A (ja) 2008-09-30 2008-09-30 回路装置およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008253003A JP2010087129A (ja) 2008-09-30 2008-09-30 回路装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2010087129A true JP2010087129A (ja) 2010-04-15

Family

ID=42250828

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008253003A Pending JP2010087129A (ja) 2008-09-30 2008-09-30 回路装置およびその製造方法

Country Status (1)

Country Link
JP (1) JP2010087129A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012036281A1 (ja) * 2010-09-17 2014-02-03 ローム株式会社 半導体発光装置、その製造方法、および表示装置
CN104143518A (zh) * 2013-05-10 2014-11-12 瑞萨电子株式会社 制造半导体器件的方法以及半导体器件
CN104517913A (zh) * 2013-09-30 2015-04-15 三菱电机株式会社 半导体装置及其制造方法
JP2017041570A (ja) * 2015-08-20 2017-02-23 株式会社カネカ 発光素子実装用樹脂成形体、表面実装型発光装置、及び発光素子実装用樹脂成形体に用いるリードフレーム
JP2017092153A (ja) * 2015-11-05 2017-05-25 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置
CN106981470A (zh) * 2015-10-23 2017-07-25 新光电气工业株式会社 引线架及其制造方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004522297A (ja) * 2001-02-27 2004-07-22 チップパック,インク. プラスチック半導体パッケージ
JP2006108306A (ja) * 2004-10-04 2006-04-20 Yamaha Corp リードフレームおよびそれを用いた半導体パッケージ
WO2007030345A2 (en) * 2005-09-06 2007-03-15 Advanced Interconnect Technologies Limited Die pad for semiconductor packages
JP2007294568A (ja) * 2006-04-24 2007-11-08 Denso Corp 半導体装置
JP2008211231A (ja) * 2008-04-08 2008-09-11 Matsushita Electric Ind Co Ltd リードフレームおよび樹脂封止型半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004522297A (ja) * 2001-02-27 2004-07-22 チップパック,インク. プラスチック半導体パッケージ
JP2006108306A (ja) * 2004-10-04 2006-04-20 Yamaha Corp リードフレームおよびそれを用いた半導体パッケージ
WO2007030345A2 (en) * 2005-09-06 2007-03-15 Advanced Interconnect Technologies Limited Die pad for semiconductor packages
JP2007294568A (ja) * 2006-04-24 2007-11-08 Denso Corp 半導体装置
JP2008211231A (ja) * 2008-04-08 2008-09-11 Matsushita Electric Ind Co Ltd リードフレームおよび樹脂封止型半導体装置

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2012036281A1 (ja) * 2010-09-17 2014-02-03 ローム株式会社 半導体発光装置、その製造方法、および表示装置
US9608187B2 (en) 2010-09-17 2017-03-28 Rohm Co., Ltd. Semiconductor light-emitting device, method for producing same, and display device
US10593846B2 (en) 2010-09-17 2020-03-17 Rohm Co., Ltd. Semiconductor light-emitting device, method for producing same, and display device
CN104143518A (zh) * 2013-05-10 2014-11-12 瑞萨电子株式会社 制造半导体器件的方法以及半导体器件
CN104517913A (zh) * 2013-09-30 2015-04-15 三菱电机株式会社 半导体装置及其制造方法
US10104775B2 (en) 2013-09-30 2018-10-16 Mitsubishi Electric Corporation Semiconductor device and method for manufacturing the same
JP2017041570A (ja) * 2015-08-20 2017-02-23 株式会社カネカ 発光素子実装用樹脂成形体、表面実装型発光装置、及び発光素子実装用樹脂成形体に用いるリードフレーム
CN106981470A (zh) * 2015-10-23 2017-07-25 新光电气工业株式会社 引线架及其制造方法
JP2017092153A (ja) * 2015-11-05 2017-05-25 新光電気工業株式会社 リードフレーム及びその製造方法、半導体装置

Similar Documents

Publication Publication Date Title
JP2011077278A (ja) 半導体装置およびその製造方法
JP6357371B2 (ja) リードフレーム、半導体装置及びリードフレームの製造方法
JP2010087129A (ja) 回路装置およびその製造方法
US8609467B2 (en) Lead frame and method for manufacturing circuit device using the same
US9331041B2 (en) Semiconductor device and semiconductor device manufacturing method
JP5278037B2 (ja) 樹脂封止型半導体装置
JP4845090B2 (ja) 回路装置の製造方法
JP5144294B2 (ja) リードフレームおよびそれを用いた回路装置の製造方法
US8829685B2 (en) Circuit device having funnel shaped lead and method for manufacturing the same
JP6603169B2 (ja) 半導体装置の製造方法および半導体装置
JP4732138B2 (ja) 半導体装置及びその製造方法
JP2006279088A (ja) 半導体装置の製造方法
JP5285289B2 (ja) 回路装置およびその製造方法
JP2011035142A (ja) 回路装置の製造方法
JP4128088B2 (ja) 半導体装置の製造方法
JP6869602B2 (ja) 半導体装置
JP2010010634A (ja) リードフレーム及び半導体装置の製造方法
JP3938525B2 (ja) 半導体装置の製造方法
JP4294034B2 (ja) 半導体装置
JP2011176030A (ja) 樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
JP4610426B2 (ja) 回路装置の製造方法
JP4225990B2 (ja) 半導体装置の製造方法
JP5910950B2 (ja) 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
JP2006049398A (ja) 樹脂封止型半導体装置の製造方法、そのための封止金型、およびリードフレーム
JP5622128B2 (ja) 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Effective date: 20110602

Free format text: JAPANESE INTERMEDIATE CODE: A711

A621 Written request for application examination

Effective date: 20110905

Free format text: JAPANESE INTERMEDIATE CODE: A621

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120829

A131 Notification of reasons for refusal

Effective date: 20120904

Free format text: JAPANESE INTERMEDIATE CODE: A131

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130219