JP2010010634A - リードフレーム及び半導体装置の製造方法 - Google Patents

リードフレーム及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2010010634A
JP2010010634A JP2008171682A JP2008171682A JP2010010634A JP 2010010634 A JP2010010634 A JP 2010010634A JP 2008171682 A JP2008171682 A JP 2008171682A JP 2008171682 A JP2008171682 A JP 2008171682A JP 2010010634 A JP2010010634 A JP 2010010634A
Authority
JP
Japan
Prior art keywords
lead frame
resin
die pad
lead
tape
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008171682A
Other languages
English (en)
Other versions
JP2010010634A5 (ja
Inventor
Naoki Yamabe
直樹 山辺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2008171682A priority Critical patent/JP2010010634A/ja
Publication of JP2010010634A publication Critical patent/JP2010010634A/ja
Publication of JP2010010634A5 publication Critical patent/JP2010010634A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

【課題】リードフレームの実装面に樹脂漏れ防止用のテープを貼着し、リードフレームの片面を一括樹脂封止する際に樹脂ばりを生じさせずに樹脂封止することができるリードフレームを提供する。
【解決手段】ダイパッド12とダイパッド12の辺に沿って配置されたリード14とを備える単位フレーム部が、縦横に多数個連設されたリードフレーム40であって、前記ダイパッド12のワイヤボンディング位置となる周縁部の上面と、前記リード14のワイヤボンディング位置となる上面との少なくとも一方に、段差12a、14aが形成され、前記段差12a、14aに、リードフレーム40の表面と均一高さに、めっき16が施されている。
【選択図】図1

Description

本発明はリードフレーム及び半導体装置の製造方法に関し、より詳細には表面実装型の半導体装置の製造に好適に用いられるリードフレーム及びこのリードフレームを用いた半導体装置の製造方法に関する。
リードフレームを用いた表面実装型の半導体装置には、QFN(Quad Flat Non-lead)パッケージのような、半導体素子10を封止する樹脂5の実装面側に、リード14の端面を露出させて形成される製品がある(図6)。この半導体装置に用いられるリードフレームは、ダイパッド12とダイパッド12を囲む配置に設けられたリード14とを備える単位フレーム部分を、縦横に多数個連設して形成される。
このリードフレームを用いて半導体装置を製造するには、リードフレームに半導体素子を搭載し、リードフレームの半導体素子が搭載されている片面を全面にわたって一括樹脂封止した後、単位フレーム部分ごとに切断して個片の半導体装置とする。
この方法によって得られる半導体装置は、樹脂封止部の実装基板に対向する面にリードの端面(下面)が露出し、半導体素子と同等程度の小型のパッケージ(チップサイズパッケージ)として得られることが特徴である。また、リードフレームには、個々に半導体装置となる単位フレーム部が多数個形成されていることから、半導体装置を容易に量産できるという特徴がある。
特開2000−31366号公報 特開平7−161906号公報 特開昭55−133561号公報
図7は、QFNタイプの半導体装置の製造に用いられるリードフレームの例を示す。図は、リードフレームの単位フレーム部11の平面図を示す。リードフレームの単位フレーム部11は、ダイパッド12と、ダイパッド12の各辺に沿って配置されたリード14とを備え、ダイパッド12は吊りリード13を介してダムバー15に支持され、リード14もダムバー15に支持される。
なお、ダイパッド12の周縁部の上面とリード14の前端部の上面にめっき16が施されている。これらのめっき16、ワイヤボンディング性を良好にするためのものであり、ダイパッドの周縁部に設けためっき16は、接地用として半導体素子とダイパッド12とを接続するためのものである。
半導体装置は、ダイパッド12に半導体素子を接合し、半導体素子とリード14あるいはダイパッド12とをワイヤボンディングした後、リードフレームの片面を一括して樹脂封止し、個片に切断することによって得られる。図のA線位置が個片に切断する位置である。
リードフレームを樹脂封止する際には、樹脂漏れしないように、リードフレームの実装面の全面に樹脂漏れ防止用のテープ20を貼着して樹脂封止する。図8は、リードフレームの実装面に樹脂漏れ防止用のテープ20を熱圧着する例を示す。加熱ステージ30aと加熱プレート30bとにより、リードフレームとテープ20とを加熱しながら挟圧してテープ20をリードフレームに貼着する。
この場合に、前述したように、ダイパッド12の周縁部とリード14の上面にめっき16が施されていると、このめっき厚分がリードフレームの基材よりも厚くなることから、テープ20をリードフレームに熱圧着する際に、ダイパッド12の中央部付近(図のB部分)における加圧力が不十分となって接着力が弱まり、あるいは気泡を巻き込んで密着性が不十分になることがある。この結果、テープ20を貼着したリードフレームを樹脂封止した際に、テープ20とリードフレームとの隙間に樹脂ばりが生じて不良発生することがある。
本発明はこれらの課題を解消すべくなされたものであり、リードフレームの実装面に樹脂漏れ防止用のテープを貼着し、リードフレームの片面を全面にわたり一括樹脂封止する際に樹脂ばりを生じさせずに確実に樹脂封止することができるリードフレームおよびこれを用いた半導体装置の製造方法を提供することを目的とする。
上記目的を達成するために、本発明は次の構成を備える。
すなわち、本発明に係るリードフレームは、ダイパッドとダイパッドの辺に沿って配置されたリードとを備える単位フレーム部が、縦横に多数個連設されたリードフレームであって、前記ダイパッドのワイヤボンディング位置となる周縁部の上面と、前記リードのワイヤボンディング位置となる上面との少なくとも一方に、段差が形成され、前記段差に、リードフレームの表面と均一高さに、めっきが施されていることを特徴とする。
なお、ダイパッドの辺に沿って配置するリードの配置例としては、ダイパッドの4辺を囲む配置、2辺に対向して配置する例がある。ダイパッドとリードに形成するめっきは、ダイパッドとリードの双方に設けてもよいし、リードのみあるいはダイパッドのみに設けてもよい。
また、前記リードフレームは、前記リードフレームの実装面に、リードフレームを樹脂封止する際の樹脂漏れを防止するテープが貼着されて提供される場合もある。また、前記テープが、前記リードフレームの実装面に熱圧着されたリードフレームは、テープとリードフレームとの密着性が良好になり、リードフレームを樹脂封止した際に樹脂ばりが生じることを効果的に防止することができる。
また、本発明に係る半導体装置の製造方法は、ダイパッドとダイパッドの辺に沿って配置されたリードとを備える単位フレーム部が、縦横に多数個連設され、実装面に樹脂漏れを防止するテープが貼着されたリードフレームを金型によりクランプし、リードフレームの半導体素子が搭載された片面を樹脂封止する工程と、リードフレームを樹脂封止した樹脂封止体を単位フレーム部ごとに切断して個片の半導体装置を形成する工程とを備え、前記リードフレームを樹脂封止する工程においては、前記ダイパッドのワイヤボンディング位置となる周縁部の上面と、前記リードのワイヤボンディング位置となる上面との少なくとも一方に、段差が形成され、前記段差に、リードフレームの表面と均一高さに、めっきが施されているリードフレームを使用し、該リードフレームの実装面にテープを貼着して樹脂封止することを特徴とする。
また、前記リードフレームの実装面にテープを熱圧着して樹脂封止することにより、樹脂ばりを生じさせないようにして樹脂封止することができる。
本発明に係るリードフレームおよびこのリードフレームを用いた半導体装置の製造方法によれば、リードフレームの実装面に樹脂漏れ防止用のテープを確実に貼着することができ、これによってリードフレームを樹脂封止した際に、樹脂ばりが生じることを防止し、半導体装置の製造歩留まりを向上させることができる。
以下、本発明に係るリードフレームおよびその製造方法について、図面とともに詳細に説明する。
(リードフレーム)
図1(a)は、QFNタイプのリードフレームについての一実施形態の構成を示す平面図である。図1(a)は、リードフレーム40の一つの半導体装置となる単位フレーム部分を示す。実際のリードフレーム40は、この単位フレーム部分を縦横に多数個連設して形成される。
図示例のリードフレーム40は、図7に示したリードフレームとダイパッド12およびリード14を同一の平面配置に設けたものである。ダイパッド12の各辺に沿って、前端部をダイパッド12を対向させた向きとしてリード14が配置され、ダイパッド12の周縁部の上面とリード14の前端部の上面にめっき16が施されている。
本実施形態のリードフレーム40において特徴的な構成は、リードフレーム40のダイパッド12の周縁部とリード14にめっき16を施した状態において、めっき16と、リードフレーム40の基材の表面とが均一の高さとなるようにしたことにある。
図1(b)は、図1(a)に示したリードフレーム40のC-C線断面図を示す。めっき16とリードフレーム40の表面とを均一高さにするため、ダイパッド12の周縁部の上面とリード14の前端部の上面に、めっき16の厚さ分の段差12a、14aを形成し、この段差12a、14aにめっき16を充填するように形成する。
このように、ダイパッド12とリード14に、めっき16の厚さに相当する段差12a、14aを形成し、この段差12a、14aにめっきを施すことにより、リードフレーム40は、めっき16を施した部位を含めて均一の厚さになり、リードフレーム40の実装面に確実に樹脂漏れを防止するテープ20を貼着することが可能になる。
なお、図1に示すリードフレーム40はQFNタイプのリードフレームの一例を示したものであり、ダイパッド12やリード14の大きさ、形状等が限定されるものではない。また、リードフレーム40の基材には銅合金等が使用され、めっき16としてAgめっき等が施される。また、本実施形態においては、ダイパッド12の周縁部とリード14の双方にめっき16を施したが、リード14のみにめっき16を施すこともできる。
(リードフレームの製造方法)
上述したリードフレーム40はダイパッド12の周縁部の上面とリード14の前端部の上面に段差12a、14aを設け、段差12a、14aにめっき16を施して形成される。
図2は、リードフレーム40のダイパッド12とリード14の前端部の上面に段差12a、14aを形成する方法を示す。
図2(a)〜(d)は、リードフレーム40の基材をエッチングしてダイパッド12とリード14等をパターン形成した後、ハーフエッチングによってダイパッド12の周縁部の上面とリード14の前端部の上面に段差12a、14aを形成する工程を示す。
図2(a)は、リードフレームの基材40aを示す。図2(b)は、基材40aの両面をレジストにより被覆し、レジストを露光および現像して、基材40aの両面にレジストパターン50、51を形成した状態を示す。
レジストパターン50、51はリードフレーム40に形成するダイパッド12およびリード14の平面パターンにしたがってパターニングするとともに、レジストパターン50に基材40aの段差12a、14aを形成する部位、すなわちダイパッド12の周縁部とリード14の前端部の上面となる部位に、基材40aの表面にまで通じるスリット孔50aを形成する。
図2(c)は、レジストパターン50、51をマスクとして、基材40aをエッチングした状態を示す。レジストパターン50、51をマスクとして基材40aをエッチングすることによって、ダイパッド12およびリード14が所定のパターン(外形形状)に形成されるとともに、ダイパッド12の周縁部と、リード14の前端部に段差12a、14aが形成される。
ダイパッド12の周縁部とリード14の前端部は、エッチング時にスリット孔12a、14aから基材40aにエッチング液を進入しやすくさせ、基材40aの表面をエッチングして段差12a、14aが形成させるために設けたものである。スリット孔にかえて基材40aの表面に通じる小孔を設けて、エッチングしてもよい。
このように、レジストパターンを形成する際に、リードフレームの表面に段差を形成しようとする部位にスリット孔あるいは小孔を形成して、リードフレームの基材をハーフエッチングする方法は、ダイパッド12とリード14をパターン形成する際に、同時に段差12a、14aが形成できるという利点がある。この方法によれば、リードフレームをパターン形成した後に、ハーフエッチングを施して段差を形成するといった工程が不要になる。
なお、段差12a、14aを形成するためのスリット孔や小孔の開口寸法、配置等については、基材40aの材質や、リード14のパターン等に応じて適宜設計される。
図2(d)は、レジストパターン50、51を除去した状態の断面図である。ダイパッド12およびリード14が所定パターンに形成され、ダイパッド12の周縁部とリード14の前端部の上面に段差12a、14aが形成されている。
図3は、ダイパッド12とリード14に形成した段差12a、14a部分にめっき16を施す方法を示す。
図3(a)は、ダイパッド12とリード14の外面をレジスト52によって被覆した状態を示す。
図3(b)は、レジスト52を露光および現像し、ダイパッド12とリード14の段差12a、14aが形成された部位のみを露出させたレジストパターン52aを形成した状態を示す。
図3(c)は、レジストパターン52aをめっきレジストとして、たとえば電解銀めっきによりめっき16を施した状態を示す。めっき16の膜厚が段差12a、14aと同程度となるようにめっきする。
図3(d)は、レジストパターン52aを溶解除去した状態である。レジストパターン52aを除去することにより、ダイパッド12の周縁部の上面と、リード14の前端部の上面に形成した段差12a、14aにめっき16が施されたリードフレーム40が得られる。
(半導体装置の製造方法)
図4は、上述した方法によって得られたリードフレーム40の実装面(実装基板に対向する面)に、樹脂封止の際の樹脂漏れを防止するテープ20を貼着する方法を示す。図8に示した方法と同様に、 リードフレーム40の実装面側にテープ20を配置し、加熱ステージ30aと加熱プレート30bとにより、リードフレーム40とテープ20とを厚さ方向に挟圧しながら加熱して、テープ20を熱圧着する。
テープ20としては熱可塑性の樹脂テープ、たとえば、ポリイミドフィルムにアクリル系粘着材を設けたテープを使用する。
前述したように、本実施形態のリードフレーム40は、めっき16の上面とリードフレーム40の上面とが均一高さ面となり、リードフレーム40は全体として均一の厚さに形成されているから、加熱ステージ30aと加熱プレート30bとによってリードフレーム40とテープ20とを挟圧すると、テープ20の全面が平坦状にリードフレーム40に押接され、テープ20が確実にリードフレーム40の実装面の全面に密着される。
このテープ20をリードフレーム40に熱圧着させる操作は、テープ20を介してリードフレーム40を加圧する操作によるから、めっき16の表面がダイパッド12とリード14の表面位置と完全に一致している必要はない。めっき16の表面位置が、ダイパッド12やリード14の表面と若干高さ位置が異なっていても、加圧時のテープ20の緩衝作用によって吸収することができる。
リードフレーム40の実装面にテープ20を熱圧着させる場合には、テープ20の全面に均等に熱伝導させることが、接着強度のばらつきなくテープ20を貼着させる上で重要である。本実施形態においては、テープ20の全面を均等に加圧することができるから、テープ20の全面について接着強度のばらつきなく、確実にテープ20を貼着することが可能となる。また、テープ20をリードフレーム40の実装面に貼着する際に、接着面に気泡が巻き込まれるといったことを防止し、熱圧着時に気泡が膨張して、テープ20がリードフレーム40から剥離するといった問題を防止することができる。
なお、テープを加熱することなく加圧のみによって樹脂漏れ防止用のテープを粘着する場合においても、テープ全体を均等に加圧してリードフレーム40に貼着できることから、接着面に気泡を巻き込んだりすることなく、確実にテープをリードフレームに貼着することができる。
リードフレーム40にテープ20を貼着した後、リードフレーム40に半導体素子10を搭載する。ダイパッド12に半導体素子10を接合し、半導体素子10とリード14あるいはダイパッド12とをワイヤボンディングすることにより、半導体素子10とリード14あるいはダイパッド12とが電気的に接続される。ボンディングワイヤ18は、リード14あるいはダイパッド12のめっき16が形成された部位をボンディング位置としてボンディングする。
図5(a)は、樹脂封止装置を用いてリードフレーム40に搭載された半導体素子10を一括樹脂封止している状態を示す。リードフレーム40を樹脂封止する際には、テープ20が貼着されたリードフレーム40を金型60にセットし、金型60、61によってリードフレーム40の周縁部をクランプした後、リードフレーム40の半導体素子10が搭載された面側に樹脂5を充填し、樹脂5を熱硬化させて樹脂封止する。
リードフレーム40の実装面にテープ20が貼着されていることにより、樹脂封止時にリードフレーム40の実装面に樹脂5が回り込むことを防止して樹脂封止される。
リードフレーム40の実装面にテープ20を密着させて貼着させるのは、樹脂封止時における樹脂圧は相当に大きいから、テープ20の密着性が不十分であると、リードフレーム40とテープ20との隙間に簡単に樹脂5が入り込み、樹脂ばりが生じてしまうためである。
樹脂ばりがリード14とテープ20との隙間に入り込むと、リード14の露出面に樹脂ばりが付着したり、ダイパッド12の実装面側の面に樹脂ばりが付着することになる。このようにリード14やダイパッド12の表面に樹脂ばりが付着すると、リード14と実装基板との電気的接続が不確実になるといった問題が生じる。
本実施形態においては、リードフレーム40の全面にテープ20が確実に貼着されていることから、リードフレーム40を樹脂封止する際に、リードフレーム40とテープ20との界面に樹脂5が進入して、樹脂ばりが発生するといった問題を確実に回避することができ、樹脂ばり等を発生させずに良好な樹脂封止を行うことができる。
図5(b)は、リードフレーム40を樹脂封止した後、樹脂封止体をリードフレーム40の単位フレーム部ごとに切断して得られた半導体装置を示す。ダイパッド12に接合された半導体素子10が樹脂5によって封止され、実装基板に対向する実装面にリード14の端面が露出する。
ダイパッド12の周縁部の上面とリード14のダイパッド12に対向する前端部の上面にそれぞれ段差12a、14aが形成され、段差12a、14aにボンディング性を向上させるめっき16が形成されている。
半導体装置の実装面に露出するリード14を、実装基板に形成された接続パッドに、はんだ付け等によって接続することにより、実装基板に表面実装される。
上記実施形態のリードフレーム40を用いることにより、ダイパッド12やリード14の露出面に樹脂ばりが発生することを防止することができ、信頼性の高い半導体装置として提供することができ、半導体装置の製造歩留まりを向上させることができる。
本発明に係るリードフレームの一実施形態の平面図(a)、および断面図(b)である。 リードフレームの製造方法を示す断面図である。 リードフレームにめっきを施す方法を示す断面図である。 リードフレームにテープを貼着する方法を示す説明図である。 リードフレームを樹脂封止する状態を示す断面図(a)、樹脂封止して得られた半導体装置の断面図(b)である。 QFNタイプの半導体装置の断面図である。 QFNタイプのリードフレームの平面図である。 QFNタイプのリードフレームにテープを貼着する従来方法を示す説明図である。
5 樹脂
10 半導体素子
11 単位フレーム部分
12 ダイパッド
12a、14a 段差
14 リード
16 めっき
18 ボンディングワイヤ
20 テープ
30a 加熱ステージ
30b 加熱プレート
40 リードフレーム
40a 基材
50、51 レジストパターン
50a スリット孔
52a レジストパターン
60、61 金型

Claims (5)

  1. ダイパッドとダイパッドの辺に沿って配置されたリードとを備える単位フレーム部が、縦横に多数個連設されたリードフレームであって、
    前記ダイパッドのワイヤボンディング位置となる周縁部の上面と、前記リードのワイヤボンディング位置となる上面との少なくとも一方に、段差が形成され、
    前記段差に、リードフレームの表面と均一高さに、めっきが施されていることを特徴とするリードフレーム。
  2. 前記リードフレームの実装面に、リードフレームを樹脂封止する際の樹脂漏れを防止するテープが貼着されていることを特徴とする請求項1記載のリードフレーム。
  3. 前記テープが、前記リードフレームの実装面に熱圧着されていることを特徴とする請求項2記載のリードフレーム。
  4. ダイパッドとダイパッドの辺に沿って配置されたリードとを備える単位フレーム部が、縦横に多数個連設され、実装面に樹脂漏れを防止するテープが貼着されたリードフレームを金型によりクランプし、リードフレームの半導体素子が搭載された片面を樹脂封止する工程と、
    リードフレームを樹脂封止した樹脂封止体を単位フレーム部ごとに切断して個片の半導体装置を形成する工程とを備え、
    前記リードフレームを樹脂封止する工程においては、前記ダイパッドのワイヤボンディング位置となる周縁部の上面と、前記リードのワイヤボンディング位置となる上面との少なくとも一方に、段差が形成され、前記段差に、リードフレームの表面と均一高さに、めっきが施されているリードフレームを使用し、該リードフレームの実装面にテープを貼着して樹脂封止することを特徴とする半導体装置の製造方法。
  5. 前記リードフレームの実装面にテープを熱圧着して樹脂封止することを特徴とする請求項4記載の半導体装置の製造方法。
JP2008171682A 2008-06-30 2008-06-30 リードフレーム及び半導体装置の製造方法 Pending JP2010010634A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008171682A JP2010010634A (ja) 2008-06-30 2008-06-30 リードフレーム及び半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008171682A JP2010010634A (ja) 2008-06-30 2008-06-30 リードフレーム及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2010010634A true JP2010010634A (ja) 2010-01-14
JP2010010634A5 JP2010010634A5 (ja) 2011-05-12

Family

ID=41590722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008171682A Pending JP2010010634A (ja) 2008-06-30 2008-06-30 リードフレーム及び半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2010010634A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011087119A1 (ja) * 2010-01-18 2011-07-21 ローム株式会社 半導体装置およびその製造方法
JP2016048784A (ja) * 2014-08-27 2016-04-07 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2016105432A (ja) * 2014-12-01 2016-06-09 Shマテリアル株式会社 リードフレームの製造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51150059U (ja) * 1975-05-26 1976-12-01
JPS55133561A (en) * 1979-04-03 1980-10-17 Dainippon Printing Co Ltd Method of fabricating lead frame for semiconductor
JPS6347960A (ja) * 1986-08-18 1988-02-29 Toppan Printing Co Ltd 半導体装置用リードフレームの製造方法
JPH059756A (ja) * 1991-07-04 1993-01-19 Kyodo Printing Co Ltd エツチング方法
JPH09237863A (ja) * 1996-02-28 1997-09-09 Samsung Aerospace Ind Ltd 半導体リードフレーム及び半導体パッケージ方法
JP2002076228A (ja) * 2000-09-04 2002-03-15 Dainippon Printing Co Ltd 樹脂封止型半導体装置
WO2003094232A1 (en) * 2002-04-30 2003-11-13 Renesas Technology Corp. Semiconductor device and electronic device
JP2003324177A (ja) * 2002-04-26 2003-11-14 Matsushita Electric Ind Co Ltd リードフレームの製造方法および半導体装置
JP2004165565A (ja) * 2002-11-15 2004-06-10 Matsushita Electric Ind Co Ltd リードフレームおよび半導体装置の製造方法
JP2006229139A (ja) * 2005-02-21 2006-08-31 Nitto Denko Corp 半導体装置の製造方法、及びそれに用いる耐熱性粘着テープ
JP2006310397A (ja) * 2005-04-26 2006-11-09 Dainippon Printing Co Ltd 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造
WO2007011767A1 (en) * 2005-07-18 2007-01-25 Qualcomm Incorporated Integrated circuit packaging

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51150059U (ja) * 1975-05-26 1976-12-01
JPS55133561A (en) * 1979-04-03 1980-10-17 Dainippon Printing Co Ltd Method of fabricating lead frame for semiconductor
JPS6347960A (ja) * 1986-08-18 1988-02-29 Toppan Printing Co Ltd 半導体装置用リードフレームの製造方法
JPH059756A (ja) * 1991-07-04 1993-01-19 Kyodo Printing Co Ltd エツチング方法
JPH09237863A (ja) * 1996-02-28 1997-09-09 Samsung Aerospace Ind Ltd 半導体リードフレーム及び半導体パッケージ方法
JP2002076228A (ja) * 2000-09-04 2002-03-15 Dainippon Printing Co Ltd 樹脂封止型半導体装置
JP2003324177A (ja) * 2002-04-26 2003-11-14 Matsushita Electric Ind Co Ltd リードフレームの製造方法および半導体装置
WO2003094232A1 (en) * 2002-04-30 2003-11-13 Renesas Technology Corp. Semiconductor device and electronic device
JP2004165565A (ja) * 2002-11-15 2004-06-10 Matsushita Electric Ind Co Ltd リードフレームおよび半導体装置の製造方法
JP2006229139A (ja) * 2005-02-21 2006-08-31 Nitto Denko Corp 半導体装置の製造方法、及びそれに用いる耐熱性粘着テープ
JP2006310397A (ja) * 2005-04-26 2006-11-09 Dainippon Printing Co Ltd 回路部材、回路部材の製造方法、半導体装置、及び回路部材表面の積層構造
WO2007011767A1 (en) * 2005-07-18 2007-01-25 Qualcomm Incorporated Integrated circuit packaging

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011087119A1 (ja) * 2010-01-18 2011-07-21 ローム株式会社 半導体装置およびその製造方法
CN102714164A (zh) * 2010-01-18 2012-10-03 罗姆股份有限公司 半导体装置和其制造方法
US8779569B2 (en) 2010-01-18 2014-07-15 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
TWI447825B (zh) * 2010-01-18 2014-08-01 Rohm Co Ltd Semiconductor device and manufacturing method thereof
US9142494B2 (en) 2010-01-18 2015-09-22 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
US9406591B2 (en) 2010-01-18 2016-08-02 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
US9859194B2 (en) 2010-01-18 2018-01-02 Rohm Co., Ltd. Semiconductor device and method for manufacturing the same
JP2016048784A (ja) * 2014-08-27 2016-04-07 大日本印刷株式会社 リードフレームおよびその製造方法、ならびに半導体装置およびその製造方法
JP2016105432A (ja) * 2014-12-01 2016-06-09 Shマテリアル株式会社 リードフレームの製造方法

Similar Documents

Publication Publication Date Title
US7790500B2 (en) Partially patterned lead frames and methods of making and using the same in semiconductor packaging
CN102386106B (zh) 部分图案化的引线框以及在半导体封装中制造和使用其的方法
KR20030031412A (ko) 리드 프레임과 그 제조 방법 및 그를 이용한 반도체장치의 제조 방법
JP5278037B2 (ja) 樹脂封止型半導体装置
JP5767294B2 (ja) 半導体装置
KR101674537B1 (ko) 리드프레임 제조방법과 그에 따른 리드프레임 및 반도체 패키지 제조방법과 그에 따른 반도체 패키지
JP2010010634A (ja) リードフレーム及び半導体装置の製造方法
JP2008113021A (ja) 半導体装置の製造方法
JP2011142337A (ja) 半導体装置の製造方法
JP2003197663A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP2010165777A (ja) 半導体装置及びその製造方法
JP4031005B2 (ja) 半導体装置の製造方法
JP5420737B2 (ja) 半導体装置の製造方法
TWI623076B (zh) 導線架製作方法
JP3503502B2 (ja) 樹脂封止型半導体装置およびその製造方法
JP2011176030A (ja) 樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
JP2001077285A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
TWM552187U (zh) 具線路之導線架結構
JP2017038051A (ja) 半導体パッケージ及びその製造方法
US7998794B2 (en) Resin molded semiconductor device and manufacturing method thereof
JP2002164496A (ja) 半導体装置およびその製造方法
JP5910950B2 (ja) 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
JP2001077275A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP5622128B2 (ja) 樹脂封止型半導体装置、多面付樹脂封止型半導体装置、リードフレーム、および樹脂封止型半導体装置の製造方法
JP2001077136A (ja) 樹脂封止型半導体装置の製造方法

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110325

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110325

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120229

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120313

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120508

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130806