JP2003324177A - リードフレームの製造方法および半導体装置 - Google Patents

リードフレームの製造方法および半導体装置

Info

Publication number
JP2003324177A
JP2003324177A JP2002126827A JP2002126827A JP2003324177A JP 2003324177 A JP2003324177 A JP 2003324177A JP 2002126827 A JP2002126827 A JP 2002126827A JP 2002126827 A JP2002126827 A JP 2002126827A JP 2003324177 A JP2003324177 A JP 2003324177A
Authority
JP
Japan
Prior art keywords
lead
frame
lead frame
die pad
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002126827A
Other languages
English (en)
Inventor
Kenichi Ito
健一 伊東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2002126827A priority Critical patent/JP2003324177A/ja
Publication of JP2003324177A publication Critical patent/JP2003324177A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/183—Connection portion, e.g. seal
    • H01L2924/18301—Connection portion, e.g. seal being an anchoring portion, i.e. mechanical interlocking between the encapsulation resin and another package part
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】 各半導体チップごとにリードフレームを切断
する際に、リード根元部が円弧形状をしているために、
リードの切断部分の幅が大きくなり、ダイシング加工時
の熱応力により外部端子の金属細線が接続される面（上
面）と、封止樹脂体との界面で剥離し、半導体装置の信
頼性が劣化する問題点があった。 【解決手段】 リード２０の底面側には、角部がほぼ直
角の四角形状のマスク２９または角部の曲率半径が０．
１３[ｍｍ]〜０．２０[ｍｍ]のマスク２９を当接させて
エッチングを行うことにより、リード２０の付け根付近
のエッチング液が流動性が向上して、リード２０の付け
根のエッチングにより除去される部分がほぼ直角にな
る。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、リードフレームの
ダイシングによる切断部分が従来よりも細くなったリー
ドフレームの製造方法および半導体装置に関するもので
あり、特に、その製造方法により、リードフレームの外
部端子の側面の角部が丸みを帯びた特徴的形状として現
れるリードフレームの製造方法および半導体装置に関す
るものである。
【０００２】
【従来の技術】従来より、電子機器の小型化、高密度化
に対応するために、半導体装置の小型、薄型化が進んで
いる。小型、薄型の樹脂封止型半導体装置として、半導
体チップが搭載されたリードフレームの片面が封止さ
れ、外部端子となるリードが底面に露出したＱＦＮ（Ｑ
ｕａｄ Ｆｌａｔ Ｎｏ−ｌｅａｄ Ｐａｃｋａｇｅ）
と称される半導体装置が開発されている。
【０００３】そして、半導体チップを搭載するダイパッ
ドはリードフレームに複数形成され、複数のダイパッド
にそれぞれ半導体チップが搭載され、リードフレームの
半導体チップが搭載された側の全面が封止樹脂により封
止された後、個々の半導体チップごとに回転ブレードを
用いたダイシングにより切断し、個々の半導体装置に分
割していた。
【０００４】以下、従来の半導体装置およびその製造方
法について図面を参照しながら説明する。
【０００５】図７は従来の半導体装置を示す図であり、
図８は従来の半導体装置に用いられるリードフレームを
示す平面図であり、図９はリードフレームのリードを示
す平面図である。詳細には、図７（ａ）は従来の半導体
装置を上方から見た透視図であり、図７（ｂ）は図７
（ａ）のＡ−Ａ１箇所における断面図であり、図７
（ｃ）は従来の半導体装置を底面側から見た平面図であ
る。また、図８（ａ）は従来のリードフレームの平面図
であり、図８（ｂ）は図８（ａ）を下方から見た拡大図
である。また、図９（ａ）はリードを上面を示す平面
図、図９（ｂ）はリードの底面図である。
【０００６】図７（ａ）、図７（ｂ）および図７（ｃ）
に示すように、従来の半導体装置は、ダイパッド１に半
導体チップ２が接着剤３により接着され、半導体チップ
２の電極４とリード５とが金属細線６により電気的に接
続され、半導体チップ２、ダイパッド１の上面、金属細
線６およびリード５の上面が封止樹脂７により封止され
ている。また、半導体装置の基板上への実装後の応力を
緩和するために、リード５上面に溝８が形成されてい
る。
【０００７】次に、前記半導体装置に用いられるリード
フレームについて説明する。
【０００８】図８（ａ）に示すように、リードフレーム
９は、ダイパッド１、リード５、外枠１０、内枠１１、
穴１２から構成され、モールドライン（２点鎖線）の内
側を片面樹脂封止される。
【０００９】また、図８（ｂ）に示すように、各リード
５の底面に外部端子１３が形成されており、外部端子１
３は外部端子１３を除く部分よりも底面側に突出してい
る。そして、突出した外部端子１３の側面の角部は、ほ
ぼ直角となっている。
【００１０】次に、従来のリードフレームの外部端子の
形成方法について説明する。
【００１１】図９（ａ）に示すように、リード５の上面
には溝８が形成され、溝８よりも外側の第１の領域１４
は金属細線が接続されて半導体チップと電気的に接続さ
れる部分である。
【００１２】また、図９（ｂ）に示すように、リード５
の底面には、側面の角部がほぼ直角の外部端子１３が突
出して形成されている。
【００１３】この外部端子１３を他の部分よりも突出し
て形成する方法は、外部端子１３の形成領域にレジスト
等のマスク１５（点線）を当接させてエッチングを行う
ことにより、マスク１５が当接された部分を除く部分が
溶融して凹部となり、言い換えれば、マスク１５を当接
した部分が外部電極１３として突出する。このとき、マ
スク１５の形状を点線で示しているが、従来は、リード
５上面の側面の角部および外部端子１３の側面の角部を
ほぼ直角に形成するために、エッチング液がリード５上
面の側面の角部および外部端子１３の側面の角部に流入
しないように、マスク１５の側面の角部を突出させた形
状としていた。このため、リード５の根元部１６にはエ
ッチング液が十分に到達することなく、円弧形状が形成
される。
【００１４】
【発明が解決しようとする課題】しかしながら、前記従
来の半導体装置の構造では、図８（ｂ）に示すように、
半導体チップ２を搭載、封止した後、切断線１７におい
て各半導体チップごとに切断する際に、リード５の根元
部１６が円弧形状をしているためにリード５の切断部分
の幅が大きくなり、ダイシング加工時の熱応力により外
部端子１３の金属細線が接続される面（上面）と、封止
樹脂との界面で剥離が発生し半導体装置の信頼性が劣化
する問題点があった。
【００１５】本発明の半導体装置およびその製造方法
は、前記従来の課題を解決するもので、ダイシング時に
発生する熱応力を抑制して封止樹脂とリードとの界面に
おける剥離を防止するための半導体装置及びその製造方
法を提供する。
【００１６】
【課題を解決するための手段】前記従来の課題を解決す
るために、本発明のリードフレームの製造方法は、フレ
ーム枠と、前記フレーム枠の略中央部に配置されたダイ
パッドと、前記ダイパッドと前記フレーム枠を接続する
吊りリードと、前記フレーム枠から前記ダイパッドの周
囲に延在したリードとからなるリードフレームを用意す
る工程と、前記リードの底面に対して、側面の角部がほ
ぼ直角のマスクを当接させる工程とからなる。
【００１７】また、リードの底面に対して、側面の角部
がほぼ直角のマスクを当接させる工程の後、リードフレ
ームにエッチング液を供給して、リードフレームの前記
マスクが当接した部分以外の部分をエッチングする工程
を設ける。
【００１８】また、リードの底面に対して、側面の角部
がほぼ直角のマスクを当接させる工程において、前記マ
スクの側面の角部の曲率半径は、０．１３[ｍｍ]〜０．
２０[ｍｍ]である。
【００１９】本発明のリードフレームの製造方法によ
り、リードフレームのエッチング加工時のレジストパタ
ーンでの補正が容易となり、リードフレームの外部端子
の付け根部のエッチングによって除去する部分に大きな
曲率半径が形成されず、外部端子の付け根部の幅を小さ
くすることができるので、複数の半導体チップ各々を各
ダイパッドに搭載して封止した後、各半導体チップごと
に分割する際に、回転ブレードがリードフレームを切断
する距離が小さくなり、ダイシング加工時に大きな熱応
力が発生しない。したがって、外部電極の金属細線が接
続される面と封止樹脂との界面での剥離を抑制でき、半
導体装置の信頼性が劣化を防止することができる。
【００２０】また、本発明の半導体装置は、電極を有す
る半導体チップと、前記半導体チップを上面に搭載した
ダイパッドと、前記ダイパッドの周囲に配置されたリー
ドと、前記リードの底面に突出し、側面の角部が丸みを
帯びた外部端子と、前記半導体チップの電極と前記リー
ドの上面とを電気的に接続した金属細線と、前記半導体
チップ、前記ダイパッド、前記金属細線および前記外部
端子の上面を封止した封止樹脂とからなる。
【００２１】これにより、リードの根元どうしの距離が
大きくなるので、リードどうしの半田による電気的ショ
ートの不具合を抑制することができる。
【００２２】
【発明の実施の形態】以下、本発明のリードフレームの
一実施形態について説明する。
【００２３】図１（ａ）は、本実施形態のリードフレー
ムを示す平面図であり、図１（ｂ）は、図１（ａ）の拡
大図である。
【００２４】図１（ａ）に示すように、リードフレーム
１８は、ダイパッド１９、リード２０、外枠２１、内枠
２２、吊りリード２３から構成され、モールドライン２
４の内側を片面樹脂封止される。また、図示しないが、
Ｐｄなどのめっきが施され、リードフレーム１８裏面に
は、樹脂封止する際の外部端子露出部への樹脂モレ防止
用のテープが貼り付けられている。すなわち、リードフ
レーム１８は、フレーム枠（外枠２１または内枠２２）
と、フレーム枠の略中央部に配置されたダイパッド１９
と、ダイパッド１９とフレーム枠を接続する吊りリード
２３と、フレーム枠からダイパッド１９の周囲に延在し
たリード２０とからなる。
【００２５】また、図１（ｂ）に示すように、外部端子
２５の側面の角部は丸みを帯びており、その側面の角部
の曲率半径は０．１３[ｍｍ]〜０．２０[ｍｍ]である。
そして、ハーフエッチングが施されている内枠に対する
リードの付け根部２６は、ほぼ直角にエッチングにより
除去されている。
【００２６】次に、本発明の一実施形態のリードフレー
ムの製造方法について説明する。なお、本実施形態で
は、リードフレームのリードおよびリードの底面に突出
する外部端子の形状に特徴を有するので、リードフレー
ムのリードおよびリードの底面に突出する外部端子の形
状を形成する方法について説明する。
【００２７】図２は本実施形態のリードフレームの製造
方法を示す平面図である。図２（ａ）はリードの上面を
示した平面図であり、図２（ｂ）はリードの底面側から
見た平面図である。
【００２８】図２（ａ）に示すように、リード２０の表
面の金属細線が接続する領域２７に、側面の角部がほぼ
直角の四角形状のマスク２８（点線）を当接させ、エッ
チング液によりエッチングする。
【００２９】一方、図２（ｂ）に示すように、リード２
０の底面側には、側面の角部がほぼ直角の四角形状のマ
スク２９または側面の角部の曲率半径が０．１３[ｍｍ]
〜０．２０[ｍｍ]のマスク２９を当接させてエッチング
を行うことにより、リード２０の底面から突出した外部
端子２５が形成され、その外部端子２５の側面の角部は
曲率半径が０．１３[ｍｍ]〜０．２０[ｍｍ]の丸みを帯
びた形状となっている。
【００３０】このような、従来とは異なるマスク形状す
なわち、マスクの側面の角部を突出させた形状ではな
く、曲率半径が０．１３[ｍｍ]〜０．２０[ｍｍ]の側面
の角部を有するマスクを用いることにより、リードの付
け根付近のエッチング液が流動性が向上して、リードの
付け根のエッチングにより除去される部分がほぼ直角に
なる。したがって、リードの付け根付近のリードどうし
の距離を一定以上確保できるので、リードフレームを半
導体チップごとに分割する際に、回転ブレードによるダ
イシング加工を行う距離が小さくなって熱応力が抑制さ
れ、リードの金属細線と封止樹脂との界面における剥離
等の不具合を抑制できる。
【００３１】次に、本発明の半導体装置の一実施形態に
ついて、図面を参照しながら説明する。
【００３２】図３は、本実施形態の半導体装置を示す図
である。
【００３３】図３に示すように、本実施形態の半導体装
置は、電極３０を有する半導体チップ３１と、半導体チ
ップ３１を上面に搭載したダイパッド３２と、半導体チ
ップ３１とダイパッド３２とを接着する接着剤３３と、
ダイパッド３２の周囲に配置されたリード３４と、リー
ド３４の底面に突出し、側面の角部が丸みを帯びた外部
端子３５と、半導体チップ３１の電極とリード３４の上
面とを電気的に接続した金属細線３６と、半導体チップ
３１、ダイパッド３２、金属細線３６および外部端子３
５の上面を封止した封止樹脂３７からなる。すなわち、
外部端子３５の金属細線３６と接続されている接続面３
８と反対側の面が封止樹脂３７の底面より露出し、封止
樹脂３７底面に露出する外部端子３５は側面にも露出し
ている。なお、外部端子３５上の溝３９は、実装後の応
力を緩和するためのものである。
【００３４】また、半導体装置の薄型化や高放熱化を目
的として、ダイパッド３２の半導体チップ３１の搭載面
と反対側の面４０が封止樹脂３７より露出しても良く、
ダイパッド３２を支えるサポートリード（図示せず）を
屈曲させて、封止樹脂３７の底面よりダイパッド３２が
露出しないように埋没させても良い。
【００３５】次に、本発明の半導体装置の製造方法の一
実施形態について説明する。
【００３６】図４〜図６は、本実施形態の半導体装置の
製造方法の各工程を示す断面図である。
【００３７】まず、図４（ａ）に示すように、リードフ
レーム１８の素材としては０．１〜０．２ｍｍ程度の厚
みの比較的熱伝導の良好で強度の高いＣｕ合金を使用す
る。熱伝導の良好な素材を使用することによって、ダイ
シング加工で発熱した熱を逃げやすく、また、強度の高
い素材を用いることで、ダイシング加工のブレードへの
目詰まりを防止することができる。
【００３８】次に、図４（ｂ）に示すように、エッチン
グ加工によってダイパッド３２、外部端子３５などを形
成した後、リードフレーム１８全体にＰｄめっき（図示
せず）を施す。外部端子３５の表面には溝（図示せず）
を形成することで、基板実装後の応力を緩和することが
できる。また、外部端子３５のダイパッド３２側に丸み
を形成することで、この部分において半田ショートを抑
制することができる。ＰｄめっきはＮｉ、Ｐｄ、Ａｕの
３層で構成し、最外層にＡｕフラッシュを施すことで、
樹脂封止体との良好な密着性を得ることができる。
【００３９】次に、図４（ｃ）に示すように、リードフ
レーム１８の裏面に熱可塑性などの接着剤と２層構造の
ポリイミドからなるテープ４１を貼り付ける。このテー
プ４１は、樹脂封止する際に、外部端子３５の裏面へ封
止樹脂が漏れないようにするためのものである。
【００４０】次に、図５（ａ）に示すように、ダイパッ
ド３２の上にディスペンサ（図示せず）などを用いて接
着剤３３を塗布する。接着剤３３は、一例として熱硬化
性のエポキシ樹脂にＡｇ粉を混合させた銀ペーストから
なる。
【００４１】次に、図５（ｂ）に示すように、接着剤３
３を塗布したダイパッド３２上にコレット（図示せず）
などを用いて半導体チップ３１を搭載した後、ヒートス
テージ（図示せず）上で加熱し、接着剤３３を硬化させ
る。一例として、半導体チップ３１は０．１〜０．２ｍ
ｍ程度の厚のシリコン単結晶である。また、加熱条件は
２００〜２５０℃、３０〜６０秒程度である。
【００４２】次に、図５（ｃ）に示すように、ダイパッ
ド３２上に固着された半導体チップ３１の電極３０と接
続面３８とを金属細線３６を用いて電気的に接続する。
ワイヤーボンド装置のヒートステージ（図示せず）に
は、真空孔が開いており、リードフレームのテープを吸
引固定し、リードフレームの外周部を押さえ治具（図示
せず）によりリードフレームの外周部を固定した状態
で、ワイヤーボンディングを実施する。一例として、金
属細線３６は、直径２０〜２５μｍのＡｕワイヤーを用
いる。
【００４３】次に、図６（ａ）に示すように、シリンダ
により型締めされる１８０℃程度に加熱した封止金型
（図示せず）を搭載したトランスファー装置により、複
数の半導体装置を一括して樹脂封止する。リードフレー
ム１８の裏面には樹脂封止の際、外部端子３５の裏面に
封止樹脂３７が漏れないようにテープ４１が貼り付けて
ある。封止樹脂３７が硬化して樹脂封止体が形成された
後、型開きされると共にトランスファー装置より脱装さ
れる。そして、錘などで加圧しながら硬化炉などで封止
樹脂３７の本硬化を実施する。一例として加圧力は１ｇ
／ｍｍ2程度である。
【００４４】次に、図６（ｂ）に示すように、樹脂封止
体に２００℃程度の熱を加えながら、テープ（図示せ
ず）を剥離する。テープを剥離する場合、樹脂封止体に
対して、できるだけ小さな角度でテープを剥離すること
で、剥離時の応力を抑制することができる。
【００４５】次に、図６（ｃ）に示すように、ダイシン
グ装置（図示せず）により半導体装置を個々に分割す
る。樹脂封止体はリングに貼り付けたＵＶシート（図示
せず）上に貼り付け固定し、回転ブレードにより個々の
半導体装置に分割する。一例として回転ブレードは、電
鋳製で０．２５〜０．３ｍｍ程度の厚みのものである。
この際、リードフレームの外部端子３５の裏面形状が丸
みを帯びていることで、外部端子３５の根本部は細く仕
上げることができるので、ダイシング位置ズレが生じて
も、金属のダイシング加工による発熱を抑制することが
でき、外部端子３５と封止樹脂３７とで剥離を生じるこ
となくダイシング加工することができる。
【００４６】以上、本実施形態の半導体装置は、リード
の根元どうしの距離が大きくなるので、リードどうしの
半田による電気的ショートの不具合を抑制することがで
きる。
【００４７】
【発明の効果】本発明のリードフレームの製造方法およ
び半導体装置は、リードの付け根のエッチングにより除
去される部分がほぼ直角になるので、リードの付け根付
近のリードどうしの距離を一定以上確保でき、リードフ
レームを半導体チップごとに分割する際に、回転ブレー
ドによるダイシング加工を行う距離が小さくなって熱応
力が抑制され、リードの金属細線と封止樹脂との界面に
おける剥離等の不具合を抑制できる。
【図面の簡単な説明】
【図１】本発明の一実施形態のリードフレームを示す図
【図２】本発明の一実施形態のリードフレームを示す平
面図
【図３】本発明の一実施形態の半導体装置を示す図
【図４】本発明の一実施形態の半導体装置の製造方法の
各工程を示す断面図
【図５】本発明の一実施形態の半導体装置の製造方法の
各工程を示す断面図
【図６】本発明の一実施形態の半導体装置の製造方法の
各工程を示す断面図
【図７】従来の半導体装置を示す図
【図８】従来のリードフレームを示す図
【図９】従来のリードフレームを示す図
【符号の説明】
１ ダイパッド ２ 半導体チップ ３ 接着剤 ４ 電極 ５ リード ６ 金属細線 ７ 封止樹脂 ８ 溝 ９ リードフレーム １０ 外枠 １１ 内枠 １２ 穴 １３ 外部端子 １４ 第１の領域 １５ マスク １６ リードの根元部 １７ 切断線 １８ リードフレーム １９ ダイパッド ２０ リード ２１ 外枠 ２２ 内枠 ２３ 吊りリード ２４ モールドライン ２５ 外部端子 ２６ リードの付け根部 ２７ 金属細線が接続する領域 ２８ マスク ２９ マスク ３０ 電極 ３１ 半導体チップ ３２ ダイパッド ３３ 接着剤 ３４ リード ３５ 外部端子 ３６ 金属細線 ３７ 封止樹脂 ３８ 接続面 ３９ 溝 ４０ 半導体チップの搭載面と反対側の面 ４１ テープ

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 フレーム枠と、前記フレーム枠の略中央
    部に配置されたダイパッドと、前記ダイパッドと前記フ
    レーム枠を接続する吊りリードと、前記フレーム枠から
    前記ダイパッドの周囲に延在したリードとからなるリー
    ドフレームを用意する工程と、前記リードの底面に対し
    て、側面の角部がほぼ直角のマスクを当接させる工程と
    からなることを特徴とするリードフレームの製造方法。
  2. 【請求項２】 リードの底面に対して、側面の角部がほ
    ぼ直角のマスクを当接させる工程の後、リードフレーム
    にエッチング液を供給して、リードフレームの前記マス
    クが当接した部分以外の部分をエッチングする工程を設
    けることを特徴とするリードフレームの製造方法。
  3. 【請求項３】 リードの底面に対して、側面の角部がほ
    ぼ直角のマスクを当接させる工程において、前記マスク
    の側面の角部の曲率半径は、０．１３[ｍｍ]〜０．２０
    [ｍｍ]であることを特徴とするリードフレームの製造方
    法。
  4. 【請求項４】 電極を有する半導体チップと、前記半導
    体チップを上面に搭載したダイパッドと、前記ダイパッ
    ドの周囲に配置されたリードと、前記リードの底面に突
    出し、側面の角部が丸みを帯びた外部端子と、前記半導
    体チップの電極と前記リードの上面とを電気的に接続し
    た金属細線と、前記半導体チップ、前記ダイパッド、前
    記金属細線および前記外部端子の上面を封止した封止樹
    脂とからなることを特徴とする半導体装置。
  5. 【請求項５】 外部端子の側面の角部の曲率半径は、
    ０．１３[ｍｍ]〜０．２０[ｍｍ]であることを特徴とす
    る半導体装置。
JP2002126827A 2002-04-26 2002-04-26 リードフレームの製造方法および半導体装置 Pending JP2003324177A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002126827A JP2003324177A (ja) 2002-04-26 2002-04-26 リードフレームの製造方法および半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002126827A JP2003324177A (ja) 2002-04-26 2002-04-26 リードフレームの製造方法および半導体装置

Publications (1)

Publication Number Publication Date
JP2003324177A true JP2003324177A (ja) 2003-11-14

Family

ID=29541135

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002126827A Pending JP2003324177A (ja) 2002-04-26 2002-04-26 リードフレームの製造方法および半導体装置

Country Status (1)

Country Link
JP (1) JP2003324177A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080350A (ja) * 2004-09-10 2006-03-23 Denso Corp 半導体装置およびその実装構造
JP2008078323A (ja) * 2006-09-20 2008-04-03 Yamaha Corp 表面実装型半導体パッケージ
JP2010010634A (ja) * 2008-06-30 2010-01-14 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置の製造方法
JP2018160661A (ja) * 2017-03-23 2018-10-11 ローム株式会社 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080350A (ja) * 2004-09-10 2006-03-23 Denso Corp 半導体装置およびその実装構造
JP2008078323A (ja) * 2006-09-20 2008-04-03 Yamaha Corp 表面実装型半導体パッケージ
JP2010010634A (ja) * 2008-06-30 2010-01-14 Shinko Electric Ind Co Ltd リードフレーム及び半導体装置の製造方法
JP2018160661A (ja) * 2017-03-23 2018-10-11 ローム株式会社 半導体装置
JP7064869B2 (ja) 2017-03-23 2022-05-11 ローム株式会社 半導体装置

Similar Documents

Publication Publication Date Title
US8178955B2 (en) Semiconductor device
JP3685793B2 (ja) 半導体集積回路装置の製造方法
JPH11260985A (ja) リードフレーム，樹脂封止型半導体装置及びその製造方法
KR20050084598A (ko) 테이핑된 리드 프레임 및 반도체 패키징에서 상기 리드프레임을 제조하고 사용하는 방법
JPH11340409A (ja) リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
US20030006501A1 (en) Semiconductor device, method of manufacturing semiconductor device, lead frame, method of manufacturing lead frame, and method of manufacturing semiconductor device with lead frame
JP2000195984A (ja) 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法
JPH053183A (ja) 半導体装置及びその製造方法
JP3458057B2 (ja) 樹脂封止型半導体装置
JP2003324177A (ja) リードフレームの製造方法および半導体装置
JP2000114426A (ja) 片面樹脂封止型半導体装置
JP3618316B2 (ja) 半導体装置の製造方法
JP4303699B2 (ja) 半導体装置およびその製造方法
JP3940091B2 (ja) 半導体装置
JPH06132442A (ja) 半導体装置およびその製造方法
JP2001077279A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法
JP2002134654A (ja) 樹脂封止型半導体装置及びその製造方法
JP2003347494A (ja) リードフレーム及びその製造方法
JP3959898B2 (ja) 樹脂封止型半導体装置の製造方法
JP2004319884A (ja) 半導体装置およびその製造方法
JP2005327946A (ja) 半導体装置
JP2000077450A (ja) 半導体装置およびその製造方法
JP2002164497A (ja) 半導体装置およびその製造方法
JP2003234434A (ja) 半導体装置の製造方法
JPH09139457A (ja) 半導体装置およびその製造に用いるリードフレーム

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041028

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20050706

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050816

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050926

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051205

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060117