JP2018160661A - 半導体装置 - Google Patents

Abstract

【課題】双方向スイッチとして使用できかつ小型化を図ることが可能となる半導体装置を提供する。【解決手段】半導体装置１は、第１半導体チップのドレイン電極が接続された第１ドレイン端子４と、第１半導体チップのゲート電極が接続された第１ゲート端子５と、第２半導体チップのドレイン電極が接続された第２ドレイン端子６と、第２半導体チップのゲート電極が接続された第２ゲート端子７と、第１半導体チップのソース電極および前記第２半導体チップのソース電極が接続された共通ソース端子８と、各半導体チップおよび各端子を封止する封止樹脂９とを含む。各端子は、封止樹脂９の外面（下面）９ｂと略面一でかつ当該外面９ｂから露出する露出面（下面）４３，５３，６３，７３，８３を有している。【選択図】図１

Description

この発明は、双方向スイッチとして使用できる半導体装置に関する。

半導体装置として、ＭＯＳＦＥＴからなる第１半導体チップと、ＭＯＳＦＥＴからなる第２半導体チップと、第１ドレイン端子と、第１ソース端子と、第１ゲート端子と、第２ドレイン端子と、第２ソース端子と、第２ゲート端子とを備えた半導体装置（以下、従来装置という）が知られている。第１ドレイン端子、第１ソース端子および第１ゲート端子は、それぞれ、第１半導体チップのドレイン電極、ソース電極およびゲート電極に電気的に接続されている。第２ドレイン端子、第２ソース端子および第２ゲート端子は、それぞれ、第２半導体チップのドレイン電極、ソース電極およびゲート電極に電気的に接続されている。

特開２０１３−２３９７４０号公報

前述の従来装置を、２つのＭＯＳＦＥＴが逆直列接続された構成の双方向スイッチとして用いたい場合には、当該半導体装置の外部において、第１半導体チップのソース端子と第２半導体チップのソース端子とを接続部材を介して接続させる必要がある。
この発明の目的は、双方向スイッチとして使用する際に第１半導体チップのソース端子と第２半導体チップのソース端子とを外部で接続する必要がなく、かつ小型化を図ることが可能となる半導体装置を提供することである。

この発明による半導体装置は、ＭＯＳＦＥＴからなる第１半導体チップと、ＭＯＳＦＥＴからなる第２半導体チップと、前記第１半導体チップのドレイン電極が電気的に接続された第１ドレイン端子と、前記第１半導体チップのゲート電極が電気的に接続された第１ゲート端子と、前記第２半導体チップのドレイン電極が電気的に接続された第２ドレイン端子と、前記第２半導体チップのゲート電極が電気的に接続された第２ゲート端子と、前記第１半導体チップのソース電極および前記第２半導体チップのソース電極が電気的に接続された共通ソース端子と、前記各半導体チップおよび前記各端子を封止する封止樹脂とを含み、前記各端子は、前記封止樹脂の外面と略面一でかつ前記外面から露出する露出面を有している。

この半導体装置では、第１半導体チップのソース電極と第２半導体チップのソース電極とは、共通ソース端子に電気的に接続されている。このため、この半導体装置を双方向スイッチとして使用する際に、第１半導体チップのソース端子と第２半導体チップのソース端子とを半導体装置の外部で接続する必要がない。
また、この半導体装置では、各端子は、封止樹脂の外面と略面一でかつ封止樹脂の外面から露出する露出面を有しているので、封止樹脂の外面から突出するリード端子を有する半導体装置に比べて小型化を図ることが可能となる。

この発明の一実施形態では、前記封止樹脂は、対向する２つの表面と、それらの表面を連結する側面とを有する。
この発明の一実施形態では、前記各端子の前記露出面は、前記封止樹脂の２つの表面のうちの一方表面と略面一でかつ当該一方表面から露出した第１露出面を含む。
この発明の一実施形態では、前記各端子の前記露出面は、その端子の前記第１露出面に連なり、前記封止樹脂の側面と略面一でかつ当該側面から露出した第２露出面をさらに含む。

この発明の一実施形態では、前記封止樹脂は、前記２つの表面の平面視形状が矩形の直方体形状であり、前記側面は、前記２つの表面の対向する辺どうしを連結する４つの側面を含んでいる。
この発明の一実施形態では、前記封止樹脂における前記一方表面は、互いに対向する第１辺および第２辺と、前記第１辺および第２辺の一端どうしを連結する第３辺と、前記第１辺および第２辺の他端どうしを連結する第４辺とを有しており、前記第１ドレイン端子の第１露出面は、前記一方表面の前記第１辺と前記第３辺とが連結される第１コーナ部に配置され、前記第２ドレイン端子の第１露出面は、前記一方表面の前記第１辺と前記第４辺とが連結される第２コーナ部に配置されている。また、前記第１ゲート端子の第１露出面は、前記一方表面の前記第２辺と前記第３辺とが連結される第３コーナ部に配置され、前記第２ゲート端子の第１露出面は、前記一方表面の前記第２辺と前記第４辺とが連結される第４コーナ部に配置されている。そして、前記共通ソース端子の第１露出面は、前記一方表面における前記第１ゲート端子の第１露出面および前記第２ゲート端子の第１露出面との中間位置に配置されている。

この発明の一実施形態では、前記各端子の第１露出面は、前記一方表面の４辺と平行な４辺を有する矩形状である。そして、前記各ドレイン端子の第１露出面の前記第１辺と平行な辺の長さをＬＤ１とし、前記第３辺と平行な辺の長さをＬＤ２とし、前記各ゲート端子の第１露出面の前記第１辺と平行な辺の長さをＬＧ１とし、前記第３辺と平行な辺の長さをＬＧ２とし、前記ソース端子の第１露出面の前記第１辺と平行な辺の長さをＬＳ１とし、前記第３辺と平行な辺の長さをＬＳ２とし、前記第１ドレイン端子の第１露出面と前記第２ドレイン端子の第１露出面との前記第１辺に沿う方向の間隔をｄ１とし、前記第１ゲート端子の第１露出面と前記共通ソース端子の第１露出面との前記第２辺に沿う方向の間隔をｄ２とし、前記第２ゲート端子の第１露出面と前記共通ソース端子の第１露出面との前記第２辺に沿う方向の間隔をｄ３とし、前記第１ドレイン端子の第１露出面と前記第１ゲート端子の第１露出面との前記第３辺に沿う方向の間隔をｄ４とし、前記第２ドレイン端子の第１露出面と前記第２ゲート端子の第１露出面との前記第４辺に沿う方向の間隔をｄ５とすると、次式（ａ）および（ｂ）が成り立つ。

ｄ１＝ｄ２＝ｄ３＝ｄ４＝ｄ５ …（ａ）
ＬＳ２＝ＬＧ２ …（ｂ）
この発明の一実施形態では、次式（ｃ）〜（ｆ）がさらに成り立つ。
ＬＳ１＝ｄ１ …（ｃ）
ＬＤ２＝ＬＤ１…（ｄ）
ＬＧ２＝ＬＧ１…（ｅ）
ＬＤ１＞ＬＧ１…（ｆ）
この発明の一実施形態では、前記第１ドレイン端子の第１露出面の面積と、前記第２ドレイン端子の第１露出面の面積との和は、前記封止樹脂の前記一方表面全体の面積の１／４〜３／８である。

この発明の一実施形態では、前記第１ドレイン端子の第１露出面の面積と、前記第２ドレイン端子の第１露出面の面積と、前記第１ゲート端子の第１露出面の面積と、前記第２ゲート端子の第１露出面の面積と、前記共通ソース端子の第１露出面の面積との和は、前記封止樹脂の前記一方表面全体の面積の１／３〜１１／２４である。
この発明の一実施形態では、前記第１ドレイン端子、前記第２ドレイン端子、前記第１ゲート端子および前記第２ゲート端子の第１露出面は、平面視において、それが配置される前記封止樹脂のコーナ部の２つの辺と整合する第５辺および第６辺と、前記第５辺および第６辺それぞれに一端が接続されかつ他端が互いに接続される第７辺および第８辺とを有する四角形状であり、前記第７辺と前記第８辺との接続部が当該第１露出面の外方に向かって突出した湾曲状に形成されている。

この発明の一実施形態では、前記共通ソース端子の第１露出面は、平面視において、前記封止樹脂における前記一方表面の前記第２辺と整合する第９辺と、前記第９辺の両端に、一端がそれぞれ接続される第１０辺および前記第１１辺と、前記第１０辺と前記第１１辺とを接続する第１２辺とを有する四角形状であり、前記第１０辺と前記第１２辺との接続部と、前記第１１辺と前記第１２辺との接続部とが、当該第１露出面の外方に向かって突出した湾曲状に形成されている。

図１は、この発明の第１実施形態に係る半導体装置の図解的な斜視図である。 図２は、図１の図解的な平面図である。 図３は、図１の図解的な正面図である。 図４は、図１の図解的な背面図である。 図５は、図１の図解的な左側面図である。 図６は、図１の図解的な右側面図である。 図７は、図１の図解的な底面図である。 図８は、内部構造を示す平面図である。 図９は、図８のIX-IX線に沿う断面図である。 図１０は、図８のX-X線に沿う断面図である。 図１１は、図８のXI-XI線に沿う断面図である。 図１２は、図１の半導体装置の実装状態を示し、図９の断面図に対応する断面図である。 図１３は、図１の半導体装置の実装状態を示し、図１０の断面図に対応する断面図である。 図１４は、図１の半導体装置によって実現される双方向スイッチの電気回路を示す電気回路図である。 図１５は、図１４の双方向スイッチの使用例を説明するための回路図である。 図１６は、この発明の第２実施形態に係る半導体装置の図解的な斜視図である。 図１７は、図１６の図解的な平面図である。 図１８は、図１６の図解的な正面図である。 図１９は、図１６の図解的な背面図である。 図２０は、図１６の図解的な左側面図である。 図２１は、図１６の図解的な右側面図である。 図２２は、図１６の図解的な底面図である。 図２３は、内部構造を示す平面図である。 図２４は、図２３のXXIV- XXIV線に沿う断面図である。 図２５は、図２３のXXV-XXV線に沿う断面図である。 図２６は、図２３のXXVI-XXVI線に沿う断面図である。 図２７は、図１６の半導体装置の実装状態を示し、図２４の断面図に対応する断面図である。 図２８は、図１６の半導体装置の実装状態を示し、図２５の断面図に対応する断面図である。

以下では、本発明の実施の形態を、添付図面を参照して詳細に説明する。
図１は、この発明の第１実施形態に係る半導体装置の図解的な斜視図である。図２は、図１の図解的な平面図である。図３は、図１の図解的な正面図である。図４は、図１の図解的な背面図である。図５は、図１の図解的な左側面図である。図６は、図１の図解的な右側面図である。図７は、図１の図解的な底面図である。図８は、内部構造を示す平面図である。図９は、図８のIX-IX線に沿う断面図である。図１０は、図８のX-X線に沿う断面図である。図１１は、図８のXI-XI線に沿う断面図である。

図１〜図１１に示される半導体装置１は、図１４に示すような電気回路で表される双方向スイッチ１００を実現するための装置である。双方向スイッチ１００は、背中合わせに接続（逆直列接続(back-to-back connection)）された第１のＭＯＳＦＥＴ１０１と第２のＭＯＳＦＥＴ１０２とを含む。図１の例では、各ＭＯＳＦＥＴ１０１，１０２は、ｎチャネル型のＭＯＳＦＥＴである。第１のＭＯＳＦＥＴ１０１は、第１の寄生ダイオード１１１を有している。第１の寄生ダイオード１１１は、第１のＭＯＳＦＥＴ１０１に逆並列接続されている。具体的には、第１の寄生ダイオード１１１のアノードは、第１のＭＯＳＦＥＴ１０１のソースに接続され、第１の寄生ダイオード１１１のカソードは、第１のＭＯＳＦＥＴ１０１のドレインに接続されている。

第２のＭＯＳＦＥＴ１０２は、第２の寄生ダイオード１１２を含む。第２の寄生ダイオード１１２は、第２のＭＯＳＦＥＴ１０２に逆並列接続されている。具体的には、第２の寄生ダイオード１１２のアノードは、第２のＭＯＳＦＥＴ１０２のソースに接続され、第２の寄生ダイオード１１２のカソードは、第２のＭＯＳＦＥＴ１０２のドレインに接続されている。

第１のＭＯＳＦＥＴ１０１のソースは、第２のＭＯＳＦＥＴ１０２のソースに接続されている。つまり、第１のＭＯＳＦＥＴ１０１のソースと第２のＭＯＳＦＥＴ１０２とは、第１の寄生ダイオード１１１と第２の寄生ダイオード１１２との向きが反対となるように直列接続（逆直例接続）されている。
双方向スイッチ１００は、第１のＭＯＳＦＥＴ１０１のドレイン電極に接続された第１ドレイン端子４と、第１のＭＯＳＦＥＴ１０１のゲート電極に接続された第１ゲート端子５とを含む。また、双方向スイッチ１００は、第２のＭＯＳＦＥＴ１０２のドレイン電極に接続された第２ドレイン端子６と、第２のＭＯＳＦＥＴ１０２のゲート電極に接続された第２ゲート端子７とを含む。さらに、双方向スイッチ１００は、第１のＭＯＳＦＥＴ１０１のソース電極と第２のＭＯＳＦＥＴ１０２のソース電極とが接続された共通ソース端子８とを含む。

第１ゲート端子５および第２ゲート端子７に与えられるゲート信号がアクティブレベルになると、第１および第２のＭＯＳＦＥＴ１０１，１０２がオンとなるので、第１ドレイン端子４と第２ドレイン端子６との間に双方向に電流を流すことが可能となる。第１ゲート端子５および第２ゲート端子７に与えられるゲート信号が非アクティブレベルになると、第１および第２のＭＯＳＦＥＴ１０１，１０２がオフとなる。寄生ダイオード１１１，１１２は互いに向きが反対となるように接続されているため、第１および第２のＭＯＳＦＥＴ１０１，１０２がオフの状態では、双方向の電流の流れが阻止される。

このような双方向スイッチ１００は、たとえば、図１５に示すように、ノート型ＰＣ内の電源部１３０に設けられる。具体的には、双方向スイッチ１００の一方のドレイン端子６は、バッテリー１２１に接続される。双方向スイッチ１００の他方のドレイン端子４は、ＤＣ入力端子１２２および内部回路１２３に接続される。双方向スイッチ１００のゲート信号は、制御装置１２４によって制御される。双方向スイッチ１００のゲート信号がアクティブレベルになると、双方向スイッチ１００がオンとなり、バッテリー１２１は、ＤＣ入力端子１２２および内部回路１２３に接続される。双方向スイッチ１００のゲート信号が非アクティブレベルになると、双方向スイッチ１００がオフとなり、バッテリー１２１は、ＤＣ入力端子１２２および内部回路１２３から切り離される。

以下、図１〜図１１を参照して、半導体装置１について詳しく説明する。以下の説明において、上とは図３（正面図）の紙面の上側を、下とは図３の紙面の下側をいい、左とは図３の紙面の左側をいい、右とは図３の紙面の右側をいい、前とは図２（平面図）の紙面の下側をいい、後とは図２の紙面の上側をいうものとする。なお、図１は、底面（下面）が上方を向くように配置された状態での半導体装置１の外観を示している。図１では、半導体装置１の背面（後側面）が前方を向き、半導体装置１の正面（前側面）が後方を向いている。

主として図１および図８〜図１１を参照して、半導体装置１は、図１４の第１のＭＯＳＦＥＴ１０１として機能する第１半導体チップ２と、図１４の第２のＭＯＳＦＥＴ１０２として機能する第２半導体チップ３と、第１ドレイン端子４と、第１ゲート端子５と、第２ドレイン端子６と、第２ゲート端子７と、共通ソース端子８と、第１〜第４のボンディングワイヤ（金属接続部材）１１〜１４と、封止樹脂９とを備えている。

第１半導体チップ２は、機能素子が形成されている側の表面（デバイス形成面）を上方に向けた状態で、第１ドレイン端子４上にダイボンディングされている。第１半導体チップ２の底面（下面）にはドレイン電極が形成されている。第１半導体チップ２のドレイン電極は、第１ドレイン端子４の上面に機械的および電気的に接続されている。
第１半導体チップ２の表面（上面）には、ソース電極（ソースパッド）２Ｓおよびゲート電極（ゲートバッド）２Ｇ（図８参照）が形成されている。ソース電極２Ｓは、ボンディングワイヤ１１によって共通ソース端子８に接続されている。ゲート電極２Ｇは、ボンディングワイヤ１２によって第１ゲート端子５に接続されている。

第２半導体チップ３は、機能素子が形成されている側の表面（デバイス形成面）を上方に向けた状態で、第２ドレイン端子６上にダイボンディングされている。第２半導体チップ３の底面（下面）にはドレイン電極が形成されている。第２半導体チップ３のドレイン電極は、第２ドレイン端子６の上面に機械的および電気的に接続されている。
第２半導体チップ３の表面（上面）には、ソース電極（ソースパッド）３Ｓおよびゲート電極（ゲートバッド）３Ｇ（図８参照）が形成されている。ソース電極３Ｓは、ボンディングワイヤ１３によって共通ソース端子８に接続されている。ゲート電極３Ｇは、ボンディングワイヤ１４によって第２ゲート端子７に接続されている。各端子４〜８は、銅または銅を含む合金からなる金属薄板から形成されている。

封止樹脂９は、たとえば、エポキシ樹脂からなる。封止樹脂９は、図１に示すように、例えば、上下方向に扁平な略直方体形状に形成されている。上下方向は、半導体装置１の厚さ方向と同義である。略直方体状の封止樹脂９は、天面をなす上面９ａと、底面をなす下面９ｂと、上面９ａおよび下面９ｂに対して略垂直な方向に延びる側面９ｃ〜９ｆとを有している。上面９ａおよび下面９ｂは、いずれも平坦面である。

上面９ａおよび下面９ｂは、平面視において、左右方向に長い矩形状に形成されている。側面９ｃ〜９ｆは、上面９ａおよび下面９ｂに連なっている。詳しくは、側面９ｃ〜９ｆは、半導体装置１において、上面９ａおよび下面９ｂを除いた全周に形成されている。換言すれば、半導体装置１は、上面９ａおよび下面９ｂのそれぞれの４辺に連なる４つの側面９ｃ〜９ｆを有している。４つの側面９ｃ〜９ｆは、前側面９ｃ、左側面９ｄ、後側面９ｅおよび右側面９ｆとからなる。

図８に示すように、封止樹脂９の内部を平面から見た場合、第１ドレイン端子４は左後方のコーナ部に配置され、第２ドレイン端子６は右後方のコーナ部に配置され、第１ゲート端子５は左前方のコーナ部に配置され、第２ゲート端子７は右前方のコーナ部に配置され、共通ソース端子８は、第１ゲート端子５と第２ゲート端子７との間位置に配置されている。

図１、図８および図９を参照して、第１ドレイン端子４は、矩形状の底面形状を有する直方体状の端子本体部４１と、端子抜け抑制部４２とを一体的に有している。端子本体部４１は、下面４３と、下面４３と反対側に位置する上面４４と、下面４３と上面４４とを接続する４つの側面４５とを有している。端子本体部４１の下面４３は、封止樹脂９の下面９ｂと略面一であり、下面９ｂから露出している。つまり、端子本体部４１の下面４３は、第１ドレイン端子４の第１露出面を構成している。底面視（平面視）において、端子本体部４１は封止樹脂９の下面９ｂの左後側のコーナ部において、端子本体部４１の下面４３の４辺が封止樹脂９の下面９ｂの４辺とほぼ平行となる姿勢で配置されている。

端子本体部４１の４つの側面４５のうち、左側面および後側面は、それぞれ第１側面部４６と第２側面部４８と連結部４７とを有している。第１側面部４６は、下面４３に連なっており、上面４４に向かって略垂直に延びている。第２側面部４８は、上面４４に連なっており、下面４３に向かって略垂直に延びている。端子本体部４１の左側面および後側面において、第１側面部４６は、第２側面部４８よりも横方向（上下方向と直交する方向）における外方に張り出している。端子本体部４１の左側面および後側面において、連結部４７は、第２側面部４８から第１側面部４６に向かって、徐々に横方向における外方に拡がりながら延び、第２側面部４８と第１側面部４６とを繋いでいる。

端子本体部４１の左側面の第１側面部４６および後側面の第１側面部４６は、それぞれ、封止樹脂９の左側面９ｄおよび後側面９ｅと略面一であり、左側面９ｄおよび後側面９ｅから露出している。つまり、端子本体部４１の左側面の第１側面部４６および後側面の第１側面部４６は、第１ドレイン端子４の第１露出面に連なる第２露出面を構成している。端子本体部４１の２つの第１側面部４６が交差して形成された角部および各第１側面部４６と下面４３とが交差して形成された角部も、封止樹脂９から露出している。

端子抜け抑制部４２は、端子本体部４１の右側面および前側面から、横方向における外方に向かって張り出すように形成されている。端子抜け抑制部４２は、端子本体部４１よりも薄く形成されている。端子抜け抑制部４２の上面は、端子本体部４１の上面４４と面一をなしている。第１ドレイン端子４の上面（端子本体部の上面４４および端子抜け抑制部４２の上面を含む）に、第１半導体チップ２がダイボンディングされている。

封止樹脂９の下面９ｂから露出する端子本体部４１の下面４３および封止樹脂９の左側面９ｄおよび後側面９ｅから露出する第１側面部４６には、半田濡れ性を高めるための半田めっき層（図示略）が形成されている。
第２ドレイン端子６は、矩形状の底面形状を有する直方体状の端子本体部６１と、端子抜け抑制部６２とを一体的に有している。端子本体部６１は、下面６３と、下面６３と反対側に位置する上面６４と、下面６３と上面６４とを接続する４つの側面６５とを有している。端子本体部６１の下面６３は、封止樹脂９の下面９ｂと略面一であり、下面９ｂから露出している。つまり、端子本体部６１の下面６３は、第２ドレイン端子６の第１露出面を構成している。底面視（平面視）において、端子本体部６１は封止樹脂９の下面９ｂの右後側のコーナ部において、端子本体部６１の下面６３の４辺が封止樹脂９の下面９ｂの４辺とほぼ平行となる姿勢で配置されている。

端子本体部６１の４つの側面６５のうち、右側面および後側面は、それぞれ第１側面部６６と第２側面部６８と連結部６７とを有している。第１側面部６６は、下面６３に連なっており、上面６４に向かって略垂直に延びている。第２側面部６８は、上面６４に連なっており、下面６３に向かって略垂直に延びている。端子本体部６１の右側面および後側面において、第１側面部６６は、第２側面部６８よりも横方向（上下方向と直交する方向）における外方に張り出している。端子本体部６１の右側面および後側面において、連結部６７は、第２側面部６８から第１側面部６６に向かって、徐々に横方向における外方に拡がりながら延び、第２側面部６８と第１側面部６６とを繋いでいる。

端子本体部６１の右側面の第１側面部６６および後側面の第１側面部６６は、それぞれ、封止樹脂９の右側面９ｆおよび後側面９ｅと略面一であり、右側面９ｆおよび後側面９ｅから露出している。つまり、端子本体部６１の右側面の第１側面部６６および後側面の第１側面部６６は、第２ドレイン端子６の第１露出面に連なる第２露出面を構成している。端子本体部６１の２つの第１側面部６６が交差して形成された角部および各第１側面部６６と下面６３とが交差して形成された角部も、封止樹脂９から露出している。

端子抜け抑制部６２は、端子本体部６１の左側面および前側面から、横方向における外方に向かって張り出すように形成されている。端子抜け抑制部６２は、端子本体部６１よりも薄く形成されている。端子抜け抑制部６２の上面は、端子本体部６１の上面６４と面一をなしている。第２ドレイン端子６の上面（端子本体部６１の上面６４および端子抜け抑制部６２の上面を含む）に、第２半導体チップ３がダイボンディングされている。

封止樹脂９の下面９ｂから露出する端子本体部６１の下面６３および封止樹脂９の右側面９ｆおよび後側面９ｅから露出する第１側面部６６には、半田濡れ性を高めるための半田めっき層（図示略）が形成されている。
図１、図８および図１０を参照して、第１ゲート端子５は、矩形状の底面形状を有する直方体状の端子本体部５１と、端子抜け抑制部５２とを一体的に有している。端子本体部５１は、下面５３と、下面５３と反対側に位置する上面５４と、下面５３と上面５４とを接続する４つの側面５５とを有している。端子本体部５１は、その下面５３が封止樹脂９の下面９ｂから露出している。端子本体部５１の下面５３は、封止樹脂９の下面９ｂと略面一であり、下面９ｂから露出している。つまり、端子本体部５１の下面５３は、第１ゲート端子５の第１露出面を構成している。底面視（平面視）において、端子本体部５１は封止樹脂９の下面９ｂの左前側のコーナ部において、端子本体部５１の下面５３の４辺が封止樹脂９の下面９ｂの４辺とほぼ平行となる姿勢で配置されている。

端子本体部５１の４つの側面５５のうち、左側面および前側面は、それぞれ第１側面部５６と第２側面部５８と連結部５７とを有している。第１側面部５６は、下面５３に連なっており、上面５４に向かって略垂直に延びている。第２側面部５８は、上面５４に連なっており、下面５３に向かって略垂直に延びている。端子本体部５１の左側面および前側面において、第１側面部５６は、第２側面部５８よりも横方向（上下方向と直交する方向）における外方に張り出している。端子本体部５１の左側面および後側面において、連結部５７は、第２側面部５８から第１側面部５６に向かって、徐々に横方向における外方に拡がりながら延び、第２側面部５８と第１側面部５６とを繋いでいる。

端子本体部５１の左側面の第１側面部５６および前側面の第１側面部５６は、それぞれ、封止樹脂９の左側面９ｄおよび前側面９ｃと略面一であり、左側面９ｄおよび前側面９ｃから露出している。つまり、端子本体部５１の左側面の第１側面部５６および前側面の第１側面部５６は、第１ゲート端子５の第１露出面に連なる第２露出面を構成している。端子本体部５１の２つの第１側面部５６が交差して形成された角部および各第１側面部５６と下面５３とが交差して形成された角部も、封止樹脂９から露出している。

端子抜け抑制部５２は、端子本体部５１の右側面および後側面から、横方向における外方に向かって張り出すように形成されている。端子抜け抑制部５２は、端子本体部５１よりも薄く形成されている。端子抜け抑制部５２の上面は、端子本体部５１の上面５４と面一をなしている。第１ゲート端子５の上面（端子本体部５１の上面５４および端子抜け抑制部５２の上面を含む）に、第２ボンディングワイヤ１２の一端が接続されている。

封止樹脂９の下面９ｂから露出する端子本体部５１の下面５３および封止樹脂９の左側面９ｄおよび前側面９ｃから露出する第１側面部５６には、半田濡れ性を高めるための半田めっき層（図示略）が形成されている。
第２ゲート端子７は、矩形状の底面形状を有する直方体状の端子本体部７１と、端子抜け抑制部７２とを一体的に有している。端子本体部７１は、下面７３と、下面７３と反対側に位置する上面７４と、下面７３と上面７４とを接続する４つの側面７５とを有している。端子本体部７１の下面７３は、封止樹脂９の下面９ｂと略面一であり、下面９ｂから露出している。つまり、端子本体部７１の下面７３は、第２ゲート端子７の第１露出面を構成している。底面視（平面視）において、端子本体部７１は封止樹脂９の下面９ｂの右前側のコーナ部において、端子本体部７１の下面７３の４辺が封止樹脂９の下面９ｂの４辺とほぼ平行となる姿勢で配置されている。

端子本体部７１の４つの側面７５のうち、右側面および前側面は、それぞれ第１側面部７６と第２側面部７８と連結部７７とを有している。第１側面部７６は、下面７３に連なっており、上面７４に向かって略垂直に延びている。第２側面部７８は、上面７４に連なっており、下面７３に向かって略垂直に延びている。端子本体部７１の右側面および前側面において、第１側面部７６は、第２側面部７８よりも横方向（上下方向と直交する方向）における外方に張り出している。端子本体部７１の右側面および前側面において、連結部７７は、第２側面部７８から第１側面部７６に向かって、徐々に横方向における外方に拡がりながら延び、第２側面部７８と第１側面部７６とを繋いでいる。

端子本体部７１の右側面の第１側面部７６および前側面の第１側面部７６は、それぞれ、封止樹脂９の右側面９ｆおよび前側面９ｃと略面一であり、右側面９ｆおよび前側面９ｃから露出している。つまり、端子本体部７１の右側面の第１側面部７６および前側面の第１側面部７６は、第２ゲート端子７の第１露出面と連なる第２露出面を構成している。端子本体部７１の２つの第１側面部７６が交差して形成された角部および各第１側面部７６と下面７３とが交差して形成された角部も、封止樹脂９から露出している。

端子抜け抑制部７２は、端子本体部７１の左側面および後側面から、横方向における外方に向かって張り出すように形成されている。端子抜け抑制部７２は、端子本体部７１よりも薄く形成されている。端子抜け抑制部７２の上面は、端子本体部７１の上面７４と面一をなしている。第２ゲート端子７の上面（端子本体部７１の上面７４および端子抜け抑制部７２の上面を含む）に、第４ボンディングワイヤ１４の一端が接続されている。

封止樹脂９の下面９ｂから露出する端子本体部７１の下面７３および封止樹脂９の右側面９ｆおよび前側面９ｃから露出する第１側面部７６には、半田濡れ性を高めるための半田めっき層（図示略）が形成されている。
図１、図８、図１０および図１１を参照して、共通ソース端子８は、矩形状の底面形状を有する直方体状の端子本体部８１と、端子抜け抑制部８２とを一体的に有している。端子本体部８１は、下面８３と、下面８３と反対側に位置する上面８４と、下面８３と上面８４とを接続する４つの側面８５とを有している。端子本体部８１の下面８３は、封止樹脂９の下面９ｂと略面一であり、下面９ｂから露出している。つまり、端子本体部８１の下面８３は、共通ソース端子８の第１露出面を構成している。底面視（平面視）において、端子本体部８１は封止樹脂９の下面９ｂの前側中央部において、端子本体部８１の下面８３の４辺が封止樹脂９の下面９ｂの４辺とほぼ平行となる姿勢で配置されている。

端子本体部８１の４つの側面８５のうち、前側面は、第１側面部８６と第２側面部８８と連結部８７とを有している。第１側面部８６は、下面８３に連なっており、上面８４に向かって略垂直に延びている。第２側面部８８は、上面８４に連なっており、下面８３に向かって略垂直に延びている。第１側面部８６は、第２側面部８８よりも横方向（上下方向に直交する方向）における外方に張り出している。連結部８７は、第２側面部８８から第１側面部８６に向かって、徐々に横方向における外方に拡がりながら延び、第２側面部８８と第１側面部８６とを繋いでいる。

端子本体部８１の前側面の第１側面部８６は、封止樹脂９の前側面９ｃと略面一であり、前側面９ｃから露出している。つまり、端子本体部８１の前側面の第１側面部８６は、共通ソース端子８の第１露出面に連なる第２露出面を構成している。端子本体部８１の第１側面部８６と下面８３とが交差して形成された角部も、封止樹脂９から露出している。
端子抜け抑制部８２は、端子本体部８１の後側面から、後方に向かって張り出すように形成されている。端子抜け抑制部８２は、端子本体部８１よりも薄く形成されている。端子抜け抑制部８２の上面は、端子本体部８１の上面８４と面一をなしている。共通ソース端子８の上面（端子本体部８１の上面８４および端子抜け抑制部８２の上面を含む）に、第１ボンディングワイヤ１１および第３ボンディングワイヤ１３の一端が接続されている。

封止樹脂９の下面９ｂから露出する端子本体部８１の下面８３および封止樹脂９の前側面９ｃから露出する第１側面部８６には、半田濡れ性を高めるための半田めっき層（図示略）が形成されている。
第１半導体チップ２および第２半導体チップ３とともに、各端子４，５，６，７，８を樹脂封止した状態では、各端子抜け抑制部４２，５２，６２，７２，８２の下方に封止樹脂９が回り込むので、各端子４，５，６，７，８の封止樹脂９からの抜け防止が図られる。

図７を参照して、封止樹脂９の下面９ｂは、前側面９ｃ、左側面９ｄ、後側面９ｅおよび右側面９ｆにそれぞれ対応した前辺１０ｃ、左辺１０ｄ、後辺１０ｅおよび右辺１０ｆを有している。この実施形態では、第１ドレイン端子４の下面４３の形状および大きさと第２ドレイン端子６の下面６３の形状および大きさとはほぼ等しい。また、第１ゲート端子５の下面５３の形状および大きさと第２ゲート端子７の下面７３の形状および大きさとはほぼ等しい。

封止樹脂９の下面９ｂの前辺１０ｃ（後辺１０ｅ）の長さをＬとし、左辺１０ｄ（右辺１０ｆ）の長さをＷとする。第１ドレイン端子４の下面４３および第２ドレイン端子６の下面６３における下面９ｂの前辺１０ｃに平行な辺の長さをＬＤ１とし、下面９ｂの左辺１０ｄに平行な辺の長さをＬＤ２とする。
第１ゲート端子５の下面５３および第２ゲート端子７の下面７３における封止樹脂９の下面の前辺１０ｃに平行な辺の長さをＬＧ１とし、封止樹脂９の下面の左辺１０ｄに平行な辺の長さをＬＧ２とする。共通ソース端子８の下面８３における封止樹脂９の下面の前辺１０ｃに平行な辺の長さをＬＳ１とし、封止樹脂９の下面の左辺１０ｄに平行な辺の長さをＬＳ２とする。

第１ドレイン端子４の下面４３と第２ドレイン端子６の下面６３との、封止樹脂９の下面の後辺１０ｅに沿う方向の間隔をｄ１とする。第１ゲート端子５の下面５３と共通ソース端子８の下面８３との、封止樹脂９の下面の前辺１０ｃに沿う方向の間隔をｄ２とする。第２ゲート端子７の下面７３と共通ソース端子８の下面８３との、封止樹脂９の下面の前辺１０ｃに沿う方向の間隔をｄ３とする。第１ドレイン端子４の下面４３と第１ゲート端子５の下面５３との、封止樹脂９の下面の左辺１０ｄに沿う方向の間隔をｄ４とする。第２ドレイン端子６の下面６３と第２ゲート端子７の下面７３との、封止樹脂９の下面の右辺１０ｆに沿う方向の間隔をｄ５とする。

半導体装置１は、次式（１），（２）を満たしていることが好ましい。
ｄ１＝ｄ２＝ｄ３＝ｄ４＝ｄ５ …（１）
ＬＳ２＝ＬＧ２ …（２）
半導体装置１は、さらに、次式（３），（４），（５），（６）を満たしていることが好ましい。

ＬＳ１＝ｄ１ …（３）
ＬＤ２＝ＬＤ１…（４）
ＬＧ２＝ＬＧ１…（５）
ＬＤ１＞ＬＧ１…（６）
この実施形態では、前記式（１）〜（６）を満たすように、ＬＳ１，ＬＳ２，ＬＧ１，ＬＧ２，ＬＳ１，ＬＳ２，ｄ１〜ｄ５が設定されている。

具体的には、この実施形態では、ＬＳ１，ＬＳ２，ＬＧ１，ＬＧ２，ＬＳ１，ＬＳ２，ｄ１〜ｄ５は、次のような長さに設定されている。
ＬＤ１＝ＬＤ２＝０．３ｍｍ
ＬＧ１＝ＬＧ２＝ＬＳ２＝０．１ｍｍ
ｄ１＝ｄ２＝ｄ３＝ｄ４＝ｄ５＝ＬＳ１＝０．２ｍｍ
半導体チップ２，３の熱を効率良く放熱するためには、ドレイン端子４，６の下面４３，６３の面積は大きいほどよい。しかし、ドレイン端子４，６の下面４３，６３の面積を大きくすると、半導体装置１のサイズが大きくなる。この実施形態では、半導体装置１の小型化を図るために、ドレイン端子４，６の下面４３，６３の大きさは、半導体チップ２，３の放熱のために最低限必要な大きさに設定されている。具体的には、ドレイン端子４，６の下面４３，６３の辺の長さＬＤ１，ＬＤ２は、０．３ｍｍに設定されている。

ゲート端子４，７の上面４４，７４には、ボンディングワイヤ１２，１４の一端が接続される。この実施形態では、半導体装置１の小型化を図るために、ゲート端子４，７の上面４４，７４の大きさは、ボンディングワイヤ１２，１４の一端を接続するのに最低限必要な大きさに設定されている。具体的には、ゲート端子４，７の上面４４，７４の大きさは、０．１ｍｍ×０．１ｍｍに設定されている。これに伴って、ゲート端子４，７の下面４３，７３の辺の長さＬＧ１，ＬＧ２は、０．１ｍｍに設定されている。

後述するように、半導体装置１を実装基板２０１（図１２、図１３参照）に実装する際には、各端子４，５，６，７，８の下面４３，５３，６３，７３，８３に半田２１１が塗布される。この際、隣接する端子４〜８の下面に塗布される半田どうしが接触しないようにする必要がある。この実施形態では、半導体装置１の小型化を図るために、隣接する端子４〜８間の間隔は、隣接する端子４〜８に塗布される半田どうしの接触を防止するのに最低限必要な間隔に設定されている。具体的には、隣接する端子４〜８間の間隔ｄ１〜ｄ５は、０．２ｍｍに設定されている。

このような間隔ｄ１〜ｄ５を獲得するために、共通ソース端子８の下面８３の隣り合う２辺の長さＬＳ１およびＬＳ２は、それぞれ０．２ｍｍおよび０．１ｍｍに設定されている。
つまり、この実施形態では、半導体装置１の長さＬは、０．８ｍｍ（＝０．３ｍｍ＋０．２ｍｍ＋０．３ｍｍ）である。半導体装置１の幅Ｗは、０．６ｍｍ（＝０．１ｍｍ＋０．２ｍｍ＋０．３ｍｍ）である。半導体装置１の高さＨ（図５および図６参照）は、０．３６ｍｍである。また、各端子，５，６，７，８の封止樹脂９の側面９ｃ〜９ｆから露出している第１側面部４６，５６，６６，７６，８６の高さｈ（図５および図６参照）は、０．０６ｍｍである。なお、前述した各部の寸法は一例であって、これらに限られるものではない。

この実施形態では、第１ドレイン端子４の下面４３の面積と、第２ドレイン端子６の下面６３の面積との和が０．３＊０．３＋０．３＊０．３＝０．１８ｍｍ^２である。ドレイン端子４，６の下面の面積の総和は、半導体装置１の下面全体の面積の３／８（＝１８／４８）である。また、金属端子（ドレイン端子４，６、ゲート端子５，７および共通ソース端子８）の下面の面積の総和は、半導体装置１の下面全体の面積の１１／２４（＝（１８＋１＋１＋２）／４８）である。従って、この実施形態の半導体装置１では、放熱性が良好である。

また、半田どうしの接触をさらに防ぐ場合、ドレイン端子４，６の底面４３，６３の面積をさらに小さくしてもよい。たとえば、ＬＤ２＝０．２ｍｍかつＬＤ１＝０．３ｍｍあるいは、ＬＤ２＝０．３ｍｍかつＬＤ１＝０．２ｍｍにしてもよい。その場合、ドレイン端子４，６の下面４３，６３の面積の総和は、半導体装置１の下面全体の面積の１／４（＝１２／４８）であり、金属端子（ドレイン端子４，６、ゲート端子５，７および共通ソース端子８）の下面の面積の総和は、半導体装置１の下面全体の面積の１／３（＝（１２＋１＋１＋２）／４８）である。

つまり、放熱性の観点から、ドレイン端子４，６の下面４３，６３の面積の総和は、半導体装置１の下面全体の面積の１／４〜３／８であることが好ましい。また、金属端子（ドレイン端子４，６、ゲート端子５，７および共通ソース端子８）の下面の面積の総和は、半導体装置１の下面全体の面積の１／３〜１１／２４であることが好ましい。
図１２および図１３は、半導体装置１の実装状態を示す図解的な断面図である。図１２は、図９に対応する断面図を示し、図１３は図１０に対応する断面図を示している。

半導体装置１は、実装基板（配線基板）２０１の表面に実装される。実装基板２０１の表面２０２には、第１ドレイン端子用ランド２０４と、第１ゲート端子用ランド２０５と、
第２ドレイン端子用ランド２０６と、第２ゲート端子用ランド２０７と、共通ソース端子用ランド２０８とが形成されている。

半導体装置１を実装基板２０１に実装するには、まず、実装基板２０１上の各ランド２０４〜２０８の表面にクリーム状の半田２１１を塗布する。次に、実装基板２０１上のランド２０４、２０５、２０６、２０７および２０８に、それぞれ半導体装置１の端子４の下面４３、端子５の下面５３、端子６の下面６３、端子７の下面７３および端子８の下面８３が対向するような姿勢で、半導体装置１をこれらのランド２０４〜２０８上に載せる。

次に、半導体装置１を実装基板２０１のランド２０４〜２０８に押し付けた状態で一定時間加熱した後、冷却する。これにより、半導体装置１の端子４、５、６、７および８が、それぞれ、実装基板２０１上のランド２０４、２０５、２０６、２０７および２０８に半田２１１によって接合される。
各端子４，５，６，７，８の下面４３，５３，６３，７３，８３および第１側面部４６，５６，６６，７６，８６には、半田濡れ性を高めるためのめっき層が形成されている。このため、各端子４，５，６，７，８の下面４３，５３，６３，７３，８３が各ランド２０４，２０５，２０６，２０７，２０８上のクリーム半田２１１に接合されると、クリーム半田２１１が各端子４，５，６，７，８の第１側面部４６，５６，６６，７６，８６に這い上がるように密着する。その結果、半導体装置１と実装基板２０１との実装強度を向上させ、接続信頼性を向上させることができる。

また、これにより、各端子４，５，６，７，８の第１側面部４６，５６，６６，７６，８６に、いわゆる半田フィレットが形成されるため、各端子４，５，６，７，８と各ランド２０４，２０５，２０６，２０７，２０８との接合（半田付け）状態を容易に外観検査することができる。
前述の第１実施形態に係る半導体装置１では、第１半導体チップ２のソース電極と第２半導体チップ３のソース電極とは、共通ソース端子８に電気的に接続されている。このため、この半導体装置１を双方向スイッチとして使用する際に、第１半導体チップ２のソース端子と第２半導体チップ３のソース端子とを半導体装置１の外部で接続する必要がない。

また、前述の第１実施形態に係る半導体装置では、各端子４，５，６，７，８は、封止樹脂９の下面９ｂと略面一でかつ封止樹脂９の下面９ｂから露出する下面（第１露出面）４３，５３，６３，７３，８３を有しているので、封止樹脂９の外面から突出するリード端子を有する半導体装置に比べて小型化を図ることが可能となる。
また、前述の第１実施形態に係る半導体装置１では、各端子４，５，６，７，８は、封止樹脂９の側面９ｃ〜９ｆから露出する第１側面部（第２露出面）４６，５６，６６，７６，８６を有しているので、各端子４，５，６，７，８と各ランド２０４，２０５，２０６，２０７，２０８との接合状態（実装性）の確認が容易となる。

前述の第１実施形態では、各端子４，５，６，７，８は、封止樹脂９の側面９ｃ〜９ｆから露出する第１側面部（第２露出面）４６，５６，６６，７６，８６を有しているが、このような露出面４６，５６，６６，７６，８６を有していなくてもよい。
また、前述の第１実施形態では、各端子４，５，６，７，８は、封止樹脂９の下面９ｂから露出する下面（第１露出面）４３，５３，６３，７３，８３を有しているが、このような露出面に代えて、各端子４〜８は、封止樹脂９の上面９ａと略面一でかつ封止樹脂９の上面９ａから露出する上面を有していてもよい。

また、第１および第２ドレイン端子４，６は、封止樹脂９の上面９ａおよび下面９ｂのうちの一方の表面から露出する露出面を有し、第１ゲート端子５、第２ゲート端子７および共通ソース端子８は、封止樹脂９の上面９ａおよび下面９ｂのうちの他方の表面から露出する露出面を有していてもよい。
図１６は、この発明の第２実施形態に係る半導体装置の図解的な斜視図である。図１７は、図１６の図解的な平面図である。図１８は、図１６の図解的な正面図である。図１９は、図１６の図解的な背面図である。図２０は、図１６の図解的な左側面図である。図２１は、図１６の図解的な右側面図である。図２２は、図１６の図解的な底面図である。図２３は、内部構造を示す平面図である。図２４は、図２３のXXIV- XXIV線に沿う断面図である。図２５は、図２３のXXV- XXV線に沿う断面図である。図２６は、図２３のXXVI- XXVI線に沿う断面図である。

図１６〜図２６に示される半導体装置１Ａは、第１実施形態に係る半導体装置１と同様に、図１４に示すような電気回路で表される双方向スイッチ１００を実現するための装置である。
以下、図１６〜図２６を参照して、半導体装置１Ａについて詳しく説明する。半導体装置１Ａは、平面視において略長方形の形状を有している。説明の便宜上、以下において、図１に示した＋Ｘ方向、−Ｘ方向、＋Ｙ方向、−Ｙ方向、＋Ｚ方向および−Ｚ方向を用いることがある。＋Ｘ方向および−Ｘ方向は、平面視において、半導体装置１Ａの長辺に沿う２つの方向であり、これらを総称するときには単に「Ｘ方向」という。＋Ｙ方向および−Ｙ方向は、平面視において、半導体装置１Ａの短辺に沿う２つの方向であり、これらを総称するときには単に「Ｙ方向」という。

＋Ｚ方向および−Ｚ方向は、半導体装置１Ａの表面に垂直な２つの方向であり、これらを総称するときには単に「Ｚ方向」という。半導体装置１Ａの＋Ｚ方向側表面を上面といい、半導体装置１Ａの−Ｚ方向側表面を下面または底面という場合がある。図１６は、下面（−Ｚ方向側表面）が上方を向くように配置された状態での半導体装置１の外観を示している。

主として図１６および図２３〜図２６を参照して、半導体装置１Ａは、図１４の第１のＭＯＳＦＥＴ１０１として機能する第１半導体チップ２と、図１４の第２のＭＯＳＦＥＴ１０２として機能する第２半導体チップ３とを含む。また、半導体装置１Ａは、第１ドレイン端子４と、第１ゲート端子５と、第２ドレイン端子６と、第２ゲート端子７と、共通ソース端子８と、第１〜第４のボンディングワイヤ（金属接続部材）１１〜１４と、封止樹脂９とを含む。

第２実施形態に係る半導体装置１Ａと第１実施形態に係る半導体装置１との大きな違いは、第１ドレイン端子４、第１ゲート端子５、第２ドレイン端子６、第２ゲート端子７および共通ソース端子８の形状が異なっていることである。
第１半導体チップ２は、機能素子が形成されている側の表面（デバイス形成面）を＋Ｚ方向に向けた状態で、第１ドレイン端子４上にダイボンディングされている。第１半導体チップ２の底面（下面）にはドレイン電極が形成されている。第１半導体チップ２のドレイン電極は、第１ドレイン端子４の上面（＋Ｚ側表面）に機械的および電気的に接続されている。

第１半導体チップ２の上面には、ソース電極（ソースパッド）２Ｓおよびゲート電極（ゲートバッド）２Ｇ（図２３参照）が形成されている。ソース電極２Ｓは、ボンディングワイヤ１１によって共通ソース端子８に接続されている。ゲート電極２Ｇは、ボンディングワイヤ１２によって第１ゲート端子５に接続されている。
第２半導体チップ３は、機能素子が形成されている側の表面（デバイス形成面）を上方に向けた状態で、第２ドレイン端子６上にダイボンディングされている。第２半導体チップ３の底面（下面）にはドレイン電極が形成されている。第２半導体チップ３のドレイン電極は、第２ドレイン端子６の上面（＋Ｚ側表面）に機械的および電気的に接続されている。

第２半導体チップ３の上面には、ソース電極（ソースパッド）３Ｓおよびゲート電極（ゲートバッド）３Ｇ（図２３参照）が形成されている。ソース電極３Ｓは、ボンディングワイヤ１３によって共通ソース端子８に接続されている。ゲート電極３Ｇは、ボンディングワイヤ１４によって第２ゲート端子７に接続されている。各端子４〜８は、銅または銅を含む合金からなる金属薄板から形成されている。

封止樹脂９は、たとえば、エポキシ樹脂からなる。封止樹脂９は、図１６に示すように、例えば、Ｚ方向に扁平な直方体形状に形成されている。Ｚ方向は、半導体装置１Ａの厚さ方向と同義である。直方体状の封止樹脂９は、＋Ｚ方向側表面をなす上面９ａと、−Ｚ方向側表面をなす下面９ｂと、上面９ａおよび下面９ｂに対して略垂直な方向に延びる側面９ｃ〜９ｆとを有している。上面９ａおよび下面９ｂは、いずれも平坦面である。

上面９ａおよび下面９ｂは、平面視において、Ｘ方向に長い矩形状に形成されている。側面９ｃ〜９ｆは、上面９ａおよび下面９ｂに連なっている。詳しくは、側面９ｃ〜９ｆは、半導体装置１Ａにおいて、上面９ａおよび下面９ｂを除いた全周に形成されている。換言すれば、半導体装置１Ａは、上面９ａおよび下面９ｂのそれぞれの４辺に連なる４つの側面９ｃ〜９ｆを有している。４つの側面９ｃ〜９ｆは、＋Ｙ方向側面９ｃ、−Ｘ方向側面９ｄ、−Ｙ方向側面９ｅおよび＋Ｘ方向側面９ｆとからなる。

図２３に示すように、封止樹脂９の内部を平面から見た場合、第１ドレイン端子４は−Ｙ方向側かつ−Ｘ方向側のコーナ部に配置され、第２ドレイン端子６は−Ｙ方向側かつ＋Ｘ方向側のコーナ部に配置されている。また、第１ゲート端子５は＋Ｙ方向側かつ−Ｘ方向側のコーナ部に配置され、第２ゲート端子７は＋Ｙ方向側かつ＋Ｘ方向側のコーナ部に配置され、共通ソース端子８は、第１ゲート端子５と第２ゲート端子７との間位置に配置されている。

図１６、図１７、図２２、図２３および図２４を参照して、第１ドレイン端子４は、四角形状の底面形状を有する四角柱状の端子本体部４１と、端子抜け抑制部４２とを一体的に有している。端子本体部４１は、下面４３と、下面４３と反対側に位置する上面４４と、下面４３と上面４４とを接続する４つの側面とを有している。４つの側面は、＋Ｙ方向側面４５ｃ、−Ｘ方向側面４５ｄ、−Ｙ方向側面４５ｅおよび＋Ｘ方向側面４５ｆからなる。

−Ｘ方向側面４５ｄは、平面視において、Ｙ方向に平行である。−Ｙ方向側面４５ｅは、平面視において、−Ｘ方向側面４５ｄの−Ｙ方向側縁部から＋Ｘ方向に延びている。＋Ｘ方向側面４５ｆは、平面視において、−Ｙ方向側面４５ｅの＋Ｘ方向側縁部から、＋Ｙ方向斜め−Ｘ方向に延びている。＋Ｙ方向側面４５ｃは、平面視において、−Ｘ方向側面４５ｄの＋Ｙ方向側縁部から、＋Ｘ方向斜め−Ｙ方向に延び、＋Ｘ方向側面４５ｆの＋Ｙ方向側縁部に繋がっている。＋Ｘ方向側面４５ｆと＋Ｙ方向側面４５ｃとの接続部は、平面視において、端子本体部４１の外方に向かって突出する湾曲面４５ｇに形成されている。

端子本体部４１の下面４３は、封止樹脂９の下面９ｂと略面一であり、下面９ｂから露出している。つまり、端子本体部４１の下面４３は、第１ドレイン端子４の第１露出面を構成している。底面視（平面視）において、端子本体部４１は、封止樹脂９の下面９ｂの−Ｙ方向側かつ−Ｘ方向側のコーナ部に配置されている。より具体的には、底面視において、端子本体部４１は、端子本体部４１の下面４３の４辺のうち、−Ｘ方向側面４５ｄの下縁および−Ｙ方向側面４５ｅの下縁に対応する２辺が、それぞれ封止樹脂９の下面９ｂの４辺のうち、−Ｘ方向側面９ｄの下縁および−Ｙ方向側面９ｅの下縁に対応する２辺とほぼ平行となる姿勢で、配置されている。

つまり、端子本体部４１の下面（第１露出面）４３は、平面視において、それが配置される封止樹脂９のコーナ部の２辺と整合する第１の辺および第２の辺と、第１の辺および第２の辺それぞれに一端が接続されかつ他端が互いに接続される第３の辺（＋Ｘ方向側面４５ｆの下縁）および第４の辺（＋Ｙ方向側面４５ｃの下縁）を有する四角形状である。そして、第３の辺と第４の辺との接続部が下面（第１露出面）４３の外方に向かって突出した湾曲状に形成されている。

端子本体部４１の−Ｘ方向側面４５ｄおよび−Ｙ方向側面４５ｅは、それぞれ第１側面部４６と第２側面部４８と連結部４７とを有している。第１側面部４６は、下面４３に連なっており、上面４４に向かって略垂直に延びている。第２側面部４８は、上面４４に連なっており、下面４３に向かって略垂直に延びている。端子本体部４１の−Ｘ方向側面４５ｄおよび−Ｙ方向側面４５ｅにおいて、第１側面部４６は、第２側面部４８よりも横方向（Ｚ方向と直交する方向）における外方に張り出している。端子本体部４１の−Ｘ方向側面４５ｄおよび−Ｙ方向側面４５ｅにおいて、連結部４７は、第２側面部４８から第１側面部４６に向かって、徐々に横方向における外方に拡がりながら延び、第２側面部４８と第１側面部４６とを繋いでいる。

端子本体部４１の−Ｘ方向側面４５ｄの第１側面部４６および−Ｙ方向側面４５ｅの第１側面部４６は、それぞれ、封止樹脂９の−Ｘ方向側面９ｄおよび−Ｙ方向側面９ｅと略面一であり、−Ｘ方向側面９ｄおよび−Ｙ方向側面９ｅから露出している。つまり、端子本体部４１の−Ｘ方向側面４５ｄの第１側面部４６および−Ｙ方向側面４５ｅの第１側面部４６は、第１ドレイン端子４の第１露出面に連なる第２露出面を構成している。端子本体部４１の２つの第１側面部４６が交差して形成された角部および各第１側面部４６と下面４３とが交差して形成された角部も、封止樹脂９から露出している。

端子抜け抑制部４２は、端子本体部４１の＋Ｘ方向側面４５ｆおよび＋Ｙ方向側面４５ｃの上部から、横方向における外方に向かって張り出すように形成されている。端子抜け抑制部４２の上面は、端子本体部４１の上面４４と面一をなしている。
端子本体部４１の＋Ｘ方向側面４５ｆおよび＋Ｙ方向側面４５ｃにおいて、端子抜け抑制部４２下縁と端子本体部４１下縁との間の側面部分４９は、端子抜け抑制部４２下縁から端子本体部４１下縁に向かって徐々に横方向における内方に狭まりながら延び、端子抜け抑制部４２下縁と端子本体部４１下縁とを繋いでいる。端子抜け抑制部４２下縁の高さ位置は、端子本体部４１の−Ｘ方向側面４５ｄおよび−Ｙ方向側面４５ｅの第１側面部４６の上端の高さ位置よりも、ｈ１だけ上方側（＋Ｚ方向側）にある。

第１ドレイン端子４の上面（端子本体部の上面４４および端子抜け抑制部４２の上面を含む）に、第１半導体チップ２がダイボンディングされている。
封止樹脂９の下面９ｂから露出する端子本体部４１の下面４３および封止樹脂９の−Ｘ方向側面９ｄおよび−Ｙ方向側面９ｅから露出する第１側面部４６には、半田濡れ性を高めるための半田めっき層９４が形成されている。図１６〜図２３においては、説明の便宜上、リードめっき層９４は省略されている。

第２ドレイン端子６は、四角形状の底面形状を有する四角柱状の端子本体部６１と、端子抜け抑制部６２とを一体的に有している。端子本体部６１は、下面６３と、下面６３と反対側に位置する上面６４と、下面６３と上面６４とを接続する４つの側面とを有している。４つの側面は、＋Ｙ方向側面６５ｃ、−Ｘ方向側面６５ｄ、−Ｙ方向側面６５ｅおよび＋Ｘ方向側面６５ｆからなる。

＋Ｘ方向側面６５ｆは、平面視において、Ｙ方向に平行である。−Ｙ方向側面６５ｅは、平面視において、＋Ｘ方向側面６５ｆの−Ｙ方向側縁部から−Ｘ方向に延びている。−Ｘ方向側面６５ｄは、平面視において、−Ｙ方向側面６５ｅの−Ｘ方向側縁部から、＋Ｙ方向斜め＋Ｘ方向に延びている。＋Ｙ方向側面６５ｃは、平面視において、＋Ｘ方向側面６５ｆの＋Ｙ方向側縁部から、−Ｘ方向斜め−Ｙ方向に延び、−Ｘ方向側面６５ｄの＋Ｙ方向側縁部に繋がっている。−Ｘ方向側面６５ｄと＋Ｙ方向側面６５ｃとの接続部は、平面視において、端子本体部６１の外方に向かって突出する湾曲面６５ｇに形成されている。

端子本体部６１の下面６３は、封止樹脂９の下面９ｂと略面一であり、下面９ｂから露出している。つまり、端子本体部６１の下面６３は、第２ドレイン端子６の第１露出面を構成している。底面視（平面視）において、端子本体部６１は、封止樹脂９の下面９ｂの−Ｙ方向側かつ＋Ｘ方向側のコーナ部に配置されている。より具体的には、底面視において、端子本体部６１は、端子本体部６１の下面６３の４辺のうち、＋Ｘ方向側面６５ｆの下縁および−Ｙ方向側面６５ｅの下縁に対応する２辺が、それぞれ封止樹脂９の下面９ｂの４辺のうち、＋Ｘ方向側面９ｆの下縁および−Ｙ方向側面９ｅの下縁に対応する２辺とほぼ平行となる姿勢で、配置されている。

つまり、端子本体部６１の下面（第１露出面）６３は、平面視において、それが配置される封止樹脂９のコーナ部の２辺と整合する第１の辺および第２の辺と、第１の辺および第２の辺それぞれに一端が接続されかつ他端が互いに接続される第３の辺（＋Ｙ方向側面６５ｃの下縁）および第４の辺（−Ｘ方向側面６５ｄの下縁）を有する四角形状である。そして、第３の辺と第４の辺との接続部が下面（第１露出面）６３の外方に向かって突出した湾曲状に形成されている。

端子本体部６１の＋Ｘ方向側面６５ｆおよび−Ｙ方向側面６５ｅは、それぞれ第１側面部６６と第２側面部６８と連結部６７とを有している。第１側面部６６は、下面６３に連なっており、上面６４に向かって略垂直に延びている。第２側面部６８は、上面６４に連なっており、下面６３に向かって略垂直に延びている。端子本体部６１の＋Ｘ方向側面６５ｆおよび−Ｙ方向側面６５ｅにおいて、第１側面部６６は、第２側面部６８よりも横方向（Ｚ方向と直交する方向）における外方に張り出している。端子本体部６１の＋Ｘ方向側面６５ｆおよび−Ｙ方向側面６５ｅにおいて、連結部６７は、第２側面部６８から第１側面部６６に向かって、徐々に横方向における外方に拡がりながら延び、第２側面部６８と第１側面部６６とを繋いでいる。

端子本体部６１の＋Ｘ方向側面６５ｆの第１側面部６６および−Ｙ方向側面６５ｅの第１側面部６６は、それぞれ、封止樹脂９の＋Ｘ方向側面９ｆおよび−Ｙ方向側面９ｅと略面一であり、＋Ｘ方向側面９ｆおよび−Ｙ方向側面９ｅから露出している。つまり、端子本体部６１の＋Ｘ方向側面６５ｆの第１側面部６６および−Ｙ方向側面６５ｅの第１側面部６６は、第２ドレイン端子６の第１露出面に連なる第２露出面を構成している。端子本体部６１の２つの第１側面部６６が交差して形成された角部および各第１側面部６６と下面６３とが交差して形成された角部も、封止樹脂９から露出している。

端子抜け抑制部６２は、端子本体部６１の−Ｘ方向側面６５ｄおよび＋Ｙ方向側面６５ｃの上部から、横方向における外方に向かって張り出すように形成されている。端子抜け抑制部６２の上面は、端子本体部６１の上面６４と面一をなしている。
端子本体部６１の−Ｘ方向側面６５ｄおよび＋Ｙ方向側面６５ｃにおいて、端子抜け抑制部６１２下縁と端子本体部６１下縁との間の側面部分６９は、端子抜け抑制部６２下縁から端子本体部６１下縁に向かって徐々に横方向における内方に狭まりながら延び、端子抜け抑制部６２下縁と端子本体部６１下縁とを繋いでいる。端子抜け抑制部６２下縁の高さ位置は、端子本体部６１の＋Ｘ方向側面６５ｆおよび−Ｙ方向側面６５ｅの第１側面部６６の上端の高さ位置よりも、ｈ１だけ上方側（＋Ｚ方向側）にある。

第２ドレイン端子６の上面（端子本体部６１の上面６４および端子抜け抑制部６２の上面を含む）に、第２半導体チップ３がダイボンディングされている。
封止樹脂９の下面９ｂから露出する端子本体部６１の下面６３および封止樹脂９の＋Ｘ方向側面９ｆおよび−Ｙ方向側面９ｅから露出する第１側面部６６には、半田濡れ性を高めるための半田めっき層９６が形成されている。図１６〜図２３においては、説明の便宜上、リードめっき層９６は省略されている。

図１６、図１７、図２２、図２３および図２５を参照して、第１ゲート端子５は、四角形状の底面形状を有する四角柱状の端子本体部５１と、端子抜け抑制部５２とを一体的に有している。端子本体部５１は、下面５３と、下面５３と反対側に位置する上面５４と、下面５３と上面５４とを接続する４つの側面とを有している。４つの側面は、＋Ｙ方向側面５５ｃ、−Ｘ方向側面５５ｄ、−Ｙ方向側面５５ｅおよび＋Ｘ方向側面５５ｆからなる。

＋Ｙ方向側面５５ｃは、平面視において、Ｘ方向に平行である。−Ｘ方向側面５５ｄは、平面視において、＋Ｙ方向側面５５ｃの＋Ｘ方向側縁部から−Ｙ方向に延びている。−Ｙ方向側面５５ｅは、平面視において、−Ｘ方向側面５５ｄの−Ｙ方向側縁部から、＋Ｘ方向斜め＋Ｙ方向に延びている。＋Ｘ方向側面５５ｆは、平面視において、＋Ｙ方向側面５５ｃの＋Ｘ方向側縁部から、−Ｙ方向斜め−Ｘ方向に延び、−Ｙ方向側面５５ｅの＋Ｘ方向側縁部に繋がっている。＋Ｘ方向側面５５ｆと−Ｙ方向側面５５ｅとの接続部は、平面視において、端子本体部５１の外方に向かって突出する湾曲面５５ｇに形成されている。

端子本体部５１は、その下面５３が封止樹脂９の下面９ｂから露出している。端子本体部５１の下面５３は、封止樹脂９の下面９ｂと略面一であり、下面９ｂから露出している。つまり、端子本体部５１の下面５３は、第１ゲート端子５の第１露出面を構成している。底面視（平面視）において、端子本体部５１は封止樹脂９の下面９ｂの＋Ｙ方向側かつ−Ｘ方向側のコーナ部に配置されている。より具体的には、底面視において、端子本体部５１は、端子本体部５１の下面５３の４辺うち、−Ｘ方向側面５５ｄの下縁および＋Ｙ方向側面５５ｃの下縁に対応する２辺が、それぞれ封止樹脂９の下面９ｂの４辺のうち、−Ｘ方向側面９ｄの下縁および＋Ｙ方向側面９ｃの下縁に対応する２辺とほぼ平行となる姿勢で、配置されている。

つまり、端子本体部５１の下面（第１露出面）５３は、平面視において、それが配置される封止樹脂９のコーナ部の２辺と整合する第１の辺および第２の辺と、第１の辺および第２の辺それぞれに一端が接続されかつ他端が互いに接続される第３の辺（＋Ｘ方向側面５５ｆの下縁）および第４の辺（−Ｙ方向側面５５ｅの下縁）を有する四角形状である。そして、第３の辺と第４の辺との接続部が下面（第１露出面）５３の外方に向かって突出した湾曲状に形成されている。

端子本体部５１の−Ｘ方向側面５５ｄおよび＋Ｙ方向側面５５ｃは、それぞれ第１側面部５６と第２側面部５８と連結部５７とを有している。第１側面部５６は、下面５３に連なっており、上面５４に向かって略垂直に延びている。第２側面部５８は、上面５４に連なっており、下面５３に向かって略垂直に延びている。端子本体部５１の−Ｘ方向側面５５ｄおよび＋Ｙ方向側面５５ｃにおいて、第１側面部５６は、第２側面部５８よりも横方向（Ｚ方向と直交する方向）における外方に張り出している。端子本体部５１の−Ｘ方向側面５５ｄおよび＋Ｙ方向側面５５ｃおいて、連結部５７は、第２側面部５８から第１側面部５６に向かって、徐々に横方向における外方に拡がりながら延び、第２側面部５８と第１側面部５６とを繋いでいる。

端子本体部５１の−Ｘ方向側面５５ｄの第１側面部５６および＋Ｙ方向側面５５ｃの第１側面部５６は、それぞれ、封止樹脂９の左側面９ｄおよび前側面９ｃと略面一であり、左側面９ｄおよび前側面９ｃから露出している。つまり、端子本体部５１の−Ｘ方向側面５５ｄの第１側面部５６および＋Ｙ方向側面５５ｃの第１側面部５６は、第１ゲート端子５の第１露出面に連なる第２露出面を構成している。端子本体部５１の２つの第１側面部５６が交差して形成された角部および各第１側面部５６と下面５３とが交差して形成された角部も、封止樹脂９から露出している。

端子抜け抑制部５２は、端子本体部５１の＋Ｘ方向側面５５ｆおよび−Ｙ方向側面５５ｅの上部から、横方向における外方に向かって張り出すように形成されている。端子抜け抑制部５２の上面は、端子本体部５１の上面５４と面一をなしている。
端子本体部５１の＋Ｘ方向側面５５ｆおよび−Ｙ方向側面５５ｅにおいて、端子抜け抑制部５２下縁と端子本体部５１下縁との間の側面部分５９は、端子抜け抑制部５２下縁から端子本体部５１下縁に向かって徐々に横方向における内方に狭まりながら延び、端子抜け抑制部５２下縁と端子本体部５１下縁とを繋いでいる。端子抜け抑制部５２下縁の高さ位置は、端子本体部５１の−Ｘ方向側面５５ｄおよび＋Ｙ方向側面５５ｃの第１側面部５６の上端の高さ位置よりも、ｈ１だけ上方側（＋Ｚ方向側）にある。

第１ゲート端子５の上面（端子本体部５１の上面５４および端子抜け抑制部５２の上面を含む）のうち端子本体部５１の上面５４に、第２ボンディングワイヤ１２の一端が接続されている。
封止樹脂９の下面９ｂから露出する端子本体部５１の下面５３および封止樹脂９の−Ｘ方向側面９ｄおよび＋Ｙ方向側面９ｃから露出する第１側面部５６には、半田濡れ性を高めるための半田めっき層９５が形成されている。図１６〜図２３においては、説明の便宜上、リードめっき層９５は省略されている。

第２ゲート端子７は、四角形状の底面形状を有する四角柱状の端子本体部７１と、端子抜け抑制部７２とを一体的に有している。端子本体部７１は、下面７３と、下面７３と反対側に位置する上面７４と、下面７３と上面７４とを接続する４つの側面とを有している。４つの側面は、＋Ｙ方向側面７５ｃ，−Ｘ方向側面７５ｄ，−Ｙ方向側面７５ｅおよび＋Ｘ方向側面７５ｆからなる。

＋Ｘ方向側面７５ｆは、平面視において、Ｙ方向に平行である。＋Ｙ方向側面７５ｃは、平面視において、＋Ｘ方向側面７５ｆの＋Ｙ方向側縁部から−Ｘ方向に延びている。−Ｘ方向側面７５ｄは、平面視において、＋Ｙ方向側面７５ｃの−Ｘ方向側縁部から、−Ｙ方向斜め＋Ｘ方向に延びている。−Ｙ方向側面７５ｅは、平面視において、＋Ｘ方向側面７５ｆの−Ｙ方向側縁部から、−Ｘ方向斜め＋Ｙ方向に延び、−Ｘ方向側面７５ｄの−Ｙ方向側縁部に繋がっている。−Ｘ方向側面７５ｄと−Ｙ方向側面７５ｅとの接続部は、平面視において、端子本体部７１の外方に向かって突出する湾曲面７５ｇに形成されている。

端子本体部７１の下面７３は、封止樹脂９の下面９ｂと略面一であり、下面９ｂから露出している。つまり、端子本体部７１の下面７３は、第２ゲート端子７の第１露出面を構成している。底面視（平面視）において、端子本体部７１は封止樹脂９の下面９ｂの＋Ｙ方向側かつ＋Ｘ方向側のコーナ部に配置されている。より具体的には、底面視において、端子本体部７１は、端子本体部７１の下面７３の４辺のうち、＋Ｘ方向側面７５ｆおよび＋Ｙ方向側面７５ｃの下端に対応する２辺が、それぞれ封止樹脂９の下面９ｂの４辺のうち、＋Ｘ方向側面９ｆおよび＋Ｙ方向側面９ｃの下端に対応する２辺とほぼ平行となる姿勢で、配置されている。

つまり、端子本体部７１の下面（第１露出面）７３は、平面視において、それが配置される封止樹脂９のコーナ部の２辺と整合する第１の辺および第２の辺と、第１の辺および第２の辺それぞれに一端が接続されかつ他端が互いに接続される第３の辺（−Ｘ方向側面７５ｄの下縁）および第４の辺（−Ｙ方向側面７５ｅの下縁）を有する四角形状である。そして、第３の辺と第４の辺との接続部が下面（第１露出面）７３の外方に向かって突出した湾曲状に形成されている。

端子本体部７１の＋Ｘ方向側面７５ｆおよび＋Ｙ方向側面７５ｃは、それぞれ第１側面部７６と第２側面部７８と連結部７７とを有している。第１側面部７６は、下面７３に連なっており、上面７４に向かって略垂直に延びている。第２側面部７８は、上面７４に連なっており、下面７３に向かって略垂直に延びている。端子本体部７１の＋Ｘ方向側面７５ｆおよび＋Ｙ方向側面７５ｃにおいて、第１側面部７６は、第２側面部７８よりも横方向（Ｚ方向と直交する方向）における外方に張り出している。端子本体部７１の＋Ｘ方向側面７５ｆおよび＋Ｙ方向側面７５ｃにおいて、連結部７７は、第２側面部７８から第１側面部７６に向かって、徐々に横方向における外方に拡がりながら延び、第２側面部７８と第１側面部７６とを繋いでいる。

端子本体部７１の＋Ｘ方向側面７５ｆの第１側面部７６および＋Ｙ方向側面７５ｃの第１側面部７６は、それぞれ、封止樹脂９の＋Ｘ方向側面９ｆおよび＋Ｙ方向側面９ｃと略面一であり、＋Ｘ方向側面９ｆおよび＋Ｙ方向側面９ｃから露出している。つまり、端子本体部７１の＋Ｘ方向側面７５ｆの第１側面部７６および＋Ｙ方向側面７５の第１側面部７６は、第２ゲート端子７の第１露出面と連なる第２露出面を構成している。端子本体部７１の２つの第１側面部７６が交差して形成された角部および各第１側面部７６と下面７３とが交差して形成された角部も、封止樹脂９から露出している。

端子抜け抑制部７２は、端子本体部７１の−Ｘ方向側面７５ｄおよび−Ｙ方向側面７５ｅの上部から、横方向における外方に向かって張り出すように形成されている。端子抜け抑制部７２の上面は、端子本体部７１の上面７４と面一をなしている。
端子本体部７１の−Ｘ方向側面７５ｄおよび−Ｙ方向側面７５ｅにおいて、端子抜け抑制部７２下縁と端子本体部７１下縁との間の側面部分７９は、端子抜け抑制部７２下縁から端子本体部７１下縁に向かって徐々に横方向における内方に狭まりながら延び、端子抜け抑制部７２下縁と端子本体部７１下縁とを繋いでいる。端子抜け抑制部７２下縁の高さ位置は、端子本体部７１の＋Ｘ方向側面７５ｆおよび＋Ｙ方向側面７５ｃの第１側面部７６の上端の高さ位置よりも、ｈ１だけ上方側（＋Ｚ方向側）にある。

第２ゲート端子７の上面（端子本体部７１の上面７４および端子抜け抑制部７２の上面を含む）のうち端子本体部７１の上面７４に、第４ボンディングワイヤ１４の一端が接続されている。
封止樹脂９の下面９ｂから露出する端子本体部７１の下面７３および封止樹脂９の＋Ｘ方向側側面９ｆおよび＋Ｙ方向側面９ｃから露出する第１側面部７６には、半田濡れ性を高めるための半田めっき層（図示略）９７が形成されている。図１６〜図２３においては、説明の便宜上、リードめっき層９７は省略されている。

図１６、図１７、図２２、図２３、図２５および図２６を参照して、共通ソース端子８は、四角形状（台形状）の底面形状を有する四角柱状の端子本体部８１と、端子抜け抑制部８２とを一体的に有している。端子本体部８１は、下面８３と、下面８３と反対側に位置する上面８４と、下面８３と上面８４とを接続する４つの側面とを有している。４つの側面は、＋Ｙ方向側面８５ｃ，−Ｘ方向側面８５ｄ，−Ｙ方向側面８５ｅおよび＋Ｘ方向側面８５ｆからなる。

＋Ｙ方向側面８５ｃは、平面視において、Ｘ方向に平行である。−Ｘ方向側面８５ｄは、平面視において、＋Ｙ方向側面８５ｃの−Ｘ方向側縁部から−Ｙ方向斜め＋Ｘ方向に延びている。＋Ｘ方向側面８５ｆは、平面視において、＋Ｙ方向側面８５ｃの＋Ｘ方向側縁部から−Ｙ方向斜め−Ｘ方向に延びている。−Ｙ方向側面８５ｅは、平面視において、−Ｘ方向側面８５ｄの−Ｙ方向側縁部と、＋Ｘ方向側面８５ｆの−Ｙ方向側縁部とを繋いでいる。−Ｘ方向側面８５ｄおよび−Ｙ方向側面８５ｅの接続部ならびに＋Ｘ方向側面８５ｆおよび−Ｙ方向側面８５ｅの接続部は、それぞれ端子本体部４１の外方に向かって突出する湾曲面８５ｇに形成されている。

端子本体部８１の下面８３は、封止樹脂９の下面９ｂと略面一であり、下面９ｂから露出している。つまり、端子本体部８１の下面８３は、共通ソース端子８の第１露出面を構成している。底面視（平面視）において、端子本体部８１は封止樹脂９の下面９ｂの前側中央部に配置されている。より具体的には、底面視において、端子本体部４１は、端子本体部４１の下面４３の４辺のうち、＋Ｙ方向側面８５ｃの下縁に対応する辺が、封止樹脂９の下面９ｂの４辺のうち＋Ｙ方向側面９ｃの下縁に対応する辺とほぼ平行となる姿勢で、配置されている。

つまり、端子本体部８１の下面（第１露出面）８３は、平面視において、封止樹脂９の下面９ｂにおける＋Ｙ方向側面９ｃの下縁に対応する辺と整合する第１の辺と、第１の辺の両端に、一端がそれぞれ接続される第２の辺（−Ｘ方向側面８５ｄの下縁）および第３の辺（＋Ｘ方向側面８５ｆの下縁）と、第２の辺の他端と第３の辺の他端とを接続する第４の辺（−Ｙ方向側面８５ｅの下縁）とを有する四角形状である。そして、第２の辺と第４の辺との接続部と、第３の辺と第４の辺の接続部とが、端子本体部８１の下面（第１露出面）８３の外方に向かって突出した湾曲状に形成されている。

端子本体部８１の４つの側面８５のうち、＋Ｙ方向側面８５ｃは、第１側面部８６と第２側面部８８と連結部８７とを有している。第１側面部８６は、下面８３に連なっており、上面８４に向かって略垂直に延びている。第２側面部８８は、上面８４に連なっており、下面８３に向かって略垂直に延びている。第１側面部８６は、第２側面部８８よりも横方向（Ｚ方向に直交する方向）における外方に張り出している。連結部８７は、第２側面部８８から第１側面部８６に向かって、徐々に横方向における外方に拡がりながら延び、第２側面部８８と第１側面部８６とを繋いでいる。

端子本体部８１の＋Ｙ方向側面８５ｃの第１側面部８６は、封止樹脂９の＋Ｙ方向側面９ｃと略面一であり、＋Ｙ方向側面９ｃから露出している。つまり、端子本体部８１の＋Ｙ方向側面８５ｃの第１側面部８６は、共通ソース端子８の第１露出面に連なる第２露出面を構成している。端子本体部８１の第１側面部８６と下面８３とが交差して形成された角部も、封止樹脂９から露出している。

端子抜け抑制部８２は、端子本体部８１の−Ｘ方向側面８５ｄ，−Ｙ方向側面８５ｅおよび＋Ｘ方向側面８５ｆの上部から、横方向における外方に向かって張り出すように形成されている。端子抜け抑制部８２の上面は、端子本体部８１の上面８４と面一をなしている。
端子本体部８１の−Ｘ方向側面８５ｄ，−Ｙ方向側面８５ｅおよび＋Ｘ方向側面８５ｆにおいて、端子抜け抑制部８２下縁と端子本体部８１下縁との間の側面部分８９は、端子抜け抑制部８２下縁から端子本体部８１下縁に向かって徐々に横方向における内方に狭まりながら延び、端子抜け抑制部８２下縁と端子本体部８１下縁とを繋いでいる。端子抜け抑制部８２下縁の高さ位置は、端子本体部８１の＋Ｙ方向側面８５ｃの第１側面部８６の上端の高さ位置よりも、ｈ１だけ上方側（＋Ｚ方向側）にある。

共通ソース端子８の上面（端子本体部８１の上面８４および端子抜け抑制部８２の上面を含む）のうち端子本体部８１の上面８４に、第１ボンディングワイヤ１１および第３ボンディングワイヤ１３の一端が接続されている。
封止樹脂９の下面９ｂから露出する端子本体部８１の下面８３および封止樹脂９の＋Ｙ方向側面９ｃから露出する第１側面部８６には、半田濡れ性を高めるための半田めっき層９８が形成されている。図１６〜図２３においては、説明の便宜上、リードめっき層９８は省略されている。

第１半導体チップ２および第２半導体チップ３とともに、各端子４，５，６，７，８を樹脂封止した状態では、各端子抜け抑制部４２，５２，６２，７２，８２の下方に封止樹脂９が回り込むので、各端子４，５，６，７，８の封止樹脂９からの抜け防止が図られる。
図２３を参照して、この実施形態では、平面視において、第１ゲート端子５におけるワイヤ１２の接続点、共通ソース端子８におけるワイヤ１１の接続点、共通ソース端子８におけるワイヤ１３の接続点および第２ゲート端子７におけるワイヤ１４の接続点それぞれと、封止樹脂９の＋Ｙ方向側面９ｃとの間のＹ方向距離は全て等しい。

また、Ｘ方向に関して、第１ゲート端子５におけるワイヤ１２の接続点と第２ゲート端子７におけるワイヤ１４の接続点との間に、第１半導体チップ２におけるワイヤ１２の接続点およびワイヤ１１の接続点ならびに第２半導体チップ３におけるワイヤ１３の接続点およびワイヤ１４の接続点が位置している。
また、Ｘ方向に関して、第１ゲート端子５におけるワイヤ１２の接続点は、第１半導体チップ２の−Ｘ方向端から＋Ｘ方向端までの間に位置している。これに対して、Ｘ方向に関して、共通ソース端子８におけるワイヤ１１の接続点は、第１半導体チップ２の＋Ｘ方向端よりも＋Ｘ方向側に位置している。

同様に、Ｘ方向に関して、第２ゲート端子７におけるワイヤ１４の接続点は、第２半導体チップ３の−Ｘ方向端から＋Ｘ方向端までの間に位置している。これに対して、Ｘ方向に関して、共通ソース端子８におけるワイヤ１３の接続点は、第２半導体チップ３の−Ｘ方向端よりも−Ｘ方向側に位置している。
また、共通ソース端子８におけるワイヤ１１の接続点と共通ソース端子８におけるワイヤ１３の接続点とのＸ方向距離は、第１ゲート端子５におけるワイヤ１２の接続点と共通ソース端子８におけるワイヤ１１の接続点との間のＸ方向距離よりも短い。同様に、共通ソース端子８におけるワイヤ１１の接続点と共通ソース端子８におけるワイヤ１３の接続点とのＸ方向距離は、第２ゲート端子７おけるワイヤ１４の接続点と共通ソース端子８におけるワイヤ１３の接続点との間のＸ方向距離よりも短い。

図２２を参照して、封止樹脂９の下面９ｂは、＋Ｙ方向側面９ｃ、−Ｘ方向側面９ｄ、−Ｙ方向側面９ｅおよび＋Ｘ方向側面９ｆにそれぞれ対応した＋Ｙ方向辺１０ｃ、−Ｘ方向辺１０ｄ、−Ｙ方向辺１０ｅおよび＋Ｘ方向辺１０ｆを有している。この実施形態では、底面視において、第１ドレイン端子４の下面４３の形状と第２ドレイン端子６の下面６３の形状とは、それらのＸ方向の隙間の中心を通るＹ方向に延びた仮想線に対して線対称である。また、第１ゲート端子５の下面５３の形状と第２ゲート端子７の下面７３の形状とは、それらのＸ方向の隙間の中心を通るＹ方向に延びた仮想線に対して線対称である。

封止樹脂９の下面９ｂの＋Ｙ方向辺１０ｃ（−Ｙ方向辺１０ｅ）の長さをＬとし、−Ｘ方向辺１０ｄ（＋Ｘ方向辺１０ｆ）の長さをＷとする。第１ドレイン端子４の下面４３における−Ｙ方向側面４５ｅに対応する辺および第２ドレイン端子６の下面６３における−Ｙ方向側面５５ｅに対応する辺のＸ方向の長さをＬＤ１とする。第１ドレイン端子４の下面４３における−Ｘ方向側面４５ｄに対応する辺および第２ドレイン端子６の下面６３における＋Ｘ方向側面６５ｆに対応する辺のＹ方向の長さをＬＤ２とする。

第１ゲート端子５の下面５３における＋Ｙ方向側面５５ｃに対応する辺および第２ゲート端子７の下面７３における＋Ｙ方向側面７５ｃに対応する辺のＸ方向の長さをＬＧ１とする。第１ゲート端子５の下面５３における−Ｘ方向側面５５ｄに対応する辺および第２ゲート端子７の下面７３における＋Ｘ方向側面７５ｆに対応する辺のＹ方向の長さをＬＧ２とする。共通ソース端子８の下面８３における＋Ｙ方向側面８５ｃに対応する辺のＸ方向長さをＬＳ１とする。共通ソース端子８の下面８３のＹ方向の長さをＬＳ２とする。

第１ドレイン端子４の下面４３における−Ｙ方向側面４５ｅに対応する辺と第２ドレイン端子６の下面６３における−Ｙ方向側面６５ｅに対応する辺との間の、Ｘ方向間隔をｄ１とする。第１ゲート端子５の下面５３における＋Ｙ方向側面５５ｃに対応する辺と共通ソース端子８の下面８３における＋Ｙ方向側面８５ｃに対応する辺との間のＸ方向間隔をｄ２とする。

第２ゲート端子７の下面７３における＋Ｙ方向側面７５ｃに対応する辺と共通ソース端子８の下面８３における＋Ｙ方向側面８５ｃに対応する辺との間のＸ方向間隔をｄ３とする。第１ドレイン端子４の下面４３における−Ｘ方向側面４５ｄに対応する辺と第１ゲート端子５の下面５３における−Ｘ方向側面５５ｄに対応する辺との間のＹ方向間隔をｄ４とする。第２ドレイン端子６の下面６３における＋Ｘ方向側面６５ｆに対応する辺と第２ゲート端子７の下面７３におけるＸ方向側面７５ｆに対応する辺との間のＹ方向間隔をｄ５とする。

半導体装置１Ａは、次式（７），（８）を満たしていることが好ましい。
ｄ１＝ｄ２＝ｄ３＝ｄ４＝ｄ５ …（７）
ＬＳ２＝ＬＧ２ …（８）
半導体装置１Ａは、さらに、次式（９），（１０），（１１），（１２）を満たしていることが好ましい。

ＬＳ１＝ｄ１ …（９）
ＬＤ２＝ＬＤ１…（１０）
ＬＧ２＝ＬＧ１…（１１）
ＬＤ１＞ＬＧ１…（１２）
この実施形態では、前記式（７）〜（１２）を満たすように、ＬＳ１，ＬＳ２，ＬＧ１，ＬＧ２，ＬＳ１，ＬＳ２，ｄ１〜ｄ５が設定されている。

具体的には、この実施形態では、ＬＳ１，ＬＳ２，ＬＧ１，ＬＧ２，ＬＳ１，ＬＳ２，ｄ１〜ｄ５は、次のような長さに設定されている。
ＬＤ１＝ＬＤ２＝０．３ｍｍ
ＬＧ１＝ＬＧ２＝ＬＳ２＝０．１ｍｍ
ｄ１＝ｄ２＝ｄ３＝ｄ４＝ｄ５＝ＬＳ１＝０．２ｍｍ
半導体チップ２，３の熱を効率良く放熱するためには、ドレイン端子４，６の下面４３，６３の面積は大きいほどよい。しかし、ドレイン端子４，６の下面４３，６３の面積を大きくすると、半導体装置１Ａのサイズが大きくなる。この実施形態では、半導体装置１Ａの小型化を図るために、ドレイン端子４，６の下面４３，６３の大きさは、半導体チップ２，３の放熱のために最低限必要な大きさに設定されている。具体的には、ドレイン端子４，６の下面４３，６３の２つの辺の長さＬＤ１，ＬＤ２は、０．３ｍｍに設定されている。

ゲート端子４，７の上面４４，７４には、ボンディングワイヤ１２，１４の一端が接続される。この実施形態では、半導体装置１Ａの小型化を図るために、ゲート端子４，７の上面４４，７４の大きさは、ボンディングワイヤ１２，１４の一端を接続するのに最低限必要な大きさに設定されている。具体的には、ゲート端子４，７の下面４３，７３の２つの辺の長さＬＧ１，ＬＧ２は、０．１ｍｍに設定されている。

後述するように、半導体装置１Ａを実装基板２０１（図１２、図１３参照）に実装する際には、各端子４，５，６，７，８の下面４３，５３，６３，７３，８３（より正確にはリードめっき層９４，９５，９６，９１，９８）に半田２１１が塗布される。この際、隣接する端子４〜８（より正確にはリードめっき層９４〜９８）の下面に塗布される半田どうしが接触しないようにする必要がある。この実施形態では、半導体装置１Ａの小型化を図るために、隣接する端子４〜８間の間隔は、隣接する端子４〜８（より正確にはリードめっき層９４〜９８）に塗布される半田どうしの接触を防止するのに最低限必要な間隔に設定されている。具体的には、隣接する端子４〜８間の間隔ｄ１〜ｄ５は、０．２ｍｍに設定されている。

このような間隔ｄ１〜ｄ５を獲得するために、共通ソース端子８の下面８３のＸ方向長さＬＳ１およびＹ方向長さＬＳ２は、それぞれ０．２ｍｍおよび０．１ｍｍに設定されている。
つまり、この実施形態では、半導体装置１Ａの長さＬは、０．８ｍｍ（＝０．３ｍｍ＋０．２ｍｍ＋０．３ｍｍ）である。半導体装置１Ａの幅Ｗは、０．６ｍｍ（＝０．１ｍｍ＋０．２ｍｍ＋０．３ｍｍ）である。半導体装置１Ａの高さＨ（図２０および図２１参照）は、０．３６ｍｍである。また、各端子，５，６，７，８の封止樹脂９の側面９ｃ〜９ｆから露出している第１側面部４６，５６，６６，７６，８６の高さｈ（図２０および図２１参照）は、０．０６ｍｍである。なお、前述した各部の寸法は一例であって、これらに限られるものではない。

図２７および図２８は、半導体装置１Ａの実装状態を示す図解的な断面図である。図２７は、図２４に対応する断面図を示し、図２８は図２５に対応する断面図を示している。
半導体装置１Ａは、実装基板（配線基板）２０１の表面に実装される。実装基板２０１の表面２０２には、第１ドレイン端子用ランド２０４と、第１ゲート端子用ランド２０５と、第２ドレイン端子用ランド２０６と、第２ゲート端子用ランド２０７と、共通ソース端子用ランド２０８とが形成されている。

半導体装置１Ａを実装基板２０１に実装するには、まず、実装基板２０１上の各ランド２０４〜２０８の表面にクリーム状の半田２１１を塗布する。次に、実装基板２０１上のランド２０４、２０５、２０６、２０７および２０８に、それぞれ半導体装置１Ａの端子４の下面４３、端子５の下面５３、端子６の下面６３、端子７の下面７３および端子８の下面８３が対向するような姿勢で、半導体装置１Ａをこれらのランド２０４〜２０８上に載せる。

次に、半導体装置１Ａを実装基板２０１のランド２０４〜２０８に押し付けた状態で一定時間加熱した後、冷却する。これにより、半導体装置１Ａの端子４、５、６、７および８が、それぞれ、実装基板２０１上のランド２０４、２０５、２０６、２０７および２０８に半田２１１によって接合される。
各端子４，５，６，７，８の下面４３，５３，６３，７３，８３および第１側面部４６，５６，６６，７６，８６には、半田濡れ性を高めるためのめっき層９４，９５，９６，９７，９８が形成されている。このため、各端子４，５，６，７，８の下面４３，５３，６３，７３，８３が各ランド２０４，２０５，２０６，２０７，２０８上のクリーム半田２１１に接合されると、クリーム半田２１１が各端子４，５，６，７，８の第１側面部４６，５６，６６，７６，８６に這い上がるように密着する。その結果、半導体装置１Ａと実装基板２０１との実装強度を向上させ、接続信頼性を向上させることができる。

また、これにより、各端子４，５，６，７，８の第１側面部４６，５６，６６，７６，８６に、いわゆる半田フィレットが形成されるため、各端子４，５，６，７，８と各ランド２０４，２０５，２０６，２０７，２０８との接合（半田付け）状態を容易に外観検査することができる。
前述の第２実施形態に係る半導体装置１Ａでは、第１半導体チップ２のソース電極と第２半導体チップ３のソース電極とは、共通ソース端子８に電気的に接続されている。このため、この半導体装置１Ａを双方向スイッチとして使用する際に、第１半導体チップ２のソース端子と第２半導体チップ３のソース端子とを半導体装置１Ａの外部で接続する必要がない。

また、前述の第２実施形態に係る半導体装置１Ａでは、各端子４，５，６，７，８は、封止樹脂９の下面９ｂと略面一でかつ封止樹脂９の下面９ｂから露出する下面（第１露出面）４３，５３，６３，７３，８３を有しているので、封止樹脂９の外面から突出するリード端子を有する半導体装置に比べて小型化を図ることが可能となる。
また、前述の第２実施形態に係る半導体装置１Ａでは、各端子４，５，６，７，８は、封止樹脂９の側面９ｃ〜９ｆから露出する第１側面部（第２露出面）４６，５６，６６，７６，８６を有しているので、各端子４，５，６，７，８と各ランド２０４，２０５，２０６，２０７，２０８との接合状態（実装性）の確認が容易となる。

前述の第２実施形態では、各端子４，５，６，７，８は、封止樹脂９の側面９ｃ〜９ｆから露出する第１側面部（第２露出面）４６，５６，６６，７６，８６を有しているが、このような露出面４６，５６，６６，７６，８６を有していなくてもよい。
また、前述の第２実施形態では、各端子４，５，６，７，８は、封止樹脂９の下面９ｂから露出する下面（第１露出面）４３，５３，６３，７３，８３を有しているが、このような露出面に代えて、各端子４〜８は、封止樹脂９の上面９ａと略面一でかつ封止樹脂９の上面９ａから露出する上面を有していてもよい。

また、第１および第２ドレイン端子４，６は、封止樹脂９の上面９ａおよび下面９ｂのうちの一方の表面から露出する露出面を有し、第１ゲート端子５、第２ゲート端子７および共通ソース端子８は、封止樹脂９の上面９ａおよび下面９ｂのうちの他方の表面から露出する露出面を有していてもよい。
その他、特許請求の範囲に記載された事項の範囲で種々の設計変更を施すことが可能である。

１ 半導体装置
２ 第１半導体チップ
２Ｓ ソース電極
２Ｇ ゲート電極
３ 第２半導体チップ
３Ｓ ソース電極
３Ｇ ゲート電極
４ 第１ドレイン端子
５ 第１ゲート端子
６ 第２ドレイン端子
７ 第２ゲート端子
８ 共通ソース端子
９ 封止樹脂
９ａ 上面（＋Ｚ方向側表面）
９ｂ 下面（−Ｚ方向側表面）
９ｃ 前側面（＋Ｙ方向側面）
９ｄ 左側面（−Ｘ方向側面）
９ｅ 後側面（−Ｙ方向側面）
９ｆ 右側面（＋Ｘ方向側面）
１１〜１４ ボンディングワイヤ
４１ 端子本体部（第１ドレイン端子４）
４２ 端子抜け抑制部
４３ 下面
４４上面
４５ 側面
４５ｃ ＋Ｙ方向側面
４５ｄ −Ｘ方向側面
４５ｅ −Ｙ方向側面
４５ｆ ＋Ｘ方向側面
４５ｇ 湾曲面
４６ 第１側面部
４７ 連結部
４８ 第２側面部
５１ 端子本体部（第１ゲート端子５）
５２ 端子抜け抑制部
５３ 下面
５４ 上面
５５ 側面
５５ｃ ＋Ｙ方向側面
５５ｄ −Ｘ方向側面
５５ｅ −Ｙ方向側面
５５ｆ ＋Ｘ方向側面
５５ｇ 湾曲面
５６ 第１側面部
５７ 連結部
５８ 第２側面部
６１ 端子本体部（第２ドレイン端子６）
６２ 端子抜け抑制部
６３ 下面
６４上面
６５ 側面
６５ｃ ＋Ｙ方向側面
６５ｄ −Ｘ方向側面
６５ｅ −Ｙ方向側面
６５ｆ ＋Ｘ方向側面
６５ｇ 湾曲面
６６ 第１側面部
６７ 連結部
６８ 第２側面部
７１ 端子本体部（第２ゲート端子７）
７２ 端子抜け抑制部
７３ 下面
７４ 上面
７５ 側面
７５ｃ ＋Ｙ方向側面
７５ｄ −Ｘ方向側面
７５ｅ −Ｙ方向側面
７５ｆ ＋Ｘ方向側面
７５ｇ 湾曲面
７６ 第１側面部
７７ 連結部
７８ 第２側面部
８１ 端子本体部
８２ 端子抜け抑制部
８３ 下面
８４上面
８５ 側面
８５ｃ ＋Ｙ方向側面
８５ｄ −Ｘ方向側面
８５ｅ −Ｙ方向側面
８５ｆ ＋Ｘ方向側面
８５ｇ 湾曲面
８６ 第１側面部
８７ 連結部
８８ 第２側面部

Claims (12)

1. ＭＯＳＦＥＴからなる第１半導体チップと、
   ＭＯＳＦＥＴからなる第２半導体チップと、
   前記第１半導体チップのドレイン電極が電気的に接続された第１ドレイン端子と、
   前記第１半導体チップのゲート電極が電気的に接続された第１ゲート端子と、
   前記第２半導体チップのドレイン電極が電気的に接続された第２ドレイン端子と、
   前記第２半導体チップのゲート電極が電気的に接続された第２ゲート端子と、
   前記第１半導体チップのソース電極および前記第２半導体チップのソース電極が電気的に接続された共通ソース端子と、
   前記各半導体チップおよび前記各端子を封止する封止樹脂とを含み、
   前記各端子は、前記封止樹脂の外面と略面一でかつ前記外面から露出する露出面を有している、半導体装置。
2. 前記封止樹脂は、対向する２つの表面と、それらの表面を連結する側面とを有する、請求項１に記載の半導体装置。
3. 前記各端子の前記露出面は、前記封止樹脂の２つの表面うちの一方表面と略面一でかつ当該一方表面から露出した第１露出面を含む、請求項２に記載の半導体装置。
4. 前記各端子の前記露出面は、その端子の前記第１露出面に連なり、前記封止樹脂の側面と略面一でかつ当該側面から露出した第２露出面をさらに含む、請求項３に記載の半導体装置。
5. 前記封止樹脂は、前記２つの表面の平面視形状が矩形の直方体形状であり、前記側面は、前記２つの表面の対向する辺どうしを連結する４つの側面を含んでいる、請求項３または４に記載の半導体装置。
6. 前記封止樹脂における前記一方表面は、互いに対向する第１辺および第２辺と、前記第１辺および第２辺の一端どうしを連結する第３辺と、前記第１辺および第２辺の他端どうしを連結する第４辺とを有しており、
   前記第１ドレイン端子の第１露出面は、前記一方表面の前記第１辺と前記第３辺とが連結される第１コーナ部に配置され、前記第２ドレイン端子の第１露出面は、前記一方表面の前記第１辺と前記第４辺とが連結される第２コーナ部に配置され、
   前記第１ゲート端子の第１露出面は、前記一方表面の前記第２辺と前記第３辺とが連結される第３コーナ部に配置され、前記第２ゲート端子の第１露出面は、前記一方表面の前記第２辺と前記第４辺とが連結される第４コーナ部に配置され、
   前記共通ソース端子の第１露出面は、前記一方表面における前記第１ゲート端子の第１露出面および前記第２ゲート端子の第１露出面との中間位置に配置されている、請求項５に記載の半導体装置。
7. 前記各端子の第１露出面は、前記一方表面の４辺と平行な４辺を有する矩形状であり、
   前記各ドレイン端子の第１露出面の前記第１辺と平行な辺の長さをＬＤ１とし、前記第３辺と平行な辺の長さをＬＤ２とし、前記各ゲート端子の第１露出面の前記第１辺と平行な辺の長さをＬＧ１とし、前記第３辺と平行な辺の長さをＬＧ２とし、前記ソース端子の第１露出面の前記第１辺と平行な辺の長さをＬＳ１とし、前記第３辺と平行な辺の長さをＬＳ２とし、
   前記第１ドレイン端子の第１露出面と前記第２ドレイン端子の第１露出面との前記第１辺に沿う方向の間隔をｄ１とし、前記第１ゲート端子の第１露出面と前記共通ソース端子の第１露出面との前記第２辺に沿う方向の間隔をｄ２とし、前記第２ゲート端子の第１露出面と前記共通ソース端子の第１露出面との前記第２辺に沿う方向の間隔をｄ３とし、前記第１ドレイン端子の第１露出面と前記第１ゲート端子の第１露出面との前記第３辺に沿う方向の間隔をｄ４とし、前記第２ドレイン端子の第１露出面と前記第２ゲート端子の第１露出面との前記第４辺に沿う方向の間隔をｄ５とすると、次式（ａ）および（ｂ）が成り立つ、請求項６に記載の半導体装置。
   ｄ１＝ｄ２＝ｄ３＝ｄ４＝ｄ５ …（ａ）
   ＬＳ２＝ＬＧ２ …（ｂ）
8. 次式（ｃ）〜（ｆ）がさらに成り立つ、請求項７に記載の半導体装置。
   ＬＳ１＝ｄ１ …（ｃ）
   ＬＤ２＝ＬＤ１…（ｄ）
   ＬＧ２＝ＬＧ１…（ｅ）
   ＬＤ１＞ＬＧ１…（ｆ）
9. 前記第１ドレイン端子の第１露出面の面積と、前記第２ドレイン端子の第１露出面の面積との和は、前記封止樹脂の前記一方表面全体の面積の１／４〜３／８である、請求項３〜６のいずれか一項に記載の半導体装置。
10. 前記第１ドレイン端子の第１露出面の面積と、前記第２ドレイン端子の第１露出面の面積と、前記第１ゲート端子の第１露出面の面積と、前記第２ゲート端子の第１露出面の面積と、前記共通ソース端子の第１露出面の面積との和は、前記封止樹脂の前記一方表面全体の面積の１／３〜１１／２４である、請求項３〜６のいずれか一項に記載の半導体装置。
11. 前記第１ドレイン端子、前記第２ドレイン端子、前記第１ゲート端子および前記第２ゲート端子の第１露出面は、平面視において、それが配置される前記封止樹脂のコーナ部の２つの辺と整合する第５辺および第６辺と、前記第５辺および第６辺それぞれに一端が接続されかつ他端が互いに接続される第７辺および第８辺とを有する四角形状であり、前記第７辺と前記第８辺との接続部が当該第１露出面の外方に向かって突出した湾曲状に形成されている、請求項６に記載の半導体装置。
12. 前記共通ソース端子の第１露出面は、平面視において、前記封止樹脂における前記一方表面の前記第２辺と整合する第９辺と、前記第９辺の両端に、一端がそれぞれ接続される第１０辺および前記第１１辺と、前記第１０辺と前記第１１辺とを接続する第１２辺とを有する四角形状であり、前記第１０辺と前記第１２辺との接続部と、前記第１１辺と前記第１２辺との接続部とが、当該第１露出面の外方に向かって突出した湾曲状に形成されている、請求項１１に記載の半導体装置。

Images