JP5188602B2 - インバータ - Google Patents

インバータ Download PDF

Info

Publication number
JP5188602B2
JP5188602B2 JP2011114279A JP2011114279A JP5188602B2 JP 5188602 B2 JP5188602 B2 JP 5188602B2 JP 2011114279 A JP2011114279 A JP 2011114279A JP 2011114279 A JP2011114279 A JP 2011114279A JP 5188602 B2 JP5188602 B2 JP 5188602B2
Authority
JP
Japan
Prior art keywords
power module
power
inverter
external
cooling body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2011114279A
Other languages
English (en)
Other versions
JP2011172483A (ja
Inventor
一二 山田
敏夫 小川
典孝 神村
卓義 中村
光幸 本部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP2011114279A priority Critical patent/JP5188602B2/ja
Publication of JP2011172483A publication Critical patent/JP2011172483A/ja
Application granted granted Critical
Publication of JP5188602B2 publication Critical patent/JP5188602B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4847Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/13Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304Transistor
    • H01L2924/1305Bipolar Junction Transistor [BJT]
    • H01L2924/13055Insulated gate bipolar transistor [IGBT]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/30107Inductance
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3025Electromagnetic shielding

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Inverter Devices (AREA)

Description

本発明は、インバータ構造に関する。
電気自動車,工作機械,搬送装置,空調設備,家電機器等、各種装置の駆動源に、通常、モータが用いられている。これらのモータは、直流および交流の別を問わず、インバータによって制御されていることが多い。このようなインバータの主回路には、IGBT(Insulated Gate Bipolar Transistor)モジュール,MOS(Metal Oxide Semiconductor)トランジスタモジュール等のパワーモジュールが用いられている。このようなパワーモジュールの飽和熱抵抗を低減する技術として、特開平5−67697号公報記載の技術が知られている。この技術によれば、図21に示すように、熱伝導性に優れたAlN基板113とチップ112とをリードフレーム111を介して密着させ、そのAlN基板113の裏面(チップ等の搭載面と反対側の面)が露出するようにチップ周辺を樹脂114でモールドする。このような構造とすることによって、パワーモジュールの飽和熱抵抗の低減が図られている。
特開平5−67697号公報
ところで、インバータの信頼性の観点からは、それに用いられるパワーモジュールの熱抵抗を低減する他、さらに、インバータの配線インダクタンスの低減が望まれる。
そこで、本発明は、インバータの配線インダクタンスの低減することを目的のひとつと
する。
上記課題を解決するため、本発明に係るインバータの一態様では、直流電流を交流電流に変換するパワー素子を有するパワーモジュールと、前記直流電流を平滑化する平滑コンデンサと、前記平滑コンデンサと前記パワーモジュールとを電気的に接続する電源端子と、前記パワーモジュールを冷却するための冷平冷媒を流す流路を形成する冷却体と、前記平滑コンデンサ及び前記冷却体に収納するケースと、を備え、前記冷却体は、前記平滑コンデンサの側部に配置されるとともに前記ケースに対する当該冷却体の載置面から高さ方向の辺と当該冷却体の幅方向の辺とにより構成される面に前記パワーモジュールとの冷却面を形成し、前記電源端子は、前記平滑コンデンサ側から前記冷却体の上部まで延ばされ、前記パワーモジュールは、前記パワー素子の主面が前記冷却面と平行になるように前記冷却体の冷却面に配置され、前記パワーモジュールの端子は、前記冷却体の載置面から遠ざかる方向に突出し、かつ前記電源端子と接続される。
本発明によれば、インバータの配線インダクタンスを低減させることができる。
(a)は、本発明の実施の一形態に係るパワーモジュールを、互いに異なる方向から見た場合の斜視図であり、(b)および(C)は、そのA−A断面図およびB−B断面図である。 本発明の実施の一形態に係るパワーモジュールの等価回路図である。 図1のパワーモジュールの製造方法を説明するための図である。 (a)は、本発明の実施の一形態に係る3連パワーモジュールの、リードフレーム切離し前の正面図であり、(b)は、その背面図である。 (a)は、本発明の実施の一形態に係るパワーモジュールを、セラミック基板の表面を含む面で切った場合の断面図であり、(b)は、そのA−A断面図である。 (a)は、本発明の実施の一形態に係るパワーモジュールを、セラミック基板の表面を含む面で切った場合の断面図であり、(b)は、そのA−A断面図およびその背面図である。 (a)は、本発明の実施の一形態に係るパワーモジュールを、セラミック基板の表面を含む面で切った場合の断面図であり、(b)は、そのA−A断面図である。 (a)は、本発明の実施の一形態に係る3連パワーモジュールの、リードフレーム切離し前の正面図であり、(b)および(c)は、そのB−B断面図およびA−A断面図である。 (a)は、本発明の実施の一形態に係るパワーモジュールの正面図であり、(b)は、そのA−A断面図である。 (a)および(b)は、本発明の実施の一形態に係る3連パワーモジュールの正面図および背面図であり、(c)は、その、リードフレーム切離し前の状態を説明するための切欠き図である。 本発明の実施の一形態に係る3連パワーモジュールの正面図である。 本発明の実施の一形態に係るパワーモジュールに取り付けられる外部冷却体の構造を説明するための図である。 本発明の実施の一形態に係るパワーモジュールと外部冷却体との接合部の部分断面図である。 本発明の実施の一形態に係るパワーモジュールと外部冷却体との接合部の部分断面図である。 本発明の実施の一形態に係るパワーモジュールの正面図である。 図15のパワーモジュールと外部冷却体との接合部の部分断面図である。 本発明の実施の一形態に係る3連パワーモジュールの正面図である。 インバータモジュールの等価回路図である。 (a)は、本発明の実施の一形態に係るインバータの断面図であり、(b)は、その、カバー内部の配置を説明するためのA−A断面図である。 (a)は、本発明の実施の一形態に係るパワーモジュールの正面図であり、(b)は、そのパワーモジュールを、セラミック基板の表面を含む面で切った場合の断面図である。 本発明の実施の一形態に係るインバータモジュールにおける、パワーモジュールの外部端子の接続構造を説明するための図である。 本発明の実施の一形態に係るインバータの正面図であり、(b)は、そのB−B断面図である。 図22(a)のインバータのA−A正面図である。 本発明の実施の一形態に係るインバータモジュールの断面図である。 本実施の形態の一形態に係るパワーモジュールが取り付けられた状態の2種類の冷却体の断面図である。 コンデンサ付きのインバータモジュールの等価回路図である。 (a)は、本発明の実施の一形態に係るインバータの正面図(一部切欠き)であり、(b)は、そのC−C断面図である。 (a)および(b)は、図27(a)のインバータのA−A断面図およびB−B断面図である。 インバータモジュールの等価回路図である。 (a)は、本発明の実施の一形態に係る、図29の等価回路を実現するためのパワーモジュールの正面図であり、(b)は、そのA−A断面図である。 図30のパワーモジュールに用いられるパワー素子の斜視図である。 図30のパワーモジュールの内部構造を説明するための図である。 両側に外部冷却体が取り付けられた、図30のパワーモジュールの斜視図である。 (a)は、本発明の実施の一形態に係るパワーモジュールであり、(b)および(c)は、その側面図である。 従来のパワーモジュールの断面図である。
以下、添付図面を参照しながら、本発明に係る実施の形態について説明する。
まず、図1および図2により、本実施の形態に係るパワーモジュールの構成について説明する。なお、ここでは、パワー素子としてIGBTおよびフリーホイールダイオードを用いることとする。
本実施の形態に係るパワーモジュール1は、図1(b)に示すように、(1)熱伝導性に優れたAlN等のセラミック基板7、(2)セラミック基板7の一方の面(表面と呼ぶ)に、チタン含有の銀ろうまたは酸素を介した化学的結合によって接着された導体パターン8,9,10(コレクタ電極8,エミッタ電極9,ゲート電極10)、(3)セラミック基板7の他方の面(裏面と呼ぶ)内の、周縁部を除く領域全体に、チタン含有の銀ろうまたは酸素を介した化学的結合によって接着された導体膜11、(4)端子取付け穴3a,4a,5aが形成された一端部(接続端部と呼ぶ)がセラミック基板7の一辺側から突出するように、他端部(固定端部と呼ぶ)が各電極パターン8,9,10にはんだ付けされた外部端子3,4,5(外部コレクタ端子3,外部エミッタ端子4,外部ゲート端子5)、(5)コレクタ電極8にはんだ12で接合されたIGBT13およびフリーホイールダイオード14、(6)フリーホイールダイオード14がIGBT13に並列接続されるように(図2参照)、各パワー素子13,14をエミッタ電極9またはゲート電極10に電気的に接続したボンディングワイヤ16、(7)セラミック基板7の表面側を外部環境から保護するための封止樹脂2、を有している。さらに、トランスファー成形中に金型にセラミック基板7を均一に押し付けるために利用した、外部端子3,4,5と反対向きの補助端子15を備えることもある。
さて、セラミック基板7の表面側を外部環境から保護するための封止樹脂2は、図1(c)に示すように、パワー素子13,14、ボンディングワイヤ16、各電極8,9,10および外部端子3,4,5の固定端部の周辺に充填されている。さらに、この封止樹脂2は、セラミック基板7の裏面側にまわり込み、セラミック基板7の裏面側の導体膜11の周縁部にまで及んでいる。このように、セラミック基板7の裏面側の周縁部まで封止樹脂2の端部2aで覆うことによって、セラミック基板7と封止樹脂2との接着力が強くなるため、封止樹脂2による素子保護の信頼性を向上させることができる。また、脆性材料であるセラミック基板2の縁が封止樹脂2によって機械的衝撃から保護されるため、パワー素子13,14だけでなく、セラミック基板7の保護の信頼性も向上する。
ここで、セラミック基板7の裏面に密着した導体膜11は、図1(a)に示すように、周縁部以外の領域11aだけが封止樹脂2から外部に露出させている。このようにしているのは、この露出領域11aを外部冷却体とのはんだ付け面として利用可能とするためである。また、このように利用される導体膜11がセラミック基板2の裏面に密着していることは、セラミック基板2の表面側における異種材料の密着(電極8,9,10とセラミック基板2との密着、コレクタ電極8とパワー素子13,14との密着等)による熱応力の発生防止につながる。したがって、パワーモジュール1の変形が防止される。
このように、本実施の形態に係る構造によれば、パワー素子13,14からの熱がセラミック基板7を介して効果的に放出することができる上に、封止樹脂2による素子保護および基板保護の信頼性向上と、パワーモジュール1の変形防止とを図ることができる。したがって、パワーモジュール1の信頼性が一層向上する。
なお、ここでは、セラミックス基板の例としてAlN基板を挙げたが、アルミナ,SiN等を基板材料とする他のセラミックス基板を用いてもよい。また、以上においては、パワー素子としてIGBTおよびフリーホイールダイオードを用いたが、それらに代えて、MOSおよびパワートランジスタを用いてもよい。
つぎに、図3により、図1のパワーモジュールを製造する方法について説明する。ただし、ここで用いるセラミック基板7には、予め、NiメッキされたCuまたはAl等によって、コレクタ電極8,エミッタ電極9,ゲート電極10,導体膜11等が形成されたAlN−DBC(direct bonded Copper)を用いることとする。
まず、図3(a)に示すように、コレクタ電極8にIGBT13およびフリーホイールダイオード14をはんだで接合する。さらに、コレクタ電極8,エミッタ電極9およびゲート電極10に、それぞれ、リードフレーム19に設けられた所定のリードをはんだで接合する。ここで各電極8,9,10にはんだ付けされたリードは、上述の各外部端子3,4,5となるリードである。なお、トランスファー成形加工中に用いる補助端子15をセラミック基板7に設ける場合には、補助端子となるべきリードもリードフレーム19に形成しておき、そのリードを、セラミック基板7の表面の所定の箇所(外部端子3,4,5が形成された縁部に対向する縁部)に形成された導体パターンにはんだ付けすればよい。
その後、図3(b)に示すように、ワイヤボンディングにより、フリーホイールダイオード14上の電極パッドおよびIGBT13上の電極パッドと、エミッタ電極9またはゲート電極10とをAlワイヤ16で電気的に接続する。これにより、図2に示したような等価回路が実現される。
ワイヤボンディングが終了したら、図3(c)に示すように、金型のキャビティ23にセラミック基板7を収容する。このとき、上金型20のパーティング面と下金型21のパーティング面とにリードフレーム19の各リードがしっかりと挟み込まれるため、セラミック基板7が、金型のキャビティ23内の適正な位置に位置付けられる。金型のキャビティ23内でセラミック基板7が適正な位置に位置付けられると、セラミック基板7の裏面の導体膜11の、周縁部を除く領域(露出領域11aとなるべき領域)が金型内壁に密着する。これにより、導体膜11の露出領域11aへの樹脂の周り込みが防止される。
このような状態となったら、ゲート22から樹脂を注入し、キャビティ23内に樹脂を充填させる。ここで用いる樹脂は、熱硬化性であると、熱可塑性であるとを問わない。そして、金型のキャビティ23内の樹脂を硬化させてから金型を開き、一方の型にだきついた成形体を突き出す。これにより、図3(d)に示すように、セラミック基板7の表面側が樹脂2で封止された成形体が取り出される。その後、リードフレーム19のフレーム部を切断することによって、成形体から不要部分を取り除く。これにより、図3(e)に示すようなパワーモジュール1が完成する。
ここでは、パワーモジュール1を1つだけ製造しているが、図4(a)に示すように、各外部電極3,4,5および補助電極15となるリードが複数組形成されたリードフレーム19を用いることによって、一回のはんだ付け工程で、複数(ここでは一例として3個)のパワー素子搭載済みセラミック基板7をリードフレーム19の各組のリードに一括してはんだ付けし、一回のトランスファー成形工程で、リードフレーム19で連結された複数のセラミック基板7を一括して樹脂封止するようにしてもよい。もちろん、これにより形成される複数の封止樹脂2からは、それぞれ、図4(b)に示すように、それに内包されたセラミック基板7の裏面側の導体膜11の、周縁部を除く領域11aが露出する。
ところで、以上説明したのは、本実施の形態に係るパワーモジュール1の一構成例に過ぎない。実用に際しては、各種の変更を加えることができる。以下、そのような変更の具体例をいくつか挙げておく。なお、ここで挙げる各変更例に係る構成は、説明の便宜上、別々のパワーモジュール1に適用しているが、必要に応じて適宜に組み合わせて1つのパワーモジュール1に適用することもできる。
(A)変更例1
図1に示した構成においては、セラミック基板7の表面上の各電極8,9,10に外部端子3,4,5をそれぞれはんだ付けしているが、必ずしも、このようにする必要はない。例えば、図5(a)に示すように、セラミック基板7の表面上の各電極8,9,10の端部を延長し、セラミック基板7から突き出した部分8a,9a,10aを外部端子3,4,5として利用してもよい。このことは、補助端子15についても同様である。
このように、セラミック基板7の表面上の各電極と外部端子とを一体物とすることによって、図5(b)に示すように、セラミック基板7の表面上の各電極と外部端子との間にはんだ接合部が存在しなくなる。したがって、セラミック基板7の表面上の各電極と外部端子とを別体とした場合(図1参照)と比較して、はんだ接合部の数を減らすことができる。このため、パワーモジュール1の信頼性が向上する。また、はんだ付け工程を減らすことができるため、製造工程の簡略化が図られる。
(B)変更例2
外部エミッタ端子4および外部ゲート端子5は、発熱体であるパワー素子13,14と直接接触していないため、パワー素子13,14からの熱を外部に放出するためのセラミ
ック基板7に接触している必要性は少ない。したがって、外部エミッタ端子4および外部ゲート端子5のうち、少なくとも一方を、セラミック基板7の表面から離れた位置に配置しても、パワーモジュール1の飽和熱抵抗はほとんど変化しない。具体例として、図6(b)に、セラミック基板7の表面から離れた位置に外部エミッタ端子4および外部ゲート端子5を配置した構成を示す。この場合、セラミック基板7の表面に接触しているのは外部コレクタ端子(またはコレクタ電極)だけである。このような立体的な配置を採用すれば、図6(a)に示すように、エミッタ電極およびゲート電極が不要となるため、すべての外部端子をセラミック基板上の電極に接触させる場合(図1,図5等参照)よりも、セラミック基板7の表面の面積が小さくて足りる。このため、高価なセラミック基板7のサイズを小さくすることができ、生産コストを抑制することができる。ただし、図6(c)に示すように、セラミック基板7のサイズが小さい分、導体膜11の露出領域11aも狭くなる。このようなことは、外部エミッタ端子4および外部ゲート端子5の一方をセラミック基板7の表面から離れた位置に配置した場合についても同様である。
そして、セラミック基板7の表面から外部エミッタ端子4を浮かせた場合には、図7(a)(b)に示すように、各パワーモジュール13,14の上面の電極パッドまで外部エミッタ端子4を導き、それらを、ボンディングワイヤ16に代えてはんだ59で直接接合するようにしてもよい。これにより、各パワーモジュール13,14と外部エミッタ端子4との間のボンディングワイヤが不要となるため、その分のインダクタンスを削減することができる。同様に、セラミック基板7の表面から外部ゲート端子5を浮かせている場合には、IGBT13の上面の電極パッドまで外部ゲート電極5を導き、それらを、ボンディングワイヤ16に代えてはんだで直接接合するようにしてもよい。これにより、IGBT13と外部ゲート端子5との間のボンディングワイヤが不要となるため、その分のインダクタンスを削減することができる。
(C)変更例3
一般に、外部エミッタ端子4と外部ゲート端子5との間には、急激に変化する大電流が流れる。このため、外部ゲート端子5および外部エミッタ端子4の抵抗またはインダクタンスによって、IGBT13のエミッタ−ゲート間の電圧が変動する。このような現象を防止するには、図8(a)に示すように、外部コレクタ端子5の幅を実用上問題の生じない程度に細くした上で、外部エミッタ端子4の根元付近(すなわち、できるだけIGBT13に近い位置)から、本体部側より細い補助エミッタ電極4′を分岐させればよい。または、外部エミッタ端子4より細い端子をエミッタ電極9に別途はんだ付けすることによって補助エミッタ端子を作成してもよい。
このような補助エミッタ電極4′は、IGBT13のエミッタ−ゲート間の電圧をほぼ変動なく取り出し、それを外部制御回路に供給することができる。このため、IGBT13のエミッタ−ゲート間に安定な電圧を供給する制御を行うことができる。
前述したように、この変更例に係る構成は、上述または後述のいずれの変更例に係る構成と組み合わせることができる。したがって、この変更例に係る構成は、上述の変更例2に係る構成にも当然適用することもできる。例えば、図9(a)(b)に示すように、外部エミッタ端子4を各パワー素子13,14に直接はんだ付けした構成に適用する場合には、補助エミッタ電極4′を、外部エミッタ端子4の根元付近ではなく、IGBT13とのはんだ接合部59付近から分岐させればよい。
なお、図8および図9においては、補助エミッタ電極4′および外部コレクタ電極5を、外部エミッタ電極4よりも長くしているが、各電極4′,4,5の長さは、パワーモジュールの実相形態に応じて適宜に定めればよい。
(D)変更例4
3つの外部端子が、外部コレクタ端子3,外部エミッタ端子4,外部ゲート端子5の順番で一列に並んでいる場合には、外部コレクタ端子3と外部エミッタ端子4との間に、パワーモジュール1の最大電圧がかかる。このため、外部コレクタ端子3と外部エミッタ端子4との間には、空間放電等が生じない十分な間隔が設けられている必要があり、このことが、パワーモジュール1の小型化の妨げになっていた。3つの外部端子が、外部コレクタ端子3,外部エミッタ端子4,外部ゲート端子5の順番で一列に並んでいる場合に、外部コレクタ端子3と外部エミッタ端子4との間の空間放電等を防止しつつ、パワーモジュール1の小型化を図るには、図34(a)(b)(c)に示すように、外部コレクタ端子3と外部エミッタ端子4との間を仕切る凸部30を封止樹脂2と一体成形することが有効である。この凸部30が遮蔽板として機能するからである。同様な凸部は、外部エミッタ端子4と外部ゲート端子5との間に介在させておいてもよい。しかし、外部エミッタ端子4と外部ゲート端子5との間に印加される電圧(IGBT13への入力信号)は、通常、15V以下であるため、外部エミッタ端子4と外部ゲート端子5との間の間隔がパワーモジュール1の小型化の妨げになるとは考えにくい。したがって、外部エミッタ端子4と外部ゲート端子5との間に遮蔽板を介在させる必要性は乏しい。
また、3つの外部端子が、外部コレクタ端子3,外部ゲート端子5,外部エミッタ端子4の順番で一列に並んでいる場合には、外部コレクタ端子3と外部ゲート端子5との間に、パワーモジュール1の最大電圧がかかるため、外部コレクタ端子3と外部ゲート端子5との間に介在する遮蔽板30を封止樹脂2と一体成形すればよい。
なお、3つの外部端子を、外部エミッタ端子4,外部コレクタ端子3,外部ゲート端子5の順に並べると、外部エミッタ端子4と外部コレクタ端子3との間、外部コレクタ端子3と外部ゲート端子5との間に、それぞれ、遮蔽板が必要となる。このため、3つの外部端子は、外部コレクタ端子3,外部エミッタ端子4,外部ゲート端子5の順、または、外部コレクタ端子3,外部ゲート端子5,外部エミッタ端子4の順で並んでいることが望ましい。
(E)変更例5
以上においては、いずれも、3つの外部端子3,4,5の接続端部を、セラミック基板7の一辺側から突出させているが、必ずしも、このようにする必要はない。3つの外部端子3,4,5の接続端部の向きは、システム実装時における接続構造に応じて適宜に定めればよい。したがって、例えば、図20(a)(b)に示すように、外部コレクタ端子3の接続端部とは逆向きに外部エミッタ端子4の接続端部を突き出させてもよい。この場合、外部エミッタ端子4が補助端子15としての役割も果たすため、補助端子15を別途設ける必要はない。
(F)変更例6
インバータ等にパワーモジュールを実装する際等には、複数のパワーモジュールが一組として使用される。このような使用形態に対応するため、図10(a)に示すように、一列に並べた複数のセラミック基板7を1つの封止樹脂2で封止するようにしてもよい。このようにするには、図10(c)に示すように、外部端子3,4,5(ここでは、さらに補助エミッタ端子4′も含めている)となるリードを複数組有するリードフレーム19に必要数のセラミック基板7をはんだ付けし、それらのセラミック基板7をインサート成形すればよい。この場合には、もちろん、図10(b)に示すように、複数のセラミック基板7の裏面側の導体膜11の、周縁部を除く領域11aが封止樹脂2から露出することになる。
このような構造とすることによって、本実施の形態に係るパワーモジュール1の必要数(ここでは一例として3個)分を一体のモジュールとして取り扱うことができる。ただし、図10(a)に示したように、一列に並べた複数のセラミック基板7を1つの封止樹脂2で封止した場合、パワーモジュール単体よりも封止樹脂の幅dが大きくなる。このため、熱応力が生じると、パワーモジュール単体よりも大きな反りが封止樹脂に生じる。そこで、モジュール全体としての変形を抑制するため、図11に示すように、個々のセラミック基板7を封止する個別の封止樹脂2と、それらの間をつなぐ連結部31とを一体成形するようにしてもよい。なお、各封止樹脂2の間をつなぐ連結部31の形状と位置と個数とは、適宜に定められていればよい。
(G)変更例7
以上述べたいずれの構成も、パワーモジュール1の片面側に外部冷却体を装着させるものであったが、パワーモジュール1の両面側に外部冷却体を装着させるようにすることもできる。ここでは、図29に示す等価回路を実現するパワーモジュールを例に挙げて説明する。
図30(a)(b)に示すように、このパワーモジュールは、対向する2枚のセラミック基板7,7′、各セラミック基板7,7′の対向面(他方のセラミック基板側の面)に形成された電極、各セラミック基板7,7′の外側面(対向面の反対側の面)に形成された導体膜11,11′、2枚のセラミック基板7,7′の対向面間に介在するパワー素子13,14、2枚のセラミック基板7,7′の対向面側を外部環境から保護するための封止樹脂2、外部端子3,4,5(外部コレクタ端子3,外部エミッタ端子4,外部ゲート端子5)、を有している。
ここで用いているパワー素子13,14,13A,14Aは、図31(a)(b)に示すように、上面にもはんだ付け用の電極パッド13G,13K,14Kが形成されている。具体的には、IGBT13の上面およびフリーホイールダイオード14の上面には、周縁のFLR(フィールド・リミテッド・リング)内側にエミッタ中間電極13E,14Kが形成されている。このように、高い電界集中のあるFLRを避けてエミッタ中間電極を配することによって、そのようなFLRからエミッタ電極を遠ざけることができる。このため、電界の乱れが防止され、素子耐圧が保護される。そして、IGBT13,13Aの上面には、さらにゲート中間電極13Gが形成されており、エミッタ中間電極13Eは、このゲート中間電極13Gの形成領域(中央ゲート電極上の領域)にかぶらない形状(ここではコ形状)に成形されている。なお、エミッタ中間電極13E,14Kおよびゲート中間電極13Gは、Siと線膨張係数が近似している材料(タングステンW,モリブデンMo等)で形成され、かつ、はんだ付け、低温加圧接合等でシリコンに接合されていることが望ましい。
そして、対向する2枚のセラミック基板7,7′のうち、一方のセラミック基板7′の対向面には、図32(a)に示すように、コレクタ電極8A,ゲート電極10Aが形成されている。そして、ゲート電極10Aには、外部ゲート電極5が接続されている。また、コレクタ電極8Aには、IGBT13Aおよびフリーホイールダイオード14Aが搭載され、かつ、出力端子(U,V,W)および補助エミッタ電極4′が接続されている。なお、このコレクタ電極8Aは、他方のセラミック基板7に搭載されたIGBT13およびFWD14のエミッタ電極としても機能する。
他方のセラミック基板7の対向面には、図32(b)に示すように、コレクタ電極8,エミッタ電極9,ゲート電極10が形成されている。そして、ゲート電極10には、外部ゲート電極5Aが接続されている。また、コレクタ電極8には、IGBT13およびフリーホイールダイオード14が搭載され、かつ、外部コレクタ端子3が接続されている。さらに、エミッタ電極9には、外部エミッタ電極4Aおよび補助エミッタ電極4A′が接続されている。
これらのセラミック基板7,7′の対向面同士を対向させると、図32(b)から判るように、一方のセラミック基板7′のパワー素子13A,14Aの上面が、他方のセラミック基板7のエミッタ電極9と対向し、他方のセラミック基板7のパワー素子13,14の上面が、一方のセラミック基板7′のコレクタ電極8Aと対向する。そこで、これら対向し合ったもの同士を、図30(b)に示すように、はんだ59で接合することによって、図29に示した等価回路を実現している。このような接合構造を採用することにより、一方のセラミック基板7′に搭載されたパワー素子13A,14Aは、自身が搭載されたセラミック基板7′の導体膜11の露出領域11aからだけでなく、はんだ59を介して、他のセラミック基板7の導体膜11の露出領域11aからも放熱する。他方のセラミック基板7に搭載されたパワー素子13,14も、同様に、自身が搭載されたセラミック基板7の導体膜11の露出領域11aからだけでなく、はんだ59を介して、他のセラミック基板7の導体膜11の露出領域11aからも放熱する。このため、図33に示すように、パワーモジュールの両側に外部冷却体23を装着することによって、パワー素子からの熱を効率的に外部に放出することができる。これにより、電気的抵抗および熱抵抗が低減される。
なお、このような構造を採用する場合には、狭い領域でも充填されやすい熱硬化性樹脂で封止樹脂を形成することが望ましい。2枚のセラミック絶縁基板7,7′の対向面の間隔が1.5mm程度となるからである。
つぎに、本実施の形態に係るパワーモジュール1に適した外部冷却体23の構造について説明する。
図12に示すように、外部冷却体23には、一方の側にストレート型のフィン部23Bが設けられ、その反対側にパワーモジュール装着部23Aが設けられている。この外部冷却媒体23は、Al,Cu,Al−SiC複合材料,Cu−CuO複合材料等の、熱伝導性に優れ、かつ、冷媒との接触によって腐食しない材料によって形成されている必要があるが、必ずしも、単一の材料で形成されている必要はない。例えば、フィン部23Bが筐体等に取り付けられる場合には、パワーモジュール装着部23Aとフィン部23Bとを異種材料で形成することが望ましい。具体的には、パワーモジュール装着部23Aを、セラミック基板と熱膨張係数が近似するAl−SiC複合材料で形成し、固定部であるフィン部23Bを、Al−SiC複合材料よりも塑性変形しやすいAlで形成することが望ましい。このような構造とすれば、筐体等とパワーモジュール装着部23Aとの間に生じる応力がAlによって緩和されるからである。
さて、この外部冷却体23のパワーモジュール装着部23Aには、図12に示すように、パワーモジュール1の導体膜11の露出領域11aに対向する面(はんだ付け面)を有する凸部23aが、3つ以上、一列に並ばないように形成されている。この凸部23aは、パワーモジュール1の導体膜11の露出面11aとこれを囲む樹脂端部2aとによって形成された凹部(図1(c)参照)に、僅かな余裕(余剰はんだの逃げ路になる程度の隙間)をもってはまり込むようになっている。このため、これら凸部23aと凹部とのはめ合いによって、簡単に、パワーモジュール1を、外部冷却体23に対して精度良く位置決めすることができる。なお、外部冷却体23に対してパワーモジュール1を精度良く位置決めできるということは、同じ外部冷却体23に取り付けられた他のパワーモジュールとの外部端子接続に有利となる(後述)。
外部冷却体23のパワーモジュール装着部23Aに形成された凸部23aのはんだ付け面は、平坦であってもよいし、図13に示すように、適当な高さの突起23a′が1以上形成されていてもよい。ただし、1以上の突起23a′が形成されていると、パワーモジュール1の導体膜11の露出領域11aとパワーモジュール装着部23Aの凸部23aのはんだ付け面とが、常に、突起23aの高さに応じた適当な厚さのはんだ層25で接合されるため、パワーモジュール1と外部冷却体23との接合信頼性向上の観点からは有利である。なお、パワーモジュール装着部23Aの凸部23aの上面に形成する突起23a′の縦横幅(凸部23aの接合面と平行な面で切ったときの断面の幅)は、パワーモジュール装着部23Aの凸部23aの上面の面積等に応じて定めればよい。
そして、パワーモジュール1と外部冷却体23との接合信頼性をさらに向上させる必要がある場合には、図14に示すように、パワーモジュール1の封止樹脂2と外部冷却体23との隙間にエポキシ樹脂等の接着剤64を外部から注入すればよい。このようにすることで、パワーモジュール1の導体膜11の露出領域11aと外部冷却体23の凸部23aの上面との間のはんだ層25にかかる応力が緩和するため、パワーモジュール1と外部冷却体23との接合信頼性をさらに向上させることができる。シリコンとの熱膨張係数の差が約3×10-6〜18×10-6(1/℃)のセラミック基板(AlN,アルミナ,SiN)を用いたパワーモジュールを、図14に示した接続構造で外部冷却体に接合した場合、2桁以上の接続寿命が得られることが実験により確認されている。
または、パワーモジュール1の封止樹脂2に1以上のハブ付き取付け部を一体成形し、このハブ付き取付け部を外部冷却体23にネジ止めするようにしてもよい。もちろん、この場合には、ハブ付き取付け部のハブに対応する位置にネジ穴が外部冷却体23に形成されている必要がある。ここで、封止樹脂2におけるハブ付き取付け部の位置は限定しないが、ハブ付き取付け部を複数設ける場合には、ネジ締結時に封止樹脂2に均等に力がかかる位置関係にハブ付き取付け部を配することが望ましい。例えば、パワーモジュール1の封止樹脂2の外形をほぼ四角形とする場合には、図15に示すように、パワーモジュール1の封止樹脂2の各コーナにそれぞれハブ付き取付け部27を一体成形することが望ましい。また、このようなほぼ四角形の封止樹脂2を複数連結する場合には、図16に示すように、隣り合う封止樹脂2間で、コーナ部のハブ付き取付け部17を連結部として共有させることもできる。そして、図15,図16のいずれに示したパワーモジュール1が取り付けられる外部冷却体23にも、図17に示すように、各ハブ付き取付け部27のハブの穴27aに対応付けて、固定ネジ28が締結されるネジ穴29が切られている必要がある。
なお、ここで述べたようにパワーモジュール1の封止樹脂2を外部冷却体23にネジ止めする場合には、このネジによってパワーモジュール1が外部冷却体23にしっかりと固定されるため、必ずしも、パワーモジュール1の導体膜11と外部冷却体23の凸部23aとをはんだ付けする必要はない。したがって、はんだ25に代えて、高熱伝導グリース、高熱伝導シート等を、パワーモジュール1の導体膜11と外部冷却体23の凸部23aとの間に介在させることによって、パワー素子と外部冷却体23との間の低熱抵抗化を図るようにしてもよい。
以上においては、本実施の形態に係るパワーモジュール1の外部冷却体として、ストレート型のフィン部23Bを有する外部冷却体23を例に挙げたが、本実施の形態に係るパワーモジュール1は、ストレート型以外の形状のフィン部を有する外部冷却体への装着、ヒートパイプが内蔵された外部冷却体への装着も可能である。例えば、冷却媒体を通過させる流路が内部に形成されたフィン部23Bを有する外部冷却体に装着する場合には、図25(b)に示すように、冷却媒体を通過させる流路37が内部に形成されたフィン部23Bを挟んで両側にパワーモジュール装着部23Aを設けてもよい。このような冷却体によれば、片側にだけパワーモジュール装着部を複数有する冷却体と同じだけのパワーモジュールを、より小さなサイズで装着可能とすることができる。このため、システムを小形化できる。同様に、ヒートパイプが内蔵された外部冷却体に装着する場合にも、図25(a)に示すように、ヒートパイプ65が内蔵された外部冷却体23の両側にパワーモジュール装着部23Aを形成することができる。
つぎに、以上説明したパワーモジュール1が実装されたシステムについて説明する。ここでは、図18に示す等価回路を実現するインバータモジュールを有する3相インバータを例として挙げる。
本実施の形態に係るインバータは、図19(b)に示すように、インバータモジュール、インバータモジュールに取り付けられたケース60、ケース60の上面に取り付けられたプリント配線板54、プリント配線板54に搭載された制御用マイコンその他の表面実装部品57,58、を有している。
インバータモジュールは、図19(a)に示すように、外部冷却体23、制御用マイコンに外部ゲート電極5が接続された6個のパワーモジュール1、モータ等の負荷が接続される3つの出力端子U,V,W、電源に接続される2つの電源端子P,Nを有している。外部冷却体23は、ケース60内側において3つずつ2列に並んだ6個のパワーモジュール装着部23A、パワーモジュール装着部23Aの列に沿った流体路23bで供給口62から排出口63へ冷媒を導く2列のフィン部23Bを有している。6個のパワーモジュール1は、2列のパワーモジュール装着部23Aのうちのいずれかパワーモジュール装着部23Aの凸部23aにはんだ付けされている。このため、6個のパワーモジュール1は、3個ずつ、2列に配列されている。このような状態において、一方の列のパワーモジュール1の外部エミッタ4の接続端部と、他方の列のパワーモジュール1の外部コレクタ3の接続端部とが、所定の間隔をおいて向き合っている。すなわち、共通の出力端子U,V,Wに接続されるべき外部端子の接続端部同士が、所定の間隔をおいて向き合っている。また、一方の列の全パワーモジュール1の外部コレクタ3の接続端部が一列に並び、他方の列の全パワーモジュール1の外部エミッタ4の接続端部が一列に並んでいる。すなわち、共通の電源端子P,Nに接続されるべき外部端子の接続端部が一列に並んでいる。このため、配線インダクタンスの小さい簡単な結線構造で、図18の等価回路を実現することができる。なお、ここでは、単体のパワーモジュールを複数用いてインバータモジュールを構成しているが、各列を構成する複数のパワーモジュールに代わりに、一列分のパワーモジュールを一体化したモジュール(図10等参照)を用いてもよい。
このようなことは、変更例4に係る構造のパワーモジュールを用いた場合についても同様に言えることである。例えば、図21に示すように、一方の列(上アーム)に、外部エミッタ端子4の接続端部だけが外部コレクタ端子3と逆向きのパワーモジュールを3つ用いた場合には、他方の列(下アーム)に、外部エミッタ端子4の接続端部および外部ゲート端子5の接続端部(ここではさらに補助エミッタ端子4′の接続端部も)が外部コレクタ端子3と逆方向のパワーモジュールを3つ用いれば、共通の出力端子U,V,Wに接続されるべき外部端子の接続端部同士を、上アームと下アームとの間で重ね合わせることができる。また、共通の電源端子P,Nに接続されるべき外部端子の接続端部を、上下両サイドに一列に並べることができる。したがって、この場合にも同様に、簡単な結線構造で、図18の等価回路を実現することができる。なお、この場合には、インバータ小型化の観点から、上下アームの両端を揃えたときに上アームのパワーモジュールの外部エミッタ端子4と下アームのパワーモジュールの外部コレクタ端子3とが重なり合うようにすることが望ましい。
このような構造のインバータは、隙間等、奥行きは深いが間隔の狭い空間への設置に適しているが、奥行きの浅い空間等への設置には不向きである。したがって、奥行きの浅い空間等への設置の要請がある場合等には、インバータモジュールを、図22に示すような構造にすることが望ましい。
このインバータモジュールは、図22(a)に示すように、一方の側から外部端子2,3,4が外部に突き出すように複数のパワーモジュール1を挟み込んだ1対の外部冷却体23を有している。この1対の外部冷却体23は、複数のパワーモジュール1を挟み込んだ状態でネジ40または溶接で固定されているが、それぞれの外部冷却体23の対向面には、図23に示すように、複数のパワーモジュール1の封止樹脂2が一列に並んで収容される、断面L字形の凹部18が形成されている。この凹部18の底面には、図22(b)に示すように、パワーモジュール1の導体膜11の露出面11aとこれを囲む樹脂端部2aとによって形成された凹部にはまり込む複数の凸部23Aが一列に形成されており、これらの凸部の上面に、それぞれ、パワーモジュール1が、外部端子3,4,5を所定の方向に向けてはんだ付けされている。このような一対の外部冷却体23の対向面同士を重ね合わせたことによって、図22(a)に示すように、一方の外部冷却体23側のパワーモジュール1の外部エミッタ端子4と、他方の外部冷却体23側のパワーモジュール1の外部コレクタ端子3とが向い合っている。すなわち、共通の出力端子U,V,Wに接続されるベき外部端子3,4同士が対向している。このため、共通の出力端子U,V,Wに接続されるベき外部端子3,4間にその出力端子を挟み込み、それらを1組のボルトとナット32とで固定するだけでよい。
ただし、このような構造としたことによって、図22(a)に示すように、互いに逆極性の電源P,Nに接続される外部端子も向い合ってしまう場合には、それらの外部端子間に遮蔽シートを介在させておく必要がある。
なお、ここで用いた1対の外部冷却体23は、互いにネジ40または溶接で固定されているが、必ずしも、このようにする必要はない。例えば、個々の外部冷却体23を取付け筐体34にネジ36で固定する、個々の外部冷却体23を冷却媒体供給装置に固定する等によって、1対の外部冷却体23の重なり合った状態が維持されるようにしてもよい。
また、ここで用いる外部冷却体23のフィン部の形状に制限はないが、図22(b)に示したように、一方から他方へ冷却媒体を導く流路37を内部に有するフィン部23Aを使用する場合には、フィン部23Aを直接取り付け筐体34にネジ36で固定し、図24に示したように、ストレート型のフィン部23Aを用いる場合には、外部端子3,4,5側への冷却媒体漏洩を防ぐOリング35を介して、フィン部23Aを取り付け筐体34にネジ36で固定する、というように、フィン部233Bの形状に応じて、取り付け筐体34への取付け方法を変えることが望ましい。
ところで、3相インバータのIGBTのコレクタ−エミッタ間には、断続的な電流による跳上り電圧(−Ldi/dt)が直流電圧に重畳する。これを除去するため、図26に示すように、直流リアクトル,平滑コンデンサ41がインバータモジュールに付加されることが多い。本実施の形態に係るパワーモジュール1が搭載されたインバータモジュールにも、もちろん、そのような平滑コンデンサ等を接続可能である。一例として、図25(b)に示した外部冷却体23の両側に、変更例6に係る3連パワーモジュール1(図10参照)が取り付けられたインバータモジュールにコンデンサを接続した場合のインバータ構成例を図27および図28に示す。
図27(a)(b)に示すように、このインバータは、インバータモジュール,平滑コンデンサ41、インバータモジュールおよび平滑コンデンサ41が固定されたケース55,プリント配線板54、インバータモジュールに力が加わらないようにプリント基板54とケース55の底面との間隔を維持する補強棒56、プリント配線板54に搭載された制御用マイコンその他の表面実装部品57,58、を有している。また、これらに加えて、出力端子に取り付けられた電流センサをさらに有していることもある。
ここで用いるインバータモジュールにおいては、図28(b)に示すように、上アーム(図中左側の3連パワーモジュール1)のエミッタ端子4と下アーム(図中右側の3連パワーモジュール)のコレクタ端子3とがそれぞれ短絡棒49で短絡されている。そして、各短絡棒49の一端部に、それぞれ、出力配線U,V,W(ここでは、出力端子Wのみ図示)が接続されている。また、各パワーモジュール1の補助エミッタ端子4′および外部ゲート端子5は、一方の電源端子Pにあけられた貫通穴52を通過し、プリント基板54のスルーホールにはんだ付け、または、プリント基板54に設けられたコネクタへ挿入されている。
また、ここで用いるインバータモジュールの2つの電源端子P,Nは、板状であり、絶縁板48を挟んで絶縁状態を維持しながら密着している。このような配置することによって、流入電流と流出電流とがほぼ逆向きとなるため、相互インダクタンスの効果によって配線インダクタンスを低減することができる。このため、保償回路(スナバ回路)を省略することも可能である。
そして、図28(a)(b)に示すように、2枚の電源端子のうち、一方の電源端子Pは、平滑コンデンサ41の一方の端子43に直接ネジ44で固定され、他方の電源端子Nは、コンデンサ41の他方の端子46に直接ネジ47で固定されている。このような接続構造とすることによって、平滑コンデンサと各IGBTとの間の配線の長さを短縮化し、その断面積を大きくすることができる。これにより、配線インダクタンスおよび直流抵抗が抑制される。
このように、配線構造の改善を図ることができる。
なお、以上においては、説明の便宜上、インバータには、上述したパワーモジュールのいずれか1種類を用いているが、上述したパワーモジュールの他の種類を用いてもよい。例えば、図27および図28に示したインバータには、変更例6に係る3連パワーモジュールを使用しているが、上述した他種パワーモジュールを使用してもよい。
1…パワーモジュール、2…封止樹脂、2a…封止樹脂の端部、3…コレクタ端子、4…エミッタ端子、4′…補助エミッタ端子、5…ゲート端子、7…セラミック基板、8…コレクタ電極、9…エミッタ電極、10…ゲート電極、11…導電膜、11a…導体膜の露出部、13,14…パワー素子、23…冷却体、26…はんだ層の厚さ調整用突起、27…取付け部、30…遮蔽板、31…連結部

Claims (12)

  1. 直流電流を交流電流に変換するパワー素子を有するパワーモジュールと、
    前記直流電流を平滑化する平滑コンデンサと、
    前記平滑コンデンサと前記パワーモジュールとを電気的に接続する電源端子と、
    前記パワーモジュールを冷却するための冷媒を流す流路を形成する冷却体と、
    前記平滑コンデンサ及び前記冷却体に収納するケースと、を備え、
    前記冷却体は、前記平滑コンデンサの側部に配置されるとともに前記ケースに対する当該冷却体の載置面から高さ方向の辺と当該冷却体の幅方向の辺とにより構成される面に前記パワーモジュールとの冷却面を形成し、
    前記電源端子は、前記平滑コンデンサ側から前記冷却体の上部まで延ばされ、
    前記パワーモジュールは、前記パワー素子の主面が前記冷却面と平行になるように前記冷却体の冷却面に配置され、
    前記パワーモジュールの端子は、前記冷却体の載置面から遠ざかる方向に突出し、かつ前記電源端子と接続されるインバータ。
  2. 請求項1に記載されたインバータであって、
    前記電源端子は、板状の正極側電源端子及び板状の負極側電源端子により構成され、さらに当該正極側電源端子と当該負極側電源端子との間に挟まれる絶縁部材を有するインバータ。
  3. 請求項1又は2に記載されたいずれかのインバータであって、
    前記電源端子は、前記平滑コンデンサと直接接続されるインバータ。
  4. 請求項1ないし3に記載されたいずれかのインバータであって、
    前記パワーモジュールを駆動するためのプリント配線板を備え、
    前記プリント配線板は、前記パワーモジュールを介して前記ケースの底面と対向する位置に配置されるインバータ。
  5. 請求項4に記載されたインバータであって、
    前記プリント配線板を前記ケースに支持するための補強部材を有するインバータ。
  6. 請求項1ないし5に記載されたいずれかのインバータであって、
    前記パワーモジュールは、インバータ回路の上アームを構成するパワー素子を有する第1のパワーモジュールと、前記インバータ回路の下アームを構成するパワー素子を有する第2のパワーモジュールと、を有し、
    前記冷却体の冷却面は、前記第1のパワーモジュールと接触する第1冷却面と、前記流路を介して当該第1冷却面と対向するとともに前記第2のパワーモジュールと接触する第2冷却面と、を有し、
    前記第1のパワーモジュールから突出するコレクタ端子及び前記第2のパワーモジュールから突出するエミッタ端子は、前記冷却体の載置面から遠ざかる方向に突出し、かつ前記電源端子と接続されるインバータ。
  7. 請求項1ないし5に記載されたいずれかのインバータであって、
    前記パワーモジュールは、インバータ回路の上アームを構成するパワー素子を有する第1のパワーモジュールと、前記インバータ回路の下アームを構成するパワー素子を有する第2のパワーモジュールと、を有し、
    前記冷却体の冷却面は、前記第1のパワーモジュールと接触する第1冷却面と、前記流路を介して当該第1冷却面と対向するとともに前記第2のパワーモジュールと接触する第2冷却面と、を有し、
    前記第1のパワーモジュールから突出するエミッタ端子及び前記第2のパワーモジュールから突出するコレクタ端子は、前記冷却体の載置面から遠ざかる方向に突出し、かつ短絡部材により電気的に接続されるインバータ。
  8. 請求項1ないし5に記載されたいずれかのインバータであって、
    前記パワーモジュールは、U相の上アームを構成するパワー素子を有する第1のパワーモジュールと、U相の下アームを構成するパワー素子を有する第2のパワーモジュールと、V相の上アームを構成するパワー素子を有する第3のパワーモジュールと、V相の下アームを構成するパワー素子を有する第4のパワーモジュールと、W相の上アームを構成するパワー素子を有する第5のパワーモジュールと、W相の下アームを構成するパワー素子を有する第6のパワーモジュールと、を有し、
    前記第1のパワーモジュールは、前記冷却体を挟んで前記第2のパワーモジュールと対向して配置され、
    前記第3のパワーモジュールは、前記冷却体を挟んで前記第4のパワーモジュールと対向して配置され、
    前記第5のパワーモジュールは、前記冷却体を挟んで前記第6のパワーモジュールと対向して配置されるインバータ。
  9. 請求項8に記載されたインバータであって、
    前記第1のパワーモジュールから突出するエミッタ端子と前記第2のパワーモジュールから突出するコレクタ端子は、第1短絡部材により電気的に接続され、
    前記第3のパワーモジュールから突出するエミッタ端子と前記第4のパワーモジュールから突出するコレクタ端子は、第2短絡部材により電気的に接続され、
    前記第5のパワーモジュールから突出するエミッタ端子と前記第6のパワーモジュールから突出するコレクタ端子は、第3短絡部材により電気的に接続されるインバータ。
  10. 請求項8に記載されたインバータであって、
    前記第1,第3及び第5のパワーモジュールは、封止樹脂により一体に形成され、
    前記第2,第4及び第6のパワーモジュールは、封止樹脂により一体に形成されるインバータ。
  11. 請求項1ないし10に記載されたいずれかのインバータであって、
    前記パワーモジュールは、前記パワー素子を搭載するセラミック基板を有し、
    前記冷却体は、金属製であり、
    前記セラミック基板は、前記パワー素子の搭載面とは反対側の面がはんだ材によって前記冷却体に接続されるインバータ。
  12. 請求項2に記載されたいずれかのインバータであって、
    前記正極側電源端子及び前記負極側電源端子は、前記平滑コンデンサの一面を覆うように幅広に形成されるインバータ。
JP2011114279A 2011-05-23 2011-05-23 インバータ Expired - Lifetime JP5188602B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2011114279A JP5188602B2 (ja) 2011-05-23 2011-05-23 インバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011114279A JP5188602B2 (ja) 2011-05-23 2011-05-23 インバータ

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2009192710A Division JP5017332B2 (ja) 2009-08-24 2009-08-24 インバータ

Publications (2)

Publication Number Publication Date
JP2011172483A JP2011172483A (ja) 2011-09-01
JP5188602B2 true JP5188602B2 (ja) 2013-04-24

Family

ID=44685992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011114279A Expired - Lifetime JP5188602B2 (ja) 2011-05-23 2011-05-23 インバータ

Country Status (1)

Country Link
JP (1) JP5188602B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5965912B2 (ja) * 2011-10-13 2016-08-10 株式会社日立製作所 パワー半導体モジュール、電力変換装置および電動車両
JP6707328B2 (ja) 2015-09-01 2020-06-10 ローム株式会社 パワーモジュール、パワーモジュールの放熱構造、およびパワーモジュールの接合方法
JP2016076727A (ja) * 2015-12-24 2016-05-12 トヨタ自動車株式会社 半導体装置
CN108233820B (zh) * 2016-12-16 2024-06-11 上海电驱动股份有限公司 一种bsg电机控制器用集成电气模块

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1094256A (ja) * 1996-09-19 1998-04-10 Toshiba Corp 電力変換素子モジュール
JP3550970B2 (ja) * 1997-09-19 2004-08-04 株式会社日立製作所 電力変換装置並びに多層積層導体と電気部品接続体
JPH11204723A (ja) * 1998-01-09 1999-07-30 Omron Corp パワー素子ユニット
JP2000092858A (ja) * 1998-09-17 2000-03-31 Hitachi Ltd 電力変換装置
JP2000125543A (ja) * 1998-10-15 2000-04-28 Nikki Denso Kk サージ電圧抑制手段及び半導体電力変換装置

Also Published As

Publication number Publication date
JP2011172483A (ja) 2011-09-01

Similar Documents

Publication Publication Date Title
JP3910383B2 (ja) パワーモジュールおよびインバータ
JP5017332B2 (ja) インバータ
US11011443B2 (en) Power semiconductor device including a spacer
US10396056B2 (en) Semiconductor device and semiconductor device fabrication method
JP3847676B2 (ja) パワー半導体装置
US8981552B2 (en) Power converter, semiconductor device, and method for manufacturing power converter
US9831160B2 (en) Semiconductor device
JP4438489B2 (ja) 半導体装置
US20140367736A1 (en) Semiconductor device and method for manufacturing semiconductor device
JP4973059B2 (ja) 半導体装置及び電力変換装置
JP5930070B2 (ja) 半導体装置
JP2014199829A (ja) 半導体モジュール及びそれを搭載したインバータ
JP5409889B2 (ja) インバータ
JP4403166B2 (ja) パワーモジュールおよび電力変換装置
CN110771027B (zh) 功率半导体装置及使用该装置的电力转换装置
JPWO2013171946A1 (ja) 半導体装置の製造方法および半導体装置
JP5188602B2 (ja) インバータ
JP5202685B2 (ja) インバータ
JP2017054855A (ja) 半導体装置、及び半導体パッケージ
US11658231B2 (en) Semiconductor device
JP2021072293A (ja) 半導体パワーモジュール
US20240021496A1 (en) Semiconductor device
JP2024126061A (ja) 半導体モジュールの製造方法及び半導体モジュール
JP4246598B2 (ja) 電力用半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110523

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120928

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121009

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121225

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130122

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5188602

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160201

Year of fee payment: 3

EXPY Cancellation because of completion of term