JP5188602B2 - インバータ - Google Patents
インバータ Download PDFInfo
- Publication number
- JP5188602B2 JP5188602B2 JP2011114279A JP2011114279A JP5188602B2 JP 5188602 B2 JP5188602 B2 JP 5188602B2 JP 2011114279 A JP2011114279 A JP 2011114279A JP 2011114279 A JP2011114279 A JP 2011114279A JP 5188602 B2 JP5188602 B2 JP 5188602B2
- Authority
- JP
- Japan
- Prior art keywords
- power module
- power
- inverter
- external
- cooling body
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
- H01L2924/13055—Insulated gate bipolar transistor [IGBT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
- Inverter Devices (AREA)
Description
する。
図1に示した構成においては、セラミック基板7の表面上の各電極8,9,10に外部端子3,4,5をそれぞれはんだ付けしているが、必ずしも、このようにする必要はない。例えば、図5(a)に示すように、セラミック基板7の表面上の各電極8,9,10の端部を延長し、セラミック基板7から突き出した部分8a,9a,10aを外部端子3,4,5として利用してもよい。このことは、補助端子15についても同様である。
外部エミッタ端子4および外部ゲート端子5は、発熱体であるパワー素子13,14と直接接触していないため、パワー素子13,14からの熱を外部に放出するためのセラミ
ック基板7に接触している必要性は少ない。したがって、外部エミッタ端子4および外部ゲート端子5のうち、少なくとも一方を、セラミック基板7の表面から離れた位置に配置しても、パワーモジュール1の飽和熱抵抗はほとんど変化しない。具体例として、図6(b)に、セラミック基板7の表面から離れた位置に外部エミッタ端子4および外部ゲート端子5を配置した構成を示す。この場合、セラミック基板7の表面に接触しているのは外部コレクタ端子(またはコレクタ電極)だけである。このような立体的な配置を採用すれば、図6(a)に示すように、エミッタ電極およびゲート電極が不要となるため、すべての外部端子をセラミック基板上の電極に接触させる場合(図1,図5等参照)よりも、セラミック基板7の表面の面積が小さくて足りる。このため、高価なセラミック基板7のサイズを小さくすることができ、生産コストを抑制することができる。ただし、図6(c)に示すように、セラミック基板7のサイズが小さい分、導体膜11の露出領域11aも狭くなる。このようなことは、外部エミッタ端子4および外部ゲート端子5の一方をセラミック基板7の表面から離れた位置に配置した場合についても同様である。
一般に、外部エミッタ端子4と外部ゲート端子5との間には、急激に変化する大電流が流れる。このため、外部ゲート端子5および外部エミッタ端子4の抵抗またはインダクタンスによって、IGBT13のエミッタ−ゲート間の電圧が変動する。このような現象を防止するには、図8(a)に示すように、外部コレクタ端子5の幅を実用上問題の生じない程度に細くした上で、外部エミッタ端子4の根元付近(すなわち、できるだけIGBT13に近い位置)から、本体部側より細い補助エミッタ電極4′を分岐させればよい。または、外部エミッタ端子4より細い端子をエミッタ電極9に別途はんだ付けすることによって補助エミッタ端子を作成してもよい。
3つの外部端子が、外部コレクタ端子3,外部エミッタ端子4,外部ゲート端子5の順番で一列に並んでいる場合には、外部コレクタ端子3と外部エミッタ端子4との間に、パワーモジュール1の最大電圧がかかる。このため、外部コレクタ端子3と外部エミッタ端子4との間には、空間放電等が生じない十分な間隔が設けられている必要があり、このことが、パワーモジュール1の小型化の妨げになっていた。3つの外部端子が、外部コレクタ端子3,外部エミッタ端子4,外部ゲート端子5の順番で一列に並んでいる場合に、外部コレクタ端子3と外部エミッタ端子4との間の空間放電等を防止しつつ、パワーモジュール1の小型化を図るには、図34(a)(b)(c)に示すように、外部コレクタ端子3と外部エミッタ端子4との間を仕切る凸部30を封止樹脂2と一体成形することが有効である。この凸部30が遮蔽板として機能するからである。同様な凸部は、外部エミッタ端子4と外部ゲート端子5との間に介在させておいてもよい。しかし、外部エミッタ端子4と外部ゲート端子5との間に印加される電圧(IGBT13への入力信号)は、通常、15V以下であるため、外部エミッタ端子4と外部ゲート端子5との間の間隔がパワーモジュール1の小型化の妨げになるとは考えにくい。したがって、外部エミッタ端子4と外部ゲート端子5との間に遮蔽板を介在させる必要性は乏しい。
以上においては、いずれも、3つの外部端子3,4,5の接続端部を、セラミック基板7の一辺側から突出させているが、必ずしも、このようにする必要はない。3つの外部端子3,4,5の接続端部の向きは、システム実装時における接続構造に応じて適宜に定めればよい。したがって、例えば、図20(a)(b)に示すように、外部コレクタ端子3の接続端部とは逆向きに外部エミッタ端子4の接続端部を突き出させてもよい。この場合、外部エミッタ端子4が補助端子15としての役割も果たすため、補助端子15を別途設ける必要はない。
インバータ等にパワーモジュールを実装する際等には、複数のパワーモジュールが一組として使用される。このような使用形態に対応するため、図10(a)に示すように、一列に並べた複数のセラミック基板7を1つの封止樹脂2で封止するようにしてもよい。このようにするには、図10(c)に示すように、外部端子3,4,5(ここでは、さらに補助エミッタ端子4′も含めている)となるリードを複数組有するリードフレーム19に必要数のセラミック基板7をはんだ付けし、それらのセラミック基板7をインサート成形すればよい。この場合には、もちろん、図10(b)に示すように、複数のセラミック基板7の裏面側の導体膜11の、周縁部を除く領域11aが封止樹脂2から露出することになる。
以上述べたいずれの構成も、パワーモジュール1の片面側に外部冷却体を装着させるものであったが、パワーモジュール1の両面側に外部冷却体を装着させるようにすることもできる。ここでは、図29に示す等価回路を実現するパワーモジュールを例に挙げて説明する。
Claims (12)
- 直流電流を交流電流に変換するパワー素子を有するパワーモジュールと、
前記直流電流を平滑化する平滑コンデンサと、
前記平滑コンデンサと前記パワーモジュールとを電気的に接続する電源端子と、
前記パワーモジュールを冷却するための冷媒を流す流路を形成する冷却体と、
前記平滑コンデンサ及び前記冷却体に収納するケースと、を備え、
前記冷却体は、前記平滑コンデンサの側部に配置されるとともに前記ケースに対する当該冷却体の載置面から高さ方向の辺と当該冷却体の幅方向の辺とにより構成される面に前記パワーモジュールとの冷却面を形成し、
前記電源端子は、前記平滑コンデンサ側から前記冷却体の上部まで延ばされ、
前記パワーモジュールは、前記パワー素子の主面が前記冷却面と平行になるように前記冷却体の冷却面に配置され、
前記パワーモジュールの端子は、前記冷却体の載置面から遠ざかる方向に突出し、かつ前記電源端子と接続されるインバータ。 - 請求項1に記載されたインバータであって、
前記電源端子は、板状の正極側電源端子及び板状の負極側電源端子により構成され、さらに当該正極側電源端子と当該負極側電源端子との間に挟まれる絶縁部材を有するインバータ。 - 請求項1又は2に記載されたいずれかのインバータであって、
前記電源端子は、前記平滑コンデンサと直接接続されるインバータ。 - 請求項1ないし3に記載されたいずれかのインバータであって、
前記パワーモジュールを駆動するためのプリント配線板を備え、
前記プリント配線板は、前記パワーモジュールを介して前記ケースの底面と対向する位置に配置されるインバータ。 - 請求項4に記載されたインバータであって、
前記プリント配線板を前記ケースに支持するための補強部材を有するインバータ。 - 請求項1ないし5に記載されたいずれかのインバータであって、
前記パワーモジュールは、インバータ回路の上アームを構成するパワー素子を有する第1のパワーモジュールと、前記インバータ回路の下アームを構成するパワー素子を有する第2のパワーモジュールと、を有し、
前記冷却体の冷却面は、前記第1のパワーモジュールと接触する第1冷却面と、前記流路を介して当該第1冷却面と対向するとともに前記第2のパワーモジュールと接触する第2冷却面と、を有し、
前記第1のパワーモジュールから突出するコレクタ端子及び前記第2のパワーモジュールから突出するエミッタ端子は、前記冷却体の載置面から遠ざかる方向に突出し、かつ前記電源端子と接続されるインバータ。 - 請求項1ないし5に記載されたいずれかのインバータであって、
前記パワーモジュールは、インバータ回路の上アームを構成するパワー素子を有する第1のパワーモジュールと、前記インバータ回路の下アームを構成するパワー素子を有する第2のパワーモジュールと、を有し、
前記冷却体の冷却面は、前記第1のパワーモジュールと接触する第1冷却面と、前記流路を介して当該第1冷却面と対向するとともに前記第2のパワーモジュールと接触する第2冷却面と、を有し、
前記第1のパワーモジュールから突出するエミッタ端子及び前記第2のパワーモジュールから突出するコレクタ端子は、前記冷却体の載置面から遠ざかる方向に突出し、かつ短絡部材により電気的に接続されるインバータ。 - 請求項1ないし5に記載されたいずれかのインバータであって、
前記パワーモジュールは、U相の上アームを構成するパワー素子を有する第1のパワーモジュールと、U相の下アームを構成するパワー素子を有する第2のパワーモジュールと、V相の上アームを構成するパワー素子を有する第3のパワーモジュールと、V相の下アームを構成するパワー素子を有する第4のパワーモジュールと、W相の上アームを構成するパワー素子を有する第5のパワーモジュールと、W相の下アームを構成するパワー素子を有する第6のパワーモジュールと、を有し、
前記第1のパワーモジュールは、前記冷却体を挟んで前記第2のパワーモジュールと対向して配置され、
前記第3のパワーモジュールは、前記冷却体を挟んで前記第4のパワーモジュールと対向して配置され、
前記第5のパワーモジュールは、前記冷却体を挟んで前記第6のパワーモジュールと対向して配置されるインバータ。 - 請求項8に記載されたインバータであって、
前記第1のパワーモジュールから突出するエミッタ端子と前記第2のパワーモジュールから突出するコレクタ端子は、第1短絡部材により電気的に接続され、
前記第3のパワーモジュールから突出するエミッタ端子と前記第4のパワーモジュールから突出するコレクタ端子は、第2短絡部材により電気的に接続され、
前記第5のパワーモジュールから突出するエミッタ端子と前記第6のパワーモジュールから突出するコレクタ端子は、第3短絡部材により電気的に接続されるインバータ。 - 請求項8に記載されたインバータであって、
前記第1,第3及び第5のパワーモジュールは、封止樹脂により一体に形成され、
前記第2,第4及び第6のパワーモジュールは、封止樹脂により一体に形成されるインバータ。 - 請求項1ないし10に記載されたいずれかのインバータであって、
前記パワーモジュールは、前記パワー素子を搭載するセラミック基板を有し、
前記冷却体は、金属製であり、
前記セラミック基板は、前記パワー素子の搭載面とは反対側の面がはんだ材によって前記冷却体に接続されるインバータ。 - 請求項2に記載されたいずれかのインバータであって、
前記正極側電源端子及び前記負極側電源端子は、前記平滑コンデンサの一面を覆うように幅広に形成されるインバータ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011114279A JP5188602B2 (ja) | 2011-05-23 | 2011-05-23 | インバータ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011114279A JP5188602B2 (ja) | 2011-05-23 | 2011-05-23 | インバータ |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009192710A Division JP5017332B2 (ja) | 2009-08-24 | 2009-08-24 | インバータ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2011172483A JP2011172483A (ja) | 2011-09-01 |
JP5188602B2 true JP5188602B2 (ja) | 2013-04-24 |
Family
ID=44685992
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011114279A Expired - Lifetime JP5188602B2 (ja) | 2011-05-23 | 2011-05-23 | インバータ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5188602B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5965912B2 (ja) * | 2011-10-13 | 2016-08-10 | 株式会社日立製作所 | パワー半導体モジュール、電力変換装置および電動車両 |
JP6707328B2 (ja) | 2015-09-01 | 2020-06-10 | ローム株式会社 | パワーモジュール、パワーモジュールの放熱構造、およびパワーモジュールの接合方法 |
JP2016076727A (ja) * | 2015-12-24 | 2016-05-12 | トヨタ自動車株式会社 | 半導体装置 |
CN108233820B (zh) * | 2016-12-16 | 2024-06-11 | 上海电驱动股份有限公司 | 一种bsg电机控制器用集成电气模块 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1094256A (ja) * | 1996-09-19 | 1998-04-10 | Toshiba Corp | 電力変換素子モジュール |
JP3550970B2 (ja) * | 1997-09-19 | 2004-08-04 | 株式会社日立製作所 | 電力変換装置並びに多層積層導体と電気部品接続体 |
JPH11204723A (ja) * | 1998-01-09 | 1999-07-30 | Omron Corp | パワー素子ユニット |
JP2000092858A (ja) * | 1998-09-17 | 2000-03-31 | Hitachi Ltd | 電力変換装置 |
JP2000125543A (ja) * | 1998-10-15 | 2000-04-28 | Nikki Denso Kk | サージ電圧抑制手段及び半導体電力変換装置 |
-
2011
- 2011-05-23 JP JP2011114279A patent/JP5188602B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2011172483A (ja) | 2011-09-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3910383B2 (ja) | パワーモジュールおよびインバータ | |
JP5017332B2 (ja) | インバータ | |
US11011443B2 (en) | Power semiconductor device including a spacer | |
US10396056B2 (en) | Semiconductor device and semiconductor device fabrication method | |
JP3847676B2 (ja) | パワー半導体装置 | |
US8981552B2 (en) | Power converter, semiconductor device, and method for manufacturing power converter | |
US9831160B2 (en) | Semiconductor device | |
JP4438489B2 (ja) | 半導体装置 | |
US20140367736A1 (en) | Semiconductor device and method for manufacturing semiconductor device | |
JP4973059B2 (ja) | 半導体装置及び電力変換装置 | |
JP5930070B2 (ja) | 半導体装置 | |
JP2014199829A (ja) | 半導体モジュール及びそれを搭載したインバータ | |
JP5409889B2 (ja) | インバータ | |
JP4403166B2 (ja) | パワーモジュールおよび電力変換装置 | |
CN110771027B (zh) | 功率半导体装置及使用该装置的电力转换装置 | |
JPWO2013171946A1 (ja) | 半導体装置の製造方法および半導体装置 | |
JP5188602B2 (ja) | インバータ | |
JP5202685B2 (ja) | インバータ | |
JP2017054855A (ja) | 半導体装置、及び半導体パッケージ | |
US11658231B2 (en) | Semiconductor device | |
JP2021072293A (ja) | 半導体パワーモジュール | |
US20240021496A1 (en) | Semiconductor device | |
JP2024126061A (ja) | 半導体モジュールの製造方法及び半導体モジュール | |
JP4246598B2 (ja) | 電力用半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120928 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20121009 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20121130 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20121225 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20130122 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5188602 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20160201 Year of fee payment: 3 |
|
EXPY | Cancellation because of completion of term |