CN111668165A - 半导体模块和具备该半导体模块的半导体装置 - Google Patents

半导体模块和具备该半导体模块的半导体装置 Download PDF

Info

Publication number
CN111668165A
CN111668165A CN202010150901.4A CN202010150901A CN111668165A CN 111668165 A CN111668165 A CN 111668165A CN 202010150901 A CN202010150901 A CN 202010150901A CN 111668165 A CN111668165 A CN 111668165A
Authority
CN
China
Prior art keywords
sealing body
conductor layer
inner conductor
partial region
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010150901.4A
Other languages
English (en)
Other versions
CN111668165B (zh
Inventor
川岛崇功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Publication of CN111668165A publication Critical patent/CN111668165A/zh
Application granted granted Critical
Publication of CN111668165B publication Critical patent/CN111668165B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供半导体模块和具备该半导体模块的半导体装置。本说明书公开的半导体模块具备：第1半导体元件；密封体，对第1半导体元件进行密封；以及第1层叠基板，配置有第1半导体元件，第1层叠基板具有第1绝缘基板、位于第1绝缘基板的一方侧的第1内侧导体层以及位于第1绝缘基板的另一方侧的第1外侧导体层，第1内侧导体层在密封体的内部与第1半导体元件电连接，并且该第1内侧导体层的一部分位于密封体的外部，构成为外部的部件能够接合到该一部分。

Description

半导体模块和具备该半导体模块的半导体装置
技术领域
本说明书公开的技术涉及半导体模块和具备该半导体模块的半导体装置。
背景技术
在日本特开2008-41752号公报中公开了半导体模块。该半导体模块具备半导体元件、对半导体元件进行密封的密封体以及配置有半导体元件的层叠基板。层叠基板具有绝缘基板、位于绝缘基板的一方侧的内侧导体层以及位于绝缘基板的另一方侧的外侧导体层。
发明内容
在上述半导体模块中，为了与外部的部件(例如汇流条、电路基板)电连接，还设置有引线。引线在密封体的内部与半导体元件电连接，并且从密封体朝向外部突出。以往，在利用密封体对半导体元件进行密封而成的半导体模块中，这样的引线不可欠缺。相对于此，本说明书提供不需要这样的引线，能够简化半导体模块的结构的技术。
本说明书公开一种半导体模块，具有：第1半导体元件；密封体，对第1半导体元件进行密封；以及第1层叠基板，配置有第1半导体元件，第1层叠基板具有第1绝缘基板、位于第1绝缘基板的一方侧的第1内侧导体层以及位于第1绝缘基板的另一方侧的第1外侧导体层，第1内侧导体层在密封体的内部与第1半导体元件电连接，并且该第1内侧导体层的一部分位于密封体的外部，构成为外部的部件能够接合到该一部分。
在上述半导体模块中，第1内侧导体层的一部分位于密封体的外部，构成为外部的部件能够接合到该一部分。由此，无需经由例如引线，而能够将第1内侧导体层直接接合到外部的部件(例如汇流条、电路基板)。引线并不一定必须，所以能够比较简化半导体模块的结构。
附图说明
图1是示出实施例1的半导体装置10的结构的示意图。其中，为了明确地示出半导体模块20的电连接以及内部构造，省略冷却器4、密封体18以及外侧导体层26、32的图示。另外，用虚线图示第2内侧导体层30以及第2绝缘基板28。而且，对各结构部件之间的接合部位附加点。这些方面在图4、图7、图8中也是同样的。
图2是示出半导体装置10的结构的电路图。
图3是示出半导体装置10的内部构造的剖面图。
图4是示出半导体装置10的内部构造的底面图。
图5是示出第1内侧导体层24的外侧部分区域40b、42b、50b的一个变形例的剖面图。
图6是示出第1内侧导体层24的外侧部分区域40b、42b、50b的另一变形例的剖面图。
图7是示出第1内侧导体层24的外侧部分区域40b、42b、50b的另一变形例的底面图。
图8是示出信号电极12d以及第1内侧导体层24的信号电路区域50的其他结构的底面图。
图9是示出实施例2的半导体装置100的结构的示意图。其中，为了明确地示出半导体模块120的电连接以及内部构造，省略冷却器4、密封体18以及外侧导体层26、32的图示。另外，用虚线图示第2内侧导体层130以及第2绝缘基板28。而且，对各结构部件之间的接合部位附加点。这些方面在图11中也是同样的。
图10是示出半导体装置100的结构的电路图。
图11是示出半导体装置100的内部构造的底面图。
图12是示出半导体模块20的变形例1(半导体模块60)的内部构造的剖面图。
图13是示出半导体模块20的变形例2(半导体模块70)的内部构造的剖面图。
具体实施方式
在本技术的一个实施方式中，也可以半导体模块的第1半导体元件具有第1主电极和第2主电极，第1内侧导体层具有相互独立的第1部分区域和第2部分区域。在该情况下，也可以第1部分区域在密封体的内部与第1主电极电连接，并且该第1部分区域的一部分位于密封体的外部。另外，也可以第2部分区域在密封体的内部与第2主电极电连接，并且该第2部分区域的一部分位于密封体的外部。根据这样的结构，能够将第1半导体元件的第1主电极以及第2主电极各自不经由例如引线而独立地接合到同一或者不同的外部的部件。此外，此处所称的第1主电极以及第2主电极意味着经由半导体基板相互电连接的电极。
另外，也可以第1部分区域的位于密封体的外部的一部分相对密封体位于一方侧，第2部分区域的位于密封体的外部的一部分相对密封体位于另一方侧。即，也可以第1部分区域和第2部分区域在相对密封体的相互相反侧在外部露出。根据这样的结构，不会被相互的存在干扰，而能够比较自由地设计第1部分区域以及第2部分区域。
除此以外或者替代地，也可以第1主电极位于第1半导体元件的一方的表面，第2主电极位于第1半导体元件的另一方的表面。即，能够在半导体模块中，采用纵型构造的半导体元件。
在本技术的一个实施方式中，也可以半导体模块还具备隔着第1半导体元件与第1层叠基板对置的第2层叠基板。在该情况下，也可以第2层叠基板具有第2绝缘基板、位于第2绝缘基板的一方侧的第2内侧导体层以及位于第2绝缘基板的另一方侧的第2外侧导体层。另外，也可以第2内侧导体层在密封体的内部与第1半导体元件的第2主电极和第1内侧导体层的第2部分区域各自电连接。另外，也可以第1内侧导体层的第2部分区域经由第2内侧导体层与第1半导体元件的第2主电极电连接。根据这样的结构，能够将第1半导体元件的热经由两个层叠基板从两侧散热。此外，也可以第1外侧导体层和第2外侧导体层分别在密封体的外部露出，由此，能够将第1半导体元件的热有效地散热。
另外，也可以第1绝缘基板的尺寸大于第2绝缘基板的尺寸。根据这样的结构，不会被第2绝缘基板的存在干扰，而能够将第1层叠基板的第1内侧导体层接合到外部的部件。
在本技术的一个实施方式中，也可以半导体模块的第2内侧导体层的整体位于密封体的内部。根据这样的结构，在对第1内侧导体层接合外部的部件时，无第2内侧导体层接触到外部的部件的可能性。因此，能够避免外部的部件与第2内侧导体层之间短路。
在本技术的一个实施方式中，也可以半导体模块还具备位于第1层叠基板与第2层叠基板之间，并且被密封体密封的第2半导体元件。在该情况下，也可以第1层叠基板的第1内侧导体层还具有与第1部分区域以及第2部分区域独立并且与第2半导体元件电连接的第3部分区域。另外，也可以第2层叠基板的第2内侧导体层具有：第4部分区域，与第1半导体元件电连接；以及第5部分区域，与第4部分区域独立，并且与第2半导体元件电连接。另外，也可以第1内侧导体层的第3部分区域的一部分位于密封体的外部，构成为外部的部件能够接合到该一部分。另外，也可以第2内侧导体层的第5部分区域在密封体的内部与第1内侧导体层的第1部分区域电连接。
另外，也可以在第1内侧导体层中，第3部分区域的位于密封体的外部的一部分相对密封体位于与第1部分区域的位于密封体的外部的一部分或者第2部分区域的位于密封体的外部的一部分相同的一侧。
在本技术的一个实施方式中，也可以半导体模块的第1半导体元件还具有尺寸比第1主电极以及第2主电极小的信号电极。在该情况下，也可以第1内侧导体层还具有与第1部分区域以及第2部分区域独立的第1信号电路区域。另外，也可以第1信号电路区域在密封体的内部与信号电极电连接，并且该第1信号电路区域的一部分位于密封体的外部，构成为外部的部件能够接合到该一部分。根据这样的结构，第1半导体元件的信号电极也无需经由例如引线而能够直接接合到外部的部件。
另外，也可以第1信号电路区域从与信号电极电连接的一端延伸至位于密封体的外部的另一端。在该情况下，也可以第1信号电路区域的另一端的宽度尺寸大于第1信号电路区域的一端的宽度尺寸。根据这样的结构，即使在信号电极小的情况下，通过增大信号电路区域的宽度尺寸，能够将信号电路区域容易地接合到外部的部件。
在本技术的一个实施方式中，也可以半导体模块的第1半导体元件以及第2半导体元件各自还具有信号电极，第1内侧导体层还具有与第1部分区域以及第2部分区域独立的第1信号电路区域以及第2信号电路区域。在该情况下，也可以第1信号电路区域在密封体的内部与第1半导体元件的信号电极电连接，并且该第1信号电路区域的一部分位于密封体的外部，构成为外部的部件能够接合到该一部分。另外，也可以第2信号电路区域在密封体的内部与第2半导体元件的信号电极电连接，并且该第2信号电路区域的一部分位于密封体的外部，构成为外部的部件能够接合到该一部分。另外，也可以第1信号电路区域的位于密封体的外部的一部分以及第2信号电路区域的位于密封体的外部的一部分相对密封体位于与第1部分区域的位于密封体的外部的一部分相同的一侧，并且沿着第1绝缘基板的两侧边延伸。根据这样的结构，能够将第1信号电路区域和第2信号电路区域的相互的间隔设计得比较宽。因此，第1部分区域和两个信号电路区域的间隔也能够设计得比较宽。由此，例如能够抑制由于第1部分区域和两个信号电路区域的相互的相互作用产生噪声、浪涌干扰、振荡等。
在本技术的一个实施方式中，也可以在第1内侧导体层的位于密封体的外部的一部分设定有接合到外部的部件的接合区域。在该情况下，也可以在接合区域设置有与外部的部件对置的凹部和朝向外部的部件突出的凸部的至少一方。根据这样的结构，在使用例如焊料这样的接合材料接合第1内侧导体层与外部的部件之间时，能够抑制接合材料过大地润湿扩展。即，通过在凹部收容接合材料或者通过凹部或者凸部形成的边缘部处的表面张力，能够抑制接合材料超过接合区域而润湿扩展。
除此以外或者替代地，也可以在第1内侧导体层的位于密封体的外部的一部分设定有接合到外部的部件的接合区域。在该情况下，也可以沿着接合区域的边界的至少一部分形成有槽、壁、多个孔或者多个突起。根据这样的结构，在接合材料沿着第1内侧导体层润湿扩展时，能够通过槽、壁、多个孔、或者多个突起，在接合区域的边界收容或者拦住接合材料。因此，抑制接合材料超过第1内侧导体层的接合区域而过大地润湿扩展。
在本技术的一个实施方式中，也可以半导体装置具备上述半导体模块和配置有该半导体模块的电路基板。在该情况下，也可以第1内侧导体层的位于密封体的外部的一部分与电路基板电连接。
另外，也可以半导体模块的第1绝缘基板与电路基板平行地配置。根据这样的结构，能够实现半导体装置的小型化。
另外，可以在电路基板形成开口，也可以半导体模块以使至少一部分位于开口内的方式固定到电路基板。根据这样的结构，能够实现半导体装置的进一步的小型化。
另外，也可以半导体模块的密封体的至少一部分位于电路基板的开口内。在该情况下，也可以半导体模块的第1层叠基板在至少一个方向上跨越电路基板的开口而延伸。另外，也可以第1层叠基板的第1内侧导体层与电路基板之间的一个或者多个接合部沿着开口的周缘设置。根据这样的结构，通过第1层叠基板跨越电路基板的开口，相对电路基板稳定地支撑半导体模块。
另外，也可以还具备相对半导体模块邻接配置的冷却器。在该情况下，冷却器既可以配置于半导体模块的一方侧，也可以配置于半导体模块的两侧。
以下，参照附图，详细说明本发明的代表并且非限定的具体例。该详细的说明单纯地意图对本领域技术人员示出用于实施本发明的优选的例子的详细内容，并未意图限定本发明的范围。另外，以下公开的追加的特征以及发明为了提供进一步改善的半导体模块和具备该半导体模块的半导体装置及其使用方法以及制造方法，能够与其他特征、发明独立地或者一起使用。
另外，在以下的详细的说明中公开的特征、工序的组合并非在最宽的意义下实施本发明时必须，仅为了特别说明本发明的代表性的具体例而记载。进而，上述及下述的代表性的具体例的各种特征以及独立及从属权利要求记载的各种特征在提供本发明的追加并且有用的实施方式时，不是必须按照在此记载的具体例或者列举的顺序组合。
意图本说明书和/或权利要求书记载的所有特征与实施例和/或权利要求记载的特征的结构独立地，作为申请当初的公开以及针对所请求保护的特定事项的限定，个别并且相互独立地公开。进而，所有数值范围以及与群组或者集团有关的记载作为申请当初的公开以及针对所请求保护的特定事项的限定，具有公开它们的中间的结构的意图。
【实施例】
(实施例1)
参照图1-8，说明实施例1的半导体模块20和具备该半导体模块的半导体装置10。半导体装置10是电力变换装置的一种，能够在直流电源6与负载(例如马达M)之间进行电力变换。半导体装置10能够用于例如电车、混合动力车、燃料电池车这样的电动汽车。
如图1-图3例示，半导体装置10具备多个半导体模块20、搭载有各个半导体模块20的电路基板2以及对多个半导体模块20进行冷却的多个冷却器4。在电路基板2形成有多个开口2a。在各个开口2a配置有对应的一个半导体模块20。在电路基板2沿着开口2a的周缘设置有多个接合部2b。对多个接合部2b电连接半导体模块20。由此，多个半导体模块20经由电路基板2相互电连接。虽然为一个例子，本实施例的半导体装置10具有六个半导体模块20，这些半导体模块20构成三相(U相、V相、W相)的逆变器电路(参照图2)。此外，半导体装置10也可以除了逆变器电路以外还具有DC-DC转换器电路或者替代地具有DC-DC转换器电路。DC-DC转换器电路能够使用至少一个半导体模块20构成。
多个冷却器4沿着多个半导体模块20的两侧配置。但是，冷却器4的具体的结构没有特别限定。多个冷却器4也可以仅配置于半导体模块20的一方侧。另外，各个冷却器4既可以仅对单一的半导体模块20进行冷却，也可以对多个半导体模块20集中进行冷却。
如图3所示，半导体模块20位于电路基板2的开口2a内。半导体模块20具备半导体元件12、第1层叠基板14、第2层叠基板16、以及密封体18。半导体元件12配置于第1层叠基板14以及第2层叠基板16之间。半导体元件12被密封于密封体18的内部。密封体18使用绝缘性的材料构成。虽然为一个例子，密封体18能够使用环氧树脂这样的热硬化性的树脂材料构成。
第1层叠基板14具有第1绝缘基板22、设置于第1绝缘基板22的一方侧的第1内侧导体层24以及设置于第1绝缘基板22的另一方侧的第1外侧导体层26。同样地，第2层叠基板16具有第2绝缘基板28、设置于第2绝缘基板28的一方侧的第2内侧导体层30以及设置于第2绝缘基板28的另一方侧的第2外侧导体层32。第1层叠基板14的第1内侧导体层24构成为能够在密封体18的外部接合到电路基板2的接合部2b。第1绝缘基板22的尺寸大于第2绝缘基板28的尺寸，第1层叠基板14跨越电路基板2的开口2a而延伸。另外，第1内侧导体层24在密封体18的内部与半导体元件12电连接。同样地，第2内侧导体层30在密封体18的内部与半导体元件12电连接。
参照图2、图3、图4，说明半导体元件12。半导体元件12是功率半导体元件，具有半导体基板12a和多个电极12b、12c、12d。在多个电极12b、12c、12d中，包括与电力电路连接的第1主电极12b以及第2主电极12c、和与信号电路连接的信号电极12d。虽然没有特别限定，半导体元件12是开关元件，能够将第1主电极12b与第2主电极12c之间导通以及切断。第1主电极12b以及多个信号电极12d位于半导体基板12a的一方的表面，第2主电极12c位于半导体基板12a的另一方的表面。即，能够在半导体模块20中采用纵型构造的半导体元件12。但是，半导体元件12不限定于纵型构造。也可以在半导体模块20中，采用例如第1主电极12b以及第2主电极12c这两方位于半导体基板12a的一方的面的、所谓横型构造的半导体元件12。
虽然没有特别限定，本实施例中的半导体元件12具有IGBT(Insulated GateBipolar Transistor，绝缘栅双极晶体管)构造12e。第1主电极12b与IGBT构造12e的发射极连接，第2主电极12c与IGBT构造12e的集电极连接，信号电极12d与IGBT构造12e的栅极连接。另外，半导体元件12具有与IGBT构造12e并联地连接的二极管构造12f。第1主电极12b与二极管构造12f的阳极连接，第2主电极12c与二极管构造12f的阴极连接。此外，作为其他实施方式，半导体元件12也可以具有MOSFET(Metal-Oxide-Semiconductor Field-EffectTransistor，金属氧化物半导体场效应晶体管)构造。在该情况下，第1主电极12b与MOSFET构造的源极连接，第2主电极12c与MOSFET构造的漏极连接，信号电极12d与MOSFET构造的栅极连接。
第1内侧导体层24在第1绝缘基板22上具有相互独立的多个部分区域40、42。在多个部分区域40、42中，包括第1部分区域40、和第2部分区域42。而且，第1部分区域40具有位于密封体18的内部的第1内侧部分区域40a和位于密封体18的外部的第1外侧部分区域40b。同样地，第2部分区域42具有位于密封体18的内部的第2内侧部分区域42a和位于密封体18的外部的第2外侧部分区域42b。
第1内侧导体层24的第1内侧部分区域40a与半导体元件12的第1主电极12b电连接，第2内侧导体层30与半导体元件12的第2主电极12c电连接。另外，第1内侧导体层24的第2内侧部分区域42a与第2内侧导体层30电连接。由此，第2内侧部分区域42a经由第2内侧导体层30与半导体元件12的第2主电极12c电连接。此外，虽然并非必须，在第2内侧部分区域42a与第2内侧导体层30之间，插入有导体间隔体34。另外，在各结构部件的电连接中，使用例如焊料这样的具有导电性的接合材料接合。但是，该连接不限定于使用接合材料的连接，也可以使用其他方式。
第1内侧导体层24的第1外侧部分区域40b以及第2外侧部分区域42b分别接合到电路基板2。由此，半导体模块20与设置于电路基板2的电力用电路电连接。在半导体装置10中，串联地连接两个半导体模块20。详细而言，一个半导体模块20的第1外侧部分区域40b和另一个半导体模块20的第2外侧部分区域42b相互电连接。另外，前者的半导体模块20的第2外侧部分区域42b与直流电源6的正极连接，后者的半导体模块20的第1外侧部分区域40b与直流电源6的负极连接。
另外，第1外侧部分区域40b相对密封体18位于一方侧，第2外侧部分区域42b相对密封体18位于另一方侧。根据这样的结构，不会被相互的存在干扰而能够比较自由地设计第1部分区域40以及第2部分区域42。
另外，在第1内侧导体层24的多个部分区域中，还包括与第1部分区域40以及第2部分区域42独立的信号电路区域50。与第1部分区域40同样地，信号电路区域50具有位于密封体18的内部的内侧信号电路区域50a和位于密封体18的外部的外侧信号电路区域50b。内侧信号电路区域50a与半导体元件12的信号电极12d电连接。外侧信号电路区域50b构成为能够接合到电路基板2，与设置于电路基板2的信号用电路电连接。
信号电路区域50从在内侧信号电路区域50a中与信号电极12d电连接的一端延伸至外侧信号电路区域50b的另一端。在该情况下，信号电路区域50的另一端的宽度尺寸W2大于信号电路区域50的一端的宽度尺寸W1。根据这样的结构，即使在信号电极12d小的情况下，也能够增大信号电路区域50的宽度尺寸W2，能够将信号电路区域50容易地接合到电路基板2。
在此，在第1内侧导体层24和电路基板2的电连接中，使用例如焊料这样的具有导电性的接合材料接合。但是，该连接不限定于使用接合材料的连接，也可以使用其他方式。
另外，在本实施例的半导体装置10中，第1外侧导体层26和第2外侧导体层32分别在密封体18的外部露出。由此，能够将半导体元件12的热有效地散热。如上所述，在半导体模块20的两侧(即各个外侧导体层26、32)，邻接地配置有冷却器4。
虽然为一个例子，本实施例中的第1层叠基板14以及第2层叠基板16是DBC(DirectBonded Copper，直接键合铜)基板。绝缘基板22、28使用例如氧化铝、氮化硅、氮化铝等这样的陶瓷材料构成。另外，内侧导体层24、30和外侧导体层26、32由铜构成。但是，层叠基板14、16不限定于DBC基板，也可以是例如DBA(Direct Bonded Aluminum，直接键合铝)基板或者AMC(Active Metal Brazed Copper，活性金属钎焊铜)基板。或者，绝缘基板22、28也可以具有与DBC基板、DBA基板或者AMC基板不同的构造。层叠基板14、16的各结构没有特别限定。层叠基板14、16各自具有由绝缘材料构成的绝缘基板22、28和由金属这样的导体构成的内侧导体层24、30以及外侧导体层26、32即可。而且，第1层叠基板14的第1绝缘基板22与各导体层24、26之间以及第2层叠基板16的绝缘基板28与各导体层30、32之间的接合构造也没有特别限定。
在上述半导体模块20中，第1内侧导体层24的第1外侧部分区域40b以及第2外侧部分区域42b分别构成为能够接合到电路基板2。即，第1内侧导体层24的一部分位于密封体18的外部，构成为电路基板2能够接合到该一部分。由此，无需经由例如引线，而能够将第1内侧导体层24直接接合到电路基板2。引线并不一定必须，所以能够比较简化半导体模块20的结构。
在本实施例的半导体装置10中，半导体模块20的半导体元件12具有第1主电极12b和第2主电极12c，第1内侧导体层24具有相互独立的第1部分区域40和第2部分区域42。在该情况下，第1部分区域40在密封体18的内部与第1主电极12b电连接，并且第1部分区域40的一部分位于密封体18的外部。另外，第2部分区域42在密封体18的内部与第2主电极12c电连接，并且第2部分区域42的一部分位于密封体18的外部。根据这样的结构，无需经由例如引线，而能够将半导体元件12的第1主电极12b以及第2主电极12c各自独立地接合到同一或者不同的电路基板2。
在本实施例的半导体装置10中，半导体模块20还具备隔着半导体元件12与第1层叠基板14对置的第2层叠基板16。第2内侧导体层30在密封体18的内部与半导体元件12的第2主电极12c和第1内侧导体层24的第2部分区域42各自电连接。另外，第1内侧导体层24的第2部分区域42经由第2内侧导体层30与半导体元件12的第2主电极12c电连接。根据这样的结构，能够将半导体元件12的热经由两个层叠基板14、16从两侧散热。
在本实施例的半导体装置10中，第1绝缘基板22的尺寸大于第2绝缘基板28的尺寸。根据这样的结构，不会被第2绝缘基板28的存在干扰，而能够将第1层叠基板14的第1内侧导体层24接合到电路基板2。
如上所述，第1内侧导体层24的一部分位于密封体18的外部。另一方面，第2内侧导体层30的整体位于密封体18的内部。根据这样的结构，在对第1内侧导体层24接合电路基板2时，无第2内侧导体层30接触到电路基板2的可能性。因此，能够避免电路基板2与第2内侧导体层30之间短路。
在本实施例的半导体装置10中，半导体模块20的半导体元件12还具有尺寸比第1主电极12b以及第2主电极12c小的信号电极12d(参照图4)。另外，也可以第1内侧导体层24还具有与第1部分区域40以及第2部分区域42独立的信号电路区域50，信号电路区域50在密封体18的内部与信号电极12d电连接，并且该信号电路区域50的一部分位于密封体18的外部，构成为电路基板2能够接合到该一部分。根据这样的结构，半导体元件12的信号电极12d也无需经由例如引线，而能够直接接合到电路基板2。
如图3、4所示，在本实施例的半导体装置10中，第1内侧导体层24的位于密封体18的外部的外侧部分区域40b、42b、50b的表面具有平坦的形状。但是，外侧部分区域40b、42b、50b不限定于这样的平坦的形状，能够各种各样地变更。参照图5-7，说明外侧部分区域40b、42b、50b的其他变形例。在外侧部分区域40b、42b、50b设定有接合到电路基板2的接合区域BZ。也可以如图5所示，在接合区域BZ具备与电路基板2对置的凹部24a。根据这样的结构，在使用例如焊料这样的接合材料接合第1内侧导体层24与电路基板2之间时，能够抑制接合材料过大地润湿扩展。即，通过在凹部24a中收容接合材料和/或通过凹部24a形成的边缘部处的表面张力，能够抑制接合材料超过接合区域BZ而润湿扩展。或者，也可以如图6所示，在接合区域BZ具备朝向电路基板2突出的凸部24b。在该情况下，通过凸部24b形成的边缘部处的表面张力，能够抑制接合材料超过接合区域BZ而润湿扩展。
另外，也可以如图7所示，在外侧部分区域40b、42b、50b沿着接合区域BZ的边界，形成有多个孔24c。在该情况下，多个孔24c沿着接合区域BZ的边界的至少一部分形成即可。根据这样的结构，在接合材料沿着第1内侧导体层24润湿扩展时，能够通过多个孔，在接合区域BZ的边界收容或者拦住接合材料。因此，抑制接合材料超过第1内侧导体层24的接合区域BZ而过大地润湿扩展。此外，多个孔24c的形状、数量没有特别限定。另外，也可以代替多个孔24c，形成槽、壁或者多个突起。
在本实施例的半导体装置10中，半导体元件12具有一个信号电极12d。因此，第1内侧导体层24也具备一个信号电路区域50。但是，信号电极12d以及信号电路区域50的数量不限于此。如图8所示，信号电极12d以及与其连接的信号电路区域50的数量也可以是多个。
在本实施例的半导体装置10中，半导体模块20的第1绝缘基板22与电路基板2平行地配置。根据这样的结构，能够实现半导体装置10的小型化。
在本实施例的半导体装置10中，在电路基板2形成有开口2a，半导体模块20以使至少一部分位于开口2a内的方式固定到电路基板2。根据这样的结构，能够实现半导体装置10的进一步的小型化。
另外，半导体模块20的密封体18的至少一部分位于电路基板2的开口2a内。另外，半导体模块20的第1层叠基板14在至少一个方向上跨越电路基板2的开口2a而延伸。另外，第1层叠基板14的第1内侧导体层24与电路基板2之间的一个或者多个接合部2b沿着开口2a的周缘设置。根据这样的结构，通过第1层叠基板14跨越电路基板2的开口2a，相对电路基板2稳定地支撑半导体模块20。
在本实施例的半导体装置10中，多个半导体模块20配置于单一的电路基板2。然而，作为其他实施方式，也可以半导体装置10具备多个电路基板，在各个电路基板配置一个或者多个半导体模块20。或者，也可以各个半导体模块20与多个电路基板连接。即，在各个半导体模块20中，也可以第1外侧部分区域40b以及第2外侧部分区域42b与相互不同的电路基板连接。
(实施例2)
参照图9-11，说明实施例2的半导体模块120和具备该半导体模块的半导体装置100。如图9、10所示，半导体装置100具备多个半导体模块120、搭载有各个半导体模块120的电路基板2、以及对半导体模块120进行冷却的冷却器(未图示)。相比于实施例1的半导体模块20，在本实施例的半导体模块120中，半导体元件112、113的数量被变更为两个。与其对应地，第1层叠基板14以及第2层叠基板16的内侧导体层124、130的构造也被变更。由此，在本实施例的半导体装置100中，仅由三个半导体模块120构成三相的逆变器电路。
如图11所示，半导体模块120具备第1半导体元件112及第2半导体元件113、第1层叠基板14及第2层叠基板16、以及密封体18。第1半导体元件112以及第2半导体元件113位于第1层叠基板14以及第2层叠基板16之间。在与第1半导体元件112相同的平面上，以相对第1半导体元件112的中心轴旋转90度的朝向，配置第2半导体元件113。第1半导体元件112以及第2半导体元件113都被密封于密封体18。其他结构与实施例1的半导体模块20相同，所以在此省略重复的说明。
第1半导体元件112是功率半导体元件，具有半导体基板和多个电极112b、112c、112d。在多个电极112b、112c、112d中，包括与电力电路连接的第1主电极112b以及第2主电极112c和与信号电路连接的多个信号电极112d。与实施例1同样地，本实施例中的第1半导体元件112是开关元件，具有IGBT构造112e。第1主电极112b与IGBT构造112e的发射极连接，第2主电极112c与IGBT构造112e的集电极连接，信号电极112d与IGBT构造112e的栅极连接。另外，第1半导体元件112具有与IGBT构造112e并联地连接的二极管构造112f。第1主电极112b与二极管构造112f的阳极连接，第2主电极112c与二极管构造112f的阴极连接。
同样地，第2半导体元件113是功率半导体元件，具有半导体基板和多个电极113b、113c、113d。在多个电极113b、113c、113d中，包括与电力电路连接的第1主电极113b以及第2主电极113c和与信号电路连接的多个信号电极113d。与实施例1同样地，本实施例中的第2半导体元件113是开关元件，具有IGBT构造113e。第1主电极113b与IGBT构造113e的发射极连接，第2主电极113c与IGBT构造113e的集电极连接，信号电极113d与IGBT构造113e的栅极连接。另外，第2半导体元件113具有与IGBT构造113e并联地连接的二极管构造113f。第1主电极113b与二极管构造113f的阳极连接，第2主电极113c与二极管构造113f的阴极连接。
参照图11，说明本实施例的第1内侧导体层124以及第2内侧导体层130。第1内侧导体层124以及第2内侧导体层130在密封体18的内部与半导体元件112、113电连接。另外，第1内侧导体层124的一部分位于密封体18的外部，构成为能够与电路基板2接合。另一方面，第2内侧导体层130的整体位于密封体18的内部。第1内侧导体层124在第1绝缘基板22上具有相互独立的多个部分区域。在多个部分区域中，除了第1部分区域140以及第2部分区域142以外，还包括第3部分区域144。第1部分区域140以及第2部分区域142与第1半导体元件112电连接，第3部分区域144与第2半导体元件113电连接。
第1部分区域140具有位于密封体18的内部的第1内侧部分区域140a和位于密封体18的外部的第1外侧部分区域140b。同样地，第2部分区域142具有位于密封体18的内部的第2内侧部分区域142a和位于密封体18的外部的第2外侧部分区域142b。同样地，第3部分区域144具有位于密封体18的内部的第3内侧部分区域144a和位于密封体18的外部的第3外侧部分区域144b。
第2内侧导体层130在第2绝缘基板28上具有相互独立的多个部分区域146、148。在多个部分区域146、148中，包括第4部分区域146和第5部分区域148。第4部分区域146与第1半导体元件112电连接，第5部分区域148与第2半导体元件113电连接。这些部分区域146、148的整体位于密封体18的内部。
第1内侧导体层124的第1内侧部分区域140a与第1半导体元件112的第1主电极112b电连接，第2内侧导体层130的第4部分区域146与第1半导体元件112的第2主电极112c电连接。另外，第1内侧导体层124的第2内侧部分区域142a与第2内侧导体层130的第4部分区域146电连接。由此，第2内侧部分区域142a经由第2内侧导体层130的第4部分区域146与半导体元件112的第2主电极112c电连接。另一方面，第1内侧导体层124的第3内侧部分区域144a与第2半导体元件113的第1主电极113b电连接，第2内侧导体层130的第5部分区域148与第2半导体元件113的第2主电极113c电连接。另外，第1内侧部分区域140a和第5部分区域148电连接。由此，第1半导体元件112以及第2半导体元件113串联地连接。此外，虽然并非必须，在第2内侧部分区域142a与第2内侧导体层130之间插入有导体间隔体34。另外，在各结构部件的电连接中，使用例如焊料这样的具有导电性的接合材料接合。但是，该连接不限定于使用接合材料的连接，也可以使用其他方式。
第1内侧导体层124的多个外侧部分区域140b、142b、144b分别接合到电路基板2。由此，半导体模块120与设置于电路基板2的电力用电路电连接。在半导体装置100中，在半导体模块120内，两个半导体元件112、113串联地连接。详细而言，第1内侧部分区域140a和第5部分区域148相互电连接。第1外侧部分区域140b与负载(在此马达M)连接。另外，第2外侧部分区域142b与直流电源6的正极连接，第3外侧部分区域144b与直流电源6的负极连接。
与实施例1的半导体模块20同样地，第1外侧部分区域140b相对密封体18位于一方侧，第2外侧部分区域142b相对密封体18位于另一方侧。根据这样的结构，不会被相互的存在干扰，而能够比较自由地设计第1部分区域140以及第2部分区域142。另外，第3外侧部分区域144b相对密封体18位于与第2外侧部分区域142b相同的一侧。特别是，在本实施例的半导体模块120中，与直流电源6的高电位侧连接的第2外侧部分区域142b和与直流电源6的低电位侧连接的第3外侧部分区域144b邻接地配置。因此，由在各个外侧部分区域142b、144b中流过的电流形成的磁场相互抵消，所以半导体模块120的电感降低。
另外，在第1内侧导体层124的多个部分区域中，还包括与第1部分区域140、第2部分区域142以及第3部分区域144独立的多个第1信号电路区域150以及多个第2信号电路区域152。与第1部分区域140同样地，第1信号电路区域150具有位于密封体18的内部的第1内侧信号电路区域150a和位于密封体18的外部的第1外侧信号电路区域150b。第1内侧信号电路区域150a与第1半导体元件112的信号电极112d电连接。第1外侧信号电路区域150b构成为能够接合到电路基板2，与设置于电路基板2的信号用电路电连接。第2信号电路区域152具有位于密封体18的内部的第2内侧信号电路区域152a和位于密封体18的外部的第2外侧信号电路区域152b。第2内侧信号电路区域152a与第2半导体元件113的信号电极113d电连接。第2外侧信号电路区域152b构成为能够接合到电路基板2，与设置于电路基板2的信号用电路电连接。根据这样的结构，半导体元件112、113的多个信号电极112d、113d也无需经由例如引线，而能够直接接合到电路基板2。
另外，关于第1信号电路区域150以及第2信号电路区域152，第1外侧信号电路区域150b以及第2外侧信号电路区域152b相对密封体18位于与第1外侧部分区域140b相同的一侧，并且沿着第1绝缘基板22的两侧边延伸。根据这样的结构，能够将第1信号电路区域150和第2信号电路区域152的相互的间隔设计得比较宽。因此，第1部分区域140和两个信号电路区域150、152的间隔也能够设计得比较宽。由此，例如能够抑制由于第1部分区域140和两个信号电路区域150、152的相互的相互作用产生噪声、浪涌干扰、振荡等。
如上所述，在半导体模块120中，第1内侧导体层124的第1外侧部分区域140b、第2外侧部分区域142b以及第3外侧部分区域144b各自构成为能够接合到电路基板2。即，第1内侧导体层124的一部分位于密封体18的外部，构成为电路基板2能够接合到该一部分。由此，无需经由例如引线，而能够将第1内侧导体层124直接接合到电路基板2。引线并不一定必须，所以能够比较简化半导体模块120的结构。
以上，叙述了半导体模块20、120和具备该半导体模块的半导体装置10、100的实施例，但这些仅为一个例子，半导体模块20的结构能够各种各样地变更。以下，说明作为半导体模块20的变形例的半导体模块60、70。
(变形例1)
在实施例1的半导体模块20中，第1内侧导体层24的外侧部分区域40b、42b构成为电路基板2能够接合。但是，电路基板2是本说明书公开的技术中的外部的部件的一个例子，外部的部件不特别限定于电路基板2。如图12所示，关于半导体模块60，第1内侧导体层24的外侧部分区域40b、42b构成为能够接合到具有导电性的中继部件8(例如汇流条)。其他结构与实施例1相同，所以省略说明。中继部件8能够由例如铜这样的导体材料构成。即使在本变形例的情况下，也能够比较简化半导体模块60的结构。另外，在该情况下，在半导体装置10中，第1内侧导体层24的外侧部分区域40b、42b也可以经由中继部件8接合到电路基板2。根据这样的结构，在将第1内侧导体层24与电路基板2之间接合时，第1内侧导体层24相对电路基板2的位置、姿势不固定，而能够比较提高接合的自由度。另外，第1内侧导体层24与电路基板2之间的空间扩大，所以接合作业也变得比较容易。
(变形例2)
相对于实施例1具备两个层叠基板14、16，如图13所示，半导体模块70具备第1层叠基板14和导体板72。导体板72隔着半导体元件12与第1层叠基板14对置。导体板72在密封体18的内部与半导体元件12电连接。另外，第1内侧导体层24的第2内侧部分区域42a经由导体板72与半导体元件12电连接。其他结构与实施例1相同，所以省略说明。即使在本变形例的情况下，也能够比较简化半导体模块70的结构。
另外，在图13中，第1层叠基板14和半导体元件12的第1主电极12b对置。根据这样的结构，与实施例1同样地，信号电极12d与第1内侧导体层24的信号电路区域50电连接。因此，导体板72与第2主电极12c直接连接。由此，导体板72的构造能够比较简单地构成。但是，第1层叠基板14和半导体元件12的结构不限定于上述结构。虽然为一个例子，也可以第1层叠基板14和半导体元件12的第2主电极12c对置。根据这样的结构，第1内侧部分区域40a与第2主电极12c直接连接。在此，第2主电极12c的尺寸大于设置于与信号电极12d相同的一侧的第1主电极12b的尺寸。因此，能够将半导体元件12的热有效地传递到第1外侧导体层26。即，能够将半导体元件12的热有效地散热。

Claims (19)

1.一种半导体模块，具有：
第1半导体元件；
密封体，对所述第1半导体元件进行密封；以及
第1层叠基板，配置有所述第1半导体元件，
所述第1层叠基板具有第1绝缘基板、位于所述第1绝缘基板的一方侧的第1内侧导体层以及位于所述第1绝缘基板的另一方侧的第1外侧导体层，
所述第1内侧导体层在所述密封体的内部与所述第1半导体元件电连接，并且所述第1内侧导体层的一部分位于所述密封体的外部，构成为外部的部件能够接合到该一部分。
2.根据权利要求1所述的半导体模块，其中，
所述第1半导体元件具有第1主电极和第2主电极，
所述第1内侧导体层具有相互独立的第1部分区域和第2部分区域，
所述第1部分区域在所述密封体的内部与所述第1主电极电连接，并且所述第1部分区域的一部分位于所述密封体的外部，
所述第2部分区域在所述密封体的内部与所述第2主电极电连接，并且所述第2部分区域的一部分位于所述密封体的外部。
3.根据权利要求2所述的半导体模块，其中，
所述第1部分区域的位于所述密封体的外部的所述一部分相对所述密封体位于一方侧，
所述第2部分区域的位于所述密封体的外部的所述一部分相对所述密封体位于另一方侧。
4.根据权利要求2或者3所述的半导体模块，其中，
所述第1主电极位于所述第1半导体元件的一方的表面，所述第2主电极位于所述第1半导体元件的另一方的表面。
5.根据权利要求4所述的半导体模块，其中，
还具备隔着所述第1半导体元件与所述第1层叠基板对置的第2层叠基板，
所述第2层叠基板具有第2绝缘基板、位于所述第2绝缘基板的一方侧的第2内侧导体层以及位于所述第2绝缘基板的另一方侧的第2外侧导体层，
所述第2内侧导体层在所述密封体的内部与所述第1半导体元件的所述第2主电极和所述第1内侧导体层的所述第2部分区域各自电连接，
所述第1内侧导体层的所述第2部分区域经由所述第2内侧导体层与所述第1半导体元件的所述第2主电极电连接。
6.根据权利要求5所述的半导体模块，其中，
所述第1绝缘基板的尺寸大于所述第2绝缘基板的尺寸。
7.根据权利要求5或者6所述的半导体模块，其中，
所述第2内侧导体层的整体位于所述密封体的内部。
8.根据权利要求5至7中的任意一项所述的半导体模块，其中，
还具备第2半导体元件，该第2半导体元件位于所述第1层叠基板与所述第2层叠基板之间，并且被密封于所述密封体，
所述第1层叠基板的所述第1内侧导体层还具有第3部分区域，该第3部分区域与所述第1部分区域以及所述第2部分区域独立，并且与所述第2半导体元件电连接，
所述第2层叠基板的所述第2内侧导体层具有：
第4部分区域，与所述第1半导体元件电连接；以及
第5部分区域，与所述第4部分区域独立，并且与所述第2半导体元件电连接，
所述第1内侧导体层的所述第3部分区域的一部分位于所述密封体的外部，构成为外部的部件能够接合到该一部分，
所述第2内侧导体层的所述第5部分区域在所述密封体的内部与所述第1内侧导体层的所述第1部分区域电连接。
9.根据权利要求8所述的半导体模块，其中，
在所述第1内侧导体层中，所述第3部分区域的位于所述密封体的外部的所述一部分相对所述密封体，位于与所述第1部分区域的位于所述密封体的外部的所述一部分或者所述第2部分区域的位于所述密封体的外部的所述一部分相同的一侧。
10.根据权利要求2至9中的任意一项所述的半导体模块，其中，
所述第1半导体元件还具有尺寸比所述第1主电极以及所述第2主电极小的信号电极，
所述第1内侧导体层还具有与所述第1部分区域以及所述第2部分区域独立的第1信号电路区域，
所述第1信号电路区域在所述密封体的内部与所述信号电极电连接，并且所述第1信号电路区域的一部分位于所述密封体的外部，构成为外部的部件能够接合到该一部分。
11.根据权利要求10所述的半导体模块，其中，
所述第1信号电路区域从与所述信号电极电连接的一端延伸至位于所述密封体的外部的另一端，
所述第1信号电路区域的所述另一端的宽度尺寸大于所述第1信号电路区域的所述一端的宽度尺寸。
12.根据权利要求8或者9所述的半导体模块，其中，
所述第1半导体元件以及所述第2半导体元件各自还具有信号电极，
所述第1内侧导体层还具有与所述第1部分区域以及所述第2部分区域独立的第1信号电路区域以及第2信号电路区域，
所述第1信号电路区域在所述密封体的内部与所述第1半导体元件的所述信号电极电连接，并且所述第1信号电路区域的一部分位于所述密封体的外部，构成为外部的部件能够接合到该一部分，
所述第2信号电路区域在所述密封体的内部与所述第2半导体元件的所述信号电极电连接，并且所述第2信号电路区域的一部分位于所述密封体的外部，构成为外部的部件能够接合到该一部分，
所述第1信号电路区域的位于所述密封体的外部的所述一部分以及所述第2信号电路区域的位于所述密封体的外部的所述一部分相对所述密封体，位于与所述第1部分区域的位于所述密封体的外部的所述一部分相同的一侧，并且沿着所述第1绝缘基板的两侧边延伸。
13.根据权利要求1至12中的任意一项所述的半导体模块，其中，
在所述第1内侧导体层的位于所述密封体的外部的所述一部分设定有接合到所述外部的部件的接合区域，
在所述接合区域设置有与所述外部的部件对置的凹部和朝向所述外部的部件突出的凸部的至少一方。
14.根据权利要求1至13中的任意一项所述的半导体模块，其中，
在所述第1内侧导体层的位于所述密封体的外部的所述一部分设定有接合到所述外部的部件的接合区域，并且沿着所述接合区域的边界的至少一部分形成有槽、壁、多个孔或者多个突起。
15.一种半导体装置，具备：
权利要求1至14中的任意一项所述的半导体模块；以及
电路基板，配置有所述半导体模块，
所述第1内侧导体层的位于所述密封体的外部的所述一部分与所述电路基板电连接。
16.根据权利要求15所述的半导体装置，其中，
所述半导体模块的所述第1绝缘基板与所述电路基板平行地配置。
17.根据权利要求16所述的半导体装置，其中，
在所述电路基板形成有开口，
所述半导体模块以使至少一部分位于所述开口内的方式固定到所述电路基板。
18.根据权利要求17所述的半导体装置，其中，
所述半导体模块的所述密封体的至少一部分位于所述电路基板的所述开口内，
所述半导体模块的所述第1层叠基板在至少一个方向上跨越所述电路基板的所述开口而延伸，
所述第1层叠基板的所述第1内侧导体层与所述电路基板之间的一个或者多个接合部沿着所述开口的周缘设置。
19.根据权利要求18所述的半导体装置，其中，
还具备相对所述半导体模块邻接配置的冷却器。
CN202010150901.4A 2019-03-05 2020-03-05 半导体模块和具备该半导体模块的半导体装置 Active CN111668165B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-039906 2019-03-05
JP2019039906A JP7163828B2 (ja) 2019-03-05 2019-03-05 半導体モジュールとそれを備えた半導体装置

Publications (2)

Publication Number Publication Date
CN111668165A true CN111668165A (zh) 2020-09-15
CN111668165B CN111668165B (zh) 2023-08-01

Family

ID=72335612

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010150901.4A Active CN111668165B (zh) 2019-03-05 2020-03-05 半导体模块和具备该半导体模块的半导体装置

Country Status (3)

Country Link
US (1) US11450647B2 (zh)
JP (1) JP7163828B2 (zh)
CN (1) CN111668165B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7472859B2 (ja) * 2021-06-16 2024-04-23 株式会社デンソー 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090321924A1 (en) * 2008-06-30 2009-12-31 Hitachi, Ltd. Power Semiconductor Module
US20100133667A1 (en) * 2008-11-28 2010-06-03 Mitsubishi Electric Corporation Power semiconductor module
WO2014030458A1 (ja) * 2012-08-20 2014-02-27 日立オートモティブシステムズ株式会社 パワー半導体モジュール
US20150340350A1 (en) * 2014-05-21 2015-11-26 Rohm Co., Ltd. Semiconductor device
CN108538825A (zh) * 2017-03-02 2018-09-14 三菱电机株式会社 功率模块

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162567A (ja) 1994-12-06 1996-06-21 Toshiba Corp セラミックス配線基材
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP4967447B2 (ja) 2006-05-17 2012-07-04 株式会社日立製作所 パワー半導体モジュール
JP2008041752A (ja) 2006-08-02 2008-02-21 Hitachi Metals Ltd 半導体モジュールおよび半導体モジュール用放熱板
JP5404124B2 (ja) * 2009-03-26 2014-01-29 本田技研工業株式会社 半導体装置
US9240371B2 (en) * 2011-08-10 2016-01-19 Denso Corporation Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
US8823175B2 (en) 2012-05-15 2014-09-02 Infineon Technologies Ag Reliable area joints for power semiconductors
JP6041262B2 (ja) * 2012-11-29 2016-12-07 国立研究開発法人産業技術総合研究所 半導体モジュール
US8754512B1 (en) 2012-12-05 2014-06-17 Delphi Technologies, Inc. Atomic level bonding for electronics packaging
JP2015005681A (ja) * 2013-06-24 2015-01-08 三菱電機株式会社 半導体装置及びその製造方法
DE102016117841A1 (de) 2016-09-21 2018-03-22 HYUNDAI Motor Company 231 Packung mit aufgerauter verkapselter Oberfläche zur Förderung einer Haftung
JP2019102519A (ja) * 2017-11-29 2019-06-24 トヨタ自動車株式会社 半導体装置
CN110164858B (zh) * 2018-02-16 2023-05-05 株式会社电装 半导体器件
JP2018107481A (ja) 2018-04-09 2018-07-05 ローム株式会社 パワーモジュール半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20090321924A1 (en) * 2008-06-30 2009-12-31 Hitachi, Ltd. Power Semiconductor Module
US20100133667A1 (en) * 2008-11-28 2010-06-03 Mitsubishi Electric Corporation Power semiconductor module
WO2014030458A1 (ja) * 2012-08-20 2014-02-27 日立オートモティブシステムズ株式会社 パワー半導体モジュール
US20150340350A1 (en) * 2014-05-21 2015-11-26 Rohm Co., Ltd. Semiconductor device
CN108538825A (zh) * 2017-03-02 2018-09-14 三菱电机株式会社 功率模块

Also Published As

Publication number Publication date
JP7163828B2 (ja) 2022-11-01
US20200286866A1 (en) 2020-09-10
CN111668165B (zh) 2023-08-01
JP2020145285A (ja) 2020-09-10
US11450647B2 (en) 2022-09-20

Similar Documents

Publication Publication Date Title
US9379083B2 (en) Semiconductor device and method for manufacturing semiconductor device
JP6086863B2 (ja) 半導体モジュール
WO2014061211A1 (ja) 半導体装置
US10720383B2 (en) Semiconductor device configuring upper and lower arms including auxiliary terminals
US20090160044A1 (en) Semiconductor module mounting structure
WO2015072105A1 (ja) パワーモジュール
KR102293740B1 (ko) 반도체 모듈과 그것을 이용한 전력 변환 장치
US10027094B2 (en) Power module, power converter and drive arrangement with a power module
US10027246B2 (en) Power semiconductor module and electric power conversion device
JP4455914B2 (ja) 電力変換装置
US20210407875A1 (en) Semiconductor device
JP3673776B2 (ja) 半導体モジュール及び電力変換装置
JP5217015B2 (ja) 電力変換装置及びその製造方法
CN111668165B (zh) 半导体模块和具备该半导体模块的半导体装置
JP2015053410A (ja) 半導体モジュール
JP6123722B2 (ja) 半導体装置
WO2023058381A1 (ja) 電力変換装置
CN113597671B (zh) 半导体装置
WO2023100980A1 (ja) 半導体モジュール、電力変換装置および電力変換装置の製造方法
WO2022202248A1 (ja) 電力変換装置
US20180218959A1 (en) Semiconductor device
JP2023118480A (ja) 半導体装置及び車両
KR20240040344A (ko) 양면 방열 구조를 갖는 적층형 반도체 모듈 및 그 제조 방법
JP2023105499A (ja) 半導体装置
JP2023118481A (ja) 半導体装置及び車両

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20201016

Address after: Aichi Prefecture, Japan

Applicant after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Applicant before: Toyota Motor Corp.

GR01 Patent grant
GR01 Patent grant