JP2020145285A - 半導体モジュールとそれを備えた半導体装置 - Google Patents

半導体モジュールとそれを備えた半導体装置 Download PDF

Info

Publication number
JP2020145285A
JP2020145285A JP2019039906A JP2019039906A JP2020145285A JP 2020145285 A JP2020145285 A JP 2020145285A JP 2019039906 A JP2019039906 A JP 2019039906A JP 2019039906 A JP2019039906 A JP 2019039906A JP 2020145285 A JP2020145285 A JP 2020145285A
Authority
JP
Japan
Prior art keywords
conductor layer
inner conductor
sealing body
partial region
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019039906A
Other languages
English (en)
Other versions
JP7163828B2 (ja
Inventor
崇功 川島
Takayoshi Kawashima
崇功 川島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2019039906A priority Critical patent/JP7163828B2/ja
Priority to US16/776,736 priority patent/US11450647B2/en
Priority to CN202010150901.4A priority patent/CN111668165B/zh
Publication of JP2020145285A publication Critical patent/JP2020145285A/ja
Application granted granted Critical
Publication of JP7163828B2 publication Critical patent/JP7163828B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/40221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/40225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02P—CONTROL OR REGULATION OF ELECTRIC MOTORS, ELECTRIC GENERATORS OR DYNAMO-ELECTRIC CONVERTERS; CONTROLLING TRANSFORMERS, REACTORS OR CHOKE COILS
    • H02P27/00—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage
    • H02P27/04—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage
    • H02P27/06—Arrangements or methods for the control of AC motors characterised by the kind of supply voltage using variable-frequency supply voltage, e.g. inverter or converter supply voltage using dc to ac converters or inverters

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体モジュールの構成を簡素化する。【解決手段】本明細書が開示する半導体モジュールは、第１半導体素子と、第１半導体素子を封止する封止体と、第１半導体素子が配置された第１積層基板とを備え、第１積層基板は、第１絶縁基板と、第１絶縁基板の一方側に位置する第１内側導体層と、第１絶縁基板の他方側に位置する第１外側導体層とを有し、第１内側導体層は、封止体の内部において、第１半導体素子と電気的に接続されているとともに、その一部が封止体の外部に位置して、外部の部材が接合可能に構成されている。【選択図】図３

Description

本明細書が開示する技術は、半導体モジュールとそれを備えた半導体装置に関する。
特許文献１には、半導体モジュールが開示されている。この半導体モジュールは、半導体素子と、半導体素子を封止する封止体と、半導体素子が配置された積層基板と、を備える。積層基板は、絶縁基板と、絶縁基板の一方側に位置する内側導体層と、絶縁基板の他方側に位置する外側導体層とを有する。
特開２００８−０４１７５２号公報
上記した半導体モジュールには、外部の部材(例えば、バスバや回路基板)と電気的に接続されるために、リードがさらに設けられている。リードは、封止体の内部で半導体素子と電気的に接続されているとともに、封止体から外部に向けて突出している。従来、半導体素子が封止体によって封止された半導体モジュールでは、このようなリードが不可欠とされてきた。これに対して、本明細書は、このようなリードを不要として、半導体モジュールの構成を簡素化し得る技術を提供する。
本明細書が開示する半導体モジュールは、第１半導体素子と、第１半導体素子を封止する封止体と、第１半導体素子が配置された第１積層基板とを備え、第１積層基板は、第１絶縁基板と、第１絶縁基板の一方側に位置する第１内側導体層と、第１絶縁基板の他方側に位置する第１外側導体層とを有し、第１内側導体層は、封止体の内部において、第１半導体素子と電気的に接続されているとともに、その一部が封止体の外部に位置して、外部の部材が接合可能に構成されている。
上記した半導体モジュールでは、第１内側導体層の一部が封止体の外部に位置して、外部の部材が接合可能に構成されている。これにより、第１内側導体層を、例えばリードを介することなく、外部の部材（例えば、バスバや回路基板）へ直接的に接合することができる。リードが必ずしも必要とされないことから、半導体モジュールの構成を比較的に簡素化することができる。
実施例１の半導体装置１０の構成を示す模式図。但し、半導体モジュール２０の電気的接続及び内部構造を明確に示すために、冷却器４、封止体１８及び外側導体層２６、３２の図示は省略されている。また、第２内側導体層３０及び第２絶縁基板２８については、破線で図示されている。そして、各構成部材間の接合箇所にはドットが付されている。これらの点は、図４、図７、図８においても同様である。 半導体装置１０の構成を示す回路図。 半導体装置１０の内部構造を示す断面図。 半導体装置１０の内部構造を示す底面図。 第１内側導体層２４の外側部分領域４０ｂ、４２ｂ、５０ｂの一変形例を示す断面図。 第１内側導体層２４の外側部分領域４０ｂ、４２ｂ、５０ｂの他の一変形例を示す断面図。 第１内側導体層２４の外側部分領域４０ｂ、４２ｂ、５０ｂの他の一変形例を示す底面図。 信号電極１２ｄ、及び第１内側導体層２４の信号回路領域５０の他の構成を示す底面図。 実施例２の半導体装置１００の構成を示す模式図。但し、半導体モジュール１２０の電気的接続及び内部構造を明確に示すために、冷却器４、封止体１８及び外側導体層２６、３２の図示は省略されている。また、第２内側導体層１３０及び第２絶縁基板２８については、破線で図示されている。そして、各構成部材間の接合箇所にはドットが付されている。これらの点は、図１１においても同様である。 半導体装置１００の構成を示す回路図。 半導体装置１００の内部構造を示す底面図。 半導体モジュール２０の変形例１（半導体モジュール６０）の内部構造を示す断面図。 半導体モジュール２０の変形例２（半導体モジュール７０）の内部構造を示す断面図。
本技術の一実施形態では、半導体モジュールの第１半導体素子は、第１主電極と第２主電極とを有しており、第１内側導体層は、互いに独立した第１部分領域と第２部分領域とを有していてもよい。この場合に、第１部分領域は、封止体の内部で第１主電極に電気的に接続されているとともに、その一部は封止体の外部に位置していてもよい。加えて、第２部分領域は、封止体の内部で第２主電極に電気的に接続されているとともに、その一部は封止体の外部に位置していてもよい。このような構成によると、第１半導体素子の第１主電極及び第２主電極のそれぞれを、例えばリードを介することなく、同一又は異なる外部の部材に独立して接合することができる。なお、ここでいう第１主電極及び第２主電極とは、半導体基板を介して互いに電気的に接続される電極を意味する。
加えて、第１部分領域の封止体の外部に位置する一部は、封止体に対して一方側に位置しており、第２部分領域の封止体の外部に位置する一部は、封止体に対して他方側に位置していてもよい。即ち、第１部分領域と第２部分領域が、封止体に対して互いに反対側で、外部に露出していてもよい。このような構成によると、第１部分領域及び第２部分領域を、互いの存在によって干渉されることなく、比較的に自由に設計することができる。
加えて、又は代えて、第１主電極は、第１半導体素子の一方の表面に位置し、第２主電極は、第１半導体素子の他方の表面に位置していてもよい。即ち、半導体モジュールには、縦型構造の半導体素子を採用することができる。
本技術の一実施形態では、半導体モジュールは、第１半導体素子を挟んで第１積層基板と対向する第２積層基板をさらに備えていてもよい。この場合に、第２積層基板は、第２絶縁基板と、第２絶縁基板の一方側に位置する第２内側導体層と、第２絶縁基板の他方側に位置する第２外側導体層とを有していてよい。加えて、第２内側導体層は、封止体の内部において、第１半導体素子の第２主電極と第１内側導体層の第２部分領域との各々と電気的に接続されていてもよい。加えて、第１内側導体層の第２部分領域は、第２内側導体層を介して、第１半導体素子の第２主電極と電気的に接続されていてもよい。このような構成によると、第１半導体素子の熱を、二つの積層基板を介して両側から放熱することができる。なお、第１外側導体層と第２外側導体層は、それぞれ封止体の外部に露出してもよく、これによって、第１半導体素子の熱を効果的に放熱することができる。
加えて、第１絶縁基板のサイズは、第２絶縁基板のサイズよりも大きくてもよい。このような構成によると、第２絶縁基板の存在に干渉されることなく、第１積層基板の第１内側導体層を、外部の部材に接合することができる。
本技術の一実施形態では、半導体モジュールの第２内側導体層は、その全体が封止体の内部に位置していてもよい。このような構成によると、第１内側導体層に外部の部材を接合したときに、第２内側導体層が外部の部材に接触するおそれがない。従って、外部の部材と第２内側導体層との間が短絡することを避けることができる。
本技術の一実施形態では、半導体モジュールは、第１積層基板と第２積層基板との間に位置するとともに、封止体に封止された第２半導体素子をさらに備えていてもよい。この場合に、第１積層基板の第１内側導体層は、第１部分領域及び第２部分領域から独立しているとともに、第２半導体素子と電気的に接続された第３部分領域をさらに有していてもよい。加えて、第２積層基板の第２内側導体層は、第１半導体素子と電気的に接続された第４部分領域と、第４部分領域から独立しているとともに第２半導体素子と電気的に接続された第５部分領域とを有していてもよい。加えて、第１内側導体層の第３部分領域の一部は、封止体の外部に位置して、外部の部材が接合可能に構成されていてもよい。加えて、第２内側導体層の第５部分領域は、封止体の内部において、第１内側導体層の第１部分領域に電気的に接続されていてもよい。
加えて、第１内側導体層において、第３部分領域の封止体の外部に位置する一部は、封止体に対して第１部分領域の封止体の外部に位置する一部、又は、第２部分領域の封止体の外部に位置する一部と、同一側に位置していてもよい。
本技術の一実施形態では、半導体モジュールの第１半導体素子は、第１主電極及び第２主電極よりもサイズの小さい信号電極をさらに有していてもよい。この場合に、第１内側導体層は、第１部分領域及び第２部分領域から独立した第１信号回路領域をさらに有していてもよい。加えて、第１信号回路領域は、封止体の内部において、信号電極と電気的に接続されているとともに、その一部が封止体の外部に位置して、外部の部材が接合可能に構成されていてもよい。このような構成によると、第１半導体素子の信号電極についても、例えばリードを介することなく、外部の部材へ直接的に接合することができる。
加えて、第１信号回路領域は、信号電極と電気的に接続された一端から、封止体の外部に位置する他端まで延びていていもよい。この場合に、第１信号回路領域の他端における幅寸法は、第１信号回路領域の一端の幅寸法よりも大きくてもよい。このような構成によると、信号電極が小さい場合であっても、信号回路領域の幅寸法を大きくすることで、信号回路領域を外部の部材へ容易に接合することができる。
本技術の一実施形態では、半導体モジュールの第１半導体素子及び第２半導体素子の各々は、信号電極をさらに有し、第１内側導体層は、第１部分領域及び第２部分領域から独立した第１信号回路領域及び第２信号回路領域をさらに有していてもよい。この場合に、第１信号回路領域は、封止体の内部において、第１半導体素子の信号電極と電気的に接続されているとともに、その一部が封止体の外部に位置して、外部の部材が接合可能に構成されていてもよい。加えて、第２信号回路領域は、封止体の内部において、第２半導体素子の信号電極と電気的に接続されているとともに、その一部が封止体の外部に位置して、外部の部材が接合可能に構成されていてもよい。加えて、第１信号回路領域の封止体の外部に位置する一部、及び、第２信号回路領域の封止体の外部に位置する一部は、封止体に対して、第１部分領域の封止体の外部に位置する一部と同じ側に位置するとともに、第１絶縁基板の両側辺に沿って延びていてもよい。このような構成によると、第１信号回路領域と第２信号回路領域との互いの間隔を比較的に広く設計することができる。従って、第１部分領域と二つの信号回路領域との間隔も、比較的に広く設計することができる。これにより、例えば第１部分領域と二つの信号回路領域と互いの相互作用により、ノイズ、サージ干渉、発振等が生じることを抑制することができる。
本技術の一実施形態では、第１内側導体層の封止体の外部に位置する一部には、外部の部材に接合される接合区域が定められていてもよい。この場合に、接合区域には、外部の部材と対向する凹部と、外部の部材に向かって突出する凸部との少なくとも一方が設けられていてもよい。このような構成によると、第１内側導体層と外部の部材との間を、例えばはんだといった接合材を用いて接合したときに、接合材が過大に濡れ広がることを抑制することができる。即ち、凹部に接合材が収容されることによって、あるいは、凹部又は凸部が形成するエッジ部での表面張力によって、接合材が接合区域を超えて濡れ広がることを抑制することができる。
加えて、又は代えて、第１内側導体層の封止体の外部に位置する一部には、外部の部材に接合される接合区域が定められていてもよい。この場合に、接合区域の境界の少なくとも一部に沿って、溝、壁、複数の穴、又は複数の突起が形成されていてもよい。このような構成によると、接合材が第１内側導体層に沿って濡れ広がるときに、溝、壁、複数の穴、又は複数の突起によって、接合区域の境界で接合材を収容あるいは塞き止めることができる。従って、接合材が第１内側導体層の接合区域を超えて過大に濡れ広がることは抑制される。
本技術の一実施形態では、半導体装置は、上記した半導体モジュールと、その半導体モジュールが配置された回路基板と、を備えていてもよい。この場合に、第１内側導体層の封止体の外部に位置する一部が、回路基板と電気的に接続されていてもよい。
加えて、半導体モジュールの第１絶縁基板は、回路基板と平行に配置されていてもよい。このような構成によると、半導体装置の小型化を図ることができる。
加えて、回路基板には、開口が形成されていてよく、半導体モジュールは、少なくとも一部が開口内に位置するように、回路基板に固定されていてもよい。このような構成によると、半導体装置のさらなる小型化を図ることができる。
加えて、半導体モジュールの封止体は、少なくとも一部が回路基板の開口内に位置していてもよい。この場合、半導体モジュールの第１積層基板は、少なくとも一方向において回路基板の開口を跨いで延びていてもよい。加えて、第１積層基板の第１内側導体層と回路基板との間の一又は複数の接合部が、開口の周縁に沿って位置してもよい。このような構成によると、第１積層基板が回路基板の開口を跨いでいることで、半導体モジュールが回路基板に対して安定して支持される。
加えて、半導体モジュールに対して隣接配置された冷却器をさらに備えていてもよい。この場合、冷却器は、半導体モジュールの一方側に配置されてもよいし、半導体モジュールの両側に配置されてもよい。
（実施例１）図１−８を参照して、実施例１の半導体モジュール２０とそれを備えた半導体装置１０について説明する。半導体装置１０は、電力変換装置の一種であって、直流電源６と負荷（例えばモータＭ）との間で電力変換を行うことができる。半導体装置１０は、例えば電気自動車、ハイブリッド車、燃料電池車といった電動自動車に採用することができる。
図１−図３に例示するように、半導体装置１０は、複数の半導体モジュール２０と、各々の半導体モジュール２０が搭載された回路基板２と、複数の半導体モジュール２０を冷却する複数の冷却器４を備える。回路基板２には、複数の開口２ａが形成されている。各々の開口２ａには、対応する一つの半導体モジュール２０が配置されている。回路基板２には、開口２ａの周縁に沿って、複数の接合部２ｂが設けられている。複数の接合部２ｂには、半導体モジュール２０が電気的に接続されている。これにより、複数の半導体モジュール２０は、回路基板２を介して互いに電気的に接続されている。一例ではあるが、本実施例の半導体装置１０は、六つの半導体モジュール２０を有しており、それらの半導体モジュール２０が三相（Ｕ相、Ｖ相、Ｗ相）のインバータ回路を構成している（図２参照）。なお、半導体装置１０は、インバータ回路に加えて、又は代えて、ＤＣ−ＤＣコンバータ回路を有してもよい。ＤＣ−ＤＣコンバータ回路は、少なくとも一つの半導体モジュール２０を用いて構成することができる。
複数の冷却器４は、複数の半導体モジュール２０の両側に沿って配置されている。但し、冷却器４の具体的構成は特に限定されない。複数の冷却器４は、半導体モジュール２０の一方側のみに配置されていてもよい。また、各々の冷却器４は、単一の半導体モジュール２０のみを冷却するものであってもよいし、複数の半導体モジュール２０をまとめて冷却するものであってもよい。
図３に示すように、半導体モジュール２０は、回路基板２の開口２ａ内に位置している。半導体モジュール２０は、半導体素子１２と、第１積層基板１４と、第２積層基板１６と、封止体１８とを備える。半導体素子１２は、第１積層基板１４及び第２積層基板１６の間に配置されている。半導体素子１２は、封止体１８の内部に封止されている。封止体１８は、絶縁性の材料を用いて構成されている。一例ではあるが、封止体１８は、エポキシ樹脂といった熱硬化性の樹脂材料を用いて構成されることができる。
第１積層基板１４は、第１絶縁基板２２と、第１絶縁基板２２の一方側に設けられた第１内側導体層２４と、第１絶縁基板２２の他方側に設けられた第１外側導体層２６とを有している。同様に、第２積層基板１６は、第２絶縁基板２８と、第２絶縁基板２８の一方側に設けられた第２内側導体層３０と、第２絶縁基板２８の他方側に設けられた第２外側導体層３２とを有している。第１積層基板１４の第１内側導体層２４は、封止体１８の外部において回路基板２の接合部２ｂに接合可能に構成されている。第１絶縁基板２２のサイズは、第２絶縁基板２８のサイズよりも大きく、第１積層基板１４は、回路基板２の開口２ａを跨いで延びている。また、第１内側導体層２４は、封止体１８の内部において、半導体素子１２に電気的に接続されている。同様に、第２内側導体層３０は、封止体１８の内部において、半導体素子１２に電気的に接続されている。
図２、図３、図４を参照し、半導体素子１２について説明する。半導体素子１２は、パワー半導体素子であって、半導体基板１２ａと、複数の電極１２ｂ、１２ｃ、１２ｄとを有する。複数の電極１２ｂ、１２ｃ、１２ｄには、電力回路に接続される第１主電極１２ｂ及び第２主電極１２ｃと、信号回路に接続される信号電極１２ｄとが含まれる。特に限定されないが、半導体素子１２はスイッチング素子であり、第１主電極１２ｂと第２主電極１２ｃとの間を導通及び遮断することができる。第１主電極１２ｂ及び複数の信号電極１２ｄは、半導体基板１２ａの一方の表面に位置しており、第２主電極１２ｃは、半導体基板１２ａの他方の表面に位置している。即ち、半導体モジュール２０には、縦型構造の半導体素子１２が採用することができる。但し、半導体素子１２は縦型構造に限定されない。半導体モジュール２０には、例えば半導体基板１２ａの一方の面に第１主電極１２ｂ及び第２主電極１２ｃの両方が位置する、いわゆる横型構造の半導体素子１２が採用されていてもよい。
特に限定されないが、本実施例における半導体素子１２は、ＩＧＢＴ（Insulated Gate Bipolar Transistor）構造１２ｅを有している。第１主電極１２ｂは、ＩＧＢＴ構造１２ｅのエミッタに接続されており、第２主電極１２ｃは、ＩＧＢＴ構造１２ｅのコレクタに接続されており、信号電極１２ｄは、ＩＧＢＴ構造１２ｅのゲートに接続されている。加えて、半導体素子１２は、ＩＧＢＴ構造１２ｅと並列に接続されたダイオード構造１２ｆを有している。第１主電極１２ｂは、ダイオード構造１２ｆのアノードに接続されており、第２主電極１２ｃは、ダイオード構造１２ｆのカソードに接続されている。なお、他の実施形態として、半導体素子１２は、ＭＯＳＦＥＴ（Metal-Oxide-Semiconductor Field-Effect Transistor）構造を有してもよい。この場合、第１主電極１２ｂは、ＭＯＳＦＥＴ構造のソースに接続され、第２主電極１２ｃは、ＭＯＳＦＥＴ構造のドレインに接続され、信号電極１２ｄは、ＭＯＳＦＥＴ構造のゲートに接続されている。
第１内側導体層２４は、第１絶縁基板２２上において互いに独立した複数の部分領域４０、４２を有している。複数の部分領域４０、４２には、第１部分領域４０と、第２部分領域４２とが含まれる。そして、第１部分領域４０は、封止体１８の内部に位置する第１内側部分領域４０ａと、封止体１８の外部に位置する第１外側部分領域４０ｂとを有する。同様に、第２部分領域４２は、封止体１８の内部に位置する第２内側部分領域４２ａと、封止体１８の外部に位置する第２外側部分領域４２ｂとを有する。
第１内側導体層２４の第１内側部分領域４０ａは、半導体素子１２の第１主電極１２ｂに電気的に接続されており、第２内側導体層３０は、半導体素子１２の第２主電極１２ｃに電気的に接続されている。また、第１内側導体層２４の第２内側部分領域４２ａは、第２内側導体層３０と電気的に接続されている。これにより、第２内側部分領域４２ａは、第２内側導体層３０を介して、半導体素子１２の第２主電極１２ｃに電気的に接続されている。なお、必ずしも必要とされないが、第２内側部分領域４２ａと第２内側導体層３０との間には、導体スペーサ３４が介挿されている。また、各構成部材の電気的接続は、例えばはんだといった導電性を有する接合材を用いて接合している。但し、この接続は、接合材を用いたものに限定されず、他の態様を用いていてもよい。
第１内側導体層２４の第１外側部分領域４０ｂ及び第２外側部分領域４２ｂは、それぞれ回路基板２に接合されている。これにより、半導体モジュール２０が、回路基板２に設けられた電力用回路と電気的に接続される。半導体装置１０では、二つの半導体モジュール２０が直列に接続されている。詳しくは、一つの半導体モジュール２０の第１外側部分領域４０ｂと、他の一つの半導体モジュール２０の第２外側部分領域４２ｂが、互いに電気的に接続されている。また、前者の半導体モジュール２０の第２外側部分領域４２ｂは、直流電源６の正極に接続されており、後者の半導体モジュール２０の第１外側部分領域４０ｂは、直流電源６の負極に接続される。
加えて、第１外側部分領域４０ｂは、封止体１８に対して一方側に位置しており、第２外側部分領域４２ｂは、封止体１８に対して他方側に位置している。このような構成によると、第１部分領域４０及び第２部分領域４２を、互いの存在によって干渉されることなく、比較的に自由に設計することができる。
また、第１内側導体層２４の複数の部分領域には、第１部分領域４０及び第２部分領域４２から独立した信号回路領域５０も含まれる。第１部分領域４０と同様に、信号回路領域５０は、封止体１８の内部に位置する内側信号回路領域５０ａと、封止体１８の外部に位置する外側信号回路領域５０ｂとを有する。内側信号回路領域５０ａは、半導体素子１２の信号電極１２ｄと電気的に接続される。外側信号回路領域５０ｂは、回路基板２に接合可能に構成されており、回路基板２に設けられた信号用回路に電気的に接続される。
信号回路領域５０は、内側信号回路領域５０ａにおいて信号電極１２ｄと電気的に接続された一端から、外側信号回路領域５０ｂの他端まで延びている。この場合に、信号回路領域５０の他端における幅寸法Ｗ２は、信号回路領域５０の一端の幅寸法Ｗ１よりも大きい。このような構成によると、信号電極１２ｄが小さい場合であっても、信号回路領域５０の幅寸法Ｗ２を大きくすることができ、信号回路領域５０を回路基板２へ容易に接合することができる。
ここで、第１内側導体層２４と回路基板２の電気的接続は、例えばはんだといった導電性を有する接合材を用いて接合されている。但し、この接続は、接合材を用いたものに限定されず、他の態様を用いていてもよい。
また、本実施例の半導体装置１０では、第１外側導体層２６と第２外側導体層３２は、それぞれ封止体１８の外部に露出している。これにより、半導体素子１２の熱を効果的に放熱することができる。上述したように、半導体モジュール２０の両側（即ち、各々の外側導体層２６、３２）には、冷却器４が隣接して配置されている。
一例ではあるが、本実施例における第１積層基板１４及び第２積層基板１６は、ＤＢＣ（Direct Bonded Copper）基板である。絶縁基板２２、２８は、例えば酸化アルミニウム、窒化シリコン、窒化アルミニウム等といった、セラミック材料を用いて構成されている。また、内側導体層２４、３０と、外側導体層２６、３２は、銅で構成されている。但し、積層基板１４、１６は、ＤＢＣ基板に限定されず、例えばＤＢＡ（Direct Bonded Aluminum）基板又は、ＡＭＣ（Active Metal Brazed Copper）基板であってもよい。あるいは、絶縁基板２２、２８は、ＤＢＣ基板、ＤＢＡ基板又はＡＭＣ基板とは異なる構造を有してもよい。積層基板１４、１６の各構成は特に限定されない。積層基板１４、１６の各々は、絶縁材料で構成された絶縁基板２２、２８と、金属といった導体で構成された内側導体層２４、３０及び外側導体層２６、３２とを有すればよい。そして、第１積層基板１４の第１絶縁基板２２と各導体層２４、２６との間、及び、第２積層基板１６の絶縁基板２８と各導体層３０、３２との間の接合構造についても、特に限定されない。
上述した半導体モジュール２０では、第１内側導体層２４の第１外側部分領域４０ｂ及び第２外側部分領域４２ｂは、それぞれ回路基板２に接合可能に構成されている。即ち、第１内側導体層２４の一部が封止体１８の外部に位置し、回路基板２が接合可能に構成されている。これにより、第１内側導体層２４を、例えばリードを介することなく、回路基板２へ直接的に接合することができる。リードが必ずしも必要とされないことから、半導体モジュール２０の構成を比較的に簡素化することができる。
本実施例の半導体装置１０では、半導体モジュール２０の半導体素子１２は、第１主電極１２ｂと第２主電極１２ｃとを有しており、第１内側導体層２４は、互いに独立した第１部分領域４０と第２部分領域４２とを有している。この場合に、第１部分領域４０は、封止体１８の内部で第１主電極１２ｂに電気的に接続されているとともに、第１部分領域４０の一部は封止体１８の外部に位置している。加えて、第２部分領域４２は、封止体１８の内部で第２主電極１２ｃに電気的に接続されているとともに、第２部分領域４２の一部は封止体１８の外部に位置している。このような構成によると、半導体素子１２の第１主電極１２ｂ及び第２主電極１２ｃのそれぞれを、例えばリードを介することなく、同一又は異なる回路基板２に独立して接合することができる。
本実施例の半導体装置１０では、半導体モジュール２０は、半導体素子１２を挟んで第１積層基板１４と対向する第２積層基板１６をさらに備えている。第２内側導体層３０は、封止体１８の内部において、半導体素子１２の第２主電極１２ｃと第１内側導体層２４の第２部分領域４２との各々と電気的に接続されている。また、第１内側導体層２４の第２部分領域４２は、第２内側導体層３０を介して、半導体素子１２の第２主電極１２ｃと電気的に接続されている。このような構成によると、半導体素子１２の熱を、二つの積層基板１４、１６を介して両側から放熱することができる。
本実施例の半導体装置１０では、第１絶縁基板２２のサイズは、第２絶縁基板２８のサイズよりも大きい。このような構成によると、第２絶縁基板２８の存在に干渉されることなく、第１積層基板１４の第１内側導体層２４を、回路基板２に接合することができる。
上述したように、第１内側導体層２４の一部が封止体１８の外部に位置する。一方で、第２内側導体層３０はその全体が封止体１８の内部に位置している。このような構成によると、第１内側導体層２４に回路基板２を接合したときに、第２内側導体層３０が回路基板２に接触するおそれがない。従って、回路基板２と第２内側導体層３０との間が短絡することを避けることができる。
本実施例の半導体装置１０では、半導体モジュール２０の半導体素子１２は、第１主電極１２ｂ及び第２主電極１２ｃよりもサイズの小さい信号電極１２ｄをさらに有している（図４参照）。また、第１内側導体層２４は、第１部分領域４０及び第２部分領域４２から独立した信号回路領域５０をさらに有しており、信号回路領域５０は、封止体１８の内部において、信号電極１２ｄと電気的に接続されているとともに、その一部が封止体１８の外部に位置して、回路基板２が接合可能に構成されていてもよい。このような構成によると、半導体素子１２の信号電極１２ｄについても、例えばリードを介することなく、回路基板２へ直接的に接合することができる。
図３、４に示すように、本実施例の半導体装置１０では、第１内側導体層２４の封止体１８の外部に位置する外側部分領域４０ｂ、４２ｂ、５０ｂの表面が、フラットな形状を有する。但し、外側部分領域４０ｂ、４２ｂ、５０ｂは、このようなフラットな形状に限定されず、様々に変更可能である。図５−７を参照して、外側部分領域４０ｂ、４２ｂ、５０ｂの他の変形例について説明する。外側部分領域４０ｂ、４２ｂ、５０ｂには、回路基板２に接合される接合区域ＢＺが定められている。図５に示すように、接合区域ＢＺには、回路基板２と対向する凹部２４ａを備えていてもよい。このような構成によると、第１内側導体層２４と回路基板２との間を、例えばはんだといった接合材を用いて接合したときに、接合材が過大に濡れ広がることを抑制することができる。即ち、凹部２４ａに接合材が収容されることによって、及び、凹部２４ａが形成するエッジ部での表面張力によって、接合材が接合区域ＢＺを超えて濡れ広がることを抑制することができる。あるいは、図６に示すように、接合区域ＢＺには、回路基板２に向かって突出する凸部２４ｂを備えていてもよい。この場合、凸部２４ｂが形成するエッジ部での表面張力によって、接合材が接合区域ＢＺを超えて濡れ広がることを抑制することができる。
また、図７に示すように、外側部分領域４０ｂ、４２ｂ、５０ｂには、接合区域ＢＺの境界に沿って、複数の穴２４ｃが形成されていてもよい。この場合に、複数の穴２４ｃは、接合区域ＢＺの境界の少なくとも一部に沿って形成されていればよい。このような構成によると、接合材が第１内側導体層２４に沿って濡れ広がるときに、複数の穴によって、接合区域ＢＺの境界で接合材を収容あるいは塞き止めることができる。従って、接合材が第１内側導体層２４の接合区域ＢＺを超えて過大に濡れ広がることは抑制される。なお、複数の穴２４ｃの形状、数は特に限定されない。また、複数の穴２４ｃに代えて、溝、壁、又は複数の突起が形成されていてもよい。
本実施例の半導体装置１０では、半導体素子１２は、一つの信号電極１２ｄを有している。従って、第１内側導体層２４も一つの信号回路領域５０を備える。但し、信号電極１２ｄ及び信号回路領域５０の数はこれに限定されない。図８に示すように、信号電極１２ｄ及びそれに接続された信号回路領域５０の数は、複数であってもよい。
本実施例の半導体装置１０では、半導体モジュール２０の第１絶縁基板２２は、回路基板２と平行に配置されている。このような構成によると、半導体装置１０の小型化を図ることができる。
本実施例の半導体装置１０では、回路基板２には、開口２ａが形成されており、半導体モジュール２０は、少なくとも一部が開口２ａ内に位置するように、回路基板２に固定されている。このような構成によると、半導体装置１０のさらなる小型化を図ることができる。
加えて、半導体モジュール２０の封止体１８は、少なくとも一部が回路基板２の開口２ａ内に位置している。加えて、半導体モジュール２０の第１積層基板１４は、少なくとも一方向において回路基板２の開口２ａを跨いで延びている。加えて、第１積層基板１４の第１内側導体層２４と回路基板２との間の一又は複数の接合部２ｂが、開口２ａの周縁に沿って位置している。このような構成によると、第１積層基板１４が回路基板２の開口２ａを跨いでいることで、半導体モジュール２０が回路基板２に対して安定して支持される。
本実施例の半導体装置１０では、複数の半導体モジュール２０が単一の回路基板２に配置されている。しかしながら、他の実施形態として、半導体装置１０が複数の回路基板を備え、各々の回路基板に一又は複数の半導体モジュール２０が配置されてもよい。あるいは、各々の半導体モジュール２０が複数の回路基板に接続されてもよい。即ち、各々の半導体モジュール２０において、第１外側部分領域４０ｂ及び第２外側部分領域４２ｂが、互いに異なる回路基板に接続されてもよい。
（実施例２）図９−１１を参照して、実施例２の半導体モジュール１２０とそれを備えた半導体装置１００について説明する。図９、１０に示すように、半導体装置１００は、複数の半導体モジュール１２０と、各々の半導体モジュール１２０が搭載された回路基板２と、半導体モジュール１２０を冷却する冷却器（不図示）を備える。実施例１の半導体モジュール２０と比較して、本実施例の半導体モジュール１２０では、半導体素子１１２、１１３の数が二つに変更されている。それに応じて、第１積層基板１４及び第２積層基板１６の内側導体層１２４、１３０の構造も変更されている。これにより、本実施例の半導体装置１００では、三つの半導体モジュール１２０のみで、三相のインバータ回路が構成されている。
図１１に示すように、半導体モジュール１２０は、第１半導体素子１１２及び第２半導体素子１１３と、第１積層基板１４及び第２積層基板１６と、封止体１８を備える。第１半導体素子１１２及び第２半導体素子１１３は、第１積層基板１４及び第２積層基板１６の間に位置する。第２半導体素子１１３は、第１半導体素子１１２と同一平面上であって、第１半導体素子１１２の中心軸に対して９０度回転した向きで配置される。第１半導体素子１１２及び第２半導体素子１１３は、封止体１８に共に封止される。その他の構成については、実施例１の半導体モジュール２０と同様であるため、ここでは重複する説明は省略する。
第１半導体素子１１２は、パワー半導体素子であって、半導体基板と、複数の電極１１２ｂ、１１２ｃ、１１２ｄとを有する。複数の電極１１２ｂ、１１２ｃ、１１２ｄには、電力回路に接続される第１主電極１１２ｂ及び第２主電極１１２ｃと、信号回路に接続される複数の信号電極１１２ｄとが含まれる。実施例１と同様に、本実施例における第１半導体素子１１２は、スイッチング素子であって、ＩＧＢＴ構造１１２ｅを有している。第１主電極１１２ｂは、ＩＧＢＴ構造１１２ｅのエミッタに接続されており、第２主電極１１２ｃは、ＩＧＢＴ構造１１２ｅのコレクタに接続されており、信号電極１１２ｄは、ＩＧＢＴ構造１１２ｅのゲートに接続されている。加えて、第１半導体素子１１２は、ＩＧＢＴ構造１１２ｅと並列に接続されたダイオード構造１１２ｆを有している。第１主電極１１２ｂは、ダイオード構造１１２ｆのアノードに接続されており、第２主電極１１２ｃは、ダイオード構造１１２ｆのカソードに接続されている。
同様に、第２半導体素子１１３は、パワー半導体素子であって、半導体基板と複数の電極１１３ｂ、１１３ｃ、１１３ｄとを有する。複数の電極１１３ｂ、１１３ｃ、１１３ｄには、電力回路に接続される第１主電極１１３ｂ及び第２主電極１１３ｃと、信号回路に接続される複数の信号電極１１３ｄとが含まれる。実施例１と同様に、本実施例における第２半導体素子１１３は、スイッチング素子であって、ＩＧＢＴ構造１１３ｅを有している。第１主電極１１３ｂは、ＩＧＢＴ構造１１３ｅのエミッタに接続されており、第２主電極１１３ｃは、ＩＧＢＴ構造１１３ｅのコレクタに接続されており、信号電極１１３ｄは、ＩＧＢＴ構造１１３ｅのゲートに接続されている。加えて、第２半導体素子１１３は、ＩＧＢＴ構造１１３ｅと並列に接続されたダイオード構造１１３ｆを有している。第１主電極１１３ｂは、ダイオード構造１１３ｆのアノードに接続されており、第２主電極１１３ｃは、ダイオード構造１１３ｆのカソードに接続されている。
図１１を参照して、本実施例の第１内側導体層１２４及び第２内側導体層１３０について説明する。第１内側導体層１２４及び第２内側導体層１３０は、封止体１８の内部において、半導体素子１１２、１１３に電気的に接続されている。加えて、第１内側導体層１２４の一部は、封止体１８の外部に位置しており、回路基板２と接合可能に構成されている。一方で、第２内側導体層１３０はその全体が封止体１８の内部に位置する。第１内側導体層１２４は、第１絶縁基板２２上において互いに独立した複数の部分領域を有している。複数の部分領域には、第１部分領域１４０及び第２部分領域１４２に加え、第３部分領域１４４が含まれる。第１部分領域１４０及び第２部分領域１４２は、第１半導体素子１１２に電気的に接続されており、第３部分領域１４４は、第２半導体素子１１３に電気的に接続されている。
第１部分領域１４０は、封止体１８の内部に位置する第１内側部分領域１４０ａと、封止体１８の外部に位置する第１外側部分領域１４０ｂとを有する。同様に、第２部分領域１４２は、封止体１８の内部に位置する第２内側部分領域１４２ａと、封止体１８の外部に位置する第２外側部分領域１４２ｂとを有する。同様に、第３部分領域１４４は、封止体１８の内部に位置する第３内側部分領域１４４ａと、封止体１８の外部に位置する第３外側部分領域１４４ｂとを有する。
第２内側導体層１３０は、第２絶縁基板２８上において互いに独立した複数の部分領域１４６、１４８を有している。複数の部分領域１４６、１４８には、第４部分領域１４６と第５部分領域１４８とが含まれる。第４部分領域１４６は、第１半導体素子１１２に電気的に接続されており、第５部分領域１４８は、第２半導体素子１１３に電気的に接続されている。これらの部分領域１４６、１４８は、その全体が封止体１８の内部に位置している。
第１内側導体層１２４の第１内側部分領域１４０ａは、第１半導体素子１１２の第１主電極１１２ｂに電気的に接続されており、第２内側導体層１３０の第４部分領域１４６は、第１半導体素子１１２の第２主電極１１２ｃに電気的に接続されている。また、第１内側導体層１２４の第２内側部分領域１４２ａは、第２内側導体層１３０の第４部分領域１４６と電気的に接続されている。これにより、第２内側部分領域１４２ａは、第２内側導体層１３０の第４部分領域１４６を介して、半導体素子１１２の第２主電極１１２ｃに電気的に接続されている。一方で、第１内側導体層１２４の第３内側部分領域１４４ａは、第２半導体素子１１３の第１主電極１１３ｂに電気的に接続されており、第２内側導体層１３０の第５部分領域１４８は、第２半導体素子１１３の第２主電極１１３ｃに電気的に接続されている。加えて、第１内側部分領域１４０ａと第５部分領域１４８とは電気的に接続されている。これにより、第１半導体素子１１２及び第２半導体素子１１３は直列に接続されている。なお、必ずしも必要とされないが、第２内側部分領域１４２ａと第２内側導体層１３０との間には、導体スペーサ３４が介挿されている。また、各構成部材の電気的接続は、例えばはんだといった導電性を有する接合材を用いて接合している。但し、この接続は、接合材を用いたものに限定されず、他の態様を用いていてもよい。
第１内側導体層１２４の複数の外側部分領域１４０ｂ、１４２ｂ、１４４ｂは、それぞれ回路基板２に接合されている。これにより、半導体モジュール１２０が、回路基板２に設けられた電力用回路と電気的に接続される。半導体装置１００では、半導体モジュール１２０内で二つの半導体素子１１２、１１３が、直列に接続されている。詳しくは、第１内側部分領域１４０ａと、第５部分領域１４８が互いに電気的に接続されている。第１外側部分領域１４０ｂは、負荷（ここでは、モータＭ）に接続されている。また、第２外側部分領域１４２ｂは、直流電源６の正極に接続されており、第３外側部分領域１４４ｂは、直流電源６の負極に接続される。
実施例１の半導体モジュール２０と同様に、第１外側部分領域１４０ｂは、封止体１８に対して一方側に位置しており、第２外側部分領域１４２ｂは、封止体１８に対して他方側に位置している。このような構成によると、第１部分領域１４０及び第２部分領域１４２を、互いの存在によって干渉されることなく、比較的に自由に設計することができる。加えて、第３外側部分領域１４４ｂは、封止体１８に対して、第２外側部分領域１４２ｂと同一側に位置している。特に、本実施例の半導体モジュール１２０では、直流電源６の高電位側に接続される第２外側部分領域１４２ｂと直流電源６の低電位側に接続される第３外側部分領域１４４ｂとは隣接して配置されている。そのため、各々の外側部分領域１４２ｂ、１４４ｂを流れる電流によって形成される磁界が互いに打ち消されるので、半導体モジュール１２０のインダクタンスが低減される。
また、第１内側導体層１２４の複数の部分領域には、第１部分領域１４０、第２部分領域１４２及び第３部分領域１４４から独立した複数の第１信号回路領域１５０及び複数の第２信号回路領域１５２も含まれる。第１部分領域１４０と同様に、第１信号回路領域１５０は、封止体１８の内部に位置する第１内側信号回路領域１５０ａと、封止体１８の外部に位置する第１外側信号回路領域１５０ｂとを有する。第１内側信号回路領域１５０ａは、第１半導体素子１１２の信号電極１１２ｄと電気的に接続される。第１外側信号回路領域１５０ｂは、回路基板２に接合可能に構成されており、回路基板２に設けられた信号用回路に電気的に接続される。第２信号回路領域１５２は、封止体１８の内部に位置する第２内側信号回路領域１５２ａと、封止体１８の外部に位置する第２外側信号回路領域１５２ｂとを有する。第２内側信号回路領域１５２ａは、第２半導体素子１１３の信号電極１１３ｄと電気的に接続される。第２外側信号回路領域１５２ｂは、回路基板２に接合可能に構成されており、回路基板２に設けられた信号用回路に電気的に接続される。このような構成によると、半導体素子１１２、１１３の複数の信号電極１１２ｄ、１１３ｄについても、例えばリードを介することなく、回路基板２へ直接的に接合することができる。
加えて、第１信号回路領域１５０及び第２信号回路領域１５２は、第１外側信号回路領域１５０ｂ及び第２外側信号回路領域１５２ｂは、封止体１８に対して、第１外側部分領域１４０ｂと同じ側に位置するとともに、第１絶縁基板２２の両側辺に沿って延びている。このような構成によると、第１信号回路領域１５０と第２信号回路領域１５２との互いの間隔を比較的に広く設計することができる。従って、第１部分領域１４０と二つの信号回路領域１５０、１５２との間隔も、比較的に広く設計することができる。これにより、例えば第１部分領域１４０と二つの信号回路領域１５０、１５２と互いの相互作用により、ノイズ、サージ干渉、発振等が生じることを抑制することができる。
上述したように、半導体モジュール１２０では、第１内側導体層１２４の第１外側部分領域１４０ｂ、第２外側部分領域１４２ｂ、及び第３外側部分領域１４４ｂの各々は、回路基板２に接合可能に構成されている。即ち、第１内側導体層１２４の一部が封止体１８の外部に位置し、回路基板２が接合可能に構成されている。これにより、第１内側導体層１２４を、例えばリードを介することなく、回路基板２へ直接的に接合することができる。リードが必ずしも必要とされないことから、半導体モジュール１２０の構成を比較的に簡素化することができる。
以上、半導体モジュール２０、１２０とそれを備えた半導体装置１０、１００の実施例について述べてきたが、これらはほんの一例であり、半導体モジュール２０の構成は様々に変更可能である。以下に半導体モジュール２０の変形例である半導体モジュール６０、７０について説明する。
（変形例１）実施例１の半導体モジュール２０では、第１内側導体層２４の外側部分領域４０ｂ、４２ｂは、回路基板２が接合可能に構成されている。但し、回路基板２は本明細書が開示する技術における外部の部材の一例であり、回路基板２に特に限定されない。図１２に示すように、半導体モジュール６０は、第１内側導体層２４の外側部分領域４０ｂ、４２ｂが導電性を有する中継部材８（例えばバスバ）に接合可能に構成されている。他の構成については、実施例１と同様のため説明を省略する。中継部材８は、例えば銅といった導体材料によって構成されることができる。本変形例の場合であっても、半導体モジュール６０の構成を比較的に簡素化することができる。また、この場合、半導体装置１０において、第１内側導体層２４の外側部分領域４０ｂ、４２ｂは、中継部材８を介して回路基板２に接合されていてもよい。このような構成によると、第１内側導体層２４と回路基板２との間を接合するときに、第１内側導体層２４の回路基板２に対する位置や姿勢が固定されることがなく、比較的に接合の自由度を高くすることができる。また、第１内側導体層２４と回路基板２との間の空間が広がることから、比較的に接合作業もし易くなる。
（変形例２）実施例１が二つの積層基板１４、１６を備えているのに対し、図１３に示すように、半導体モジュール７０は、第１積層基板１４と、導体板７２を備える。導体板７２は、半導体素子１２を挟んで第１積層基板１４と対向している。導体板７２は封止体１８の内部において、半導体素子１２と電気的に接続されている。加えて、第１内側導体層２４の第２内側部分領域４２ａは、導体板７２を介して、半導体素子１２と電気的に接続されている。他の構成については、実施例１と同様のため説明を省略する。本変形例の場合であっても、半導体モジュール７０の構成を比較的に簡素化することができる。
また、図１３では、第１積層基板１４と半導体素子１２の第１主電極１２ｂとが対向している。このような構成によると、実施例１と同様に、信号電極１２ｄは第１内側導体層２４の信号回路領域５０に電気的に接続される。従って、導体板７２は、第２主電極１２ｃと直接的に接続される。これにより、導体板７２の構造は比較的に簡素に構成することができる。但し、第１積層基板１４と半導体素子１２との構成は、上記の構成に限定されない。一例ではあるが、第１積層基板１４と半導体素子１２の第２主電極１２ｃとが対向していてもよい。このような構成によると、第１内側部分領域４０ａは、第２主電極１２ｃに直接的に接続される。ここで、第２主電極１２ｃのサイズは、信号電極１２ｄと同一側に設けられた第１主電極１２ｂのサイズと比較して大きい。従って、半導体素子１２の熱を効果的に第１外側導体層２６へ伝達することができる。即ち、半導体素子１２の熱を効果的に放熱することができる。
以上、本明細書が開示する技術の具体例を詳細に説明したが、これらは例示に過ぎず、特許請求の範囲を限定するものではない。特許請求の範囲に記載の技術には、以上に例示した具体例を様々に変形、変更したものが含まれる。本明細書、又は、図面に説明した技術要素は、単独で、あるいは各種の組合せによって技術的有用性を発揮するものであり、出願時の請求項に記載の組合せに限定されるものではない。本明細書又は図面に例示した技術は、複数の目的を同時に達成し得るものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
２：回路基板
２ａ：開口
２ｂ：接合部
４：冷却器
６：直流電源
８：中継部材
１０、１００：半導体装置
１２、１１２、１１３、：半導体素子
１２ｂ、１２ｃ、１１２ｂ、１１２ｃ、１１３ｂ、１１３ｃ：主電極
１２ｄ、１１２ｄ、１１３ｄ：信号電極
１４：第１積層基板
１６：第２積層基板
１８：封止体
２０、６０、７０、１２０：半導体モジュール
２２：第１絶縁基板
２４、１２４：第１内側導体層
２４ａ：凹部
２４ｂ：凸部
２４ｃ：穴
２６：第１外側導体層
２８：第２絶縁基板
３０、１３０：第２内側導体層
３２：第２外側導体層
３４：導体スペーサ
４０、１４０：第１部分領域
４２、１４２：第２部分領域
５０、１５０、１５２：信号回路領域
７２：導体板
１４４：第３部分領域
１４６：第４部分領域
１４８：第５部分領域
ＢＺ：接合区域
Ｍ：モータ

Claims (19)

  1. 第１半導体素子と、
    前記第１半導体素子を封止する封止体と、
    前記第１半導体素子が配置された第１積層基板と、を備え、
    前記第１積層基板は、第１絶縁基板と、前記第１絶縁基板の一方側に位置する第１内側導体層と、前記第１絶縁基板の他方側に位置する第１外側導体層と、を有し、
    前記第１内側導体層は、前記封止体の内部において、前記第１半導体素子と電気的に接続されているとともに、その一部が前記封止体の外部に位置して、外部の部材が接合可能に構成されている、
    半導体モジュール。
  2. 前記第１半導体素子は、第１主電極と第２主電極とを有しており、
    前記第１内側導体層は、互いに独立した第１部分領域と第２部分領域とを有しており、
    前記第１部分領域は、前記封止体の内部で前記第１主電極に電気的に接続されているとともに、その一部は前記封止体の外部に位置しており、
    前記第２部分領域は、前記封止体の内部で前記第２主電極に電気的に接続されているとともに、その一部は前記封止体の外部に位置している、
    請求項１に記載の半導体モジュール。
  3. 前記第１部分領域の前記封止体の外部に位置する前記一部は、前記封止体に対して一方側に位置しており、
    前記第２部分領域の前記封止体の外部に位置する前記一部は、前記封止体に対して他方側に位置する、請求項２に記載の半導体モジュール。
  4. 前記第１主電極は、前記第１半導体素子の一方の表面に位置し、前記第２主電極は、前記第１半導体素子の他方の表面に位置する、請求項２又は３に記載の半導体モジュール。
  5. 前記第１半導体素子を挟んで前記第１積層基板と対向する第２積層基板をさらに備え、
    前記第２積層基板は、第２絶縁基板と、前記第２絶縁基板の一方側に位置する第２内側導体層と、前記第２絶縁基板の他方側に位置する第２外側導体層と、を有し、
    前記第２内側導体層は、前記封止体の内部において、前記第１半導体素子の前記第２主電極と前記第１内側導体層の前記第２部分領域との各々と電気的に接続されており、
    前記第１内側導体層の前記第２部分領域は、前記第２内側導体層を介して、前記第１半導体素子の前記第２主電極と電気的に接続されている、
    請求項４に記載の半導体モジュール。
  6. 前記第１絶縁基板のサイズは、前記第２絶縁基板のサイズよりも大きい、請求項５に記載の半導体モジュール。
  7. 前記第２内側導体層は、その全体が前記封止体の内部に位置する、請求項５又は６に記載の半導体モジュール。
  8. 前記第１積層基板と前記第２積層基板との間に位置するとともに、前記封止体に封止された第２半導体素子をさらに備え、
    前記第１積層基板の前記第１内側導体層は、前記第１部分領域及び前記第２部分領域から独立しているとともに、前記第２半導体素子と電気的に接続された第３部分領域をさらに有し、
    前記第２積層基板の前記第２内側導体層は、前記第１半導体素子と電気的に接続された第４部分領域と、前記第４部分領域から独立しているとともに前記第２半導体素子と電気的に接続された第５部分領域とを有し、
    前記第１内側導体層の前記第３部分領域の一部は、前記封止体の外部に位置して、外部の部材が接合可能に構成されており、
    前記第２内側導体層の前記第５部分領域は、前記封止体の内部において、前記第１内側導体層の前記第１部分領域に電気的に接続されている、請求項５から７のいずれか一項に記載の半導体モジュール。
  9. 前記第１内側導体層において、前記第３部分領域の前記封止体の外部に位置する前記一部は、前記封止体に対して、前記第１部分領域の前記封止体の外部に位置する前記一部、又は、前記第２部分領域の前記封止体の外部に位置する前記一部と、同一側に位置する、請求項８に記載の半導体モジュール。
  10. 前記第１半導体素子は、前記第１主電極及び前記第２主電極よりもサイズの小さい信号電極をさらに有し、
    前記第１内側導体層は、前記第１部分領域及び前記第２部分領域から独立した第１信号回路領域をさらに有し、
    前記第１信号回路領域は、前記封止体の内部において、前記信号電極と電気的に接続されているとともに、その一部が前記封止体の外部に位置して、外部の部材が接合可能に構成されている、請求項２から９のいずれか一項に記載の半導体モジュール。
  11. 前記第１信号回路領域は、前記信号電極と電気的に接続された一端から、前記封止体の外部に位置する他端まで延びており、
    前記第１信号回路領域の前記他端における幅寸法は、前記第１信号回路領域の前記一端の幅寸法よりも大きい、請求項１０に記載の半導体モジュール。
  12. 前記第１半導体素子及び前記第２半導体素子の各々は、信号電極をさらに有し、
    前記第１内側導体層は、前記第１部分領域及び前記第２部分領域から独立した第１信号回路領域及び第２信号回路領域をさらに有し、
    前記第１信号回路領域は、前記封止体の内部において、前記第１半導体素子の前記信号電極と電気的に接続されているとともに、その一部が前記封止体の外部に位置して、外部の部材が接合可能に構成されており、
    前記第２信号回路領域は、前記封止体の内部において、前記第２半導体素子の前記信号電極と電気的に接続されているとともに、その一部が前記封止体の外部に位置して、外部の部材が接合可能に構成されており、
    前記第１信号回路領域の前記封止体の外部に位置する前記一部、及び、前記第２信号回路領域の前記封止体の外部に位置する前記一部は、前記封止体に対して、前記第１部分領域の前記封止体の外部に位置する前記一部と同じ側に位置するとともに、前記第１絶縁基板の両側辺に沿って延びている、請求項８又は９に記載の半導体モジュール。
  13. 前記第１内側導体層の前記封止体の外部に位置する前記一部には、前記外部の部材に接合される接合区域が定められており、
    前記接合区域には、前記外部の部材と対向する凹部と、前記外部の部材に向かって突出する凸部との少なくとも一方が設けられている、
    請求項１から１２のいずれか一項に記載の半導体モジュール。
  14. 前記第１内側導体層の前記封止体の外部に位置する前記一部には、前記外部の部材に接合される接合区域が定められているとともに、前記接合区域の境界の少なくとも一部に沿って、溝、壁、複数の穴、又は複数の突起が形成されている、
    請求項１から１３のいずれか一項に記載の半導体モジュール。
  15. 請求項１から１４のいずれか一項に記載の半導体モジュールと、
    前記半導体モジュールが配置された回路基板と、を備え、
    前記第１内側導体層の前記封止体の外部に位置する前記一部が、前記回路基板と電気的に接続されている、
    半導体装置。
  16. 前記半導体モジュールの前記第１絶縁基板は、前記回路基板と平行に配置されている、請求項１５に記載の半導体装置。
  17. 前記回路基板には、開口が形成されており、
    前記半導体モジュールは、少なくとも一部が前記開口内に位置するように、前記回路基板に固定されている、請求項１６に記載の半導体装置。
  18. 前記半導体モジュールの前記封止体は、少なくとも一部が前記回路基板の前記開口内に位置し、
    前記半導体モジュールの前記第１積層基板は、少なくとも一方向において前記回路基板の前記開口を跨いで延びており、
    前記第１積層基板の前記第１内側導体層と前記回路基板との間の一又は複数の接合部が、前記開口の周縁に沿って位置する、請求項１７に記載の半導体装置。
  19. 前記半導体モジュールに対して隣接配置された冷却器をさらに備える、請求項１８に記載の半導体装置。
JP2019039906A 2019-03-05 2019-03-05 半導体モジュールとそれを備えた半導体装置 Active JP7163828B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2019039906A JP7163828B2 (ja) 2019-03-05 2019-03-05 半導体モジュールとそれを備えた半導体装置
US16/776,736 US11450647B2 (en) 2019-03-05 2020-01-30 Semiconductor module and semiconductor device including the same
CN202010150901.4A CN111668165B (zh) 2019-03-05 2020-03-05 半导体模块和具备该半导体模块的半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019039906A JP7163828B2 (ja) 2019-03-05 2019-03-05 半導体モジュールとそれを備えた半導体装置

Publications (2)

Publication Number Publication Date
JP2020145285A true JP2020145285A (ja) 2020-09-10
JP7163828B2 JP7163828B2 (ja) 2022-11-01

Family

ID=72335612

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019039906A Active JP7163828B2 (ja) 2019-03-05 2019-03-05 半導体モジュールとそれを備えた半導体装置

Country Status (3)

Country Link
US (1) US11450647B2 (ja)
JP (1) JP7163828B2 (ja)
CN (1) CN111668165B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022264733A1 (ja) * 2021-06-16 2022-12-22 株式会社デンソー 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010504A (ja) * 2008-06-30 2010-01-14 Hitachi Ltd パワー半導体モジュール
JP2010129795A (ja) * 2008-11-28 2010-06-10 Mitsubishi Electric Corp 電力用半導体モジュール
JP2010232365A (ja) * 2009-03-26 2010-10-14 Honda Motor Co Ltd 半導体装置
JP2014107506A (ja) * 2012-11-29 2014-06-09 National Institute Of Advanced Industrial & Technology 半導体モジュール
JP2015005681A (ja) * 2013-06-24 2015-01-08 三菱電機株式会社 半導体装置及びその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162567A (ja) 1994-12-06 1996-06-21 Toshiba Corp セラミックス配線基材
JP2007251076A (ja) * 2006-03-20 2007-09-27 Hitachi Ltd パワー半導体モジュール
JP4967447B2 (ja) 2006-05-17 2012-07-04 株式会社日立製作所 パワー半導体モジュール
JP2008041752A (ja) 2006-08-02 2008-02-21 Hitachi Metals Ltd 半導体モジュールおよび半導体モジュール用放熱板
US9240371B2 (en) * 2011-08-10 2016-01-19 Denso Corporation Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
US8823175B2 (en) 2012-05-15 2014-09-02 Infineon Technologies Ag Reliable area joints for power semiconductors
JP5975789B2 (ja) * 2012-08-20 2016-08-23 日立オートモティブシステムズ株式会社 パワー半導体モジュール
US8754512B1 (en) 2012-12-05 2014-06-17 Delphi Technologies, Inc. Atomic level bonding for electronics packaging
JP2015220429A (ja) * 2014-05-21 2015-12-07 ローム株式会社 半導体装置
DE102016117841A1 (de) 2016-09-21 2018-03-22 HYUNDAI Motor Company 231 Packung mit aufgerauter verkapselter Oberfläche zur Förderung einer Haftung
JP6809294B2 (ja) * 2017-03-02 2021-01-06 三菱電機株式会社 パワーモジュール
JP2019102519A (ja) * 2017-11-29 2019-06-24 トヨタ自動車株式会社 半導体装置
CN110164858B (zh) * 2018-02-16 2023-05-05 株式会社电装 半导体器件
JP2018107481A (ja) 2018-04-09 2018-07-05 ローム株式会社 パワーモジュール半導体装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010010504A (ja) * 2008-06-30 2010-01-14 Hitachi Ltd パワー半導体モジュール
JP2010129795A (ja) * 2008-11-28 2010-06-10 Mitsubishi Electric Corp 電力用半導体モジュール
JP2010232365A (ja) * 2009-03-26 2010-10-14 Honda Motor Co Ltd 半導体装置
JP2014107506A (ja) * 2012-11-29 2014-06-09 National Institute Of Advanced Industrial & Technology 半導体モジュール
JP2015005681A (ja) * 2013-06-24 2015-01-08 三菱電機株式会社 半導体装置及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022264733A1 (ja) * 2021-06-16 2022-12-22 株式会社デンソー 半導体装置
JP7472859B2 (ja) 2021-06-16 2024-04-23 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
JP7163828B2 (ja) 2022-11-01
US20200286866A1 (en) 2020-09-10
US11450647B2 (en) 2022-09-20
CN111668165B (zh) 2023-08-01
CN111668165A (zh) 2020-09-15

Similar Documents

Publication Publication Date Title
WO2013021647A1 (ja) 半導体モジュール、半導体モジュールを備えた半導体装置、および半導体モジュールの製造方法
US10720383B2 (en) Semiconductor device configuring upper and lower arms including auxiliary terminals
US11380656B2 (en) Semiconductor device
JP2003031765A (ja) パワーモジュールおよびインバータ
JPWO2015075976A1 (ja) 電力変換装置
US10027246B2 (en) Power semiconductor module and electric power conversion device
KR102293740B1 (ko) 반도체 모듈과 그것을 이용한 전력 변환 장치
JP2019140250A (ja) 半導体装置
JP4455914B2 (ja) 電力変換装置
WO2020184053A1 (ja) 半導体装置
WO2016203743A1 (ja) 半導体装置
JP4403166B2 (ja) パワーモジュールおよび電力変換装置
JP5217015B2 (ja) 電力変換装置及びその製造方法
JP7163828B2 (ja) 半導体モジュールとそれを備えた半導体装置
JP2013085470A (ja) インバータ
JP5188602B2 (ja) インバータ
JP5125530B2 (ja) 電力変換装置
JP2021097146A (ja) 半導体装置
JP7088094B2 (ja) 半導体装置
US11658231B2 (en) Semiconductor device
JP7433562B1 (ja) 半導体装置
WO2023058381A1 (ja) 電力変換装置
JP7183373B1 (ja) 電力変換装置
US20220165712A1 (en) Power module
WO2023100980A1 (ja) 半導体モジュール、電力変換装置および電力変換装置の製造方法

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200720

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210716

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220425

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220708

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220920

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221003

R151 Written notification of patent or utility model registration

Ref document number: 7163828

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151