CN110164858B - 半导体器件 - Google Patents

半导体器件 Download PDF

Info

Publication number
CN110164858B
CN110164858B CN201910105959.4A CN201910105959A CN110164858B CN 110164858 B CN110164858 B CN 110164858B CN 201910105959 A CN201910105959 A CN 201910105959A CN 110164858 B CN110164858 B CN 110164858B
Authority
CN
China
Prior art keywords
semiconductor element
signal
semiconductor
signal terminal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910105959.4A
Other languages
English (en)
Other versions
CN110164858A (zh
Inventor
川岛崇功
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2018202910A external-priority patent/JP7139881B2/ja
Application filed by Denso Corp filed Critical Denso Corp
Publication of CN110164858A publication Critical patent/CN110164858A/zh
Application granted granted Critical
Publication of CN110164858B publication Critical patent/CN110164858B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49537—Plurality of lead frames mounted in one device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49534—Multi-layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L24/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L24/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L24/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/041—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L31/00
    • H01L25/043—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/3701—Shape
    • H01L2224/37012—Cross-sectional shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/36—Structure, shape, material or disposition of the strap connectors prior to the connecting process
    • H01L2224/37—Structure, shape, material or disposition of the strap connectors prior to the connecting process of an individual strap connector
    • H01L2224/37001—Core members of the connector
    • H01L2224/37099—Material
    • H01L2224/371—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/37138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/37147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/401—Disposition
    • H01L2224/40135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/40145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/34—Strap connectors, e.g. copper straps for grounding power devices; Manufacturing methods related thereto
    • H01L2224/39—Structure, shape, material or disposition of the strap connectors after the connecting process
    • H01L2224/40—Structure, shape, material or disposition of the strap connectors after the connecting process of an individual strap connector
    • H01L2224/404—Connecting portions
    • H01L2224/40475—Connecting portions connected to auxiliary connecting means on the bonding areas
    • H01L2224/40499—Material of the auxiliary connecting means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/4905—Shape
    • H01L2224/49051—Connectors having different shapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73213—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73215—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73263—Layer and strap connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/1026—Compound semiconductors
    • H01L2924/1027—IV
    • H01L2924/10272—Silicon Carbide [SiC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13055—Insulated gate bipolar transistor [IGBT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Inverter Devices (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

本申请涉及半导体器件。一种半导体器件包括：第一半导体元件，该第一半导体元件包括第一信号电极；第二半导体元件，该第二半导体元件层叠在第一半导体元件上，包括第二信号电极；密封体；第一信号端子，该第一信号端子连接到第一信号电极；以及第二信号端子，该第二信号端子连接到第二信号电极，其中：第一信号端子和第二信号端子从密封体伸出并且在第一方向上延伸；第一信号端子和第二信号端子在第二方向上彼此远离；第一信号电极和第二信号电极在第二方向上被布置在不同位置处；第一信号电极被设置成距离第一信号端子比距离第二信号端子更近；以及第二信号电极被设置成距离第二信号端子比距离第一信号端子更近。

Description

半导体器件
技术领域
本说明书中公开的技术涉及半导体器件。
背景技术
在日本未经审查的专利申请公开No.2016-36047(JP 2016-36047 A)中描述了一种半导体器件。该半导体器件包括：第一半导体元件；第二半导体元件，该第二半导体元件层叠到第一半导体元件；密封体，该密封体被配置为密封第一半导体元件和第二半导体元件；多个第一信号端子，该多个第一信号端子连接到第一半导体元件的信号电极；以及多个第二信号端子，该多个第二信号端子连接到第二半导体元件的信号电极。第一信号端子和第二信号端子从密封体朝向第一方向伸出，并且就垂直于第一方向的第二方向而言彼此远离。
发明内容
在以上的半导体器件中，以层叠方式设置的第一半导体元件和第二半导体元件的信号电极彼此接近。特别地，就第一信号端子和第二信号端子被排列在其上的第二方向而言，第一半导体元件的信号电极和第二半导体元件的信号电极被布置在相同的位置处。因此，必须在相对窄的范围内布置用于将第一信号端子连接到第一半导体元件的信号电极的接合引线和用于将第二信号端子连接到第二半导体的信号电极的接合引线，并且这可以对半导体器件制造造成很大限制。
根据本发明第一方面的半导体器件包括：第一半导体元件，该第一半导体元件包括第一信号电极；第二半导体元件，该第二半导体元件包括第二信号电极，第二半导体元件层叠到第一半导体元件；密封体，该密封体被配置为密封第一半导体元件和第二半导体元件；第一信号端子，该第一信号端子连接到第一信号电极；以及第二信号端子，该第二信号端子连接到第二信号电极，其中：第一信号端子和第二信号端子从密封体伸出并且在第一方向上延伸；第一信号端子和第二信号端子在第二方向上彼此远离，第二方向是与第一方向以及第一半导体元件和第二半导体元件的层叠方向垂直的方向；第一信号电极和第二信号电极在第二方向上被布置在不同位置处；第一信号电极被设置成距离第一信号端子比距离第二信号端子更近；以及第二信号电极被设置成距离第二信号端子比距离第一信号端子更近。
在以上方面，第一半导体元件的信号电极和第二半导体元件的信号电极就第一信号端子和第二信号端子被排列在其上的第二方向而言被布置在不同位置处。由此，第一半导体元件的信号电极被布置成靠近第一信号端子，并且第二半导体元件的信号电极被布置成靠近第二信号端子。在以上方面，其中第一信号端子连接到第一半导体元件的信号电极的电路配置以及其中第二信号端子连接到第二半导体元件的信号电极的电路配置被布置成彼此相对远离，由此例如能够容易地制造半导体器件。注意的是，第一信号端子可以经由接合引线或其他连接构件连接到第一半导体元件的信号电极，或者第一信号端子可以直接连接到第一半导体元件的信号电极。这也适用于第二信号端子与第二半导体元件的信号电极之间的连接。
在以上方面，第一半导体元件和第二半导体元件可以具有相同的配置。第二半导体元件可以以相对于第一半导体元件偏移90度的角度布置。
利用以上配置，第一半导体元件的信号电极和第二半导体元件的信号电极可以就第一信号端子和第二信号端子被排列在其上的第二方向而言被布置在不同位置处。由于可以针对第一半导体元件和第二半导体元件采用具有相同配置的半导体元件，因此例如能够进一步容易地制造半导体器件。
在以上方面，第一半导体元件和第二半导体元件可以具有相同的配置，并且第二半导体元件可以被设置成使得第二半导体元件相对于第一半导体元件前后反转。
利用以上配置，多个信号电极中的至少一个信号电极可以被设置成距离第一半导体元件的四个角部当中的一个角部比距离第一半导体元件的四个角部当中的其他角部更近，这些信号电极被包括在第一信号电极中。
在以上方面，包括在第一信号电极中的多个信号电极中的至少一个信号电极可以在第一半导体元件中被设置成距离第一半导体元件的四个角部当中的一个角部比距离第一半导体元件的四个角部当中的其他角部更近。
利用以上配置，当第二半导体元件相对于第一半导体元件旋转90度或者前后反转时，第一半导体元件的信号电极和第二半导体元件的信号电极可以在第二方向(即，第一信号端子和第二信号端子被排列在其上的方向)上彼此充分远离。
在以上方面，被设置成距离一个角部比距离其他角部更近的信号电极可以被相对于该一个角部的二等分线对称地设置。
利用以上配置，当第二半导体元件相对于第一半导体元件旋转90度或前后反转时，第一半导体元件的信号电极和第二半导体元件的信号电极被对称地布置。
在以上方面，包括在第一信号电极中的所有信号电极可以被设置成距离第一半导体元件的四个角部当中的一个角部比距离第一半导体元件的四个角部当中的其他角部更近。
利用以上配置，当第二半导体元件相对于第一半导体元件旋转90度或前后反转时，第一半导体元件的所有信号电极和第二半导体元件的所有信号电极没有就第二方向而言被布置在相同位置处。
在以上方面，第一半导体元件和第二半导体元件可以具有相同的配置；在第一半导体元件中，具有相同功能的多个信号电极可以被相对于第一半导体元件在第二方向上的中线对称地设置；并且在第二半导体元件中，具有相同功能的多个信号电极可以被相对于第二半导体元件在第二方向上的中线对称地设置。
利用以上配置，第一半导体元件的信号电极和第二半导体元件的信号电极可以就第一信号端子和第二信号端子被排列在其上的第二方向而言被布置在不同位置处。
在以上方面，第一半导体元件和第二半导体元件可以在第二方向上被布置在不同位置处。即，第一半导体元件和第二半导体元件可以不必设置在相同位置上。第一信号端子可以通过将第一半导体元件相对于第二半导体元件偏移而相对于第二信号端子偏移。
在以上方面，第一信号端子和第二信号端子可以在层叠方向上被布置在相同位置处。
利用以上配置，例如，密封体可以被容易地模制。
在以上方面，半导体器件还可以包括电连接到第一半导体元件的电力端子。电力端子可以被布置在隔着密封体与第一信号端子相对的一侧上。
利用以上配置，例如，在半导体器件的制造阶段中模制密封体时，第一半导体元件和第二半导体元件可以由第一信号端子和第二信号端子以及被布置在与第一信号端子和第二信号端子相对的一侧上的电力端子稳定地支撑。
在以上方面，第一半导体元件和第二半导体元件可以具有相同的配置；第一半导体元件可以包括排列成一排的多个信号电极；第二半导体元件可以包括排列成一排的多个信号电极；以及第一排列方向和第二排列方向中的至少任一个可以相对于第二方向形成角度，第一排列方向是第一半导体元件中的信号电极的排列方向，并且第二排列方向是第二半导体元件中的信号电极的排列方向。
在以上方面，第一排列方向和第二排列方向可以彼此不平行并且相对于第二方向形成相应的角度。
在以上方面，第一排列方向和第二排列方向中的每一个可以与第二方向形成45度的角度。
附图说明
以下，将参照附图描述本发明的示例性实施例的特征、优点以及技术和工业重要性，附图中类似的标号表示类似的元件，并且其中：
图1图示了实施例1的半导体器件10的平面图；
图2示意性地图示了实施例1的半导体器件10的截面结构；
图3图示了实施例1的半导体器件10的分解视图；
图4图示了实施例1的半导体器件10中的半导体元件20a、20b；
图5示意性地图示了实施例1的半导体器件10的主要特征；
图6A图示了半导体元件20a和20b的修改的第一示例；
图6B图示了半导体元件20a和20b的修改的第二示例；
图6C图示了半导体元件20a和20b的修改的第三示例；
图7图示了实施例2的半导体器件110的平面图；
图8示意性地图示了实施例2的半导体器件110的截面结构；
图9示意性地图示了实施例2的半导体器件110的主要特征；
图10示意性地图示了实施例2的半导体器件110的修改的主要特征；
图11示意性地图示了实施例3的半导体器件210的主要特征；
图12示意性地图示了实施例4的半导体器件310的主要特征；
图13A图示了半导体元件20a和20b的修改的第四示例；
图13B图示了半导体元件20a和20b的修改的第五示例；
图13C图示了半导体元件20a和20b的修改的第六示例；
图13D图示了半导体元件20a和20b的修改的第七示例；
图14示意性地图示了实施例5的半导体器件410的截面结构；
图15示意性地图示了实施例6的半导体器件510的截面结构；
图16图示了实施例7的半导体器件610的平面图；
图17示意性地图示了实施例7的半导体器件610的截面结构；
图18图示了实施例8的半导体器件710的平面图；
图19示意性地图示了实施例8的半导体器件710的截面结构；
图20图示了实施例9的半导体器件810的平面图；
图21图示了实施例9的半导体器件810的分解视图；以及
图22示意性地图示了一个修改的半导体器件810’的结构。
具体实施方式
实施例1
将参照附图描述实施例1的半导体器件10。本实施例的半导体器件10是功率半导体器件，并且例如可以用于电驱动车辆(诸如电动车辆)、混合型车辆和燃料电池车辆中的诸如转换器或逆变器之类的功率转换器电路。注意的是，半导体器件10的目的不受特别限制。半导体器件10可以广泛用于各种器件和电路。
如图1至图3中图示的，半导体器件10包括第一半导体元件20a、第二半导体元件20b、密封体12和多个端子14、15、16、18、19。第一半导体元件20a和第二半导体元件20b以层叠方式设置并且被密封在密封体12的内部。第一半导体元件20a和第二半导体元件20b是具有相同配置的半导体元件。第二半导体元件20b以相对于第一半导体元件20a偏移90度的角度布置。密封体12由具有绝缘特性的材料制成，并且例如可以由诸如环氧树脂之类的热固性树脂制成，但是密封体12不受特别限制。端子14、15、16、18、19中的每一个从密封体12的外部向内延伸，以便在密封体12的内部电连接到第一半导体元件20a和第二半导体元件20b中的至少任一个。端子14、15、16、18、19可以由诸如金属之类的导电材料制成，并且在本实施例中端子14、15、16、18、19由铜制成，尽管端子14、15、16、18、19不受特别限制。
端子14、15、16、18、19包括用于电力的上电力端子14、用于电力的下电力端子16、用于电力的中间电力端子15、用于信号的多个第一信号端子18和用于信号的多个第二信号端子19。当沿着第一半导体元件20a和第二半导体元件20b的层叠方向(图中的Z方向)平面地观察第一信号端子18和第二信号端子19时，第一信号端子18和第二信号端子19从密封体12朝向第一方向(图中的X方向)伸出并且在与第一方向(X方向)垂直的第二方向(图中的Y方向)上彼此远离。第一信号端子18沿着第一方向(X方向)大致彼此平行地延伸，并且沿着第二方向(Y方向)以规则间隔排列。类似地，第二信号端子19沿着第一方向(X方向)大致彼此平行地延伸，并且沿着第二方向(Y方向)以规则间隔排列。注意的是，如本说明书中使用的“大致平行”指示能允许与精确平行状态成10度或更小的角度偏差。虽然第一信号端子18和第二信号端子19不受特别限制，但是第一信号端子18和第二信号端子19至少在第一信号端子18和第二信号端子19穿过密封体12的表面的位置处被布置在相同平面上。另外，如图3中的虚线所指示的，在半导体器件10的制造阶段中，第一信号端子18可以固定到中间导体板32(或者与其一体形成)，作为导线框架。类似地，第二信号端子19可以固定到下导体板34(或与其一体形成)，作为导线框架。
上电力端子14、下电力端子16和中间电力端子15被布置在隔着密封体12与第一信号端子18和第二信号端子19相对的一侧上。当沿着层叠方向(Z方向)平面地观察上电力端子14、下电力端子16和中间电力端子15时，上电力端子14、下电力端子16和中间电力端子15从密封体12朝向与第一方向(X方向)相对的方向伸出，并且在第二方向(图中的Y方向)上彼此远离。由于上电力端子14、下电力端子16和中间电力端子15是其中相对大的电流流过的端子，因此上电力端子14、下电力端子16和中间电力端子15被形成为比第一信号端子18和第二信号端子19宽并且其截面面积大于第一信号端子18和第二信号端子19的截面面积。虽然上电力端子14、下电力端子16和中间电力端子15不受特别限制，但是上电力端子14、下电力端子16和中间电力端子15至少在上电力端子14、下电力端子16和中间电力端子15穿过密封体12的表面的位置处被布置在相同平面上。
第一半导体元件20a和第二半导体元件20b是功率半导体元件并且具有相同的配置。如图4中图示的，半导体元件20a和20b中的每一个包括半导体基板22、前表面电极24、后表面电极26和多个信号电极28。前表面电极24被设置在半导体基板22的前表面上，并且后表面电极26被设置在半导体基板22的后表面上。即，半导体元件20a、20b是包括跨半导体基板22成对设置的电极24、26的垂直半导体元件。半导体元件20a、20b具有大致矩形的板状并且具有四个角部21v、21w、21x、21y。
与前表面电极24类似，信号电极28被布置在半导体基板22的前表面侧上。信号电极28以紧密方式被设置在半导体元件20a、20b中的一个角部21v处。在本实施例中，信号电极28跨一个角部21v的二等分线对称地设置，尽管信号电极28不受特别限制。另外，所有信号电极28都被布置成最靠近半导体元件20a、20b中的四个角部21v、21w、21x、21y当中的一个角部21v。即，信号电极28都被设置在半导体元件20a、20b的四分之一的范围内。
作为示例，本实施例中的半导体元件20a、20b是反向导通绝缘栅双极性晶体管(RC-IGBT)，并且半导体基板22由硅(Si)制成。在半导体元件20a、20b中，前表面电极24用作发射极电极，以及后表面电极26用作集电极电极。另外，信号电极28包括例如栅极信号电极28a、感测发射极电极28b和开尔文发射极电极28c。注意的是，信号电极28的数量及其功能不限于本实施例中例示的那些。作为另一示例，半导体元件20a、20b可以是其他类型的功率半导体元件，诸如金属氧化物半导体场效应晶体管(MOSFET)。另外，用于形成半导体基板22的材料不限于硅，并且例如可以是诸如碳化硅(SiC)或氮化物半导体之类的其他半导体。另外，半导体元件20a、20b可以被两个或更多个半导体元件的组合取代，诸如被二极管和IGBT(或MOSFET)的组合取代。
相应的第一信号端子18在密封体12的内部连接到第一半导体元件20a的相应的信号电极28。作为示例，在本实施例中，第一信号端子18被直接焊接到信号电极28。注意的是，作为另一示例，例如，第一信号端子18可以通过引线接合连接到信号电极28。如何将第一信号端子18连接到信号电极28不受特别限制。类似地，相应的第二信号端子19在密封体12的内部连接到第二半导体元件20b的相应的信号电极28。如何将第一信号端子19连接到信号电极28也不受特别限制。注意的是，作为另一示例，一个第一信号端子18或第二信号端子19可以连接到第一半导体元件20a和/或第二半导体元件20b的两个或更多个信号电极28。可替代地，两个或更多个第一信号端子18和/或第二信号端子19可以连接到第一半导体元件20a或第二半导体元件20b的一个信号电极28。
返回参照图1至图3，半导体器件10包括上导体板30、中间导体板32和下导体板34。上导体板30是大致板状的构件并且包括顶面30a和底面30b。第一半导体元件20a的后表面电极26接合到上导体板30的底面30b。上电力端子14连接到上导体板30。由此，第一半导体元件20a的后表面电极26经由上导体板30电连接到上电力端子14。作为示例，在本实施例中，上电力端子14与上导体板30一体地设置。上导体板30的顶面30a被暴露在密封体12的顶面12a上。由此，上导体板30还用作将两个半导体元件20a、20b的热量释放到外部的散热器。
中间导体板32是大致板状的构件并且包括顶面32a和底面32b。中间导体板32被布置在第一半导体元件20a和第二半导体元件20b之间，并且隔着第一半导体元件20a面对上导体板30的底面30b。第一半导体元件20a的前表面电极24接合到中间导体板32的顶面32a。另外，第二半导体元件20b的后表面电极26接合到中间导体板32的底面32b。由此，两个半导体元件20a、20b经由中间导体板32彼此串联连接。中间电力端子15连接到中间导体板32。作为示例，在本实施例中，中间电力端子15与中间导体板32一体地设置。
下导体板34是大致板状的构件并且包括顶面34a和底面34b。下导体板34隔着第二半导体元件20b面对中间导体板32的底面32b。第二半导体元件20b的前表面电极24接合到下导体板34的顶面34a。下电力端子16连接到下导体板34。由此，第二半导体元件20b的前表面电极24经由下导体板34电连接到下电力端子16。作为示例，在本实施例中，下电力端子16与下导体板34一体地设置。下导体板34的底面34b被暴露在密封体12的底面12b上。由此，下导体板34还用作将两个半导体元件20a、20b的热量释放到外部的散热器。
利用这种配置，本实施例的半导体器件10具有以下的电路结构：两个RC-IGBT串联连接在上电力端子14和下电力端子16之间，并且中间电力端子15连接在两个RC-IGBT之间。因此，例如，半导体器件10可以构成诸如DC-DC转换器或逆变器之类的功率转换器电路中的上臂和下臂。注意的是，可以在上导体板30和中间导体板32之间并联设置多个第一半导体元件20a，并且可以在中间导体板32和下导体板34之间并联设置多个第二半导体元件20b。由此，例如，可以提高半导体器件10的额定电流(可允许电流)。
在本实施例的半导体器件10中，如图5中示意性图示的，第二半导体元件20b以相对于第一半导体元件20a旋转90度的姿势布置。由此，就第一信号端子18和第二信号端子19被排列在其上的第二方向(Y方向)而言，第一半导体元件20a的信号电极28和第二半导体元件20b的信号电极28被布置在不同位置处。作为结果，第一半导体元件20a的信号电极28被布置成靠近第一信号端子18，并且第二半导体元件20b的信号电极28被布置成靠近第二信号端子19。在这种配置中，其中第一信号端子18连接到第一半导体元件20a的信号电极28的电路配置以及其中第二信号端子19连接到第二半导体元件20b的信号电极28的电路配置被布置成彼此相对远离，由此例如能够容易地制造半导体器件10。注意的是，第一信号端子18可以经由接合引线或其他连接构件(例如，电路基板)连接到第一半导体元件20a的信号电极28。可替代地，如同本实施例那样，第一信号端子18可以直接连接到第一半导体元件20a的信号电极28。这也适用于第二信号端子19与第二半导体元件20b的信号电极28之间的连接。
在本实施例的半导体器件10中，针对第一半导体元件20a和第二半导体元件20b采用具有相同配置的半导体元件。如上所述，在半导体元件20a、20b中，信号电极28跨一个角部21v的二等分线对称地设置(参见图4)。在这种配置中，当第二半导体元件20b以相对于第一半导体元件20a偏移90度的角度定位时，第一半导体元件20a的信号电极28和第二半导体元件20b的信号电极28被对称地布置。由此，通过对称地构成第一信号端子18和第二信号端子19，例如，第一信号端子18和第二信号端子19可以具有彼此相同的电气规格或相似的电气规格。
另外，在本实施例的半导体元件20a、20b中，信号电极28都被布置成最靠近半导体元件20a、20b的四个角部21v、21w、21x、21y当中的一个角部21v(参见图4)。在这种配置中，当第二半导体元件20b相对于第一半导体元件20a旋转90度时，第一半导体元件20a的所有信号电极28和第二半导体元件20b的所有信号电极28都没有在第二方向(Y方向)上被布置在相同位置处。注意的是，在本实施例中，就第二方向(Y方向)而言，第一半导体元件20a和第二半导体元件20b被布置在不同位置处。利用这种配置，可以使第一半导体元件20a的信号电极28与第二半导体元件20b的信号电极28之间的距离更大。
作为另一示例，第一半导体元件20a和第二半导体元件20b就第二方向(Y方向)而言可以被布置在相同位置处。另外，就第一方向(X方向)而言，第一半导体元件20a和第二半导体元件20b可以被布置在相同位置处或者可以被布置在不同位置处。然而，为了避免增大半导体器件10的尺寸，优选的是，当沿着半导体元件20a、20b的层叠方向(Z方向)平面地观察半导体元件20a、20b时，两个半导体元件20a、20b的相应面积彼此重叠50％或更多、75％或更多、或者90％或更多。
在本实施例的半导体器件10中，第一信号端子18和第二信号端子19被布置在密封体12的第一侧上，并且三个电力端子14、15、16被布置在密封体12的第二侧上。利用这种配置，在半导体器件10的制造阶段中模制密封体12时，例如，第一半导体元件20a和第二半导体元件20b可以由第一信号端子18和第二信号端子19以及被布置在与第一信号端子18和第二信号端子19相对的一侧上的电力端子14、15、16稳定地支撑。
包括在第一半导体元件20a和第二半导体元件20b中的信号电极28的数量和位置以及信号电极28的功能不受特别限制。例如，如图6A中图示的，第一半导体元件20a和/或第二半导体元件20b可以仅仅包括一个信号电极28a。可替代地，如图6B中图示的，第一半导体元件20a和/或第二半导体元件20b可以包括两个信号电极28a、28b。可替代地，如图6C中图示的，第一半导体元件20a和/或第二半导体元件20b可以包括三个信号电极28a、28b、28c(或更多个)。
实施例2
参照图7至图9，下面描述实施例2的半导体器件110。本实施例的半导体器件110与实施例1的半导体器件10的不同之处在于，改变了第二半导体元件20b的姿势。更具体地，第二半导体元件20b被布置成相对于第一半导体元件20a反转，并且这一点是与实施例1的半导体器件10的差别。实施例2的半导体器件110的其他点与实施例1的半导体器件10的其他点相同。因此，相同的附图标记被分配给相同的组成部分，并且省略冗余的描述。另外，在本实施例中也可以采用实施例1中描述的修改。
第一半导体元件20a的姿势没有相对于实施例1的半导体器件10中的第一半导体元件20a的姿势改变。因此，第一半导体元件20a的后表面电极26接合到上导体板30的底面30b，并且第一半导体元件20a的前表面电极24接合到中间导体板32的顶面32a。另一方面，第二半导体元件20b的姿势相对于实施例1的半导体器件10中的第二半导体元件20b的姿势反转。因此，第二半导体元件20b的前表面电极24接合到中间导体板32的底面32b，并且第二半导体元件20b的后表面电极26接合到下导体板34的顶面34a。
在以上配置中，本实施例的半导体器件110具有以下的电路结构：当上电力端子14和下电力端子16彼此连接时，两个RC-IGBT串联连接。例如，这种电路结构可以构成诸如DC-DC转换器或逆变器之类的功率转换器电路中的上臂或下臂。注意的是，可以在上导体板30和中间导体板32之间并联设置多个第一半导体元件20a，并且可以在中间导体板32和下导体板34之间并联设置多个第二半导体元件20b。由此，例如，可以提高半导体器件110的额定电流(可允许电流)。
在本实施例的半导体器件110中，如图9中示意性图示的，第二半导体元件20b被布置成使得第二半导体元件20b相对于第一半导体元件20a前后反转。由此，就第一信号端子18和第二信号端子19被排列在其上的第二方向(Y方向)而言，第一半导体元件20a的信号电极28和第二半导体元件20b的信号电极28被布置在不同位置处。作为结果，第一半导体元件20a的信号电极28被布置成靠近第一信号端子18，并且第二半导体元件20b的信号电极28被布置成靠近第二信号端子19。在这种配置中，其中第一信号端子18连接到第一半导体元件20a的信号电极28的电路配置以及其中第二信号端子19连接到第二半导体元件20b的信号电极28的电路配置被布置成彼此相对远离，由此例如能够容易地制造半导体器件110。注意的是，第一信号端子18可以经由接合引线或其他连接构件(例如，电路基板)连接到第一半导体元件20a的信号电极28。可替代地，如同本实施例那样，第一信号端子18可以直接连接到第一半导体元件20a的信号电极28。这也适用于第二信号端子19与第二半导体元件20b的信号电极28之间的连接。
在本实施例的半导体器件110中，针对第一半导体元件20a和第二半导体元件20b采用具有相同配置的半导体元件。如实施例1中描述的，在半导体元件20a、20b中，信号电极28跨一个角部21v的二等分线对称地设置(参见图4)。在这种配置中，当第二半导体元件20b相对于第一半导体元件20a前后反转时，第一半导体元件20a的信号电极28和第二半导体元件20b的信号电极28被对称地布置。由此，通过对称地构成第一信号端子18和第二信号端子19，例如，第一信号端子18和第二信号端子19可以具有彼此相同的电气规格或相似的电气规格。
另外，在本实施例的半导体元件20a、20b中，信号电极28都被布置成最靠近半导体元件20a、20b的四个角部21v、21w、21x、21y当中的一个角部21v(参见图4)。在这种配置中，当第二半导体元件20b相对于第一半导体元件20a前后反转时，第一半导体元件20a的所有信号电极28和第二半导体元件20b的所有信号电极28都没有在第二方向(Y方向)上被布置在相同位置处。注意的是，在本实施例中，就第二方向(Y方向)而言，第一半导体元件20a和第二半导体元件20b被布置在不同位置处。利用这种配置，可以使第一半导体元件20a的信号电极28与第二半导体元件20b的信号电极28之间的距离更大。
在半导体元件20a、20b中，信号电极28的数量和布置可以进行各种改变。即，本实施例的半导体器件110也可以采用如图6A至6C中图示的各种半导体元件20a、20b。另外，如图10中图示的，只要在半导体元件20a、20b中的一个角部21v处以紧密方式设置一个或多个信号电极28，这一个或多个信号电极28也可以不必跨角部21v的二等分线对称地设置。即使在这种情况下，当第二半导体元件20b以相对于第一半导体元件20a前后反转的姿势布置时，第一半导体元件20a的信号电极28和第二半导体元件20b的信号电极28就第一信号端子18和第二信号端子19被排列在其上的第二方向(Y方向)而言被布置在彼此不同的位置处。
在本实施例中，第一半导体元件20a和第二半导体元件20b被布置成使得第一半导体元件20a的前表面电极24和第二半导体元件20b的前表面电极24彼此面对。换言之，第一半导体元件20a和第二半导体元件20b被布置成使得第一半导体元件20a的后表面电极26和第二半导体元件20b的后表面电极26面向外。这是因为，后表面电极26的面积大于前表面电极24的面积，并且就散热特性而言后表面电极26优于前表面电极24。如之前描述的，上导体板30和下导体板34用作散热器。从这一点来看，当第一半导体元件20a和第二半导体元件20b的后表面电极26各自连接到上导体板30和下导体板34中的对应一个时，第一半导体元件20a和第二半导体元件20b的热量可以被有效地释放到外部。
注意的是，作为另一示例，第一半导体元件20a和第二半导体元件20b可以被布置成使得第一半导体元件20a的后表面电极26和第二半导体元件20b的后表面电极26彼此面对。另外，由于中间导体板32没有起到散热器的作用，因此与上导体板30和下导体板34的厚度相比，可以减小中间导体板32的厚度。这使得能够实现半导体器件110的尺寸减小。这也适用于实施例1的半导体器件10。
实施例3
参照图11，下面描述实施例3的半导体器件210。本实施例的半导体器件210与实施例1的半导体器件10的不同之处在于，改变了第一半导体元件20a和第二半导体元件20b的配置。注意的是，在本实施例中，针对第一半导体元件20a和第二半导体元件20b也采用具有相同配置的半导体元件。注意的是，第一半导体元件20a和第二半导体元件20b没有以彼此偏移90度的角度布置，并且第一半导体元件20a和第二半导体元件20b以相同的姿势布置。
在本实施例的第一半导体元件20a和第二半导体元件20b中，信号电极28沿着第一信号端子18和第二信号端子19被排列在其上的第二方向(Y方向)排列。信号电极28包括两个栅极信号电极28a、两个感测发射极电极28b和一个开尔文发射极电极28c。开尔文发射极电极28c就Y方向而言被布置在半导体元件20a、20b的中心处。两个栅极信号电极28a和两个感测发射极电极28b跨开尔文发射极电极28c对称地布置。
如上所述，在本实施例的第一半导体元件20a和第二半导体元件20b中的每一个中，具有相同功能的信号电极28a、28b被两侧对称地布置。即使在这种配置中，在第一半导体元件20a的信号电极28当中的连接到第一信号端子18的三个信号电极28也被布置成靠近第一信号端子18。另外，在第二半导体元件20b的信号电极28当中的连接到第二信号端子19的三个信号电极28被布置成靠近第二信号端子19。因此，其中第一信号端子18连接到第一半导体元件20a的信号电极28的电路配置以及其中第二信号端子19连接到第二半导体元件20b的信号电极28的电路配置被布置成彼此相对远离，由此例如能够容易地制造半导体器件210。注意的是，第一信号端子18可以经由接合引线或其他连接构件(例如，电路基板)连接到第一半导体元件20a的信号电极28。可替代地，第一信号端子18可以直接连接到第一半导体元件20a的信号电极28。这也适用于第二信号端子19与第二半导体元件20b的信号电极28之间的连接。
实施例4
参照图12，下面描述实施例4的半导体器件310。本实施例的半导体器件310与实施例2的半导体器件110的不同之处在于，改变了第一半导体元件20a和第二半导体元件20b的配置。注意的是，在本实施例中，针对第一半导体元件20a和第二半导体元件20b也采用具有相同配置的半导体元件。第二半导体元件20b被布置成使得第二半导体元件20b相对于第一半导体元件20a前后反转。
在本实施例的第一半导体元件20a和第二半导体元件20b中，信号电极28沿着第一信号端子18和第二信号端子19被排列在其上的第二方向(Y方向)排列。信号电极28包括两个栅极信号电极28a、两个感测发射极电极28b和一个开尔文发射极电极28c。开尔文发射极电极28c就Y方向而言被布置在半导体元件20a、20b的中心处。两个栅极信号电极28a和两个感测发射极电极28b跨开尔文发射极电极28c对称地布置。即，本实施例的半导体器件310被配置为使得在实施例2的半导体器件110中采用如实施例3中描述的第一半导体元件20a和第二半导体元件20b。
如上所述，在本实施例的第一半导体元件20a和第二半导体元件20b中的每一个中，具有相同功能的信号电极28a、28b被两侧对称地布置。即使在这种配置中，在第一半导体元件20a的信号电极28当中的连接到第一信号端子18的三个信号电极28也被布置成靠近第一信号端子18。另外，在第二半导体元件20b的信号电极28当中的连接到第二信号端子19的三个信号电极28被布置成靠近第二信号端子19。因此，其中第一信号端子18连接到第一半导体元件20a的信号电极28的电路配置以及其中第二信号端子19连接到第二半导体元件20b的信号电极28的电路配置被布置成彼此相对远离，由此例如能够容易地制造半导体器件310。注意的是，第一信号端子18可以经由接合引线或其他连接构件(例如，电路基板)连接到第一半导体元件20a的信号电极28。可替代地，第一信号端子18可以直接连接到第一半导体元件20a的信号电极28。这也适用于第二信号端子19与第二半导体元件20b的信号电极28之间的连接。
如图13A至图13D中图示的，信号电极28的数量和布置可以进行各种改变。在图13A中，如上所述，设置了两个栅极信号电极28a、两个感测发射极电极28b和一个开尔文发射极电极28c。另一方面，在图13B中图示的修改中，设置了两个栅极信号电极28a和一个开尔文发射极电极28c。在图13C中图示的修改中，仅设置了两个栅极信号电极28a。在图13D中图示的修改中，设置了两个栅极信号电极28a、两个感测发射极电极28b和两个开尔文发射极电极28c。在这些修改中的任一个中，具有相同功能的信号电极28a、28b、28c被两侧对称地布置。另外，在实施例3的半导体器件210中也可以采用如图13A至13D中图示的各种第一半导体元件20a和各种第二半导体元件20b。
实施例5
参照图14，下面描述实施例5的半导体器件410。本实施例的半导体器件410与实施例2的半导体器件110的不同之处在于，中间导体板32被改变为电路基板432。例如，电路基板432是直接接合铜(DBC)基板或玻璃环氧基板。电路基板432延伸成穿过密封体12。在电路基板432的顶面432a上，设置与第一半导体元件20a的信号电极28连接的第一信号端子18、与上导体板30连接的上电力端子14以及与第一半导体元件20a的前表面电极24连接的中间电力端子15。在电路基板432的底面432b上，设置与第二半导体元件20b的信号电极28连接的第二信号端子19、与下导体板34连接的下电力端子16以及与第二半导体元件20a的前表面电极24连接的中间电力端子15。
本实施例的半导体器件410具有与实施例2的半导体器件110的功能和优点类似的功能和优点。另外，由于采用了电路基板432，因此诸如第一信号端子18和第二信号端子19之类的各种端子可以一起设置在电路基板432上。例如，这使得能够更容易地制造半导体器件410。
实施例6
参照图15，下面描述实施例6的半导体器件510。本实施例的半导体器件510与以上实施例的半导体器件10、110、210、310、410的不同之处在于设置了公共信号端子518。公共信号端子518连接到第一半导体元件20a的信号电极28和第二半导体元件20b的信号电极28。通过采用公共信号端子518，可以减少信号端子18、19、518的总数。
例如，在实施例2的半导体器件110和实施例4的半导体器件310中可以容易地采用公共信号端子518。在半导体器件110、310中，第二半导体元件20b被布置成使得第二半导体元件20b相对于第一半导体元件20a前后反转。因此，第一半导体元件20a的信号电极28中的至少一个和第二半导体元件20b的信号电极28中的至少一个可以彼此面对。公共信号端子518可以优选地用于如此彼此面对的信号电极28。注意的是，公共信号端子518通常可以用于具有相同功能的两个或更多个信号电极28(例如，以上提到的栅极信号电极28a)。
实施例7
参照图16、图17，下面描述实施例7的半导体器件610。本实施例的半导体器件610与实施例1的半导体器件10的不同之处在于，改变了第一半导体元件20a的数量和第二半导体元件20b的数量。在半导体器件610中，可以在上导体板30和中间导体板32之间设置两个第一半导体元件20a，并且可以在中间导体板32和下导体板34之间设置两个第二半导体元件20b。注意的是，半导体器件610可以包括三个或更多个第一半导体元件20a。另外，半导体器件610可以包括三个或更多个第二半导体元件20b。第一半导体元件20a的数量和第二半导体元件20b的数量可以相同或者可以彼此不同。当第一半导体元件20a的数量和/或第二半导体元件20b的数量增加时，流过半导体元件20a、20b中的每一个的电流减小。由此，可以提高半导体器件610的额定电流(可允许电流)。
实施例8
参照图18、图19，下面描述实施例8的半导体器件710。本实施例的半导体器件710与实施例1的半导体器件10的不同之处在于，改变了第一半导体元件20a的数量和第二半导体元件20b的数量，并且设置了三个第一半导体元件20a和三个第二半导体元件20b。另外，实施例1中的中间导体板32被分成三个中间导体板，即，第一中间导体板732u、第二中间导体板732v和第三中间导体板732w。第一中间电力端子715u连接到第一中间导体板732u，第二中间电力端子715v连接到第二中间导体板732v，并且第三中间电力端子715w连接到第三中间导体板732w。
在半导体器件710中，第一半导体元件20a中的一个可以被设置在上导体板30和第一中间导体板732u之间，并且第二半导体元件20b中的一个可以被设置在第一中间导体板732u和下导体板34之间。另外，第一半导体元件20a中的另一个可以被设置在上导体板30和第二中间导体板732v之间，并且第二半导体元件20b中的另一个可以被设置在第二中间导体板732v和下导体板34之间。另外，第一半导体元件20a中的第三个可以被设置在上导体板30和第三中间导体板732w之间，并且第二半导体元件20b中的第三个可以被设置在第三中间导体板732w和下导体板34之间。
本实施例的半导体器件710基本上具有这样的电路结构：三个实施例1的半导体器件10彼此并联连接。如上所述，实施例1的半导体器件10具有以下的电路结构：两个RC-IGBT串联连接在上电力端子14和下电力端子16之间，并且中间电力端子15连接在两个RC-IGBT之间。例如，半导体器件10可以构成诸如DC-DC转换器或逆变器之类的功率转换器电路中的上臂和下臂。因此，本实施例的半导体器件710本身具有三相逆变器的电路结构。注意的是，在本实施例的半导体器件710中，第一半导体元件20a中的每一个可以被改变为多个第一半导体元件20a。类似地，第二半导体元件20b中的每一个可以被改变为多个第二半导体元件20b。由此，流过半导体元件20a、20b中的每一个的电流减小，并且可以提高半导体器件710的额定电流(可允许电流)。
实施例9
参照图20、图21，下面描述实施例9的半导体器件810。与实施例1的半导体器件10类似，本实施例的半导体器件810包括：第一半导体元件20a；第二半导体元件20b，该第二半导体元件20b层叠到第一半导体元件20a；以及密封体12，该密封体12被配置为密封第一半导体元件20a和第二半导体元件20b。另外，半导体器件810包括：第一信号端子18，该第一信号端子18连接到第一半导体元件20a的信号电极28；以及第二信号端子19，该第二信号端子19连接到第二半导体元件20b的信号电极28。当沿着第一半导体元件20a和第二半导体元件20b的层叠方向(Z方向)平面地观察第一信号端子18和第二信号端子19时，第一信号端子18和第二信号端子19从密封体12朝向第一方向(X方向)伸出并且在与第一方向(X方向)垂直的第二方向(Y方向)上彼此远离。
同时，本实施例的半导体器件810与实施例1的半导体器件10的不同之处在于，改变了第一半导体元件20a和第二半导体元件20b的配置。即，在本实施例中，半导体元件20a、20b包括五个信号电极28。这五个信号电极28沿着半导体元件20a、20b的一侧21s排列成一排。与此同时，第一信号端子18的数量和第二信号端子19的数量也被改变为五个。注意的是，信号电极28的数量和信号端子18、19的数量不限于五个，只要至少两个信号电极28沿着半导体元件20a、20b的一侧21s排列成一排即可。
另外，本实施例的半导体器件810与实施例1的半导体器件10的不同之处在于，改变了第一半导体元件20a和第二半导体元件20b的取向。更具体地，第一半导体元件20a被布置成在一个方向上旋转45度，并且第二半导体元件20b被布置成在与这一个方向相对的方向上旋转45度。由此，半导体元件20a、20b的一侧21s不平行于密封体12的一个侧表面12s，并且相对于这个侧表面12s形成45度的角度。这里，半导体元件20a、20b的一侧21s是信号电极28沿着其排列的一侧。密封体12的这一个侧表面12s是第一信号端子18和第二信号端子19从其伸出的表面。即，在本实施例的半导体器件810中，半导体元件20a、20b中的信号电极28的排列方向相对于从密封体12伸出的信号端子18、19的排列方向形成45度的角度。
与实施例1的半导体器件10类似，在本实施例的半导体器件810中，第二半导体元件20b以相对于第一半导体元件20a偏移90度的角度布置。由此，第一半导体元件20a的信号电极28和第二半导体元件20b的信号电极28就信号端子18、19的排列方向(Y方向)而言被布置在不同位置处。第一半导体元件20a的信号电极28被设置成距离第一信号端子18比距离第二信号端子19更近，并且第二半导体元件20b的信号电极28被设置成距离第二信号端子19比距离第一信号端子18更近。利用这种配置，即使在第一半导体元件20a和第二半导体元件20b以层叠方式设置的情况下，分别与第一半导体元件20a和第二半导体元件20b连接的第一信号端子18和第二信号端子19也可以被布置成彼此远离。由于第一信号端子18和第二信号端子19彼此不重叠，因此第一信号端子18可以容易地连接到第一半导体元件20a的信号电极28，并且第二信号端子19可以容易地连接到第二半导体元件20b的信号电极28。因此，可以使第一信号端子18和第二信号端子19的配置简单。另外，由于第一信号端子18和第二信号端子19彼此远离，因此能够抑制可以在第一信号端子18和第二信号端子19之间发生的电磁干扰(所谓的噪声)。
特别地，在本实施例的半导体器件810中，第一半导体元件20a被旋转至一个方向，以便被对角地布置。由此，与第一半导体元件20a连接的第一信号端子18可以以偏置方式被布置在密封体12的一个侧表面12s的第一侧上。类似地，第二半导体元件20b被旋转至相对的方向，以便被对角地布置。由此，与第二半导体元件20b连接的第二信号端子19可以以偏置方式被布置在密封体12的一个侧表面12s的第二侧上。另外，由于第一半导体元件20a的信号电极28和第二半导体元件20b的信号电极28彼此不重叠，因此第一信号端子18或第二信号端子19可以容易地连接到它们对应的信号电极28。
注意的是，第一信号端子18可以经由接合引线或其他连接构件连接到第一半导体元件20a的信号电极28。可替代地，如同本实施例那样，第一信号端子18可以直接连接到第一半导体元件20a的信号电极28。类似地，第二信号端子19可以经由接合引线或其他连接构件连接到第二半导体元件20b的信号电极28。可替代地，如同本实施例那样，第二信号端子19可以直接连接到第二半导体元件20b的信号电极28。
如从以上描述中理解的，在本实施例的半导体器件810中，第一半导体元件20a和第二半导体元件20b具有相同的配置并且包括排列成一排的相应的信号电极28。第一半导体元件20a中的信号电极28的排列方向和第二半导体元件20b中的信号电极28的排列方向相对于第二方向(Y方向)形成45度的角度。然而，该角度不限于45度并且例如可以是诸如30度或60度之类的其他角度。此时，第一半导体元件20a中的信号电极28的排列方向和第二半导体元件20b中的信号电极28的排列方向可以不彼此平行并且可以相对于第二方向(Y方向)形成不同的角度。
本实施例中描述的结构(特别地，其中半导体元件20a、20b被对角地布置的结构)可以仅用于半导体元件20a、20b中的一个。可替代地，该结构可以有效地用于包括单个半导体元件的其他半导体器件中。当半导体元件中的信号电极的排列方向相对于与半导体元件连接的信号端子的排列方向形成30度、45度、60度等的角度时，信号端子可以以偏置方式被布置在密封体中的期望位置处，而不会使信号段子延伸或复杂化。
图22示意性图示了一个修改的半导体器件810’的配置。半导体器件810’与实施例9的半导体器件810的不同之处在于，第一半导体元件20a或第二半导体元件20b进一步被旋转90度，使得第二半导体元件20b以相对于第一半导体元件20a旋转180度的姿势布置。在这种情况下，当与第一半导体元件20a连接的第一信号端子18从密封体12的一个侧表面12s伸出时，与第二半导体元件20b连接的第二信号端子19可以从密封体12的在与这一个侧表面12s相对的一侧上的侧表面12t伸出。利用这种配置，可以使第一信号端子18和第二信号端子19之间的距离更大，而没有使第一信号端子18和第二信号端子19的结构复杂化。
已经详细描述了本发明的一些具体示例。然而，这些示例仅用于图示，而不限制权利要求的范围。在权利要求的范围中描述的技术包括具有各种修改和变化的前述示例。本说明书或附图中描述的技术要素单独地或以各种组合表现出技术可用性。

Claims (12)

1.一种半导体器件，其特征在于，所述半导体器件包括：
第一半导体元件，所述第一半导体元件包括第一信号电极；
第二半导体元件，所述第二半导体元件包括第二信号电极，所述第二半导体元件层叠在所述第一半导体元件上；
密封体，所述密封体被配置为密封所述第一半导体元件和所述第二半导体元件；
第一信号端子，所述第一信号端子连接到所述第一信号电极；以及
第二信号端子，所述第二信号端子连接到所述第二信号电极，其中：
所述第一信号端子和所述第二信号端子从所述密封体伸出并且在第一方向上延伸；
所述第一信号端子和所述第二信号端子在第二方向上彼此远离，所述第二方向是与所述第一方向以及所述第一半导体元件和所述第二半导体元件的层叠方向垂直的方向；
所述第一信号电极和所述第二信号电极在所述第二方向上被布置在不同位置处；
所述第一信号电极被设置成距离所述第一信号端子比距离所述第二信号端子更近；
所述第二信号电极被设置成距离所述第二信号端子比距离所述第一信号端子更近；
所述第一半导体元件和所述第二半导体元件具有相同的配置；
所述第二半导体元件以相对于所述第一半导体元件偏移90度的角度布置；
多个信号电极中的至少一个信号电极被设置成距离所述第一半导体元件的四个角部当中的一个角部比距离所述第一半导体元件的四个角部当中的其他角部更近，所述多个信号电极被包括在所述第一信号电极中；并且
被设置成距离所述一个角部比距离所述其他角部更近的所述信号电极被相对于所述一个角部的二等分线对称地设置。
2.根据权利要求1所述的半导体器件，其特征在于：
所述第一半导体元件和所述第二半导体元件具有相同的配置；
所述第二半导体元件被设置成使得所述第二半导体元件相对于所述第一半导体元件前后反转。
3.根据权利要求1所述的半导体器件，其特征在于，包括在所述第一信号电极中的所有信号电极被设置成距离所述第一半导体元件的四个角部当中的所述一个角部比距离所述第一半导体元件的四个角部当中的所述其他角部更近。
4.根据权利要求1至3中的任一项权利要求所述的半导体器件，其特征在于：
所述第一半导体元件和所述第二半导体元件具有相同的配置；
在所述第一半导体元件中，具有相同功能的多个信号电极被相对于所述第一半导体元件在所述第二方向上的中线对称地设置；并且
在所述第二半导体元件中，具有相同功能的多个信号电极被相对于所述第二半导体元件在所述第二方向上的中线对称地设置。
5.根据权利要求1至3中的任一项权利要求所述的半导体器件，其特征在于，所述第一半导体元件和所述第二半导体元件在所述第二方向上被布置在不同位置处。
6.根据权利要求1至3中的任一项权利要求所述的半导体器件，其特征在于，所述第一信号端子和所述第二信号端子在所述层叠方向上被布置在相同位置处。
7.根据权利要求1至3中的任一项权利要求所述的半导体器件，其特征在于，所述半导体器件还包括电连接到所述第一半导体元件的电力端子，其中，所述电力端子被布置在隔着所述密封体与所述第一信号端子相对的一侧上。
8.根据权利要求1所述的半导体器件，其特征在于：
所述第一半导体元件和所述第二半导体元件具有相同的配置；
所述第一半导体元件包括排列成一排的多个信号电极；
所述第二半导体元件包括排列成一排的多个信号电极；并且
第一排列方向和第二排列方向中的至少任一个相对于所述第二方向形成角度，所述第一排列方向是所述第一半导体元件中的信号电极的排列方向，并且所述第二排列方向是所述第二半导体元件中的信号电极的排列方向。
9.根据权利要求8所述的半导体器件，其特征在于，所述第一排列方向和所述第二排列方向彼此不平行并且相对于所述第二方向形成相应的角度。
10.根据权利要求9所述的半导体器件，其特征在于，所述第一排列方向和所述第二排列方向中的每一个与所述第二方向形成45度的角度。
11.一种半导体器件，其特征在于，所述半导体器件包括：
第一半导体元件，所述第一半导体元件包括第一信号电极；
第二半导体元件，所述第二半导体元件包括第二信号电极，所述第二半导体元件层叠在所述第一半导体元件上；
密封体，所述密封体被配置为密封所述第一半导体元件和所述第二半导体元件；
第一信号端子，所述第一信号端子连接到所述第一信号电极；以及
第二信号端子，所述第二信号端子连接到所述第二信号电极，其中：
所述第一信号端子和所述第二信号端子从所述密封体伸出并且在第一方向上延伸；
所述第一信号端子和所述第二信号端子在第二方向上彼此远离，所述第二方向是与所述第一方向以及所述第一半导体元件和所述第二半导体元件的层叠方向垂直的方向；
所述第一信号电极和所述第二信号电极在所述第二方向上被布置在不同位置处；
所述第一信号电极被设置成距离所述第一信号端子比距离所述第二信号端子更近；
所述第二信号电极被设置成距离所述第二信号端子比距离所述第一信号端子更近；
所述第一半导体元件和所述第二半导体元件具有相同的配置；
所述第二半导体元件被设置成使得所述第二半导体元件相对于所述第一半导体元件前后反转；
多个信号电极中的至少一个信号电极被设置成距离所述第一半导体元件的四个角部当中的一个角部比距离所述第一半导体元件的四个角部当中的其他角部更近，所述多个信号电极被包括在所述第一信号电极中；并且
被设置成距离所述一个角部比距离所述其他角部更近的所述信号电极被相对于所述一个角部的二等分线对称地设置。
12.一种半导体器件，其特征在于，所述半导体器件包括：
第一半导体元件，所述第一半导体元件包括第一信号电极；
第二半导体元件，所述第二半导体元件包括第二信号电极，所述第二半导体元件层叠在所述第一半导体元件上；
密封体，所述密封体被配置为密封所述第一半导体元件和所述第二半导体元件；
第一信号端子，所述第一信号端子连接到所述第一信号电极；以及
第二信号端子，所述第二信号端子连接到所述第二信号电极，其中：
所述第一信号端子和所述第二信号端子从所述密封体伸出并且在第一方向上延伸；
所述第一信号端子和所述第二信号端子在第二方向上彼此远离，所述第二方向是与所述第一方向以及所述第一半导体元件和所述第二半导体元件的层叠方向垂直的方向；
所述第一信号电极和所述第二信号电极在所述第二方向上被布置在不同位置处；
所述第一信号电极被设置成距离所述第一信号端子比距离所述第二信号端子更近；
所述第二信号电极被设置成距离所述第二信号端子比距离所述第一信号端子更近；
所述第一半导体元件和所述第二半导体元件具有相同的配置；
在所述第一半导体元件中，具有相同功能的多个信号电极被相对于所述第一半导体元件在所述第二方向上的中线对称地设置；并且
在所述第二半导体元件中，具有相同功能的多个信号电极被相对于所述第二半导体元件在所述第二方向上的中线对称地设置。
CN201910105959.4A 2018-02-16 2019-02-02 半导体器件 Active CN110164858B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2018-026032 2018-02-16
JP2018026032 2018-02-16
JP2018-202910 2018-10-29
JP2018202910A JP7139881B2 (ja) 2018-02-16 2018-10-29 半導体装置

Publications (2)

Publication Number Publication Date
CN110164858A CN110164858A (zh) 2019-08-23
CN110164858B true CN110164858B (zh) 2023-05-05

Family

ID=67616983

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910105959.4A Active CN110164858B (zh) 2018-02-16 2019-02-02 半导体器件

Country Status (2)

Country Link
US (1) US10978381B2 (zh)
CN (1) CN110164858B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7163828B2 (ja) * 2019-03-05 2022-11-01 株式会社デンソー 半導体モジュールとそれを備えた半導体装置
JP7518789B2 (ja) 2021-03-17 2024-07-18 株式会社東芝 半導体装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6133637A (en) * 1997-01-24 2000-10-17 Rohm Co., Ltd. Semiconductor device having a plurality of semiconductor chips
US6900528B2 (en) * 2001-06-21 2005-05-31 Micron Technology, Inc. Stacked mass storage flash memory package
CN101019228B (zh) * 2004-09-17 2010-12-08 富士通半导体股份有限公司 半导体器件及其制造方法
JP2007173655A (ja) * 2005-12-26 2007-07-05 Matsushita Electric Ind Co Ltd 半導体装置
US7298038B2 (en) * 2006-02-25 2007-11-20 Stats Chippac Ltd. Integrated circuit package system including die stacking
JP5076440B2 (ja) * 2006-10-16 2012-11-21 富士電機株式会社 半導体装置及び半導体装置の製造方法
US7893539B2 (en) * 2007-01-31 2011-02-22 Sanyo Electric Co., Ltd. Semiconductor apparatus and mobile apparatus
TWI335055B (en) * 2007-06-29 2010-12-21 Chipmos Technologies Inc Chip-stacked package structure
JP5205867B2 (ja) * 2007-08-27 2013-06-05 富士通セミコンダクター株式会社 半導体装置及びその製造方法
DE112009005394T8 (de) 2009-11-25 2012-12-20 Toyota Jidosha Kabushiki Kaisha Kühlstruktur einer Halbleitervorrichtung
JP5380376B2 (ja) * 2010-06-21 2014-01-08 日立オートモティブシステムズ株式会社 パワー半導体装置
JP5966921B2 (ja) * 2012-12-28 2016-08-10 トヨタ自動車株式会社 半導体モジュールの製造方法
DE112014001487B4 (de) * 2013-10-03 2021-03-04 Fuji Electric Co., Ltd. Halbleitermodul
JP2015076440A (ja) * 2013-10-07 2015-04-20 トヨタ自動車株式会社 半導体モジュール
JP6119825B2 (ja) 2015-11-04 2017-04-26 トヨタ自動車株式会社 パワーモジュール

Also Published As

Publication number Publication date
CN110164858A (zh) 2019-08-23
US10978381B2 (en) 2021-04-13
US20190259690A1 (en) 2019-08-22

Similar Documents

Publication Publication Date Title
JP7139881B2 (ja) 半導体装置
JP6717270B2 (ja) 半導体モジュール
US9966344B2 (en) Semiconductor device with separated main terminals
US10699997B2 (en) Semiconductor device
US10861833B2 (en) Semiconductor device
US11398448B2 (en) Semiconductor module
US11309276B2 (en) Semiconductor module
CN110164858B (zh) 半导体器件
JP2021158232A (ja) 半導体モジュール
US11335660B2 (en) Semiconductor module
US20200211954A1 (en) Semiconductor module
US20230231487A1 (en) Semiconductor device, busbar, and power converter
CN110943062B (zh) 半导体装置
JP7139799B2 (ja) 半導体装置
US20220278006A1 (en) Semiconductor device
CN110491848B (zh) 半导体装置
WO2021014875A1 (ja) 半導体装置
US20240030211A1 (en) Semiconductor module
US20240355713A1 (en) Semiconductor device
US20240297100A1 (en) Semiconductor module, semiconductor device, and vehicle
JP7035868B2 (ja) 半導体装置
US20230044711A1 (en) Semiconductor module
JP2003243608A (ja) 電力用モジュール
JP2022129590A (ja) 電子部品および半導体装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20200410

Address after: Aichi Prefecture, Japan

Applicant after: DENSO Corp.

Address before: Aichi Prefecture, Japan

Applicant before: Toyota Motor Corp.

GR01 Patent grant
GR01 Patent grant