JP7472859B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7472859B2
JP7472859B2 JP2021100437A JP2021100437A JP7472859B2 JP 7472859 B2 JP7472859 B2 JP 7472859B2 JP 2021100437 A JP2021100437 A JP 2021100437A JP 2021100437 A JP2021100437 A JP 2021100437A JP 7472859 B2 JP7472859 B2 JP 7472859B2
Authority
JP
Japan
Prior art keywords
pad
terminal
semiconductor element
semiconductor
pads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2021100437A
Other languages
English (en)
Other versions
JP2022191918A (ja
Inventor
崇功 川島
知巳 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2021100437A priority Critical patent/JP7472859B2/ja
Priority to CN202280039938.7A priority patent/CN117529812A/zh
Priority to PCT/JP2022/020499 priority patent/WO2022264733A1/ja
Publication of JP2022191918A publication Critical patent/JP2022191918A/ja
Priority to US18/507,421 priority patent/US20240079383A1/en
Application granted granted Critical
Publication of JP7472859B2 publication Critical patent/JP7472859B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/49531—Additional leads the additional leads being a wiring board
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H01L23/49844—Geometry or layout for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/003—Constructional details, e.g. physical layout, assembly, wiring or busbar connections
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
    • H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/66—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal
    • H02M7/68—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters
    • H02M7/72—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/79—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M7/797—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output with possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4911—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain
    • H01L2224/49113—Disposition the connectors being bonded to at least one common bonding area, e.g. daisy chain the connectors connecting different bonding areas on the semiconductor or solid-state body to a common bonding area outside the body, e.g. converging wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/4917—Crossed wires
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Inverter Devices (AREA)
  • Wire Bonding (AREA)
  • Semiconductor Integrated Circuits (AREA)

Description

この明細書における開示は、半導体装置に関する。
特許文献１は、両面に主電極を有する複数の半導体素子（スイッチング素子）と、ボンディングワイヤを介して半導体素子と電気的に接続された複数の信号端子（制御端子）を備える半導体装置を開示している。先行技術文献の記載内容は、この明細書における技術的要素の説明として、参照により援用される。
特開２０１９－１７６０５８号公報
特許文献１の半導体装置は、ボンディングワイヤが接続される２つの半導体素子を備えている。２つの半導体素子は、所定方向である第１方向に並んで配置されている。２つの半導体素子に接続される複数の信号端子も、第１方向に並んで配置されている。このような構成では、２つの半導体素子である第１素子および第２素子が互いに共通の構造を有し、半導体素子においてボンディングワイヤが接続されるパッドは第１方向に同じ順で並ぶ。
信号端子は、半導体素子の駆動回路が形成された回路基板に接続される。回路基板において、第１素子に対応する信号端子の接続部位、第２素子に対応する信号端子の接続部位、および接続部位間の領域は、実装禁止領域、つまりデッドスペースとなる。上記した構成では、デッドスペースを低減するのが困難である。上記した観点において、または言及されていない他の観点において、半導体装置にはさらなる改良が求められている。
開示されるひとつの目的は、回路基板のデッドスペースを低減できる半導体装置を提供することにある。
ここに開示された半導体装置は、
回路基板（１３）に接続される半導体装置であって、
一面に設けられた第１主電極（４０Ｄ）と、一面とは板厚方向において反対の裏面に設けられた第２主電極（４０Ｓ）と、裏面において第２主電極とは異なる位置に設けられた信号用のパッド（４０Ｐ）と、を有する複数の半導体素子（４０）と、
第１主電極に電気的に接続された配線部材（５０、５０Ｘ）と、
回路基板に接続される複数の信号端子（９３）と、
複数の半導体素子のパッドと複数の信号端子とを電気的に接続するボンディングワイヤ（１１０）と、を備え、
複数の半導体素子のそれぞれは、板厚方向の平面視において４つの角部（Ｃ１～Ｃ４）と４つの辺部（４０ａ～４０ｄ）を有する矩形状をなしており、
複数の半導体素子は、第１素子（４１、４１Ｈ、４１Ｌ）と、板厚方向に直交する第１方向において第１素子と並んで配置された第２素子（４２、４２Ｈ、４２Ｌ）と、を含み、
複数の信号端子は、第１素子および第２素子の少なくとも一方に接続され、第１方向に並んで配置された複数の並設端子（９３Ｈ、９３Ｌ）を含み、
複数の並設端子は、板厚方向および第１方向に直交する第２方向において第１素子および第２素子と並んで配置され、
第１素子および第２素子は互いに共通の構造を有し、第１素子および第２素子において、パッドは第１角部（Ｃ１）の周辺に偏って設けられ、
第１素子において、第１角部に連なる第１辺部（４０ａ）が第２方向において並設端子と対向し、第１角部に連なる第２辺部（４０ｂ）が第１方向において第２素子と対向し、
第２素子は、第１素子の配置に対して９０度回転して配置されており、
第２素子において、第１角部に連なる第２辺部（４０ｂ）が第２方向において並設端子と対向し、第１角部に連なる第１辺部（４０ａ）が第１方向において第１素子と対向している。
開示された半導体装置によれば、第１方向に並んで配置される第１素子と第２素子とが互いに共通の構造を有している。共通構造において、パッドは、４つの角部のうちのひとつである第１角部の周辺に偏って設けられている。第１素子は、４つの辺部のうちのひとつである第１辺部が第２方向において並設端子と対向し、第２辺部が第１方向において第２素子と対向するように配置されている。第２素子は、第２辺部が第２方向において並設端子と対向し、第１辺部が第１方向において第１素子と対向するように、第１素子の配置に対して９０度回転して配置されている。これにより、第１素子のパッドと第２素子のパッドを含むパッドの配置領域が、第１方向において短くなる。この結果、信号端子が接続される回路基板において、デッドスペースを低減することができる。
この明細書における開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。請求の範囲およびこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴、および効果は、後続の詳細な説明、および添付の図面を参照することによってより明確になる。
第１実施形態に係る半導体装置が適用される電力変換装置の回路構成を示す図である。 第１実施形態に係る半導体装置を示す斜視図である。 図２のＺ１方向から見た平面図である。 図３のIV-IV線に沿う断面図である。 図３のV-V線に沿う断面図である。 図３のVI-VI線に沿う断面図である。 図３のVII-VII線に沿う断面図である。 基板に半導体素子が実装された状態を示す平面図である。 ドレイン電極側の基板の回路パターンを示す平面図である。 ソース電極側の基板の回路パターンを示す平面図である。 並列接続された複数の半導体素子の配置を示す平面図である。 下アーム側の半導体素子および信号端子の周辺の構造を示す平面図である。 上アーム側の半導体素子および信号端子の周辺の構造を示す平面図である。 信号端子の屈曲状態を示す斜視図である。 信号端子と回路基板との接続構造を示す、図１１のＸ１方向から見た側面図である。 参考例を示す平面図である。 回路基板のデッドスペースを示す図である。 参考例を示す平面図である。 参考例を示す平面図である。 第２実施形態に係る半導体装置において、下アーム側の半導体素子および信号端子の周辺の構造を示す平面図である。 上アーム側の半導体素子および信号端子の周辺の構造を示す平面図である。 第３実施形態に係る半導体装置において、下アーム側の半導体素子および信号端子の周辺の構造を示す平面図である。 上アーム側の半導体素子および信号端子の周辺の構造を示す平面図である。 半導体素子の変形例を示す平面図である。 第４実施形態に係る半導体装置を示す斜視図である。 図２５のＺ２方向から見た平面図である。 図２６のXXVII-XXVII線に沿う断面図である。 ドレイン電極側に配置された基板の回路パターンおよび半導体素子と信号端子との接続構造を示す平面図である。 ソース電極側に配置された基板の回路パターンを示す平面図である。 その他変形例を示す平面図である。
以下、図面に基づいて複数の実施形態を説明する。なお、各実施形態において対応する構成要素には同一の符号を付すことにより、重複する説明を省略する場合がある。各実施形態において構成の一部分のみを説明している場合、当該構成の他の部分については、先行して説明した他の実施形態の構成を適用することができる。また、各実施形態の説明において明示している構成の組み合わせばかりではなく、特に組み合わせに支障が生じなければ、明示していなくても複数の実施形態の構成同士を部分的に組み合せることができる。
本実施形態の半導体装置は、たとえば、回転電機を駆動源とする移動体の電力変換装置に適用される。移動体は、たとえば、電気自動車（ＥＶ）、ハイブリッド自動車（ＨＶ）、プラグインハイブリッド自動車（ＰＨＶ）などの電動車両、ドローンなどの飛行体、船舶、建設機械、農業機械である。以下では、車両に適用される例について説明する。
（第１実施形態）
まず、図１に基づき、車両の駆動システム１の概略構成について説明する。
＜車両の駆動システム＞
図１に示すように、車両の駆動システム１は、直流電源２と、モータジェネレータ３と、電力変換装置４を備えている。
直流電源２は、充放電可能な二次電池で構成された直流電圧源である。二次電池は、たとえばリチウムイオン電池、ニッケル水素電池である。モータジェネレータ３は、三相交流方式の回転電機である。モータジェネレータ３は、車両の走行駆動源、つまり電動機として機能する。モータジェネレータ３は、回生時に発電機として機能する。電力変換装置４は、直流電源２とモータジェネレータ３との間で電力変換を行う。
＜電力変換装置＞
次に、図１に基づき、電力変換装置４の回路構成について説明する。電力変換装置４は、電力変換回路を備えている。本実施形態の電力変換装置４は、平滑コンデンサ５と、電力変換回路であるインバータ６を備えている。
平滑コンデンサ５は、主として、直流電源２から供給される直流電圧を平滑化する。平滑コンデンサ５は、高電位側の電源ラインであるＰライン７と低電位側の電源ラインであるＮライン８とに接続されている。Ｐライン７は直流電源２の正極に接続され、Ｎライン８は直流電源２の負極に接続されている。平滑コンデンサ５の正極は、直流電源２とインバータ６との間において、Ｐライン７に接続されている。平滑コンデンサ５の負極は、直流電源２とインバータ６との間において、Ｎライン８に接続されている。平滑コンデンサ５は、直流電源２に並列に接続されている。
インバータ６は、ＤＣ－ＡＣ変換回路である。インバータ６は、図示しない制御回路によるスイッチング制御にしたがって、直流電圧を三相交流電圧に変換し、モータジェネレータ３へ出力する。これにより、モータジェネレータ３は、所定のトルクを発生するように駆動する。インバータ６は、車両の回生制動時、車輪からの回転力を受けてモータジェネレータ３が発電した三相交流電圧を、制御回路によるスイッチング制御にしたがって直流電圧に変換し、Ｐライン７へ出力する。このように、インバータ６は、直流電源２とモータジェネレータ３との間で双方向の電力変換を行う。
インバータ６は、三相分の上下アーム回路９を備えて構成されている。上下アーム回路９は、レグと称されることがある。上下アーム回路９は、上アーム９Ｈと、下アーム９Ｌをそれぞれ有している。上アーム９Ｈおよび下アーム９Ｌは、上アーム９ＨをＰライン７側として、Ｐライン７とＮライン８との間で直列接続されている。上アーム９Ｈと下アーム９Ｌとの接続点は、出力ライン１０を介して、モータジェネレータ３における対応する相の巻線３ａに接続されている。インバータ６は、６つのアームを有している。各アームは、スイッチング素子を備えて構成されている。Ｐライン７、Ｎライン８、および出力ライン１０それぞれの少なくとも一部は、たとえばバスバーなどの導電部材により構成される。
本実施形態では、各アームを構成するスイッチング素子として、ｎチャネル型のＭＯＳＦＥＴ１１を採用している。各アームを構成するスイッチング素子の数は特に限定されない。ひとつでもよいし、複数でもよい。ＭＯＳＦＥＴは、Metal Oxide Semiconductor Field Effect Transistorの略称である。
一例として、本実施形態では、各アームが２つのＭＯＳＦＥＴ１１を有している。ひとつのアームを構成する２つのＭＯＳＦＥＴ１１は、並列接続されている。上アーム９Ｈにおいて、並列接続された２つのＭＯＳＦＥＴ１１のドレインが、Ｐライン７に接続されている。下アーム９Ｌにおいて、並列接続された２つのＭＯＳＦＥＴ１１のソースが、Ｎライン８に接続されている。上アーム９Ｈにおいて並列接続された２つのＭＯＳＦＥＴ１１のソースと、下アーム９Ｌにおいて並列接続された２つのＭＯＳＦＥＴ１１のドレインが、相互に接続されている。並列接続された２つのＭＯＳＦＥＴ１１は、共通のゲート駆動信号（駆動電圧）により、同じタイミングでオン駆動、オフ駆動する。
ＭＯＳＦＥＴ１１のそれぞれには、還流用のダイオード１２が逆並列に接続されている。ダイオード１２は、ＭＯＳＦＥＴ１１の寄生ダイオード（ボディダイオード）でもよいし、寄生ダイオードとは別に設けたものでもよい。ダイオード１２のアノードは対応するＭＯＳＦＥＴ１１のソースに接続され、カソードはドレインに接続されている。 一相分の上下アーム回路９は、ひとつの半導体装置２０により提供される。半導体装置２０の詳細については後述する。
本実施形態の電力変換装置４は、回路基板１３をさらに備えている。回路基板１３は、樹脂などの絶縁基材に配線が配置されてなる基板と、基板に実装された電子部品を有する。配線および電子部品は、回路を構成する。回路基板１３は、インバータ６などを構成するスイッチング素子の駆動回路を少なくとも含む。駆動回路は、制御回路の駆動指令に基づいて、対応するアームのＭＯＳＦＥＴ１１のゲートに駆動電圧を供給する。駆動回路は、駆動電圧の印加により、対応するＭＯＳＦＥＴ１１を駆動、つまりオン駆動、オフ駆動させる。駆動回路は、ドライバと称されることがある。便宜上、図１では、回路基板１３とＭＯＳＦＥＴ１１のゲートとを電気的に接続する配線を省略している。
回路基板１３は、スイッチング素子の制御回路をさらに含んでもよい。制御回路は、駆動回路を含む回路基板１３とは別に設けられてもよい。制御回路は、ＭＯＳＦＥＴ１１を動作させるための駆動指令を生成し、駆動回路に出力する。制御回路は、たとえば図示しない上位ＥＣＵから入力されるトルク要求、各種センサにて検出された信号に基づいて、駆動指令を生成する。ＥＣＵは、Electronic Control Unitの略称である。
各種センサは、たとえば電流センサ、回転角センサ、電圧センサである。電流センサは、各相の巻線３ａに流れる相電流を検出する。回転角センサは、モータジェネレータ３の回転子の回転角を検出する。電圧センサは、平滑コンデンサ５の両端電圧を検出する。制御回路は、駆動指令として、たとえばＰＷＭ信号を出力する。制御回路は、たとえばプロセッサおよびメモリを備えて構成されている。ＰＷＭは、Pulse Width Modulationの略称である。
電力変換装置４は、電力変換回路として、コンバータをさらに備えてもよい。コンバータは、直流電圧を異なる値の直流電圧に変換するＤＣ－ＤＣ変換回路である。コンバータは、直流電源２と平滑コンデンサ５との間に設けられる。コンバータは、たとえばリアクトルと、上記した上下アーム回路９を備えて構成される。この構成によれば、昇降圧が可能である。電力変換装置４は、直流電源２からの電源ノイズを除去するフィルタコンデンサを備えてもよい。フィルタコンデンサは、直流電源２とコンバータとの間に設けられる。
＜半導体装置＞
次に、図２～図１０に基づき、半導体装置について説明する。図２は、半導体装置２０の斜視図である。図３は、図２をＺ１方向から見た平面図である。図３は、内部構造を示す透過図である。図４は、図３のIV-IV線に沿う断面図である。図５は、図３のV-V線に沿う断面図である。図６は、図３のVI-VI線に沿う断面図である。図７は、図３のVII-VII線に沿う断面図である。図８は、基板５０に半導体素子４０が実装された状態を示す平面図である。図８は、図３から封止体３０および基板６０を除外した図である。図９は、基板５０において表面金属体５２の回路パターンを示す平面図である。図１０は、基板６０において表面金属体６２の回路パターンを示す平面図である。
以下において、半導体素子４０（半導体基板）の板厚方向をＺ方向とする。Ｚ方向に直交し、互いに並んで配置される複数の半導体素子４０の並び方向をＸ方向とする。本実施形態では、並列接続される複数の半導体素子４０の並び方向をＸ方向とする。Ｚ方向およびＸ方向の両方向に直交する方向をＹ方向とする。特に断わりのない限り、Ｚ方向から平面視した形状、換言すればＸ方向およびＹ方向により規定されるＸＹ面に沿う形状を平面形状とする。Ｚ方向からの平面視を、単に平面視と示すことがある。また、配置とは搭載面に限定されず、平面視において重なる位置関係にある場合に、配置と示すことがある。Ｘ方向が第１方向に相当し、Ｙ方向が第２方向に相当する。
図２～図１０に示すように、半導体装置２０は、上記した上下アーム回路９のひとつ、つまり一相分の上下アーム回路９を構成する。半導体装置２０は、封止体３０と、半導体素子４０と、基板５０、６０と、導電スペーサ７０と、アーム接続部８０と、外部接続端子９０を備えている。半導体装置２０は、半導体モジュール、パワーカードと称されることがある。
封止体３０は、半導体装置２０を構成する他の要素の一部を封止している。他の要素の残りの部分は、封止体３０の外に露出している。封止体３０は、たとえば樹脂を材料とする。樹脂の一例は、エポキシ系樹脂である。封止体３０は、樹脂を材料として、たとえばトランスファモールド法により成形されている。このような封止体３０は、封止樹脂体、モールド樹脂、樹脂成形体と称されることがある。封止体３０は、たとえばゲルを用いて形成されてもよい。ゲルは、たとえば一対の基板５０、６０の対向領域に充填（配置）される。
図２～図４に示すように、封止体３０は平面略矩形状をなしている。封止体３０は、外郭をなす表面として、一面３０ａと、Ｚ方向において一面３０ａとは反対の面である裏面３０ｂを有している。一面３０ａおよび裏面３０ｂは、たとえば平坦面である。また、一面３０ａと裏面３０ｂとをつなぐ面である側面３０ｃ、３０ｄ、３０ｅ、３０ｆを有している。側面３０ｃは、外部接続端子９０のうち、電源端子９１と信号端子９３Ｈが突出する面である。側面３０ｄは、Ｙ方向において側面３０ｃとは反対の面である。側面３０ｄは、出力端子９２および信号端子９３Ｌが突出する面である。側面３０ｅ、３０ｆは、外部接続端子９０が突出していない面である。側面３０ｅは、Ｘ方向において側面３０ｆとは反対の面である。
半導体素子４０は、シリコン（Ｓｉ）、シリコンよりもバンドギャップが広いワイドバンドギャップ半導体などを材料とする半導体基板に、スイッチング素子が形成されてなる。ワイドバンドギャップ半導体としては、たとえばシリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）、ダイヤモンドがある。半導体素子４０は、パワー素子、半導体チップと称されることがある。
本実施形態の半導体素子４０は、ＳｉＣを材料とする半導体基板に、上記したｎチャネル型のＭＯＳＦＥＴ１１が形成されてなる。ＭＯＳＦＥＴ１１は、半導体素子４０（半導体基板）の板厚方向、つまりＺ方向に主電流が流れるように縦型構造をなしている。半導体素子４０は、自身の板厚方向であるＺ方向の両面に、スイッチング素子の主電極を有している。具体的には、主電極として、一面にドレイン電極４０Ｄを有し、一面とはＺ方向において反対の面である裏面にソース電極４０Ｓを有している。主電流は、ドレイン電極４０Ｄとソース電極４０Ｓとの間に流れる。
ダイオード１２が寄生ダイオードの場合、ソース電極４０Ｓがアノード電極を兼ね、ドレイン電極４０Ｄがカソード電極を兼ねる。ダイオード１２は、ＭＯＳＦＥＴ１１とは別チップに構成されてもよい。ドレイン電極４０Ｄは高電位側の主電極であり、ソース電極４０Ｓは低電位側の主電極である。
半導体素子４０は、平面略矩形状、たとえば正方形をなしている。図３および図８に示すように、半導体素子４０は、裏面に、信号用の電極であるパッド４０Ｐを有している。パッド４０Ｐは、ソース電極４０Ｓと電気的に分離されている。パッド４０Ｐは、裏面においてソース電極４０Ｓとは異なる位置に形成されている。パッド４０Ｐは、少なくともゲート電極用のパッドを含む。本実施形態の半導体素子４０は、４つのパッド４０Ｐを有している。
ソース電極４０Ｓおよびパッド４０Ｐは、半導体基板の裏面上に形成された図示しない保護膜から露出している。ドレイン電極４０Ｄは、一面のほぼ全面に形成されている。ソース電極４０Ｓは、半導体素子４０の裏面の一部分に形成されている。平面視において、ドレイン電極４０Ｄは、ソース電極４０Ｓよりも面積が大きい。ドレイン電極４０Ｄが第１主電極に相当し、ソース電極４０Ｓが第２主電極に相当する。
半導体装置２０は、上記構成の半導体素子４０を複数備えている。複数の半導体素子４０は、上アーム９Ｈを構成する半導体素子４０Ｈと、下アーム９Ｌを構成する半導体素子４０Ｌを含んでいる。半導体素子４０Ｈは上アーム素子、半導体素子４０Ｌは下アーム素子と称されることがある。本実施形態の半導体素子４０は、２つの半導体素子４０Ｈと、２つの半導体素子４０Ｌを含んでいる。
半導体素子４０Ｈは、第１素子である半導体素子４１Ｈと、第２素子である半導体素子４２Ｈを含んでいる。２つの半導体素子４０Ｈ（４１Ｈ、４２Ｈ）は、Ｘ方向に並んでいる。Ｘ方向に並んで配置された２つの半導体素子４０Ｈは、互いに共通の構造を有している。２つの半導体素子４０Ｈは、互いに並列接続されている。
半導体素子４０Ｌは、第１素子である半導体素子４１Ｌと、第２素子である半導体素子４２Ｌを含んでいる。２つの半導体素子４０Ｌ（４１Ｌ、４２Ｌ）は、Ｘ方向に並んでいる。Ｘ方向に並んで配置された２つの半導体素子４０Ｌは、互いに共通の構造を有している。２つの半導体素子４０Ｌは、互いに並列接続されている。
本実施形態では、すべての半導体素子４０が、互いに共通の構造を有している。半導体素子４１Ｈ、４２Ｈの配置と、半導体素子４１Ｌ、４２Ｌの配置とは、Ｚ方向に沿う軸周りに２回対称性を有している。半導体素子４０Ｈと半導体素子４０Ｌは、Ｙ方向に並んでいる。半導体装置２０は、半導体素子４０Ｈと半導体素子４０ＬとによるＹ方向に沿う列を、２列有している。Ｘ方向は、半導体素子４０の板厚方向（Ｚ方向）に直交する第１方向である。Ｙ方向は、板厚方向および第１方向に直交する第２方向である。
各半導体素子４０は、Ｚ方向において互いにほぼ同じ位置に配置されている。各半導体素子４０のドレイン電極４０Ｄは、基板５０に対向している。各半導体素子４０のソース電極４０Ｓは、基板６０に対向している。パッド４０Ｐを含む半導体素子４０およびその配置の詳細については後述する。
基板５０、６０は、Ｚ方向において、複数の半導体素子４０を挟むように配置されている。基板５０、６０は、Ｚ方向において互いに少なくとも一部が対向するように配置されている。基板５０、６０は、平面視において複数の半導体素子４０（４０Ｈ、４０Ｌ）のすべてを内包している。
基板５０は、半導体素子４０に対して、ドレイン電極４０Ｄ側に配置されている。基板６０は、半導体素子４０に対して、ソース電極４０Ｓ側に配置されている。基板５０は、後述するようにドレイン電極４０Ｄと電気的に接続され、配線機能を提供する。同様に、基板６０は、ソース電極４０Ｓに電気的に接続され、配線機能を提供する。このため、基板５０、６０は、配線部材、配線基板と称されることがある。基板５０はドレイン基板と称され、基板６０はソース基板と称されることがある。基板５０、６０は、半導体素子４０の生じた熱を放熱する放熱機能を提供する。このため、基板５０、６０は、放熱部材と称されることがある。基板５０は、第１主電極に電気的に接続された配線部材に相当する。
基板５０は、半導体素子４０に対向する対向面５０ａと、対向面５０ａとは反対の面である裏面５０ｂを有している。基板５０は、絶縁基材５１と、表面金属体５２と、裏面金属体５３を備えている。基板５０は、絶縁基材５１と金属体５２、５３とが積層された基板である。基板６０は、半導体素子４０に対向する対向面６０ａと、対向面６０ａとは反対の面である裏面６０ｂを有している。基板６０は、絶縁基材６１と、表面金属体６２と、裏面金属体６３を備えている。基板６０は、絶縁基材６１と金属体６２、６３とが積層された基板である。以下において、表面金属体５２、６２、裏面金属体５３、６３を、単に金属体５２、５３、６２、６３と示すことがある。
絶縁基材５１は、表面金属体５２と裏面金属体５３とを電気的に分離する。同様に、絶縁基材６１は、表面金属体６２と裏面金属体６３とを電気的に分離する。絶縁基材５１、６１は、絶縁層と称されることがある。絶縁基材５１、６１の材料は、樹脂、または、無機材料のセラミックである。樹脂としては、たとえばエポキシ系樹脂、ポリイミド系樹脂などを用いることができる。セラミックとしては、たとえばＡｌ２Ｏ３（alumina）、Ｓｉ３Ｎ４（silicon nitride）などを用いることができる。絶縁基材５１、６１が樹脂の場合、基板５０、６０は、金属樹脂基板と称されることがある。絶縁基材５１、６１がセラミックの場合、基板５０、６０は、金属セラミック基板と称されることがある。
樹脂材料を用いた絶縁基材５１、６１の場合、放熱性、絶縁性などを向上させるために、樹脂内に無機系のフィラー（無機系充填材）を含んでもよい。フィラーの添加により、線膨張係数を調整してもよい。フィラーとしては、たとえばＡｌ２Ｏ３、ＳｉＯ２（silicon dioxide）、ＡｌＮ（aluminum nitride）、ＢＮ（boron nitride）などを用いることができる。絶縁基材５１、６１は、フィラーを１種類のみ含んでもよいし、複数種類含んでもよい。
放熱性や絶縁性を考慮すると、樹脂系の場合、絶縁基材５１、６１それぞれの厚み、つまりＺ方向の長さは、５０μｍ～３００μｍ程度が好ましい。セラミック系の場合、絶縁基材５１、６１の厚みは、２００μｍ～５００μｍ程度が好ましい。Ｚ方向において、絶縁基材５１、６１の表面は内面、つまり半導体素子４０側の面であり、Ｚ方向において表面と反対の面である裏面は外面である。絶縁基材５１、６１は、材料構成を共通（同一）としてもよいし、互いに異ならせてもよい。本実施形態では、樹脂系の絶縁基材５１、６１を採用しており、材料構成は共通である。絶縁基材５１、６１の線膨張係数は、樹脂にフィラーを添加することで、封止体３０とほぼ同じ値に調整されている。樹脂にフィラーを添加することで、絶縁基材５１、６１および封止体３０の線膨張係数は、金属体５２、５３、６２、６３を構成する金属（Ｃｕ）に近い値となっている。
金属体５２、５３、６２、６３は、たとえば、金属板または金属箔として提供される。金属体５２、５３、６２、６３は、ＣｕやＡｌなどの導電性、熱伝導性が良好な金属を材料として形成されている。金属体５２、５３、６２、６３それぞれの厚みは、たとえば０．１ｍｍ～３ｍｍ程度である。表面金属体５２は、Ｚ方向において、絶縁基材５１の表面に配置されている。裏面金属体５３は、絶縁基材５１の裏面に配置されている。同様に、表面金属体６２は、Ｚ方向において、絶縁基材６１の表面に配置されている。裏面金属体６３は、絶縁基材６１の裏面に配置されている。
表面金属体５２、６２と裏面金属体５３、６３との厚みの関係は特に限定されない。表面金属体５２の厚みを、裏面金属体５３より厚くしてもよいし、裏面金属体５３とほぼ等しくしてもよい。表面金属体５２の厚みを、裏面金属体５３より薄くしてもよい。同様に、表面金属体６２の厚みを、裏面金属体６３より厚くしてもよいし、裏面金属体６３とほぼ等しくしてもよい。表面金属体６２の厚みを、裏面金属体６３より薄くしてもよい。表面金属体５２、６２の厚みの関係も特に限定されないし、裏面金属体５３、６３の厚みの関係も特に限定されない。
表面金属体５２、６２は、パターニングされている。表面金属体５２、６２は、配線、つまり回路を提供する。このため、表面金属体５２、６２は、回路パターン、配線層、回路導体と称されることがある。表面金属体５２、６２は、金属表面に、Ｎｉ系やＡｕなどのめっき膜を備えてもよい。以下では、表面金属体５２、６２のパターンを、回路パターンと示すことがある。表面金属体５２の表面と、絶縁基材５１の表面における表面金属体５２の非配置領域とが、基板５０の対向面５０ａをなしている。同様に、表面金属体６２の表面と、絶縁基材６１の表面における表面金属体６２の非配置領域とが、基板６０の対向面６０ａをなしている。
たとえば、プレス加工やエッチングなどにより所定形状にパターニングした表面金属体５２、６２を準備し、絶縁基材５１、６１と裏面金属体５３、６３との二層構造の積層体に密着させて、基板５０、６０を形成してもよい。表面金属体５２、６２、絶縁基材５１、６１、裏面金属体５３、６３の三層構造の積層体を形成した後、切削やエッチングにより、表面金属体５２、６２をパターニングしてもよい。
表面金属体５２は、図８、図９などに示すように、Ｐ配線５４と、中継配線５５を有している。Ｐ配線５４と中継配線５５は、所定の間隔（ギャップ）により、電気的に分離されている。このギャップには、封止体３０が充填されている。
Ｐ配線５４は、後述するＰ端子９１Ｐおよび半導体素子４０Ｈのドレイン電極４０Ｄに接続されている。Ｐ配線５４は、Ｐ端子９１Ｐと半導体素子４０Ｈのドレイン電極４０Ｄとを電気的に接続している。Ｐ配線５４は、半導体素子４１Ｈのドレイン電極４０Ｄと半導体素子４２Ｈのドレイン電極４０Ｄとを電気的に接続している。Ｐ配線５４は、正極配線、高電位電源配線と称されることがある。
中継配線５５は、半導体素子４０Ｌのドレイン電極４０Ｄ、アーム接続部８０、および出力端子９２に接続されている。中継配線５５は、アーム接続部８０と半導体素子４０Ｌのドレイン電極４０Ｄとを電気的に接続している。中継配線５５は、半導体素子４０Ｈのソース電極４０Ｓおよび半導体素子４０Ｌのドレイン電極と出力端子９２とを電気的に接続している。中継配線５５は、半導体素子４１Ｌのドレイン電極４０Ｄと半導体素子４２Ｌのドレイン電極４０Ｄとを電気的に接続している。
Ｐ配線５４と中継配線５５は、Ｙ方向に並んで配置されている。Ｙ方向において、Ｐ配線５４は電源端子９１側に配置され、中継配線５５は出力端子９２側に配置されている。換言すると、Ｐ配線５４は封止体３０の側面３０ｃ側に配置され、中継配線５５は側面３０ｄ側に配置されている。
Ｐ配線５４は、切り欠き５４０を有している。切り欠き５４０は、Ｘ方向を長手方向とする平面略矩形状の４辺のひとつに開口している。切り欠き５４０は、側面３０ｃと対向する辺において、Ｘ方向における略中央に設けられている。Ｐ配線５４は、基部５４１と、一対の延設部５４２を有している。基部５４１および一対の延設部５４２が、切り欠き５４０を規定している。Ｐ配線５４は、平面略Ｕ字状（凹字状）をなしている。
基部５４１は、Ｙ方向において、切り欠き５４０および延設部５４２よりも中継配線５５側の部分であり、平面略矩形状をなしている。基部５４１は、平面視において半導体素子４０Ｈに重なっている。つまり、２つの半導体素子４０Ｈ（４１Ｈ，４２Ｈ）は、基部５４１に配置されている。半導体素子４０Ｈそれぞれのドレイン電極４０Ｄは、基部５４１に接続されている。
２つの延設部５４２は、基部５４１から、互いに同じ方向、具体的にはＹ方向であって封止体３０の側面３０ｃ側に延びている。延設部５４２のひとつは基部５４１におけるＸ方向の一端付近に連なっており、他のひとつは、基部５４１の他端付近に連なっている。Ｐ配線５４のＵ字の両端部、つまり、２つの延設部５４２における基部５４１とは反対側の端部は、Ｙ方向において互いにほぼ同じ位置である。一対の延設部５４２は、Ｘ方向において切り欠き５４０を挟んでいる。Ｙ方向の長さは、基部５４１のほうが、切り欠き５４０の深さおよび延設部５４２よりも長い。
中継配線５５も、切り欠き５５０を有している。切り欠き５５０は、平面略矩形状の４辺のひとつに開口している。切り欠き５５０は、側面３０ｄと対向する辺において、Ｘ方向における略中央に設けられている。つまり、表面金属体５２において、Ｙ方向の端部のひとつに切り欠き５４０が設けられ、端部の他のひとつに切り欠き５５０が設けられている。
中継配線５５は、基部５５１と、一対の延設部５５２を有している。基部５５１および一対の延設部５５２が、切り欠き５５０を規定している。中継配線５５は、平面略Ｕ字状（凹字状）をなしている。基部５５１は、Ｙ方向において、切り欠き５５０および延設部５５２よりもＰ配線５４側の部分であり、平面略矩形状をなしている。基部５５１は、平面視において半導体素子４０Ｌに重なっている。つまり、２つの半導体素子４０Ｌ（４１Ｌ、４２Ｌ）は、基部５５１に配置されている。半導体素子４０Ｌそれぞれのドレイン電極４０Ｄは、基部５５１に接続されている。
２つの延設部５５２は、基部５５１から、互いに同じ方向、具体的にはＹ方向であって封止体３０の側面３０ｄ側に延びている。延設部５５２のひとつは基部５５１におけるＸ方向の一端付近に連なっており、他のひとつは、基部５５１の他端付近に連なっている。中継配線５５のＵ字の両端部、つまり、２つの延設部５５２における基部５５１とは反対側の端部は、Ｙ方向において互いにほぼ同じ位置である。一対の延設部５５２は、Ｘ方向において切り欠き５５０を挟んでいる。Ｙ方向の長さは、基部５５１のほうが、切り欠き５５０の深さおよび延設部５５２よりも長い。
一方、表面金属体６２は、図３および図１０などに示すように、Ｎ配線６４と、中継配線６５を有している。Ｎ配線６４と中継配線６５は、所定の間隔（ギャップ）により、電気的に分離されている。このギャップには、封止体３０が充填されている。
Ｎ配線６４は、後述するＮ端子９１Ｎおよび半導体素子４０Ｌのソース電極４０Ｓに接続されている。Ｎ配線６４は、Ｎ端子９１Ｎと半導体素子４０Ｌのソース電極４０Ｓとを電気的に接続している。Ｎ配線６４は、半導体素子４１Ｌのソース電極４０Ｓと半導体素子４２Ｌのソース電極４０Ｓとを電気的に接続している。Ｎ配線６４は、負極配線、低電位電源配線と称されることがある。
中継配線６５は、半導体素子４０Ｈのソース電極４０Ｓおよびアーム接続部８０に接続されている。中継配線６５は、半導体素子４０Ｈのソース電極４０Ｓとアーム接続部８０とを電気的に接続している。中継配線６５は、半導体素子４１Ｈのソース電極４０Ｓと半導体素子４２Ｈのソース電極４０Ｓとを電気的に接続している。
Ｎ配線６４も、切り欠き６４０を有している。切り欠き６４０は、平面略矩形状の４辺のひとつに開口している。切り欠き６４０は、側面３０ｃと対向する辺において、Ｘ方向における略中央に設けられている。Ｎ配線６４は、基部６４１と、一対の延設部６４２を有している。基部６４１および一対の延設部６４２が、切り欠き６４０を規定している。Ｎ配線６４は、平面略Ｕ字状（凹字状）をなしている。
基部６４１は、Ｙ方向において、切り欠き６４０および延設部６４２よりも側面３０ｄ側の部分である。基部６４１は、Ｘ方向を長手方向とする平面略矩形状をなしている。基部６４１は、Ｙ方向において中継配線６５と並んで配置されている。基部６４１は、平面視において半導体素子４０Ｌに重なっている。つまり、２つの半導体素子４０Ｌ（４１Ｌ、４２Ｌ）は、基部６４１に配置されている。半導体素子４０Ｌそれぞれのソース電極４０Ｓは、基部６４１に接続されている。
２つの延設部６４２は、基部６４１から、互いに同じ方向、具体的にはＹ方向であって封止体３０の側面３０ｃ側に延びている。延設部６４２のひとつは基部６４１におけるＸ方向の一端付近に連なっており、他のひとつは、基部６４１の他端付近に連なっている。Ｎ配線６４のＵ字の両端部、つまり、２つの延設部６４２における基部６４１とは反対側の端部は、Ｙ方向において互いにほぼ同じ位置である。
一対の延設部６４２は、Ｘ方向において表面金属体６２の両端をなしている。一対の延設部６４２は、基板６０の端部付近に配置されている。平面視において、一対の延設部６４２のそれぞれの一部が、Ｐ配線５４に重なっている。Ｙ方向において、延設部６４２の長さは、基部６４１よりも長い。
中継配線６５は、上記したように、Ｎ配線６４、具体的には基部６４１とＹ方向に並んで配置されている。Ｙ方向において、中継配線６５は、封止体３０の側面３０ｃに対して近い位置に配置され、基部６４１は側面３０ｄに対して近い位置に配置されている。中継配線６５は、Ｘ方向において一対の延設部６４２の間に配置されている。中継配線６５は、一対の延設部６４２により挟まれている。中継配線６５は、切り欠き６４０内に配置されている。中継配線６５は、Ｎ配線６４との間に所定の間隔（ギャップ）を有して配置されている。平面視において、中継配線６５の一部はＰ配線５４に重なり、他の一部は中継配線５５に重なっている。
中継配線６５は、平面視において半導体素子４０Ｈに重なっている。つまり、２つの半導体素子４０Ｈ（４１Ｈ、４２Ｈ）は、中継配線６５に配置されている。半導体素子４０Ｈそれぞれのソース電極４０Ｓは、中継配線６５に接続されている。
裏面金属体５３、６３は、絶縁基材５１、６１により、半導体素子４０および表面金属体５２、６２を含む回路とは電気的に分離されている。裏面金属体５３、６３は、金属ベース基板と称されることがある。半導体素子４０の生じた熱は、表面金属体５２、６２および絶縁基材５１、６１を介して、裏面金属体５３、６３に伝わる。裏面金属体５３、６３は、放熱機能を提供する。
本実施形態の裏面金属体５３、６３は、平面略矩形状をなしており、その外形輪郭が表面金属体５２、６２の外形輪郭にほぼ一致している。裏面金属体５３、６３は、絶縁基材５１、６１の裏面のほぼ全域に配置された、いわゆるベタ導体である。上記したように、フィラーの添加により絶縁基材５１、６１の線膨張係数を調整しているため、表裏でパターンを変えても反りを抑制することができる。もちろん、裏面金属体５３、６３を、平面視において表面金属体５２、６２と一致するように、パターニングしてもよい。
本実施形態の裏面金属体５３、６３は、対応する絶縁基材５１、６１の裏面のほぼ全域に配置されている。放熱効果をさらに高めるために、裏面金属体５３、６３の少なくともひとつは、封止体３０から露出してもよい。本実施形態では、裏面金属体５３が封止体３０の一面３０ａから露出し、裏面金属体６３が裏面３０ｂから露出している。裏面金属体５３の露出面は、一面３０ａと略面一である。裏面金属体６３の露出面は、裏面３０ｂと略面一である。裏面金属体５３、６３が、基板５０、６０の裏面５０ｂ、６０ｂをなしている。
導電スペーサ７０は、半導体素子４０と基板６０との間に、所定の間隔を確保するスペーサ機能を提供する。たとえば導電スペーサ７０は、半導体素子４０のパッド４０Ｐに、対応する信号端子９３を電気的に接続するための高さを確保する。導電スペーサ７０は、半導体素子４０のソース電極４０Ｓと基板６０との電気伝導、熱伝導経路の途中に位置し、配線機能および放熱機能を提供する。導電スペーサ７０は、Ｃｕなどの導電性、熱伝導性が良好な金属材料を含んでいる。導電スペーサ７０は、表面にめっき膜を備えてもよい。
導電スペーサ７０は、ターミナル、ターミナルブロック、金属ブロック体と称されることがある。半導体装置２０は、半導体素子４０と同数の導電スペーサ７０を備えている。具体的には、４つの導電スペーサ７０を備えている。導電スペーサ７０は、半導体素子４０に個別に接続されている。導電スペーサ７０は、平面視においてソース電極４０Ｓとほぼ同じ大きさを有する柱状体である。
アーム接続部８０は、中継配線５５、６５を電気的に接続する。つまり、アーム接続部８０は、上アーム９Ｈと下アーム９Ｌとを電気的に接続する。アーム接続部８０は、Ｙ方向において、半導体素子４０Ｈと半導体素子４０Ｌの間に設けられている。アーム接続部８０は、平面視において中継配線５５と中継配線６５との重なり領域に設けられている。本実施形態のアーム接続部８０は、継手部８１と、後述する接合材１０３を備えて構成される。
継手部８１は、表面金属体５２、６２とは別に設けられた金属柱状体である。このような継手部８１は、継手ターミナルと称されることがある。Ｚ方向において、継手部８１の端部のひとつと中継配線５５との間に接合材１０３が介在し、端部の他のひとつと中継配線６５との間に接合材１０３が介在している。
これに代えて、継手部８１は、表面金属体５２、６２の少なくともひとつに一体的に連なるものでもよい。つまり、継手部８１は、基板５０、６０の一部として表面金属体５２、６２と一体的に設けたものでもよい。たとえば継手部８１は、表面金属体６２（中継配線６５）の凸部である。アーム接続部８０は、継手部８１を備えない構成としてもよい。つまり、アーム接続部８０が、接合材１０３のみを備える構成としてもよい。
外部接続端子９０は、半導体装置２０を外部機器と電気的に接続するための端子である。外部接続端子９０は、銅などの導電性が良好な金属材料を用いて形成されている。外部接続端子９０は、たとえば板材である。外部接続端子９０は、リードと称されることがある。外部接続端子９０は、電源端子９１と、出力端子９２と、信号端子９３を備えている。電源端子９１は、Ｐ端子９１Ｐと、Ｎ端子９１Ｎを備えている。Ｐ端子９１Ｐ、Ｎ端子９１Ｎ、および出力端子９２は、半導体素子４０の主電極に電気的に接続される主端子である。信号端子９３は、上アーム９Ｈ側の信号端子９３Ｈと、下アーム９Ｌ側の信号端子９３Ｌを備えている。
電源端子９１は、上記した電源ライン７、８に電気的に接続される外部接続端子９０である。Ｐ端子９１Ｐは、平滑コンデンサ５の正極端子に電気的に接続される。Ｐ端子９１Ｐは、正極端子、高電位電源端子と称されることがある。Ｐ端子９１Ｐは、表面金属体５２のＰ配線５４に接続されている。つまり、Ｐ端子９１Ｐは、上アーム９Ｈを構成する半導体素子４０Ｈのドレイン電極４０Ｄに接続されている。
Ｐ端子９１Ｐは、Ｐ配線５４におけるＹ方向の一端付近に接続されている。Ｐ端子９１Ｐは、Ｐ配線５４との接続部（接合部）からＹ方向に延び、側面３０ｃにおいてＺ方向の中央付近から封止体３０の外に突出している。本実施形態の半導体装置２０は、２本のＰ端子９１Ｐを備えている。図８に示すように、Ｐ端子９１Ｐのひとつは一対の延設部５４２のひとつに接続され、他のひとつは一対の延設部５４２の他のひとつに接続されている。Ｐ端子９１Ｐは、平面視においてＮ端子９１Ｎと隣り合うように、延設部５４２のそれぞれにおいて切り欠き５４０に近い位置、つまり内寄りに配置されている。２つのＰ端子９１Ｐは、Ｘ方向に並んで配置されている。２つのＰ端子９１Ｐは、Ｚ方向においてほぼ同じ位置に配置されている。
Ｎ端子９１Ｎは、平滑コンデンサ５の負極端子に電気的に接続される。Ｎ端子９１Ｎは負極端子、低電位電源端子と称されることがある。Ｎ端子９１Ｎは、表面金属体６２のＮ配線６４に接続されている。つまり、Ｎ端子９１Ｎは、下アーム９Ｌを構成する半導体素子４０Ｌのソース電極４０Ｓに接続されている。
Ｎ端子９１Ｎは、Ｎ配線６４におけるＹ方向の一端付近に接続されている。Ｎ端子９１Ｎは、Ｎ配線６４との接合部からＹ方向に延び、側面３０ｃにおいてＺ方向の中央付近から封止体３０の外に突出している。半導体装置２０は、２本のＮ端子９１Ｎを備えている。Ｎ端子９１Ｎのひとつは一対の延設部６４２のひとつに接続され、他のひとつは一対の延設部６４２の他のひとつに接続されている。２つのＮ端子９１Ｎは、Ｘ方向に並んで配置されている。２つのＮ端子９１Ｎは、Ｚ方向においてほぼ同じ位置に配置されている。
２つのＮ端子９１Ｎは、Ｘ方向において２つのＰ端子９１Ｐの外側に配置されている。平面視において、Ｎ端子９１ＮのひとつはＰ端子９１Ｐのひとつの近傍に配置され、Ｎ端子９１Ｎの他のひとつはＰ端子９１Ｐの他のひとつの近傍に配置されている。Ｘ方向において隣り合うＮ端子９１ＮとＰ端子９１Ｐは、封止体３０から突出した部分を含む一部分において、互いに側面が対向している。
出力端子９２は、モータジェネレータ３の対応する相の巻線３ａ（固定子コイル）に電気的に接続される。出力端子９２は、Ｏ端子、交流端子などと称されることがある。図３および図８に示すように、出力端子９２は、基板５０における表面金属体５２の中継配線５５に接続されている。つまり、出力端子９２は、上アーム９Ｈと下アーム９Ｌとの接続点に接続されている。
出力端子９２は、中継配線５５におけるＹ方向の一端付近に接続されている。出力端子９２は、中継配線５５との接合部からＹ方向に延び、側面３０ｄにおいてＺ方向の中央付近から封止体３０の外に突出している。半導体装置２０は、２本の出力端子９２を備えている。出力端子９２のひとつは一対の延設部５５２のひとつに接続され、他のひとつは一対の延設部５５２の他のひとつに接続されている。２つの出力端子９２は、Ｘ方向に並んで配置されている。２つの出力端子９２は、Ｚ方向においてほぼ同じ位置に配置されている。
信号端子９３は、駆動回路を含む回路基板１３に電気的に接続される。信号端子９３Ｈは、ボンディングワイヤ１１０などの接続部材を介して、半導体素子４０Ｈのパッド４０Ｐに電気的に接続されている。信号端子９３Ｈは、半導体素子４０Ｈのゲート電極に駆動電圧を印加するための端子を含む。本実施形態の半導体装置２０は、２本の信号端子９３Ｈを備えている。信号端子９３Ｈは、平面視においてＰ配線５４の切り欠き５４０に重なる位置に配置されている。信号端子９３Ｈにおいて、ボンディングワイヤ１１０との接合部は、表面金属体５２ではなく、絶縁基材５１と対向している。２本の信号端子９３Ｈは、Ｘ方向に横並びで配置されている。
信号端子９３Ｈは、ボンディングワイヤ１１０との接合部からＹ方向に延び、側面３０ｃにおいてＺ方向の中央付近から封止体３０の外に突出している。信号端子９３Ｈの突出部の少なくとも一部は、電源端子９１と同方向に延びている。信号端子９３Ｈは、Ｘ方向において、２つのＰ端子９１Ｐの間に配置されている。つまり、側面３０ｃから突出する外部接続端子９０は、Ｘ方向において、Ｎ端子９１Ｎ、Ｐ端子９１Ｐ、２本の信号端子９３Ｈ、Ｐ端子９１Ｐ、Ｎ端子９１Ｎの順に配置されている。２本の信号端子９３Ｈは、電源端子９１の間のスペースに配置されている。
信号端子９３Ｌは、ボンディングワイヤ１１０などの接続部材を介して、半導体素子４０Ｌのパッド４０Ｐに電気的に接続されている。信号端子９３Ｌは、半導体素子４０Ｌのゲート電極に駆動電圧を印加するための端子を含む。本実施形態の半導体装置２０は、４本の信号端子９３Ｌを備えている。信号端子９３Ｌは、平面視において中継配線５５の切り欠き５５０に重なる位置に配置されている。信号端子９３Ｌにおいて、ボンディングワイヤ１１０との接合部は、表面金属体５２ではなく、絶縁基材５１と対向している。４本の信号端子９３Ｌは、Ｘ方向に横並びで配置されている。
信号端子９３Ｌは、ボンディングワイヤ１１０との接合部からＹ方向に延び、側面３０ｄにおいてＺ方向の中央付近から封止体３０の外に突出している。信号端子９３Ｌの突出部の少なくとも一部は、出力端子９２と同方向に延びている。信号端子９３Ｌは、Ｘ方向において、２つの出力端子９２の間に配置されている。つまり、側面３０ｄから突出する外部接続端子９０は、Ｘ方向において、出力端子９２、４本の信号端子９３Ｌ、出力端子９２の順に配置されている。４本の信号端子９３Ｌは、出力端子９２の間のスペースに配置されている。信号端子９３（９３Ｈ、９３Ｌ）、および、信号端子９３とパッド４０Ｐとの接続構造の詳細ついては、後述する。
半導体素子４０のドレイン電極４０Ｄは、接合材１００を介して表面金属体５２に接合されている。半導体素子４０のソース電極４０Ｓは、接合材１０１を介して導電スペーサ７０に接合されている。導電スペーサ７０は、接合材１０２を介して表面金属体６２に接合されている。継手部８１は、接合材１０３を介して表面金属体５２、６２に接合されている。外部接続端子９０のうち、主端子であるＰ端子９１Ｐ、Ｎ端子９１Ｎ、および出力端子９２は、接合材１０４を介して表面金属体５２、６２に接合されている。
接合材１００～１０４は、導電性を有する接合材である。たとえば、接合材１００～１０４として、はんだを採用することができる。はんだの一例は、Ｓｎの他に、Ｃｕ、Ｎｉなどを含む多元系の鉛フリーはんだである。はんだに代えて、焼結銀などのシンター系の接合材を用いてもよい。
Ｐ端子９１Ｐ、Ｎ端子９１Ｎ、および出力端子９２は、接合材１０４を介さずに、対応する表面金属体５２、６２に直接的に接合されてもよい。Ｐ端子９１Ｐ、Ｎ端子９１Ｎ、および出力端子９２は、たとえば超音波接合、摩擦撹拌接合、レーザ溶接などにより、表面金属体５２、６２に直接接合されてもよい。継手部８１が基板５０、６０とは別に設けられる場合、継手部８１は、表面金属体５２、６２に直接接合されてもよい。
上記したように、半導体装置２０では、封止体３０によって一相分の上下アーム回路９を構成する複数の半導体素子４０が封止されている。封止体３０は、複数の半導体素子４０、基板５０の一部、基板６０の一部、複数の導電スペーサ７０、アーム接続部８０、および外部接続端子９０それぞれの一部を、一体的に封止（被覆）している。封止体３０は、基板５０、６０において、絶縁基材５１、６１および表面金属体５２、６２を封止している。
半導体素子４０は、Ｚ方向において、基板５０、６０の間に配置されている。半導体素子４０は、対向配置された基板５０、６０によって挟まれている。これにより、半導体素子４０の熱を、Ｚ方向において両側に放熱することができる。半導体装置２０は、両面放熱構造をなしている。基板５０の裏面５０ｂは、封止体３０の一面３０ａと略面一となっている。基板６０の裏面６０ｂは、封止体３０の裏面３０ｂと略面一となっている。裏面５０ｂ、６０ｂが露出面であるため、放熱性を高めることができる。
Ｘ方向に並んで配置された２つの半導体素子４０Ｈ（４１Ｈ、４２Ｈ）は、表面金属体５２、６２、導電スペーサ７０、および接合材１００～１０２により、互いに並列接続されている。Ｘ方向に並んで配置された２つの半導体素子４０Ｌ（４１Ｌ、４２Ｌ）は、表面金属体５２、６２、導電スペーサ７０、および接合材１００～１０２により、互いに並列接続されている。
＜半導体素子およびその配置＞
次に、図１１～図１３に基づき、半導体素子４０およびその配置について説明する。図１１は、Ｘ方向に並んで配置された複数の半導体素子４０の配置を示す平面図である。図１１では、一例として、下アーム９Ｌ側の半導体素子４０Ｌの配置を示している。図１２は、下アーム９Ｌ側の信号端子９３Ｌおよび半導体素子４０Ｌ（４１Ｌ、４２Ｌ）の配置とワイヤ接続構造を示している。図１３は、上アーム９Ｈ側の信号端子９３Ｈおよび半導体素子４０Ｈ（４１Ｈ、４２Ｈ）の配置とワイヤ接続構造を示している。
以下において、Ｘ方向を左右方向と示すことがある。具体的には、半導体素子４１Ｌから見た半導体素子４２Ｌの方向を右方向、半導体素子４２Ｌから見た半導体素子４１Ｌの方向を左方向と示すことがある。また、Ｙ方向を上下方向と示すことがある。具体的には、半導体素子４０Ｈから見た半導体素子４０Ｌの方向を下方向、半導体素子４０Ｌから見た半導体素子４０Ｈの方向を上方向と示すことがある。
図１１に示すように、平面略矩形状をなす半導体素子４０は、４つの角部Ｃ１、Ｃ２、Ｃ３、Ｃ４と、４つの辺部４０ａ、４０ｂ、４０ｃ、４０ｄをそれぞれ有している。角部Ｃ１～Ｃ４および辺部４０ａ～４０ｄは、平面視において半導体素子４０の外形輪郭を規定している。角部Ｃ１、Ｃ３は互いに対角の位置にあり、角部Ｃ２、Ｃ４は互いに対角の位置にある。辺部４０ａは、角部Ｃ１、Ｃ４をつなぐ辺である。辺部４０ｂは、角部Ｃ１、Ｃ２をつなぐ辺である。辺部４０ｃは、角部Ｃ２、Ｃ３をつなぐ辺である。辺部４０ｃは、辺部４０ａとは反対の辺である。辺部４０ｄは、角部Ｃ３、Ｃ４をつなぐ辺である。辺部４０ｄは、辺部４０ｂとは反対の辺である。
ソース電極４０Ｓは、切り欠き４３を有している。ソース電極４０Ｓは、パッド４０Ｐを角部Ｃ１の周辺（近傍）に偏って設けるために、切り欠かれている。本実施形態の切り欠き４３は、平面略長方形状をなしている。切り欠き４３は、角部Ｃ１に対応して設けられている。たとえば半導体素子４１Ｌにおいて、切り欠き４３は、Ｘ方向を長手方向、Ｙ方向を短手方向とする。半導体素子４２Ｌにおいて、切り欠き４３は、Ｘ方向を短手方向、Ｙ方向を長手方向とする。ソース電極４０Ｓは、平面略矩形状から切り欠き４３を除いた形状、つまり略Ｌ字状をなしている。導電スペーサ７０も、平面視においてソース電極４０Ｓと同様の形状をなしている。
半導体素子４０は、４つのパッド４０Ｐを有している。パッド４０Ｐは、ゲートパッドＧＰ、ケルビンソースパッドＫＳＰ、アノードパッドＡＰ、およびカソードパッドＫＰを含んでいる。ゲートパッドＧＰは、ＭＯＳＦＥＴ１１のゲート電極に駆動電圧を印加するためのパッド４０Ｐである。つまりゲートパッドＧＰは、主電極であるドレイン電極４０Ｄとソース電極４０Ｓとの間に流れる主電流を制御するゲート電極用のパッド４０Ｐである。ケルビンソースパッドＫＳＰは、ＭＯＳＦＥＴ１１のソース電位、つまりソース電極４０Ｓの電位を検出するためのパッド４０Ｐである。アノードパッドＡＰは、半導体素子４０が備える図示しない感温ダイオードのアノード電位を検出するためのパッド４０Ｐである。カソードパッドＫＰは、感温ダイオードのカソード電位を検出するためのパッド４０Ｐである。ケルビンソースパッドＫＳＰが、第２主電極の電位を検出するためのケルビンパッドに相当する。
パッド４０Ｐは、平面視において切り欠き４３の形成された領域を含むパッド形成領域内に設けられている。パッド形成領域は、たとえば切り欠き４３の形成領域と略一致している。パッド形成領域は、角部Ｃ１に偏って設けられている。つまり、パッド４０Ｐは、角部Ｃ１の周辺（近傍）に偏って設けられている。パッド形成領域は、平面略矩形状をなしている。複数のパッド４０Ｐは、辺部４０ａに沿って、角部Ｃ１側から、ゲートパッドＧＰ、ケルビンソースパッドＫＳＰ、アノードパッドＡＰ、カソードパッドＫＰの順に並んでいる。角部Ｃ１が、第１角部に相当する。
図１１および図１２に示すように、Ｘ方向に並んで配置された２つの半導体素子４０Ｌにおいて、第１素子である半導体素子４１Ｌは、辺部４０ａが信号端子９３Ｌに対向し、辺部４０ｂが半導体素子４２Ｌに対向するように配置されている。４つのパッド４０Ｐは、Ｘ方向に並んでいる。パッド４０Ｐは、Ｙ方向においてソース電極４０Ｓと並んでいる。パッド４０Ｐは、Ｙ方向において、信号端子９３Ｌ側に偏って配置されている。Ｙ方向において、パッド４０Ｐは、辺部４０ａ側に偏って配置されている。パッド４０Ｐは、Ｘ方向においてソース電極４０Ｓと並んでいる。パッド４０Ｐは、Ｘ方向において、半導体素子４２Ｌ側に偏って配置されている。Ｘ方向において、パッド４０Ｐは、辺部４０ｂ側に偏って配置されている。
第２素子である半導体素子４２Ｌは、パッド４０Ｐが半導体素子４１Ｌに近づくように、半導体素子４１Ｌの配置に対してＺ方向に沿う軸周りに９０度回転して配置されている。半導体素子４２Ｌは、辺部４０ｂが信号端子９３Ｌに対向し、辺部４０ａが半導体素子４１Ｌに対向するように配置されている。４つのパッド４０Ｐは、Ｙ方向に並んでいる。パッド４０Ｐは、Ｙ方向においてソース電極４０Ｓと並んでいる。パッド４０Ｐは、Ｙ方向において、信号端子９３Ｌ側に偏って配置されている。Ｙ方向において、パッド４０Ｐは、辺部４０ｂ側に偏って配置されている。パッド４０Ｐは、Ｘ方向においてソース電極４０Ｓと並んでいる。パッド４０Ｐは、Ｘ方向において、半導体素子４１Ｌ側に偏って配置されている。Ｘ方向において、パッド４０Ｐは、辺部４０ａ側に偏って配置されている。半導体素子４１Ｌ、４２Ｌにおいて、辺部４０ａが第１辺部に相当し、辺部４０ｂが第２辺部に相当する。
９０度回転配置により、角部Ｃ１は、半導体素子４１Ｌにおいて右下に位置し、半導体素子４２Ｌにおいて左下に位置している。つまり、半導体素子４１Ｌの角部Ｃ１と半導体素子４２Ｌの角部Ｃ１とが、Ｘ方向において対向している。よって、図１１に示すように、Ｘ方向において、２つの半導体素子４０Ｌにおけるパッド４０Ｐの配置領域の幅Ｗ１が短い。幅Ｗ１は、並び方向であるＸ方向において、半導体素子４１Ｌのパッド４０Ｐにおいて半導体素子４２Ｌから最も離れた部分と、半導体素子４２Ｌのパッド４０Ｐにおいて半導体素子４１Ｌから最も離れた部分との距離（長さ）である。２つの半導体素子４０Ｌのパッド４０Ｐは、Ｙ方向において信号端子９３Ｌ側、つまり封止体３０の側面３０ｄ側に偏って配置されている。
上記したように、半導体素子４１Ｈ、４２Ｈの配置と、半導体素子４１Ｌ、４２Ｌの配置とは、Ｚ方向に沿う軸周りに２回対称性を有している。２つの半導体素子４０Ｈは、２つの半導体素子４０Ｌを、Ｚ方向に沿う軸周りに１８０度回転、つまり反転した配置に略一致する。このため、半導体素子４０Ｈと半導体素子４０Ｌとにおいて、第１素子および第２素子の配置は、Ｘ方向（左右方向）において逆である。
図１３に示すように、Ｘ方向に並んで配置された２つの半導体素子４０Ｈにおいて、第１素子である半導体素子４１Ｈは、辺部４０ａが信号端子９３Ｈに対向し、辺部４０ｂが半導体素子４２Ｈに対向するように配置されている。４つのパッド４０Ｐは、Ｘ方向に並んでいる。パッド４０Ｐは、Ｙ方向においてソース電極４０Ｓと並んでいる。パッド４０Ｐは、Ｙ方向において、信号端子９３Ｈ側に偏って配置されている。Ｙ方向において、パッド４０Ｐは、辺部４０ａ側に偏って配置されている。パッド４０Ｐは、Ｘ方向においてソース電極４０Ｓと並んでいる。パッド４０Ｐは、Ｘ方向において、半導体素子４２Ｈ側に偏って配置されている。Ｘ方向において、パッド４０Ｐは、辺部４０ｂ側に偏って配置されている。
第２素子である半導体素子４２Ｈは、パッド４０Ｐが半導体素子４１Ｈに近づくように、半導体素子４１Ｈの配置に対してＺ方向に沿う軸周りに９０度回転して配置されている。半導体素子４２Ｈは、辺部４０ｂが信号端子９３Ｈに対向し、辺部４０ａが半導体素子４１Ｈに対向するように配置されている。４つのパッド４０Ｐは、Ｙ方向に並んでいる。パッド４０Ｐは、Ｙ方向においてソース電極４０Ｓと並んでいる。パッド４０Ｐは、Ｙ方向において、信号端子９３Ｈ側に偏って配置されている。Ｙ方向において、パッド４０Ｐは辺部４０ｂ側に偏っている。パッド４０Ｐは、Ｘ方向においてソース電極４０Ｓと並んでいる。パッド４０Ｐは、Ｘ方向において、半導体素子４１Ｌ側に偏って配置されている。Ｘ方向において、パッド４０Ｐは辺部４０ａ側に偏って配置されている。半導体素子４１Ｈ、４２Ｈにおいて、辺部４０ａが第１辺部に相当し、辺部４０ｂが第２辺部に相当する。
９０度回転配置により、角部Ｃ１は、半導体素子４１Ｈにおいて左上に位置し、半導体素子４２Ｈにおいて右上に位置している。つまり、半導体素子４１Ｈの角部Ｃ１と半導体素子４２Ｈの角部Ｃ１が、Ｘ方向において対向している。よって、Ｘ方向において、２つの半導体素子４０Ｈにおけるパッド４０Ｐの配置領域の幅が短い。半導体素子４０Ｈのパッド４０Ｐの配置領域の幅は、たとえば上記した幅Ｗ１と同等である。２つの半導体素子４０Ｈのパッド４０Ｐは、Ｙ方向において信号端子９３Ｈ側、つまり封止体３０の側面３０ｃ側に偏って配置されている。
半導体素子４０Ｈのパッド４０Ｐと、半導体素子４０Ｌのパッド４０Ｐは、半導体素子４０Ｈ、４０Ｌの並び方向であるＹ方向において、互いに対向する辺（辺部４０ｃ、４０ｄ）ではなく、対向辺とは反対の辺（辺部４０ａ、４０ｂ）側に偏っている。
＜信号端子の配置および信号端子とパッドとの接続構造＞
次に、図１２および図１３に基づき、信号端子９３の配置、および、信号端子９３とパッド４０Ｐとの接続構造について説明する。
上記したように、半導体装置２０は、信号端子９３として、２本の信号端子９３Ｈと、４本の信号端子９３Ｌを備えている。信号端子９３Ｈは、Ｙ方向において、信号端子９３Ｌとの間に半導体素子４０を挟むように配置されている。信号端子９３Ｈは、４本の電源端子９１（９１Ｐ、９１Ｎ）とともにＸ方向に並んで配置されている。信号端子９３Ｈは、電源端子９１の間に配置されている。信号端子９３Ｌは、２本の出力端子９２とともにＸ方向に並んで配置されている。信号端子９３Ｌは、出力端子９２の間に配置されている。Ｘ方向において体格の増大を抑制するために、信号端子９３Ｈを２本とし、信号端子９３Ｌを４本としている。これにより、外部接続端子９０の本数を、側面３０ｃ側と側面３０ｄ側のそれぞれにおいて６本としている。
図１２に示すように、信号端子９３Ｌは、ゲート端子９３Ｇと、ケルビンソース端子９３ＫＳと、アノード端子９３Ａと、カソード端子９３Ｋを含んでいる。４本の信号端子９３Ｌは、半導体素子４２Ｌから半導体素子４１Ｌに向かう方向において、ゲート端子９３Ｇ、ケルビンソース端子９３ＫＳ、アノード端子９３Ａ、カソード端子９３Ｋの順に並んでいる。４本の信号端子９３Ｌの配置は、第１素子である半導体素子４１Ｌのパッド４０Ｐの配置に対応している。信号端子９３Ｌが、半導体素子４０Ｌに対する並設端子に相当する。
４本の信号端子９３Ｌのうち、ゲート端子９３Ｇおよびケルビンソース端子９３ＫＳは、第１延設部９３１と、第２延設部９３２を有している。第１延設部９３１は、平面視においてＹ方向に延びている。第２延設部９３２は、複数のボンディングワイヤ１１０を接続するために、第１延設部９３１からＸ方向に延びている。Ｘ方向に延びる第２延設部９３２に対してボンディングワイヤ１１０を接続できるため、Ｙ方向に略平行な基準線に対して、ボンディングワイヤ１１０の角度を緩やかにすることができる。本実施形態の第２延設部９３２は、第１延設部９３１における半導体素子４０Ｌ側の端部に連なっている。これにより、ゲート端子９３Ｇおよびケルビンソース端子９３ＫＳのそれぞれは、平面略Ｌ字状をなしている。
ゲート端子９３Ｇおよびケルビンソース端子９３ＫＳは、お互いの第２延設部９３２がＹ方向に並ぶ、つまりＹ方向において対向するように配置されている。Ｙ方向において、ゲート端子９３Ｇの第２延設部９３２のほうが、ケルビンソース端子９３ＫＳの第２延設部９３２よりも半導体素子４０Ｌに近い。アノード端子９３Ａおよびカソード端子９３Ｋのそれぞれは、平面視においてＹ方向に延びている。アノード端子９３Ａおよびカソード端子９３Ｋのそれぞれは、第２延設部９３２を有していない。
信号端子９３Ｌの一部は、Ｘ方向に並んで配置された半導体素子４１Ｌの辺部４０ｂと半導体素子４２Ｌの辺部４０ａの間に位置している。具体的には、ゲート端子９３Ｇの一部、ケルビンソース端子９３ＫＳの一部、およびアノード端子９３Ａの一部が、Ｘ方向において半導体素子４１Ｌ、４２Ｌの間、つまり図１２に示す一点鎖線間の非素子配置領域に位置している。
半導体素子４１Ｌにおいて、ゲートパッドＧＰは、ボンディングワイヤ１１０を介して、ゲート端子９３Ｇに接続されている。ケルビンソースパッドＫＳＰは、ボンディングワイヤ１１０を介して、ケルビンソース端子９３ＫＳに接続されている。アノードパッドＡＰは、ボンディングワイヤ１１０を介して、アノード端子９３Ａに接続されている。カソードパッドＫＰは、ボンディングワイヤ１１０を介して、カソード端子９３Ｋに接続されている。半導体素子４１Ｌに接続されたすべてのボンディングワイヤ１１０は、平面視において辺部４０ａと交差している。
半導体素子４２Ｌにおいて、ゲートパッドＧＰは、ボンディングワイヤ１１０を介して、ゲート端子９３Ｇに接続されている。ケルビンソースパッドＫＳＰは、ボンディングワイヤ１１０を介して、ケルビンソース端子９３ＫＳに接続されている。アノードパッドＡＰは、ボンディングワイヤ１１０Ｓを介して、隣に位置するケルビンソースパッドＫＳＰに接続されている。カソードパッドＫＰには、ボンディングワイヤ１１０が接続されていない。感温ダイオードのアノードは、ケルビンソースパッドＫＳＰに接続されて、ソース電位に固定されている。半導体素子４２Ｌに接続されたすべてのボンディングワイヤ１１０は、平面視において辺部４０ｂと交差している。
ボンディングワイヤ１１０Ｓは、ケルビンソースパッドＫＳＰとケルビンソース端子９３ＫＳとをつなぐボンディングワイヤ１１０に連なってもよい。つまり、ケルビンソースパッドＫＳＰとケルビンソース端子９３ＫＳとをつなぐボンディングワイヤ１１０の一部でもよい。ボンディングワイヤ１１０Ｓは、ケルビンソースパッドＫＳＰとケルビンソース端子９３ＫＳとをつなぐボンディングワイヤ１１０とは別に設けられてもよい。
ゲートパッドＧＰについては、半導体素子４１Ｌ、４２Ｌのいずれも、ボンディングワイヤ１１０を介して対応するゲート端子９３Ｇの第２延設部９３２に接続されている。ケルビンソースパッドＫＳＰについては、半導体素子４１Ｌ、４２Ｌのいずれも、ボンディングワイヤ１１０を介して対応するケルビンソース端子９３ＫＳの第２延設部９３２に接続されている。アノードパッドＡＰについては、半導体素子４１Ｌのみが、ボンディングワイヤ１１０を介して対応するアノード端子９３Ａに接続されている。カソードパッドＫＰについては、半導体素子４１Ｌのみが、ボンディングワイヤ１１０を介して対応するカソード端子９３Ｋに接続されている。
図１３に示すように、信号端子９３Ｈは、ゲート端子９３Ｇと、ケルビンソース端子９３ＫＳを含んでいる。２本の信号端子９３Ｈは、半導体素子４１Ｈから半導体素子４２Ｈに向かう方向において、ゲート端子９３Ｇ、ケルビンソース端子９３ＫＳの順に並んでいる。信号端子９３Ｈは、アノード端子９３Ａと、カソード端子９３Ｋを含んでいない。信号端子９３Ｈが、半導体素子４０Ｈに対する並設端子に相当する。
信号端子９３Ｈのゲート端子９３Ｇおよびケルビンソース端子９３ＫＳも、第１延設部９３１と、第２延設部９３２を有している。ゲート端子９３Ｇおよびケルビンソース端子９３ＫＳのそれぞれは、平面略Ｌ字状をなしている。ゲート端子９３Ｇおよびケルビンソース端子９３ＫＳは、お互いの第２延設部９３２がＹ方向に並ぶ、つまりＹ方向において対向するように配置されている。Ｙ方向において、ゲート端子９３Ｇの第２延設部９３２のほうが、ケルビンソース端子９３ＫＳの第２延設部９３２よりも半導体素子４０Ｈの近い。
信号端子９３Ｈの一部は、Ｘ方向に並んで配置された半導体素子４１Ｈの辺部４０ｂと半導体素子４２Ｈの辺部４０ａとの間に位置している。具体的には、ゲート端子９３Ｇの一部、およびケルビンソース端子９３ＫＳの一部が、Ｘ方向において半導体素子４１Ｈ、４２Ｈの間、つまり図１３に示す一点鎖線間の非素子配置領域に位置している。
半導体素子４１Ｈにおいて、ゲートパッドＧＰは、ボンディングワイヤ１１０を介して、ゲート端子９３Ｇに接続されている。ケルビンソースパッドＫＳＰは、ボンディングワイヤ１１０を介して、ケルビンソース端子９３ＫＳに接続されている。アノードパッドＡＰは、ボンディングワイヤ１１０Ｓを介して、ケルビンソース端子９３ＫＳに接続されている。カソードパッドＫＰには、ボンディングワイヤ１１０が接続されていない。感温ダイオードのアノードは、ケルビンソース端子９３ＫＳに接続されて、ソース電位に固定されている。半導体素子４１Ｈに接続されたすべてのボンディングワイヤ１１０は、平面視において辺部４０ａと交差している。
半導体素子４２Ｈにおいて、ゲートパッドＧＰは、ボンディングワイヤ１１０を介して、ゲート端子９３Ｇに接続されている。ケルビンソースパッドＫＳＰは、ボンディングワイヤ１１０を介して、ケルビンソース端子９３ＫＳに接続されている。アノードパッドＡＰは、ボンディングワイヤ１１０Ｓを介して、ケルビンソースパッドＫＳＰに接続されている。カソードパッドＫＰには、ボンディングワイヤ１１０が接続されていない。感温ダイオードのアノードは、ケルビンソースパッドＫＳＰに接続されて、ソース電位に固定されている。半導体素子４２Ｈに接続されたすべてのボンディングワイヤ１１０は、平面視において辺部４０ｂと交差している。
ゲートパッドＧＰについては、半導体素子４１Ｈ、４２Ｈのいずれも、ボンディングワイヤ１１０を介して対応するゲート端子９３Ｇの第２延設部９３２に接続されている。ケルビンソースパッドＫＳＰについては、半導体素子４１Ｈ、４２Ｈのいずれも、ボンディングワイヤ１１０を介して対応するケルビンソース端子９３ＫＳの第２延設部９３２に接続されている。
＜信号端子と回路基板との接続構造＞
次に、図１４および図１５に基づき、半導体装置２０の信号端子９３と回路基板１３との接続構造について説明する。図１４は、信号端子９３の屈曲状態を示している。図１５は、信号端子９３と回路基板１３との接続構造を示している。図１５は、図１４をＸ１方向から見た側面図である。
本実施形態の信号端子９３は、回路基板１３との接続のために折り曲げられる。信号端子９３は、たとえばプレス加工等により折り曲げられる。図１４および図１５に示すように、信号端子９３は、封止体３０の外で屈曲し、Ｚ方向に延びている。信号端子９３は、略９０度の角度で屈曲している。すべての信号端子９３は、封止体３０の一面３０ａおよび裏面３０ｂのうち、裏面３０ｂ側に延びている。信号端子９３は、Ｙ方向に延びる部分と、Ｚ方向に延びる部分を有している。
すべての信号端子９３（９３Ｈ、９３Ｌ）は、共通（単一）の回路基板１３に接続されている。図１５に示す例では、信号端子９３が、回路基板１３の図示しないスルーホールに挿入実装されている。回路基板１３は、半導体装置２０（封止体３０）との間に、所定の距離を有して配置されている。
図１５に示す例では、Ｚ方向において、半導体装置２０の両側に、冷却器１２０の熱交換部１２１が配置されている。熱交換部１２１は、Ｚ方向において半導体装置２０を挟んでいる。冷却器１２０は、熱交換部１２１の流路内に冷媒が流通することで、半導体装置２０を冷却する。流路に流す冷媒としては、たとえば水やアンモニアなどの相変化する冷媒や、エチレングリコール系などの相変化しない冷媒を用いることができる。封止体３０の裏面３０ｂ上の熱交換部１２１は、回路基板１３と半導体装置２０との間の隙間に配置されている。半導体装置２０は、回路基板１３、および冷却器１２０とともに、パワーモジュール１３０を構成している。パワーモジュール１３０は、Ｘ方向に並んで配置された三相分の半導体装置２０を備えてもよい。回路基板１３は、三相分の半導体装置２０の信号端子９３に対して共通に設けてもよい。
＜第１実施形態のまとめ＞
図１６は、参考例を示す平面図である。図１６は、図１２に対応している。参考例を示す図では、各要素の符号を、半導体装置２０の関連する要素の符号の末尾にｒを付加したものとしている。
図１６では、一例として、半導体素子４１Ｌｒおよび半導体素子４２Ｌｒと信号端子９３Ｌとの接続構造を示している。半導体素子４１Ｌｒ、４２Ｌｒにおいて、４つのパッド４０Ｐｒが辺部４０ａｒに沿ってＸ方向に並んでいる。パッド４０Ｐｒは、本実施形態同様、角部Ｃ１ｒ側から、ゲートパッドＧＰｒ、ケルビンソースパッドＫＳＰｒ、アノードパッドＡＰｒ、カソードパッドＫＰｒの順に並んでいる。パッド４０Ｐｒは、Ｘ方向において角部Ｃ１ｒに偏っておらず、辺部４０ａｒの中央付近、つまり角部Ｃ１ｒ、Ｃ４ｒの中間位置に設けられている。半導体素子４２Ｌｒは、半導体素子４１Ｌｒに対して９０度回転しておらず、平面視において半導体素子４１Ｌｒと同じ配置となっている。平面視における半導体素子４１Ｌｒ、４２Ｌｒの位置は、半導体素子４１Ｌ、４２Ｌの位置と同じとしている。
信号端子９３Ｌｒは、パッド４０Ｐｒごとに設けられている。半導体素子４１Ｌｒには、４本の信号端子９３Ｌｒ、具体的にはゲート端子９３Ｇｒ、ケルビンソース端子９３ＫＳｒ、アノード端子９３Ａｒ、およびカソード端子９３Ｋｒが接続されている。半導体素子４２Ｌｒには、半導体素子４１Ｌｒ同様、４本の信号端子９３Ｌｒが接続されている。信号端子９３Ｌｒは、ボンディングワイヤ１１０ｒを介して対応するパッド４０Ｐｒに接続されている。
上記したように、参考例では、ボンディングワイヤ１１０ｒの長さができる限り短くなり、ボンディングワイヤ１１０ｒの角度ができる限り緩やかとなるように、半導体素子４１Ｌｒ、４２Ｌｒごとにパッド４０Ｐｒと同数の信号端子９３Ｌｒを設けている。なお、ボンディングワイヤ１１０ｒの角度とは、パッド４０Ｐの延設方向であるＹ方向に略平行な基準線に対する、ボンディングワイヤ１１０ｒにおいてパッド４０Ｐｒと信号端子９３Ｌｒとを結ぶ部分がなす角度である。
図１７は、信号端子による回路基板１３のデッドスペースを示している。図１７では、本実施形態の半導体装置２０によるデッドスペースＤＳを一点鎖線で示している。参考線として、図１６に示した参考例によるデッドスペースＤＳｒを破線で示している。
デッドスペースは、回路基板１３において、第１素子に対応する信号端子の接続部位、第２素子に対応する信号端子の接続部位、および接続部位間の領域である。デッドスペースは、実装禁止領域と称されることがある。図１６に示したように参考例の場合、たとえば半導体素子４１Ｌｒ、４２Ｌｒのパッド４０Ｐｒ間の距離が長く、２つの半導体素子４１Ｌｒ、４２Ｌｒにおいてパッド４０Ｐｒの配置領域も大きい。このため、半導体素子４１Ｌｒに対応する信号端子９３Ｌｒの接続部位と、半導体素子４２Ｌｒに対応する信号端子９３Ｌｒの接続部位との間の領域が長くなる。また、２つの半導体素子４１Ｌｒ、４２Ｌｒに対応する信号端子９３Ｌｒの配置領域も長くなる。よって、図１７に示すように、デッドスペースＤＳｒが大きくなる。図１７では、上アーム側のデッドスペースＤＳｒについても図示している。
これに対し、本実施形態の半導体装置２０によれば、Ｘ方向に並んで配置される半導体素子４１Ｌ、４２Ｌが互いに共通の構造を有している。共通構造において、パッド４０Ｐは、角部Ｃ１の周辺に偏って設けられている。半導体素子４１Ｌは、辺部４０ａがＹ方向において信号端子９３Ｌと対向し、辺部４０ｂがＸ方向において半導体素子４２Ｌと対向するように配置されている。半導体素子４２Ｌは、辺部４０ｂがＹ方向において信号端子９３Ｌと対向し、辺部４０ａがＸ方向において半導体素子４１Ｌと対向するように、半導体素子４１Ｌの配置に対して９０度回転して配置されている。上記した半導体素子４１Ｌ、４２Ｌの配置により、図１１に示したように、２つの半導体素子４１Ｌ、４２Ｌのパッド配置領域が、Ｘ方向において短くなる。パッド配置領域が短くなるため、複数の信号端子９３Ｌの配置領域を、Ｘ方向において短くすることができる。
同様に、Ｘ方向に並んで配置される半導体素子４１Ｈ、４２Ｈが互いに共通の構造を有している。共通構造において、パッド４０Ｐは、角部Ｃ１の周辺に偏って設けられている。半導体素子４１Ｈは、辺部４０ａがＹ方向において信号端子９３Ｈと対向し、辺部４０ｂがＸ方向において半導体素子４２Ｈと対向するように配置されている。半導体素子４２Ｈは、辺部４０ｂがＹ方向において信号端子９３Ｈと対向し、辺部４０ａがＸ方向において半導体素子４１Ｈと対向するように、半導体素子４１Ｈの配置に対して９０度回転して配置されている。上記した半導体素子４１Ｈ、４２Ｈの配置により、２つの半導体素子４１Ｈ、４２Ｈのパッド配置領域がＸ方向において短くなる。パッド配置領域が短くなるため、複数の信号端子９３Ｈの配置領域を、Ｘ方向において短くすることができる。
以上より、本実施形態の半導体装置２０によれば、パッド配置領域、ひいては回路基板１３における信号端子９３の配置領域を、参考例に較べて小さくすることができる。よって、回路基板１３において、信号端子９３起因のデッドスペースＤＳを低減することができる。
図１８および図１９は、図１６とは別の参考例における信号端子とパッドとの接続構造を示している。図１８および図１９も、図１２に対応している。図１８に示す参考例において、パッド４０Ｐｒの配置および半導体素子４１Ｌｒ、４２Ｌｒの配置は、図１６に示した構成と同様である。その他の構成については半導体装置２０と同様である。図１８に示す参考例において、信号端子９３Ｌｒは、本実施形態の信号端子９３Ｌと同様に、ゲート端子９３Ｇｒ、ケルビンソース端子９３ＫＳｒ、アノード端子９３Ａｒ、およびカソード端子９３Ｋｒをそれぞれ１本ずつ含んでいる。
図１８に示すように、半導体素子４１Ｌｒ、４２ＬｒのゲートパッドＧＰｒは、ボンディングワイヤ１１０ｒを介して共通のゲート端子９３Ｇｒに接続されている。半導体素子４１Ｌｒ、４２ＬｒのケルビンソースパッドＫＳＰｒは、ボンディングワイヤ１１０ｒを介して共通のケルビンソース端子９３ＫＳｒに接続されている。半導体素子４１ＬｒのアノードパッドＡＰｒはボンディングワイヤ１１０ｒを介してアノード端子９３Ａｒに接続され、半導体素子４２ＬｒのアノードパッドＡＰｒはボンディングワイヤ１１０ｒを介して、ケルビンソース端子９３ＫＳｒに接続されている。半導体素子４１ＬｒのカソードパッドＫＰｒはボンディングワイヤ１１０ｒを介してカソード端子９３Ｋｒに接続され、半導体素子４２ＬｒのカソードパッドＫＰｒは信号端子９３Ｌｒに接続されていない。
図１２との対比より、図１８に示す複数のボンディングワイヤ１１０ｒの少なくとも一部において、ワイヤ長さが本実施形態のボンディングワイヤ１１０より長いことが明らかである。また、複数のボンディングワイヤ１１０ｒの少なくとも一部において、角度が本実施形態のボンディングワイヤ１１０より急峻（大きい）ことが明らかである。
図１９に示す参考例において、半導体素子４１Ｌｒ、４２Ｌｒにおけるパッド４０Ｐｒの配置は、本実施形態に示した構成と同様である。パッド４０Ｐｒは、角部Ｃ１ｒに偏って設けられている。４つのパッド４０Ｐｒは、辺部４０ａｒに沿ってＸ方向に並んでいる。パッド４０Ｐｒは、角部Ｃ１ｒ側から、ゲートパッドＧＰｒ、ケルビンソースパッドＫＳＰｒ、アノードパッドＡＰｒ、カソードパッドＫＰｒの順に並んでいる。半導体素子４２Ｌｒは、半導体素子４１Ｌｒに対して９０度回転して配置されておらず、平面視において半導体素子４１Ｌｒと同じ配置となっている。その他の構成については半導体装置２０と同様である。図１９に示す参考例においても、信号端子９３Ｌｒは、ゲート端子９３Ｇｒ、ケルビンソース端子９３ＫＳｒ、アノード端子９３Ａｒ、およびカソード端子９３Ｋｒをそれぞれ１本ずつ含んでいる。
図１２との対比より、図１９に示す複数のボンディングワイヤ１１０ｒの少なくとも一部において、ワイヤ長さが本実施形態のボンディングワイヤ１１０より長いことが明らかである。また、複数のボンディングワイヤ１１０ｒの少なくとも一部において、角度が本実施形態のボンディングワイヤ１１０より急峻（大きい）ことが明らかである。さらに、ボンディングワイヤ１１０ｒの一部は、平面視において他のボンディングワイヤ１１０ｒと交差している。
図１８および図１９に示した例では、デッドスペースＤＳｒを小さくすべく単に配置領域が小さくなる信号端子９３Ｌｒの配置を採用しているため、パッド４０Ｐｒの配置領域が信号端子９３Ｌｒの配置領域に較べて十分に長い。このため、ボンディングワイヤ１１０ｒの少なくとも一部の長さが長くなったり、角度が大きくなってしまう。ボンディングワイヤ１１０ｒが長くなると、共通の信号端子９３Ｌｒに接続された複数のボンディングワイヤ１１０ｒの長さのばらつきが大きくなる。特に、ゲートパッドＧＰｒとゲート端子９３Ｇｒとを接続するボンディングワイヤ１１０ｒの長さのばらつきが大きいと、半導体素子４１Ｌｒ、４２Ｌｒに対する駆動電圧の印加タイミングに差が生じ、一方が他方に先んじてオンする虞がある。つまり、半導体素子４１Ｌｒ、４２Ｌｒの一方に電流が集中する虞がある。また、ボンディングワイヤ１１０ｒが長いと、封止体３０の成形時にワイヤ流れが生じる、つまり短絡や断線が生じる虞がある。ボンディングワイヤ１１０ｒの角度が大きいと、ボンディングワイヤ１１０ｒにおいて、パッド４０Ｐｒとの接続部から信号端子９３Ｌｒに引き出すネック部分（屈曲部分）が薄くなり、断線などの導通不良が生じる虞がある。
本実施形態では、Ｘ方向に並設される２つの半導体素子４０を共通構造にしてパッド４０Ｐを角部Ｃ１に偏って設けるとともに、ひとつの半導体素子４０（４２Ｈ、４２Ｌ）を、他のひとつの半導体素子４０（４１Ｈ、４１Ｌ）の配置に対して９０度回転して配置している。これにより、図１８および図１９に示した参考例に較べて、パッド４０Ｐの配置領域の長さ（幅Ｗ１）を短くすることができる。したがって、デッドスペースＤＳを低減しつつ、ボンディングワイヤ１１０に関する信頼性の低下を抑制することができる。
特に本実施形態では、図１２および図１３に示すように、ゲートパッドＧＰが、他のパッド４０Ｐよりも角部Ｃ１に近い。複数のパッド４０Ｐのうち、ゲートパッドＧＰが角部Ｃ１にもっとも近い。これにより、Ｘ方向に並設される２つの半導体素子４０においてゲートパッドＧＰが互いに近づき、且つ、Ｙ方向においてほぼ同じ位置に配置される。よって、２つのゲートパッドＧＰと共通のゲート端子９３Ｇを接続するボンディングワイヤ１１０それぞれの長さを短くすることができる。長さが短いことで長さのばらつきも小さくなり、駆動電圧の印加タイミングに差が生じるのを抑制することができる。つまり、主電流が半導体素子４０の一方に偏って流れるのを抑制することができる。
本実施形態では、複数の並設端子である信号端子９３Ｌの一部が、Ｘ方向において半導体素子４１Ｌの辺部４０ｂと半導体素子４２Ｌの辺部４０ａとの間に位置している。同様に、複数の並設端子である信号端子９３Ｈの一部が、Ｘ方向において半導体素子４１Ｈの辺部４０ｂと半導体素子４２Ｈの辺部４０ａとの間に位置している。これにより、信号端子９３の配置領域を短くし、回路基板１３におけるデッドスペースＤＳをさらに低減することができる。また、２つの半導体素子４０の間に位置する信号端子９３に接続されたボンディングワイヤ１１０の角度を緩やかに（小さく）することができる。これにより、ボンディングワイヤ１１０に断線などの導通不良が生じるのを抑制することができる。
複数の半導体素子４０が並んで配置され、並設された半導体素子４０が互いに熱的に接続された構成では、一部の半導体素子４０の感温ダイオードのみを使用して複数の半導体素子４０の過熱状態を保証することも可能である。よって、複数の半導体素子４０のうちの一部のみをアノード端子９３Ａおよびカソード端子９３Ｋに接続してもよい。この場合、信号端子９３の本数を低減することができる。しかしながら、アノード端子９３Ａおよびカソード端子９３Ｋに接続されない感温ダイオードを電位的に浮いた所謂フローティング状態にしておくと、半導体素子４０に不具合が生じる虞がある。
本実施形態では、ケルビンソースパッドＫＳＰの隣に、アノードパッドＡＰを設けている。そして、並設した２つの半導体素子４０Ｌのうち、半導体素子４２ＬのアノードパッドＡＰを、隣に位置するカソードパッドＫＰに電気的に接続している。これにより、信号端子９３Ｌの本数を低減しつつ、感温ダイオードがフローティング状態となるのを抑制することができる。ケルビンソースパッドＫＳＰの隣にアノードパッドＡＰが位置するため、接続構造を簡素化できる。
特に本実施形態では、半導体素子４０Ｈと半導体素子４０Ｌとが、基板５０、６０を介して熱的に接続されている。このため、４つの半導体素子４０のうち、半導体素子４１Ｌのみをアノード端子９３Ａおよびカソード端子９３Ｋに接続している。並設した２つの半導体素子４０Ｈについては、半導体素子４１ＨのアノードパッドＡＰを、隣に位置するカソードパッドＫＰに電気的に接続している。また、半導体素子４２ＨのアノードパッドＡＰを、隣に位置するケルビンソースパッドＫＳＰとともに、共通のケルビンソース端子９３ＫＳに接続している。つまり、アノードパッドＡＰを、ケルビンソース端子９３ＫＳを介してケルビンソースパッドＫＳＰに電気的に接続している。これにより、信号端子９３Ｈの本数を低減しつつ、感温ダイオードがフローティング状態となるのを抑制することができる。特に、並設される主端子の本数が多い信号端子９３Ｈの本数を、信号端子９３Ｌよりも少なくすることができる。これにより、Ｘ方向において、半導体装置２０の体格増大を抑制することができる。
ケルビンソースパッドＫＳＰの隣にアノードパッドＡＰが位置する例を示したが、これに限定されない。ケルビンソースパッドＫＳＰの隣にカソードパッドＫＰを設けてもよい。カソードパッドＫＰを、ケルビンソースパッドＫＳＰに電気的に接続することで、信号端子９３の本数を低減しつつ、感温ダイオードがフローティング状態となるのを抑制することができる。
アノードパッドＡＰまたはカソードパッドＫＰと、隣に位置するケルビンソースパッドＫＳＰとの接続構造は、上記した例に限定されない。アノードパッドＡＰまたはカソードパッドＫＰを、ボンディングワイヤ１１０ＳによりケルビンソースパッドＫＳＰに接続してもよいし、ボンディングワイヤ１１０Ｓによりケルビンソース端子９３ＫＳに接続してもよい。いずれの場合も、アノードパッドＡＰまたはカソードパッドＫＰは、ケルビンソースパッドＫＳＰに電気的に接続される。アノードパッドＡＰまたはカソードパッドＫＰの隣にケルビンソースパッドＫＳＰが位置するため、接続構造を簡素化できる。たとえば、アノードパッドＡＰまたはカソードパッドＫＰとケルビンソースパッドＫＳＰとの電気的な接続距離を短くすることができる。また、ボンディングワイヤ１１０Ｓがボンディングワイヤ１１０と交差したり、接触などが生じるのを抑制することができる。
Ｘ方向に並んで配置され、互いに並列接続される半導体素子４０の個数は、２つに限定されない。３つ以上の半導体素子４０がＸ方向に並び、且つ、並列に接続されてもよい。この場合にも、パッド４０Ｐは角部Ｃ１に偏って配置される。たとえば３つの半導体素子４０が並んで配置される構成では、角部Ｃ１同士が対向するように、隣り合う２つの半導体素子４０のひとつが、他のひとつの配置に対して９０度回転して配置される。残りのひとつの半導体素子４０は、隣り合う半導体素子４０と同じ配置とされる。たとえば図１２に示した構成において半導体素子４０Ｌをひとつ追加する場合、半導体素子４２Ｌの隣に配置する場合には半導体素子４２Ｌと同じ配置が好ましく、半導体素子４１Ｌの隣に配置する場合には半導体素子４１Ｌと同じ配置が好ましい。
（第２実施形態）
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、複数のパッド４０Ｐを辺部４０ａに沿って一列に並ぶように設けていた。これに代えて、パッド４０Ｐを切り欠き４３の傾斜面に沿って並ぶように設けてもよい。
図２０は、本実施形態に係る半導体装置２０において、半導体素子４０Ｌおよび信号端子９３Ｌの周辺を示している。図２０は、図１２に対応している。図２１は、半導体装置２０において、半導体素子４０Ｈおよび信号端子９３Ｈの周辺を示している。図２１は、図１３に対応している。
図２０および図２１に示すように、ソース電極４０Ｓの切り欠き４３は、角部Ｃ１に対応して設けられている。切り欠き４３は、平面略三角形をなしている。切り欠き４３の底辺は、辺部４０ａと辺部４０ｂとをつないでいる。切り欠き４３の底辺は、辺部４０ａ、４０ｂそれぞれに対して傾斜する傾斜辺である。ソース電極４０Ｓは、平面略矩形状の四隅のひとつを切り欠いた形状をなしている。導電スペーサ７０もソース電極４０Ｓに対応する平面形状を有している。導電スペーサ７０は、切り欠き４３に対応する面取り部７１を有している。導電スペーサ７０は、平面略矩形状の四隅のひとつを面取りした形状をなしている。
図２０に示すように、Ｘ方向に並ぶ２つの半導体素子４０Ｌ（４１Ｌ、４２Ｌ）の配置は、先行実施形態に記載の構成（図１２参照）と同じである。半導体素子４２Ｌは、半導体素子４１Ｌの配置に対して９０度回転して配置されている。半導体素子４１Ｌの辺部４０ｂと半導体素子４２Ｌの辺部４０ａとが、Ｘ方向において対向している。また、角部Ｃ１がＸ方向において互いに対向している。半導体素子４０Ｌは、２つのパッド４０Ｐを有している。具体的には、各半導体素子４０Ｌにおいて、パッド４０Ｐは、ゲートパッドＧＰと、ケルビンソースパッドＫＳＰを含んでいる。２つのパッド４０Ｐは、切り欠き４３の傾斜辺に沿って並んでいる。
半導体装置２０は、２本の信号端子９３Ｌを備えている。信号端子９３Ｌは、パッド４０Ｐに対応して、ゲート端子９３Ｇと、ケルビンソース端子９３ＫＳを含んでいる。２本の信号端子９３Ｌ（９３Ｇ、９３ＫＳ）の構造は、先行実施形態に記載の構成と同様である。Ｘ方向において、信号端子９３Ｌの一部は、半導体素子４１Ｌの辺部４０ｂと半導体素子４２Ｌの辺部４０ａとの間に位置している。各半導体素子４１Ｌ、４２ＬのゲートパッドＧＰが、ボンディングワイヤ１１０を介してゲート端子９３Ｇに接続されている。各半導体素子４１Ｌ、４２ＬのケルビンソースパッドＫＳＰが、ボンディングワイヤ１１０を介してケルビンソース端子９３ＫＳに接続されている。半導体素子４１Ｌに接続されたすべてのボンディングワイヤ１１０は、平面視において、信号端子９３Ｌとの対向辺である辺部４０ａと交差している。半導体素子４２Ｌに接続されたすべてのボンディングワイヤ１１０は、平面視において、信号端子９３Ｌとの対向辺である辺部４０ｂと交差している。
図２１に示すように、Ｘ方向に並ぶ２つの半導体素子４０Ｈ（４１Ｈ、４２Ｈ）の配置は、先行実施形態に記載の構成（図１３参照）と同じである。半導体素子４２Ｈは、半導体素子４１Ｈの配置に対して９０度回転して配置されている。半導体素子４１Ｈの辺部４０ｂと半導体素子４２Ｈの辺部４０ａとが、Ｘ方向において対向している。また、角部Ｃ１がＸ方向において互いに対向している。各半導体素子４０Ｈにおいて、パッド４０Ｐは、ゲートパッドＧＰと、ケルビンソースパッドＫＳＰを含んでいる。２つのパッド４０Ｐは、切り欠き４３の傾斜辺に沿って並んでいる。
半導体装置２０は、先行実施形態同様、２本の信号端子９３Ｈを備えている。信号端子９３Ｈは、ゲート端子９３Ｇと、ケルビンソース端子９３ＫＳを含んでいる。Ｘ方向において、信号端子９３Ｈの一部は、半導体素子４１Ｈの辺部４０ｂと半導体素子４２Ｈの辺部４０ａとの間に位置している。各半導体素子４１Ｈ、４２ＨのゲートパッドＧＰが、ボンディングワイヤ１１０を介してゲート端子９３Ｇに接続されている。各半導体素子４１Ｈ、４２ＨのケルビンソースパッドＫＳＰが、ボンディングワイヤ１１０を介してケルビンソース端子９３ＫＳに接続されている。半導体素子４１Ｈに接続されたすべてのボンディングワイヤ１１０は、平面視において、信号端子９３Ｈとの対向辺である辺部４０ａと交差している。半導体素子４２Ｈに接続されたすべてのボンディングワイヤ１１０は、平面視において、信号端子９３Ｈとの対向辺である辺部４０ｂと交差している。半導体装置２０の他の構成については、先行実施形態に記載の構成と同様である。
＜第２実施形態のまとめ＞
本実施形態では、切り欠き４３をソース電極４０Ｓの四隅のうち角部Ｃ１に対応する部分に設けている。これにより、Ｘ方向において、パッド４０Ｐの配置領域の長さ（幅Ｗ１）をより短くすることができる。したがって、回路基板１３のデッドスペースＤＳを低減することができる。
本実施形態では、ソース電極４０Ｓの切り欠き４３の傾斜辺に沿って並んでいる。これによれば、９０度回転した配置においても、パッド４０ＰがＹ方向において信号端子９３から遠ざかるのを抑制することができる。したがって、ボンディングワイヤ１１０の長さを短くすることができる。特に半導体素子４０の並列接続構造において、ゲートパッドＧＰとゲート端子９３Ｇとを接続するボンディングワイヤ１１０の長さのばらつきを小さくすることができる。
本実施形態では、ソース電極４０Ｓの切り欠き形状に対応して、導電スペーサ７０が面取り部７１を有している。面取り構造を採用することで、先行実施形態に記載の構造に較べて、導電スペーサ７０の寸法精度を高めることができる。よって、導電スペーサ７０の接合面の大きさのばらつきを抑制し、ひいては接合材１０１、１０２の厚みがばらつくのを抑制することができる。
（第３実施形態）
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、パッド４０Ｐを切り欠き４３の傾斜面に沿って並ぶように設けていた。これに代えて、パッド４０Ｐを辺部４０ａおよび辺部４０ｂに沿って並ぶように設けてもよい。
図２２は、本実施形態に係る半導体装置２０において、半導体素子４０Ｌおよび信号端子９３Ｌの周辺を示している。図２２は、図１２に対応している。図２３は、半導体装置２０において、半導体素子４０Ｈおよび信号端子９３Ｈの周辺を示している。図２３は、図１３に対応している。
本実施形態においても、先行実施形態に記載の構成（図２０および図２１参照）と同様に、ソース電極４０Ｓの切り欠き４３は、角部Ｃ１に対応して設けられている。切り欠き４３の底辺は、辺部４０ａと辺部４０ｂとをつないでいる。切り欠き４３の底辺は、辺部４０ａ、４０ｂそれぞれに対して傾斜する傾斜辺４３０を含んでいる。本実施形態では、底辺の一部が傾斜辺４３０となっている。ソース電極４０Ｓの面積を稼ぐために、底辺の両端部分は、辺部４０ａ、４０ｂに略平行となっている。具体的には、辺部４０ａ側の端部４３１は、辺部４０ｂに略平行である。辺部４０ｂ側の端部４３２は、辺部４０ａに略平行である。導電スペーサ７０は、先行実施形態同様、切り欠き４３の傾斜辺４３０に対応する面取り部７１を有している。
図２２に示すように、Ｘ方向に並ぶ２つの半導体素子４０Ｌ（４１Ｌ、４２Ｌ）の配置は、先行実施形態に記載の構成（図１２参照）と同じである。半導体素子４２Ｌは、半導体素子４１Ｌの配置に対して９０度回転して配置されている。半導体素子４１Ｌの辺部４０ｂと半導体素子４２Ｌの辺部４０ａとが、Ｘ方向において対向している。また、角部Ｃ１がＸ方向において互いに対向している。半導体素子４０Ｌは、４つのパッド４０Ｐを有している。具体的には、各半導体素子４０Ｌにおいて、パッド４０Ｐは、第１実施形態同様、ゲートパッドＧＰと、ケルビンソースパッドＫＳＰと、アノードパッドＡＰと、カソードパッドＫＰを含んでいる。
本実施形態では、Ｘ方向において、角部Ｃ１側からケルビンソースパッドＫＳＰ、アノードパッドＡＰ、カソードパッドＫＰの順に並んでいる。これら３つのパッド４０Ｐは、辺部４０ａに沿って並んでいる。また、Ｙ方向において、角部Ｃ１側からケルビンソースパッドＫＳＰ、ゲートパッドＧＰの順に並んでいる。これら２つのパッド４０Ｐは、辺部４０ｂに沿って並んでいる。このように、４つのパッド４０Ｐは、ケルビンソースパッドＫＳＰをコーナー部に配置した平面略Ｌ字状の配置となっている。アノードパッドＡＰおよびカソードパッドＫＰは、辺部４０ｂに略平行な辺の長さが辺部４０ａに略平行な辺の長さよりも長い平面略長方形をなしている。ゲートパッドＧＰおよびケルビンソースパッドＫＳＰは、一辺の長さがアノードパッドＡＰの長辺と略等しい平面略正方形をなしている。
半導体装置２０は、先行実施形態に記載した構成（図１２）と同様に、４本の信号端子９３Ｌを備えている。信号端子９３Ｌは、ゲート端子９３Ｇと、ケルビンソース端子９３ＫＳと、アノード端子９３Ａと、カソード端子９３Ｋを含んでいる。各信号端子９３Ｌの構造は、図１２に記載の構成と同様である。Ｘ方向において、信号端子９３Ｌの一部は、半導体素子４１Ｌの辺部４０ｂと半導体素子４２Ｌの辺部４０ａとの間に位置している。各半導体素子４１Ｌ、４２ＬのゲートパッドＧＰが、ボンディングワイヤ１１０を介してゲート端子９３Ｇに接続されている。各半導体素子４１Ｌ、４２ＬのケルビンソースパッドＫＳＰが、ボンディングワイヤ１１０を介してケルビンソース端子９３ＫＳに接続されている。
半導体素子４１Ｌにおいて、アノードパッドＡＰがボンディングワイヤ１１０を介してアノード端子９３Ａに接続され、カソードパッドＫＰがボンディングワイヤ１１０を介してカソード端子９３Ｋに接続されている。半導体素子４２Ｌにおいて、アノードパッドＡＰは、ボンディングワイヤ１１０Ｓを介して隣に位置するケルビンソースパッドＫＳＰに接続されている。カソードパッドＫＰにはボンディングワイヤ１１０、１１０Ｓが接続されていない。半導体素子４１Ｌに接続されたボンディングワイヤ１１０の一部は、平面視において、信号端子９３Ｌとの対向辺である辺部４０ａと交差している。半導体素子４２Ｌに接続されたすべてのボンディングワイヤ１１０は、平面視において、信号端子９３Ｌとの対向辺である辺部４０ｂと交差している。
図２３に示すように、Ｘ方向に並ぶ２つの半導体素子４０Ｈ（４１Ｈ、４２Ｈ）の配置は、先行実施形態に記載の構成（図１３参照）と同じである。半導体素子４２Ｈは、半導体素子４１Ｈの配置に対して９０度回転して配置されている。半導体素子４１Ｈの辺部４０ｂと半導体素子４２Ｈの辺部４０ａとが、Ｘ方向において対向している。また、角部Ｃ１がＸ方向において互いに対向している。各半導体素子４０Ｈは、半導体素子４０Ｌ同様、４つのパッド４０Ｐを有している。４つのパッド４０Ｐの配置は、半導体素子４０Ｌのパッド４０Ｐと同じである。
半導体装置２０は、先行実施形態同様、２本の信号端子９３Ｈを備えている。信号端子９３Ｈは、ゲート端子９３Ｇと、ケルビンソース端子９３ＫＳを含んでいる。Ｘ方向において、信号端子９３Ｈの一部は、半導体素子４１Ｈの辺部４０ｂと半導体素子４２Ｈの辺部４０ａとの間に位置している。各半導体素子４１Ｈ、４２ＨのゲートパッドＧＰが、ボンディングワイヤ１１０を介してゲート端子９３Ｇに接続されている。各半導体素子４１Ｈ、４２ＨのケルビンソースパッドＫＳＰが、ボンディングワイヤ１１０を介してケルビンソース端子９３ＫＳに接続されている。
半導体素子４１ＨのアノードパッドＡＰはボンディングワイヤ１１０を介してケルビンソース端子９３ＫＳに接続され、半導体素子４２ＨのアノードパッドＡＰはボンディングワイヤ１１０Ｓを介してケルビンソースパッドＫＳＰに接続されている。各半導体素子４０ＨのカソードパッドＫＰにはボンディングワイヤ１１０、１１０Ｓが接続されていない。半導体素子４１Ｈに接続されたすべてのボンディングワイヤ１１０は、平面視において、信号端子９３Ｈとの対向辺である辺部４０ａと交差している。半導体素子４２Ｈに接続されたすべてのボンディングワイヤ１１０は、平面視において、信号端子９３Ｈとの対向辺である辺部４０ｂと交差している。半導体装置２０の他の構成については、先行実施形態に記載の構成と同様である。
＜第３実施形態のまとめ＞
本実施形態では、複数のパッド４０Ｐが、辺部４０ａ、４０ｂに沿って並び、平面略Ｌ字状をなしている。これにより、傾斜辺４３０を含む切り欠き４３によって切り欠かれた部分に、より多くのパッド４０Ｐを配置することができる。
本実施形態では、４つのパッド４０Ｐのうち、ゲートパッドＧＰおよびケルビンソースパッドＫＳＰについては、たとえば２つの半導体素子４０Ｌのいずれにおいても、ボンディングワイヤ１１０を介して信号端子９３に接続される。アノードパッドＡＰおよびカソードパッドＫＰについては、半導体素子４１Ｌのみがボンディングワイヤ１１０を介して信号端子９３に接続される。ゲートパッドＧＰおよびケルビンソースパッドＫＳＰが第１パッドに相当し、アノードパッドＡＰが第２パッドに相当する。
そして、半導体素子４０のいずれにおいても信号端子９３に接続されるパッド４０ＰであるゲートパッドＧＰおよびケルビンソースパッドＫＳＰの長さを、アノードパッドＡＰおよびカソードパッドＫＰよりも長くしている。ゲートパッドＧＰおよびケルビンソースパッドＫＳＰは、辺部４０ａに沿う長さ、辺部４０ｂに沿う長さがいずれも長い。具体的には、Ｘ方向、Ｙ方向のいずれにおいても長い。よって、９０度回転して配置しても、ボンディングワイヤ１１０を接続しやすい。本構成を、他の実施形態に記載の構成と組み合わせてもよい。
＜変形例＞
４つのパッド４０Ｐの並び順は、上記した例に限定されない。たとえば図２４に示すように、コーナー部にゲートパッドＧＰを配置してもよい。これによれば、並んで配置された２つの半導体素子４０において、ゲートパッドＧＰが互いに近づくため、ボンディングワイヤ１１０の長さのばらつきを低減することができる。
また、図２４に示すように、ソース電極４０Ｓが切り欠かれた部分を含むパッド形成領域内であって、切り欠き４３の傾斜辺４３０の近傍に、感温ダイオード４４を設けてもよい。感温ダイオード４４は、たとえば不純物がドープされたポリシリコンとアルミ系の配線材を含んで構成され、半導体基板の裏面上に設けられている。これによれば、傾斜辺４３０と平面略Ｌ字状に配置したパッド４０Ｐとの空きスペースを利用するため、ソース電極４０Ｓ、つまりスイッチング素子の領域を広くとることができる。また、感温ダイオード４４を素子形成領域に近い位置に設けるため、パッド形成領域に設けながらも、半導体素子４０の温度を精度よく検出することができる。
（第４実施形態）
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、並列接続される第１素子および第２素子において、第２素子を第１素子に対して９０度回転配置した。これに代えて、並列接続されない第１素子および第２素子において、第２素子を第１素子に対して９０度回転配置してもよい。複数の半導体素子４０に代えて、ひとつの半導体素子４０により各アームを構成してもよい。半導体素子４０を挟むように信号端子９３Ｈ、９３Ｌを配置する構成に代えて、信号端子９３Ｈと信号端子９３Ｌとを並んで配置してもよい。
＜半導体装置＞
図２５～図２９に基づき、本実施形態の半導体装置２０について説明する。図２５は、半導体装置２０の斜視図である。図２６は、図２５をＺ２方向から見た平面図である。図２６は、内部構造を示す透過図である。図２７は、図２６のXXVII-XXVII線に沿う断面図である。図２８は、基板５０の回路パターンを示すとともに、半導体素子４０の配置、信号端子９３の配置、および半導体素子４０と信号端子９３との接続構造を示している。図２９は、基板６０の回路パターンを示している。図２９では、半導体素子４０および継手部８１を破線で示している。
本実施形態の半導体装置２０は、先行実施形態同様、上下アーム回路９のひとつ、つまり一相分の上下アーム回路９を構成する。半導体装置２０は、先行実施形態に記載の構成（図２～図１３参照）と同様の要素を備えている。半導体装置２０は、封止体３０と、半導体素子４０と、基板５０、６０と、導電スペーサ７０と、アーム接続部８０と、外部接続端子９０を備えている。以下では、主に、先行実施形態に記載の構成とは異なる部分について説明する。
封止体３０は、先行実施形態同様、半導体装置２０を構成する他の要素の一部を封止している。図２５に示すように、封止体３０は平面略矩形状をなしている。封止体３０は、Ｚ方向において、一面３０ａと裏面３０ｂを有している。一面３０ａと裏面３０ｂをつなぐ側面は、外部接続端子９０が突出する２つの側面３０ｇ、３０ｈを含んでいる。側面３０ｈは、Ｙ方向において側面３０ｇとは反対の面である。
半導体素子４０は、上アーム９Ｈを構成するひとつの半導体素子４０Ｈと、下アーム９Ｌを構成するひとつの半導体素子４０Ｌを含む。半導体装置２０は、２つの半導体素子４０を備えている。半導体素子４０Ｈ、４０Ｌの構成は、互いに共通である。図２６に示すように、半導体素子４０Ｈ、４０Ｌは、第１方向であるＸ方向に並んでいる。各半導体素子４０は、Ｚ方向において互いにほぼ同じ位置に配置されている。各半導体素子４０のドレイン電極４０Ｄは、基板５０に対向している。各半導体素子４０のソース電極４０Ｓは、基板６０に対向している。
基板５０、６０は、Ｚ方向において、複数の半導体素子４０を挟むように配置されている。基板５０、６０は、Ｚ方向において互いに少なくとも一部が対向するように配置されている。基板５０、６０は、平面視において複数の半導体素子４０（４０Ｈ、４０Ｌ）のすべてを内包している。
先行実施形態同様、基板５０は、絶縁基材５１と、表面金属体５２と、裏面金属体５３を備えている。基板６０は、絶縁基材６１と、表面金属体６２と、裏面金属体６３を備えている。表面金属体５２は、Ｐ配線５４と、中継配線５５を有している。Ｐ配線５４と中継配線５５は、所定の間隔（ギャップ）により、電気的に分離されている。
Ｐ配線５４は、Ｐ端子９１Ｐおよび半導体素子４０Ｈのドレイン電極４０Ｄに接続されている。Ｐ配線５４は、Ｐ端子９１Ｐと半導体素子４０Ｈのドレイン電極４０Ｄとを電気的に接続している。Ｐ配線５４は、Ｙ方向を長手方向とする平面略矩形状をなしている。中継配線５５は、半導体素子４０Ｌのドレイン電極４０Ｄ、アーム接続部８０、および出力端子９２に接続されている。中継配線５５は、平面略矩形状をなしている。中継配線５５が第１導体に相当し、Ｐ配線５４が第２導体に相当する。
Ｐ配線５４と中継配線５５は、Ｘ方向に並んで配置されている。半導体素子４０Ｌは、中継配線５５においてＸ方向の一端側、具体的にはＰ配線５４に遠い側に偏って実装されている。アーム接続部８０を構成する継手部８１は、中継配線５５においてＸ方向の他端側、具体的にはＰ配線５４に近い側に偏って実装されている。Ｐ端子９１Ｐは、Ｐ配線５４においてＹ方向の一端付近に接続されている。出力端子９２は、中継配線５５においてＹ方向の一端付近に接続されている。Ｐ端子９１Ｐおよび出力端子９２は、半導体素子４０に対してＹ方向の同じ側に配置されている。
表面金属体６２は、Ｎ配線６４と、中継配線６５を有している。Ｎ配線６４と中継配線６５は、所定の間隔（ギャップ）により、電気的に分離されている。Ｎ配線６４は、Ｎ端子９１Ｎおよび半導体素子４０Ｌのソース電極４０Ｓに接続されている。中継配線６５は、半導体素子４０Ｈのソース電極４０Ｓおよびアーム接続部８０に接続されている。
Ｎ配線６４は、基部６４３と、延設部６４４を有している。Ｎ配線６４は、平面略Ｌ字状をなしている。基部６４３は、平面略矩形状をなしている。基部６４３は、平面視において半導体素子４０Ｌを内包している。延設部６４４は、平面略矩形状をなす基部６４３のひとつの辺に連なっている。延設部６４４は、基部６４３における中継配線６５との対向辺からＸ方向において基部６５３側に延びている。
中継配線６５は、基部６５３と、延設部６５４を有している。中継配線６５は、平面略Ｌ字状をなしている。基部６５３は、平面略矩形状をなしている。基部６５３は、平面視において半導体素子４０Ｈを内包している。延設部６５４は、平面略矩形状をなす基部６５３のひとつの辺に連なっている。延設部６５４は、基部６５３におけるＮ配線６４との対向辺から、Ｘ方向において基部６４３側に延びている。延設部６５４の少なくとも一部は、平面視において中継配線５５と重なっている。
Ｎ配線６４と中継配線６５は、Ｘ方向に並んで配置されている。基部６４３、６５３は、Ｘ方向に並んでいる。半導体素子４０Ｌのソース電極４０Ｓは、基部６４３に電気的に接続されている。半導体素子４０Ｈのソース電極４０Ｓは、基部６５３に電気的に接続されている。延設部６４４、６５４は、Ｙ方向に並んでいる。Ｎ端子９１Ｎは、延設部６４４に接続されている。継手部８１は、延設部６５４に接続されている。
導電スペーサ７０は、半導体素子４０のソース電極４０Ｓと基板６０との間に介在する。導電スペーサ７０は、半導体素子４０のソース電極４０Ｓに個別に接続されている。
アーム接続部８０は、中継配線５５、６５を電気的に接続する。アーム接続部８０は、Ｘ方向において、半導体素子４０Ｈと半導体素子４０Ｌの間に設けられている。アーム接続部８０は、平面視において中継配線５５と中継配線６５（延設部６５４）との重なり領域に設けられている。本実施形態のアーム接続部８０は、先行実施形態同様、継手部８１と、接合材１０３を備えて構成される。継手部８１は、金属柱状体である。Ｚ方向において、継手部８１の端部のひとつと中継配線５５との間に接合材１０３が介在し、端部の他のひとつと中継配線６５との間に接合材１０３が介在している。これに代えて、継手部８１は、表面金属体５２、６２の少なくともひとつに一体的に連なるものでもよい。アーム接続部８０は、継手部８１を備えない構成としてもよい。
外部接続端子９０は、電源端子９１と、出力端子９２と、信号端子９３を備えている。電源端子９１は、Ｐ端子９１Ｐと、Ｎ端子９１Ｎを備えている。以下では、Ｐ端子９１Ｐ、Ｎ端子９１Ｎ、および出力端子９２を主端子９１Ｐ、９１Ｎ、９２と示すことがある。信号端子９３は、上アーム９Ｈ側の信号端子９３Ｈと、下アーム９Ｌ側の信号端子９３Ｌを備えている。
Ｐ端子９１Ｐは、Ｐ配線５４におけるＹ方向の一端付近に接続されている。Ｐ端子９１Ｐは、Ｐ配線５４との接続部からＹ方向の外側に延びている。Ｐ端子９１Ｐの一部分が封止体３０により覆われ、残りの部分が封止体３０から突出している。Ｐ端子９１Ｐは、側面３０ｇにおいてＺ方向の中央付近から封止体３０の外に突出している。
Ｎ端子９１Ｎは、Ｎ配線６４におけるＹ方向の一端付近に接続されている。Ｎ端子９１Ｎは、Ｎ配線６４との接続部からＹ方向の外側に延びている。Ｎ端子９１Ｎの一部分が封止体３０により覆われ、残りの部分が封止体３０から突出している。Ｎ端子９１Ｎは、側面３０ｇにおいてＺ方向の中央付近から封止体３０の外に突出している。
出力端子９２は、中継配線５５におけるＹ方向の一端付近に接続されている。出力端子９２は、中継配線５５との接続部からＹ方向の外側に延びている。出力端子９２の一部分が封止体３０により覆われ、残りの部分が封止体３０から突出している。出力端子９２は、側面３０ｇにおいてＺ方向の中央付近から封止体３０の外に突出している。
３本の主端子９１Ｐ、９１Ｎ、９２は、Ｘ方向に並んで配置されている。主端子９１Ｐ、９１Ｎ、９２は、Ｘ方向においてＰ端子９１Ｐ、Ｎ端子９１Ｎ、出力端子９２の順に配置されている。電源端子９１であるＰ端子９１ＰとＮ端子９１Ｎは、封止体３０から突出した部分を含む一部分において、側面が互いに対向している。
信号端子９３は、ボンディングワイヤ１１０などの接続部材を介して、対応する半導体素子４０のパッド４０Ｐに電気的に接続されている。信号端子９３Ｈは、ボンディングワイヤ１１０を介して半導体素子４０Ｈのパッド４０Ｐに接続されている。信号端子９３Ｌは、ボンディングワイヤ１１０を介して半導体素子４０Ｌのパッド４０Ｐに接続されている。信号端子９３は、Ｙ方向であって外側に延び、側面３０ｈにおいてＺ方向の中央付近から封止体３０の外に突出している。信号端子９３は、Ｙ方向において主端子９１Ｐ、９１Ｎ、９２とは反対側に延びている。Ｙ方向において、主端子９１Ｐ、９１Ｎ、９２と信号端子９３との間に、半導体素子４０が配置されている。
半導体装置２０は、２つのガイドフレーム９４を備えている。ガイドフレーム９４のひとつは、Ｐ端子９１Ｐに連なっている。ガイドフレーム９４の他のひとつは、出力端子９２に連なっている。これらガイドフレーム９４は、リードフレームの不要部分を除去する前の状態で、信号端子９３を保持する外周フレームと、主端子９１Ｐ、９２とをつなぐ部分である。Ｐ端子９１Ｐに連なるガイドフレーム９４の一部分は、Ｐ配線５４に接続されている。出力端子９２に連なるガイドフレーム９４の一部分は、中継配線５５に接続されている。ガイドフレーム９４は、主端子９１Ｐ、９１Ｎ、９２と同様の接続構造（接合構造）が可能である。
上記したように、本実施形態の半導体装置２０では、封止体３０によって一相分の上下アーム回路９を構成する複数の半導体素子４０が封止されている。封止体３０は、複数の半導体素子４０、基板５０の一部、基板６０の一部、複数の導電スペーサ７０、アーム接続部８０、および外部接続端子９０それぞれの一部を、一体的に封止している。封止体３０は、基板５０、６０において、絶縁基材５１、６１および表面金属体５２、６２を封止している。
半導体素子４０は、Ｚ方向において、基板５０、６０の間に配置されている。半導体素子４０は、対向配置された基板５０、６０によって挟まれている。これにより、半導体素子４０の熱を、Ｚ方向において両側に放熱することができる。半導体装置２０は、両面放熱構造をなしている。基板５０の裏面５０ｂは、封止体３０の一面３０ａと略面一となっている。基板６０の裏面６０ｂは、封止体３０の裏面３０ｂと略面一となっている。裏面５０ｂ、６０ｂが露出面であるため、放熱性を高めることができる。
＜パッドの配置＞
次に、図２８に基づき、パッド４０Ｐの配置、信号端子９３の配置、および半導体素子４０と信号端子９３の接続構造について説明する。
図２８に示すように、ソース電極４０Ｓの切り欠き４３は、先行実施形態に記載の構成（図２２参照）と同様に、角部Ｃ１に対応して設けられている。切り欠き４３の底辺は辺部４０ａ、４０ｂそれぞれに対して傾斜する傾斜辺４３０を含んでいる。本実施形態において、傾斜辺４３０は底辺の一部である。底辺において、辺部４０ａ側の端部４３１は、辺部４０ｂに略平行である。辺部４０ｂ側の端部４３２は、辺部４０ａに略平行である。導電スペーサ７０は、先行実施形態同様、切り欠き４３の傾斜辺４３０に対応する面取り部７１を有している。
Ｘ方向に並ぶ２つの半導体素子４０（４０Ｈ、４０Ｌ）の配置は、先行実施形態に記載の構成（図２２参照）と同じである。半導体素子４０Ｈは、半導体素子４０Ｌの配置に対して９０度回転して配置されている。半導体素子４０Ｌの辺部４０ｂと半導体素子４０Ｈの辺部４０ａとが、Ｘ方向において対向している。また、角部Ｃ１がＸ方向において互いに対向している。第２方向であるＹ方向において、半導体素子４０Ｌの辺部４０ａおよび半導体素子４０Ｈの辺部４０ｂが、並設された信号端子９３との対向辺である。並んで配置された２つの半導体素子４０において、半導体素子４０Ｌが第１素子に相当し、半導体素子４０Ｈが第２素子に相当する。
パッド４０Ｐは、第３実施形態に示した構成と同様である。つまり、各半導体素子４０は、４つのパッド４０Ｐを有している。パッド４０Ｐは、ゲートパッドＧＰと、ケルビンソースパッドＫＳＰと、アノードパッドＡＰと、カソードパッドＫＰを含んでいる。Ｘ方向において、角部Ｃ１側からケルビンソースパッドＫＳＰ、アノードパッドＡＰ、カソードパッドＫＰの順に並んでいる。これら３つのパッド４０Ｐは、辺部４０ａに沿って並んでいる。また、Ｙ方向において、角部Ｃ１側からケルビンソースパッドＫＳＰ、ゲートパッドＧＰの順に並んでいる。これら２つのパッド４０Ｐは、辺部４０ｂに沿って並んでいる。
４つのパッド４０Ｐは、ケルビンソースパッドＫＳＰをコーナー部に配置した平面略Ｌ字状の配置となっている。アノードパッドＡＰおよびカソードパッドＫＰは、辺部４０ｂに略平行な辺の長さが辺部４０ａに略平行な辺の長さよりも長い平面略長方形をなしている。ゲートパッドＧＰおよびケルビンソースパッドＫＳＰは、一辺の長さがアノードパッドＡＰの長辺と略等しい平面略正方形をなしている。
半導体装置２０は、４本の信号端子９３Ｌと、２本の信号端子９３Ｈを備えている。信号端子９３Ｌは、ゲート端子９３Ｇと、ケルビンソース端子９３ＫＳと、アノード端子９３Ａと、カソード端子９３Ｋを含んでいる。信号端子９３Ｈは、ゲート端子９３Ｇと、ケルビンソース端子９３ＫＳを含んでいる。６本の信号端子９３は、Ｘ方向に並んで配置されている。具体的には、信号端子９３Ｈのゲート端子９３Ｇ、信号端子９３Ｈのケルビンソース端子９３ＫＳ、信号端子９３Ｌのゲート端子９３Ｇ、信号端子９３Ｌのケルビンソース端子９３ＫＳ、信号端子９３Ｌのアノード端子９３Ａ、信号端子９３Ｌのカソード端子９３Ｋの順に並んでいる。６本の信号端子９３が、並設端子に相当する。信号端子９３Ｌが第１素子に接続された第１端子に相当し、信号端子９３Ｈが第２素子に接続された第２端子に相当する。
Ｘ方向において、信号端子９３の一部は、半導体素子４０Ｌの辺部４０ｂと半導体素子４０Ｈの辺部４０ａとの間に位置している。半導体素子４０Ｌにおいて、ゲートパッドＧＰは、ボンディングワイヤ１１０を介して対応するゲート端子９３Ｇに接続されている。ケルビンソースパッドＫＳＰは、ボンディングワイヤ１１０を介して対応するケルビンソース端子９３ＫＳに接続されている。アノードパッドＡＰは、ボンディングワイヤ１１０を介してアノード端子９３Ａに接続されている。カソードパッドＫＰは、ボンディングワイヤ１１０を介してカソード端子９３Ｋに接続されている。半導体素子４０Ｌに接続されたすべてのボンディングワイヤ１１０は、平面視において、信号端子９３との対向辺である辺部４０ａと交差している。
半導体素子４０Ｈにおいて、ゲートパッドＧＰは、ボンディングワイヤ１１０を介して対応するゲート端子９３Ｇに接続されている。ケルビンソースパッドＫＳＰは、ボンディングワイヤ１１０を介して対応するケルビンソース端子９３ＫＳに接続されている。アノードパッドＡＰは、ボンディングワイヤ１１０Ｓを介して隣に位置するケルビンソースパッドＫＳＰに接続されている。カソードパッドＫＰにはボンディングワイヤ１１０、１１０Ｓが接続されていない。半導体素子４０Ｈに接続されたすべてのボンディングワイヤ１１０は、平面視において、信号端子９３との対向辺である辺部４０ｂと交差している。
＜第４実施形態のまとめ＞
本実施形態によれば、Ｘ方向に並んで配置される半導体素子４０Ｈ、４０Ｌが互いに共通の構造を有している。共通構造において、パッド４０Ｐは、角部Ｃ１の周辺に偏って設けられている。半導体素子４０Ｌは、辺部４０ａがＹ方向において信号端子９３と対向し、辺部４０ｂがＸ方向において半導体素子４０Ｈと対向するように配置されている。半導体素子４０Ｈは、辺部４０ｂがＹ方向において信号端子９３と対向し、辺部４０ａがＸ方向において半導体素子４０Ｌと対向するように、半導体素子４０Ｌの配置に対して９０度回転して配置されている。上記した半導体素子４０Ｈ、４０Ｌの配置により、２つの半導体素子４０Ｈ、４０Ｌのパッド配置領域が、Ｘ方向において短くなる。パッド配置領域が短くなるため、複数の信号端子９３の配置領域を、Ｘ方向において短くすることができる。よって、回路基板１３において、信号端子９３起因のデッドスペースＤＳを低減することができる。デッドスペースＤＳを低減しつつ、ボンディングワイヤ１１０に関する信頼性の低下を抑制することができる。その他、記載を省略するが、先行実施形態と同一または類似の構成について、先行実施形態に記載した効果と同等の効果を奏することができる。
本実施形態によれば、信号端子９３Ｈ、９３Ｌを並設している。これにより、たとえば信号端子９３Ｈ、９３Ｌを折曲しなくても、回路基板１３に接続することができる。
パッド４０Ｐの配置を第３実施形態に記載した構成とする例を示したが、これに限定されない。第１実施形態、第２実施形態、変形例に示した構成との組み合わせも可能である。
（他の実施形態）
この明細書および図面等における開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば、開示は、実施形態において示された部品および／または要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示は、実施形態に追加可能な追加的な部分をもつことができる。開示は、実施形態の部品および／または要素が省略されたものを包含する。開示は、ひとつの実施形態と他の実施形態との間における部品および／または要素の置き換え、または組み合わせを包含する。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものと解されるべきである。
明細書および図面等における開示は、請求の範囲の記載によって限定されない。明細書および図面等における開示は、請求の範囲に記載された技術的思想を包含し、さらに請求の範囲に記載された技術的思想より多様で広範な技術的思想に及んでいる。よって、請求の範囲の記載に拘束されることなく、明細書および図面等の開示から、多様な技術的思想を抽出することができる。
ある要素または層が「上にある」、「連結されている」、「接続されている」または「結合されている」と言及されている場合、それは、他の要素、または他の層に対して、直接的に上に、連結され、接続され、または結合されていることがあり、さらに、介在要素または介在層が存在していることがある。対照的に、ある要素が別の要素または層に「直接的に上に」、「直接的に連結されている」、「直接的に接続されている」または「直接的に結合されている」と言及されている場合、介在要素または介在層は存在しない。要素間の関係を説明するために使用される他の言葉は、同様のやり方で（例えば、「間に」対「直接的に間に」、「隣接する」対「直接的に隣接する」など）解釈されるべきである。この明細書で使用される場合、用語「および／または」は、関連する列挙されたひとつまたは複数の項目に関する任意の組み合わせ、およびすべての組み合わせを含む。
空間的に相対的な用語「内」、「外」、「裏」、「下」、「低」、「上」、「高」などは、図示されているような、ひとつの要素または特徴の他の要素または特徴に対する関係を説明する記載を容易にするためにここでは利用されている。空間的に相対的な用語は、図面に描かれている向きに加えて、使用または操作中の装置の異なる向きを包含することを意図することができる。例えば、図中の装置をひっくり返すと、他の要素または特徴の「下」または「真下」として説明されている要素は、他の要素または特徴の「上」に向けられる。したがって、用語「下」は、上と下の両方の向きを包含することができる。この装置は、他の方向に向いていてもよく（９０度または他の向きに回転されてもよい）、この明細書で使用される空間的に相対的な記述子はそれに応じて解釈される。
車両の駆動システム１は、上記した構成に限定されない。たとえば、モータジェネレータ３をひとつ備える例を示したが、これに限定されない。複数のモータジェネレータを備えてもよい。電力変換装置４が、電力変換回路としてインバータ６を備える例を示したが、これに限定されない。たとえば、複数のインバータを備える構成としてもよい。少なくともひとつのインバータと、コンバータを備える構成としてもよい。コンバータのみを備えてもよい。
半導体素子４０が、スイッチング素子としてＭＯＳＦＥＴ１１を有する例を示したが、これに限定されない。たとえば、ＩＧＢＴを採用することもできる。ＩＧＢＴは、Insulated Gate Bipolar Transistorの略称である。
半導体装置２０が導電スペーサ７０を備える例を示したが、これに限定されない。導電スペーサ７０に代えて、表面金属体６２に凸部を設けてもよい。
ドレイン電極４０Ｄに接続される配線部材として基板５０の例を示したがこれに限定されない。基板５０に限定されない構成においては、基板５０に代えて、金属板（リードフレーム）を採用してもよい。ソース電極４０Ｓに接続される配線部材として基板６０の例を示したがこれに限定されない。基板６０に限定されない構成においては、基板６０に代えて、金属板（リードフレーム）を採用してもよい。金属板の場合、ドレイン電極４０Ｄ側に、半導体素子４０Ｈのドレイン電極４０Ｄが接続される第１金属板と、半導体素子４０Ｌのドレイン電極４０Ｄが接続される第２金属板が配置される。ソース電極４０Ｓ側に、半導体素子４０Ｈのソース電極４０Ｓが接続される第３金属板と、半導体素子４０Ｌのソース電極４０Ｓが接続される第４金属板が配置される。
半導体装置２０として、両面放熱構造の例を示したが、これに限定されない。図３０に示すように片面放熱構造にも適用することができる。図３０に示す例では、配線部材５０Ｘである金属板上に、２つの半導体素子４０（４１、４２）がＸ方向に並んで配置されている。２つの半導体素子４０は、互いに並列接続されている。各半導体素子４１，４２において、パッド４０Ｐは角部Ｃ１に偏って配置されている。半導体素子４２は、半導体素子４１の配置に対して９０度回転して配置されている。半導体素子４１の辺部４０ａと半導体素子４２の辺部４０ｂが、並設された信号端子９３と対向している。主端子９０Ｄは、配線部材５０Ｘに接続されている。主端子９０Ｓは、２つの半導体素子４０の図示しないソース電極に接続されている。
１…駆動システム、２…直流電源、３…モータジェネレータ、４…電力変換装置、５…平滑コンデンサ、６…インバータ、７…Ｐライン、８…Ｎライン、９…上下アーム回路、９Ｈ…上アーム、９Ｌ…下アーム、１０…出力ライン、１１…ＭＯＳＦＥＴ、１２…ダイオード、１３…回路基板、２０…半導体装置、３０…封止体、３０ａ…一面、３０ｂ…裏面、３０ｃ、３０ｄ、３０ｅ、３０ｆ…側面、４０、４０Ｈ、４０Ｌ、４１、４１Ｈ、４１Ｌ、４２、４２Ｈ、４２Ｌ…半導体素子、４０ａ、４０ｂ、４０ｃ、４０ｄ…辺部、Ｃ１、Ｃ２、Ｃ３、Ｃ４…角部、４０Ｄ…ドレイン電極、４０Ｓ…ソース電極、４０Ｐ…パッド、ＡＰ…アノードパッド、ＧＰ…ゲートパッド、ＫＰ…カソードパッド、ＫＳＰ…ケルビンソースパッド、ＫＰ…カソードパッド、４３…切り欠き、４３０…傾斜辺、４３１、４３２…端部、４４…感温ダイオード、５０…基板、５０Ｘ…配線部材、５０ａ…対向面、５０ｂ…裏面、５１…絶縁基材、５２…表面金属体、５３…裏面金属体、５４…Ｐ配線、５４０…切り欠き、５４１…基部、５４２…延設部、５５…中継配線、６０…基板、６０ａ…対向面、６０ｂ…裏面、６１…絶縁基材、６２…表面金属体、６３…裏面金属体、６４…Ｎ配線、６４０…切り欠き、６４１、６４３…基部、６４２、６４４…延設部、６５…中継配線、６５３…基部、６５４…延設部、７０…導電スペーサ、７１…面取り部、８０…アーム接続部、８１…継手部、９０…外部接続端子、９０Ｄ、９０Ｓ…主端子、９１…電源端子、９１Ｎ…Ｎ端子、９１Ｐ…Ｐ端子、９２…出力端子、９３、９３Ｈ、９３Ｌ…信号端子、９３Ａ…アノード端子、９３Ｇ…ゲート端子、９３Ｋ…カソード端子、９３ＫＳ…ケルビンソース端子、１００、１０１、１０２、１０３、１０４…接合材、１１０、１１０Ｓ…ボンディングワイヤ、１２０…冷却器、１３０…パワーモジュール

Claims (12)

  1. 回路基板（１３）に接続される半導体装置であって、
    一面に設けられた第１主電極（４０Ｄ）と、前記一面とは板厚方向において反対の裏面に設けられた第２主電極（４０Ｓ）と、前記裏面において前記第２主電極とは異なる位置に設けられた信号用のパッド（４０Ｐ）と、を有する複数の半導体素子（４０）と、
    前記第１主電極に電気的に接続された配線部材（５０、５０Ｘ）と、
    前記回路基板に接続される複数の信号端子（９３）と、
    複数の前記半導体素子の前記パッドと複数の前記信号端子とを電気的に接続するボンディングワイヤ（１１０）と、を備え、
    複数の前記半導体素子のそれぞれは、前記板厚方向の平面視において４つの角部（Ｃ１～Ｃ４）と４つの辺部（４０ａ～４０ｄ）を有する矩形状をなしており、
    複数の前記半導体素子は、第１素子（４１、４１Ｈ、４１Ｌ）と、前記板厚方向に直交する第１方向において前記第１素子と並んで配置された第２素子（４２、４２Ｈ、４２Ｌ）と、を含み、
    複数の前記信号端子は、前記第１素子および前記第２素子の少なくとも一方に接続され、前記第１方向に並んで配置された複数の並設端子（９３Ｈ、９３Ｌ）を含み、
    複数の前記並設端子は、前記板厚方向および前記第１方向に直交する第２方向において前記第１素子および前記第２素子と並んで配置され、
    前記第１素子および前記第２素子は互いに共通の構造を有し、前記第１素子および前記第２素子において、前記パッドは第１角部（Ｃ１）の周辺に偏って設けられ、
    前記第１素子において、前記第１角部に連なる第１辺部（４０ａ）が前記第２方向において前記並設端子と対向し、前記第１角部に連なる第２辺部（４０ｂ）が前記第１方向において前記第２素子と対向し、
    前記第２素子は、前記第１素子の配置に対して９０度回転して配置されており、
    前記第２素子において、前記第１角部に連なる第２辺部（４０ｂ）が前記第２方向において前記並設端子と対向し、前記第１角部に連なる第１辺部（４０ａ）が前記第１方向において前記第１素子と対向している、半導体装置。
  2. 前記平面視において、
    前記第１素子に接続された前記ボンディングワイヤの少なくとも一部は、前記第１素子の第１辺部と交差し、
    前記第２素子に接続された前記ボンディングワイヤの少なくとも一部は、前記第２素子の第２辺部と交差している、請求項１に記載の半導体装置。
  3. 複数の前記並設端子の少なくとも一部は、前記第１方向において、前記第１素子の第２辺部と前記第２素子の第１辺部との間に位置している、請求項１または請求項２に記載の半導体装置。
  4. 前記第１素子の前記第１主電極と前記第２素子の前記第１主電極は、前記配線部材における共通の導体に接続され、
    前記第１素子と前記第２素子とが並列接続されている、請求項１～３いずれか１項に記載の半導体装置。
  5. 複数の前記半導体素子のそれぞれは、前記パッドを複数有し、
    前記パッドは、前記第１主電極と前記第２主電極との間を流れる主電流を制御するゲート電極用のゲートパッド（ＧＰ）を含み、
    前記ゲートパッドは、前記第１素子および前記第２素子のそれぞれにおいて、他の前記パッドよりも前記第１角部に近い、請求項４に記載の半導体装置。
  6. 前記配線部材は、第１導体（５５）と、前記第１導体とは電気的に分離された第２導体（５４）と、を有し、
    前記第１素子の前記第１主電極は前記第１導体に接続され、前記第２素子の前記第１主電極は前記第２導体に接続され、
    前記並設端子は、前記第１素子に接続された前記信号端子である第１端子（９３Ｌ）と、前記第２素子に接続された前記信号端子である第２端子（９３Ｈ）を含む、請求項１～３いずれか１項に記載の半導体装置。
  7. 前記第２主電極は、前記第１角部に対応して設けられ、前記第１辺部および前記第２辺部に対して傾斜する傾斜辺を含む切り欠き（４３）を有し、
    前記第１素子および前記第２素子のそれぞれにおいて、前記パッドは、前記第２主電極が切り欠かれた部分を含むパッド形成領域に設けられている、請求項１～６いずれか１項に記載の半導体装置。
  8. 複数の前記半導体素子のそれぞれは、前記パッドを複数有し、
    前記第１素子および前記第２素子のそれぞれにおいて、複数の前記パッドは、前記切り欠きの傾斜辺に沿って並んでいる、請求項７に記載の半導体装置。
  9. 前記第１素子および前記第２素子のそれぞれにおいて、複数の前記パッドは、前記第１辺部および第２辺部に沿って並んでいる、請求項７に記載の半導体装置。
  10. 前記半導体素子は、該半導体素子の温度を検出する感温ダイオード（４４）を有し、
    前記平面視において、前記感温ダイオードは、前記パッドの形成領域内であって、前記切り欠きの傾斜辺の近傍に設けられている、請求項９に記載の半導体装置。
  11. 複数の前記半導体素子のそれぞれは、前記パッドを複数有し、
    複数の前記パッドは、前記第１素子および前記第２素子のいずれにおいても前記ボンディングワイヤを介して前記信号端子に接続される第１パッド（ＧＰ、ＫＳＰ）と、前記第１素子および前記第２素子のいずれかにおいて前記ボンディングワイヤを介して前記信号端子に接続される第２パッド（ＡＰ、ＫＰ）と、を含み、
    前記第１パッドは、前記第１方向および前記第２方向の一方において前記第２パッドと長さが等しく、他方において前記第２パッドよりも長い、請求項１～１０いずれか１項に記載の半導体装置。
  12. 複数の前記半導体素子のそれぞれは、前記パッドを複数有し、
    複数の前記パッドは、前記第２主電極の電位を検出するケルビンパッド（ＫＳＰ）と、前記半導体素子に設けられた感温ダイオードのアノードの電位を検出するアノードパッド（ＡＰ）と、前記感温ダイオードのカソードの電位を検出するカソードパッド（ＫＰ）と、を含み、
    前記ケルビンパッドは、前記アノードパッドまたは前記カソードパッドの隣に配置され、
    前記第１素子および前記第２素子の少なくとも一方において、前記ケルビンパッドの隣に位置する前記アノードパッドまたは前記カソードパッドが、前記ケルビンパッドと電気的に接続されている、請求項１～１１いずれか１項に記載の半導体装置。
JP2021100437A 2021-06-16 2021-06-16 半導体装置 Active JP7472859B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2021100437A JP7472859B2 (ja) 2021-06-16 2021-06-16 半導体装置
CN202280039938.7A CN117529812A (zh) 2021-06-16 2022-05-17 半导体装置
PCT/JP2022/020499 WO2022264733A1 (ja) 2021-06-16 2022-05-17 半導体装置
US18/507,421 US20240079383A1 (en) 2021-06-16 2023-11-13 Semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021100437A JP7472859B2 (ja) 2021-06-16 2021-06-16 半導体装置

Publications (2)

Publication Number Publication Date
JP2022191918A JP2022191918A (ja) 2022-12-28
JP7472859B2 true JP7472859B2 (ja) 2024-04-23

Family

ID=84526184

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021100437A Active JP7472859B2 (ja) 2021-06-16 2021-06-16 半導体装置

Country Status (4)

Country Link
US (1) US20240079383A1 (ja)
JP (1) JP7472859B2 (ja)
CN (1) CN117529812A (ja)
WO (1) WO2022264733A1 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015128975A1 (ja) 2014-02-26 2015-09-03 株式会社日立製作所 パワーモジュールおよび電力変換装置
US20170154868A1 (en) 2015-12-01 2017-06-01 SK Hynix Inc. Semiconductor packages
JP2019145776A (ja) 2018-02-16 2019-08-29 トヨタ自動車株式会社 半導体装置
JP2020145285A (ja) 2019-03-05 2020-09-10 トヨタ自動車株式会社 半導体モジュールとそれを備えた半導体装置

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7139799B2 (ja) * 2018-09-03 2022-09-21 株式会社デンソー 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015128975A1 (ja) 2014-02-26 2015-09-03 株式会社日立製作所 パワーモジュールおよび電力変換装置
US20170154868A1 (en) 2015-12-01 2017-06-01 SK Hynix Inc. Semiconductor packages
JP2019145776A (ja) 2018-02-16 2019-08-29 トヨタ自動車株式会社 半導体装置
JP2020145285A (ja) 2019-03-05 2020-09-10 トヨタ自動車株式会社 半導体モジュールとそれを備えた半導体装置

Also Published As

Publication number Publication date
JP2022191918A (ja) 2022-12-28
US20240079383A1 (en) 2024-03-07
CN117529812A (zh) 2024-02-06
WO2022264733A1 (ja) 2022-12-22

Similar Documents

Publication Publication Date Title
JP6708066B2 (ja) 半導体装置
US11380656B2 (en) Semiconductor device
US11908778B2 (en) Semiconductor module
US11942869B2 (en) Power module and electric power conversion device
US20210407875A1 (en) Semiconductor device
WO2022024567A1 (ja) 半導体装置
JP3673776B2 (ja) 半導体モジュール及び電力変換装置
JP7472859B2 (ja) 半導体装置
JP2022152703A (ja) 半導体装置
WO2023047881A1 (ja) 半導体装置およびその製造方法
WO2024062845A1 (ja) 半導体装置
JP7392557B2 (ja) 半導体装置
WO2023166952A1 (ja) 半導体装置
JP7363682B2 (ja) 半導体装置
US20240145349A1 (en) Semiconductor device
US20230016437A1 (en) Semiconductor device
JP2024000845A (ja) 半導体装置
JP2023170769A (ja) 半導体装置
JP2024006354A (ja) 半導体装置
JP2022156034A (ja) 半導体装置
JP2023183160A (ja) 半導体装置およびその製造方法
JP2023078915A (ja) 半導体装置およびその製造方法
JP2023168060A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230410

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240325

R150 Certificate of patent or registration of utility model

Ref document number: 7472859

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150