JP2024006354A - 半導体装置 - Google Patents

Abstract

【課題】層間絶縁膜の信頼性を向上できる半導体装置を提供すること。【解決手段】エミッタ電極は、Ａｌを含み、層間絶縁膜５４を覆うように配置され、コンタクトホール５４１を通じて半導体基板４１の素子に電気的に接続された下地電極４２２と、下地電極上に配置された接続電極４２３を有する。下地電極の表面は、平面視においてコンタクトホールと重なるコンタクト上部４２２２、平面視において層間絶縁膜と重なる部分であり、コンタクト上部に対して突出する絶縁膜上部４２２３、ヒロック痕であり、コンタクト上部に対して凹んだ凹部４２２４を有する。凹部の下端は、層間絶縁膜の上端よりも上方に位置している。【選択図】図１３

Description

この明細書における開示は、半導体装置に関する。

特許文献１は、層間絶縁膜を覆うように配置された主電極を備える半導体装置を開示している。主電極は、層間絶縁膜のコンタクトホールを通じて、半導体基板に形成された素子に電気的に接続されている。先行技術文献の記載内容は、この明細書における技術的要素の説明として、参照により援用される。

特開２００５－１９８２９号公報

主電極は、Ａｌを含む下地電極と、下地電極上に配置された接続電極を有している。下地電極の成膜時に、下地電極の表面にヒロックが生じ得る。ヒロックの一部がレジストから突出していると、下地電極のパターニング時にエッチングによって突出部分を起点にヒロックが削れる。このため、下地電極の表面にヒロック痕である凹部が形成される。凹部内に接続電極が配置されるため、熱応力により層間絶縁膜の信頼性が低下する虞がある。上述の観点において、または言及されていない他の観点において、半導体装置にはさらなる改良が求められている。

本開示はこのような課題に鑑みてなされたものであり、層間絶縁膜の信頼性を向上できる半導体装置を提供することを目的とする。

開示のひとつである半導体装置は、
素子が形成された半導体基板（４１）と、
コンタクトホール（５４１）を有し、半導体基板の一面に配置された層間絶縁膜（５４）と、
Ａｌを含み、層間絶縁膜を覆うように一面上に配置され、コンタクトホールを通じて素子に電気的に接続された下地電極（４２２）と、下地電極上に配置された接続電極（４２３）と、を有する主電極（４２）と、
接続電極を接合可能に露出させる開口部（５５１）を有する保護膜（５５）と、
を備え、
下地電極の表面は、半導体基板の板厚方向の平面視においてコンタクトホールと重なるコンタクト上部（４２２２）と、平面視において層間絶縁膜と重なる部分であり、コンタクト上部に対して突出する絶縁膜上部（４２２３）と、ヒロック痕であり、コンタクト上部に対して凹んだ凹部（４２２４）と、を有し、
凹部の下端は、層間絶縁膜の上端よりも上方に位置している。

開示の半導体装置によれば、凹部の下端が層間絶縁膜の上端よりも上方に位置している。これにより接続電極が、層間絶縁膜の間、つまりコンタクトホールに入り込んでいない。よって、接続電極の膨張および／または収縮にともなう応力（熱応力）が層間絶縁膜に作用するのを抑制することができる。この結果、層間絶縁膜の信頼性を向上できる半導体装置を提供することができる。

開示の他のひとつである半導体装置は、
素子が形成された半導体基板（４１）と、
コンタクトホール（５４１）を有し、半導体基板の一面に配置された層間絶縁膜（５４）と、
Ａｌを含み、層間絶縁膜を覆うように一面上に配置され、コンタクトホールを通じて素子に電気的に接続された下地電極（４２２）と、下地電極上に配置された接続電極（４２３）と、を有する主電極（４２）と、
接続電極を接合可能に露出させる開口部（５５１）を有する保護膜（５５）と、
を備え、
下地電極の表面は、半導体基板の板厚方向の平面視においてコンタクトホールと重なるコンタクト上部（４２２２）と、平面視において層間絶縁膜と重なる部分であり、コンタクト上部に対して突出する絶縁膜上部（４２２３）と、絶縁膜上部よりも上方に突出するヒロック（４２２１）と、を有する。

開示の半導体装置によれば、下地電極の表面にヒロックを有している。下地電極のパターニング時にヒロックを削らないため、下地電極の表面がヒロック痕である凹部を有さない。これにより、接続電極が層間絶縁膜の間、つまりコンタクトホールに入り込んでいない。よって、接続電極の膨張および／または収縮にともなう応力（熱応力）が層間絶連膜に作用するのを抑制することができる。この結果、層間絶縁膜の信頼性を向上できる半導体装置を提供することができる。

この明細書における開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。請求の範囲およびこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴、および効果は、後続の詳細な説明、および添付の図面を参照することによってより明確になる。

第１実施形態に係る半導体装置が適用される車両の駆動システムの概略構成を示す図である。 第１実施形態に係る半導体装置を示す平面図である。 図２のIII-III線に沿う断面図である。 図２のIV-IV線に沿う断面図である。 半導体素子を示す平面図である。 図５のVI-VI線に沿う断面図である。 半導体素子の製造方法を示すフローチャートである。 下地電極のヒロックを示す断面図である。 下地電極の凹部を示す断面図である。 凹部を有する下地電極上に接続電極を配置した状態を示す断面図である。 検査方法を示す図である。 凹部の深さと検査結果との関係を示す図である。 第１実施形態に係る半導体装置において、エミッタ電極周辺を示す断面図である。 第２実施形態に係る半導体装置において、エミッタ電極周辺を示す断面図である。 製造方法を示す断面図である。 変形例を示す断面図である。 第３実施形態に係る半導体装置において、エミッタ電極周辺を示す断面図である。

以下、図面に基づいて複数の実施形態を説明する。なお、各実施形態において対応する構成要素には同一の符号を付すことにより、重複する説明を省略する場合がある。各実施形態において構成の一部分のみを説明している場合、当該構成の他の部分については、先行して説明した他の実施形態の構成を適用することができる。また、各実施形態の説明において明示している構成の組み合わせばかりではなく、特に組み合わせに支障が生じなければ、明示していなくても複数の実施形態の構成同士を部分的に組み合せることができる。

本実施形態の半導体装置は、たとえば、回転電機を駆動源とする移動体の電力変換装置に適用される。移動体は、たとえば、電気自動車（ＢＥＶ）、ハイブリッド自動車（ＨＥＶ）、プラグインハイブリッド自動車（ＰＨＥＶ）などの電動車両、電動垂直離着陸機やドローンなどの飛行体、船舶、建設機械、農業機械である。以下では、車両に適用される例について説明する。

（第１実施形態）
先ず、図１に基づき、車両の駆動システムの概略構成について説明する。

＜車両の駆動システム＞
図１に示すように、車両の駆動システム１は、直流電源２と、モータジェネレータ３と、電力変換装置４を備えている。

直流電源２は、充放電可能な二次電池で構成された直流電圧源である。二次電池は、たとえばリチウムイオン電池、ニッケル水素電池である。モータジェネレータ３は、三相交流方式の回転電機である。モータジェネレータ３は、車両の走行駆動源、すなわち電動機として機能する。モータジェネレータ３は、回生時に発電機として機能する。電力変換装置４は、直流電源２とモータジェネレータ３との間で電力変換を行う。

＜電力変換装置＞
次に、図１に基づき、電力変換装置４の回路構成について説明する。電力変換装置４は、電力変換回路を備えている。図１に示すように電力変換装置４は、平滑コンデンサ５と、電力変換回路であるインバータ６を備えている。

平滑コンデンサ５は、主として、直流電源２から供給される直流電圧を平滑化する。平滑コンデンサ５は、高電位側の電力ラインであるＰライン７と低電位側の電力ラインであるＮライン８とに接続されている。Ｐライン７は直流電源２の正極に接続され、Ｎライン８は直流電源２の負極に接続されている。平滑コンデンサ５の正極は、直流電源２とインバータ６との間において、Ｐライン７に接続されている。同じく負極は、直流電源２とインバータ６との間において、Ｎライン８に接続されている。平滑コンデンサ５は、直流電源２に並列に接続されている。

インバータ６は、ＤＣ－ＡＣ変換回路である。インバータ６は、図示しない制御回路によるスイッチング制御にしたがって、直流電圧を三相交流電圧に変換し、モータジェネレータ３へ出力する。これにより、モータジェネレータ３は、所定のトルクを発生するように駆動する。インバータ６は、車両の回生制動時、車輪からの回転力を受けてモータジェネレータ３が発電した三相交流電圧を、制御回路によるスイッチング制御にしたがって直流電圧に変換し、Ｐライン７へ出力する。このように、インバータ６は、直流電源２とモータジェネレータ３との間で双方向の電力変換を行う。

インバータ６は、三相分の上下アーム回路９を備えて構成されている。上下アーム回路９は、レグと称されることがある。上下アーム回路９は、上アーム９Ｈと、下アーム９Ｌをそれぞれ有している。上アーム９Ｈと下アーム９Ｌは、上アーム９ＨをＰライン７側として、Ｐライン７とＮライン８との間で直列接続されている。上アーム９Ｈと下アーム９Ｌとの接続点は、出力ライン１０を介して、モータジェネレータ３における対応する相の巻線３ａに接続されている。インバータ６は、６つのアームを有している。Ｐライン７、Ｎライン８、および出力ライン１０それぞれの少なくとも一部は、たとえばバスバーなどの導電部材により構成されている。

各アームを構成する素子は、スイッチング素子である絶縁ゲートバイポーラトランジスタ１１（以下、ＩＧＢＴ１１と示す）と、還流用のダイオード１２を備えている。本実施形態では、ｎチャネル型のＩＧＢＴ１１を採用している。ダイオード１２は、対応するＩＧＢＴ１１に対して逆並列に接続されている。上アーム９Ｈにおいて、ＩＧＢＴ１１のコレクタが、Ｐライン７に接続されている。下アーム９Ｌにおいて、ＩＧＢＴ１１のエミッタが、Ｎライン８に接続されている。そして、上アーム９ＨにおけるＩＧＢＴ１１のエミッタと、下アーム９ＬにおけるＩＧＢＴ１１のコレクタが相互に接続されている。ダイオード１２のアノードは対応するＩＧＢＴ１１のエミッタに接続され、カソードはコレクタに接続されている。

電力変換装置４は、電力変換回路として、コンバータをさらに備えてもよい。コンバータは、直流電圧を異なる値の直流電圧に変換するＤＣ－ＤＣ変換回路である。コンバータは、直流電源２と平滑コンデンサ５との間に設けられる。コンバータは、たとえばリアクトルと、上記した上下アーム回路９を備えて構成される。この構成によれば、昇降圧が可能である。電力変換装置４は、直流電源２からの電源ノイズを除去するフィルタコンデンサを備えてもよい。フィルタコンデンサは、直流電源２とコンバータとの間に設けられる。

電力変換装置４は、インバータ６などを構成するスイッチング素子の駆動回路を備えてもよい。駆動回路は、制御回路の駆動指令に基づいて、対応するアームのＩＧＢＴ１１のゲートに駆動電圧を供給する。駆動回路は、駆動電圧の印加により、対応するＩＧＢＴ１１を駆動、すなわちオン駆動、オフ駆動させる。駆動回路は、ドライバと称されることがある。

電力変換装置４は、スイッチング素子の制御回路を備えてもよい。制御回路は、ＩＧＢＴ１１を動作させるための駆動指令を生成し、駆動回路に出力する。制御回路は、図示しない上位ＥＣＵから入力されるトルク要求、各種センサにて検出された信号に基づいて、駆動指令を生成する。各種センサとして、たとえば電流センサ、回転角センサ、電圧センサがある。電流センサは、各相の巻線３ａに流れる相電流を検出する。回転角センサは、モータジェネレータ３の回転子の回転角を検出する。電圧センサは、平滑コンデンサ５の両端電圧を検出する。制御回路は、駆動指令として、たとえばＰＷＭ信号を出力する。制御回路は、たとえばプロセッサとメモリを備えて構成されている。ＥＣＵは、Electronic Control Unitの略称である。ＰＷＭは、Pulse Width Modulationの略称である。

＜半導体装置＞
次に、図２～図４に基づき、半導体装置の概略構成について説明する。図２は、半導体装置を示す平面図である。図２は、半導体装置の上面視平面図である。図３は、図２のIII-III線に沿う断面図である。図４は、図２のIV-IV線に沿う断面図である。

以下において、半導体素子（半導体基板）の板厚方向をＺ方向とする。Ｚ方向に直交する一方向をＸ方向とする。Ｚ方向およびＸ方向の両方向に直交する方向をＹ方向とする。特に断わりのない限り、Ｚ方向から平面視した形状、換言すればＸ方向およびＹ方向により規定されるＸＹ面に沿う形状を平面形状とする。また、Ｚ方向からの平面視を、単に平面視と示すことがある。

図２～図４に示すように、半導体装置２０は、封止体３０と、半導体素子４０と、配線部材６０、７０と、導電スペーサ８０と、外部接続端子９０を備えている。半導体装置２０は、さらにボンディングワイヤ１００と、接合材１０１～１０３を備えている。半導体装置２０は、上記したアームのひとつを構成する。すなわち、２つの半導体装置２０により、一相分の上下アーム回路９が構成される。

封止体３０は、半導体装置２０を構成する他の要素の一部を封止している。他の要素の残りの部分は、封止体３０の外に露出している。封止体３０は、たとえば樹脂を材料とする。樹脂の一例は、エポキシ系樹脂である。封止体３０は、樹脂を材料として、たとえばトランスファモールド法により成形されている。このような封止体３０は、封止樹脂体、モールド樹脂、樹脂成形体などと称されることがある。封止体３０は、たとえばゲルを用いて形成されてもよい。ゲルは、たとえば一対の配線部材６０、７０の対向領域に充填（配置）される。

図２～図４に示すように、封止体３０は平面略矩形状をなしている。封止体３０は、外郭をなす表面として、一面３０ａと、Ｚ方向において一面３０ａとは反対の面である裏面３０ｂを有している。一面３０ａおよび裏面３０ｂは、たとえば略平坦な面である。また、一面３０ａおよび裏面３０ｂに連なる側面３０ｃ、３０ｄ、３０ｅ、３０ｆを有している。側面３０ｃは、外部接続端子９０のうち、主端子９１、９２が突出する面である。側面３０ｄは、Ｙ方向において側面３０ｃとは反対の面である。側面３０ｄは、信号端子９３が突出する面である。側面３０ｅ、３０ｆは、外部接続端子９０が突出していない面である。側面３０ｅは、Ｘ方向において側面３０ｆとは反対の面である。

半導体素子４０は、半導体基板４１と、エミッタ電極４２と、コレクタ電極４３と、パッド４４を備えている。半導体素子４０は、半導体チップと称されることがある。半導体基板４１は、シリコン（Ｓｉ）、シリコンよりもバンドギャップが広いワイドバンドギャップ半導体などを材料とし、縦型素子が形成されてなる。ワイドバンドギャップ半導体としては、たとえばシリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ_２Ｏ_３）、ダイヤモンドがある。

縦型素子は、半導体基板４１（半導体素子４０）の板厚方向、すなわちＺ方向に主電流を流すように構成されている。本実施形態の縦型素子は、ひとつのアームを構成するＩＧＢＴ１１およびダイオード１２である。縦型素子は、ダイオード１２が逆並列に接続されたＩＧＢＴ、つまりＲＣ（Reverse Conducting）－ＩＧＢＴである。縦型素子は、通電により発熱する発熱素子である。半導体基板４１には、図示しないゲート電極が形成されている。ゲート電極は、たとえばトレンチ構造をなしている。

半導体基板４１は、主電極が設けられる板面として、一面４１ａおよび裏面４１ｂを有している。一面４１ａは、半導体基板４１において封止体３０の一面３０ａ側の面である。裏面４１ｂは、一面４１ａとは板厚方向において反対の面である。主電極のひとつであるエミッタ電極４２は、半導体基板４１の一面４１ａ上に配置されている。主電極の他のひとつであるコレクタ電極４３は、半導体基板４１の裏面４１ｂ上に配置されている。

ＩＧＢＴ１１がオンすることで、主電極間、つまりエミッタ電極４２とコレクタ電極４３との間に、電流（主電流）が流れる。エミッタ電極４２は、ダイオード１２のアノード電極を兼ねている。コレクタ電極４３は、ダイオード１２のカソード電極を兼ねている。コレクタ電極４３は、半導体基板４１の裏面４１ｂのほぼ全体に形成されている。エミッタ電極４２は、半導体基板４１の一面４１ａの一部分に形成されている。

パッド４４は、信号用の電極である。パッド４４は、半導体基板４１の一面４１ａにおいて、エミッタ電極４２の形成領域とは異なる領域に形成されている。パッド４４は、Ｙ方向において、エミッタ電極４２の形成領域とは反対側の端部に形成されている。パッド４４は、Ｙ方向においてエミッタ電極４２と並んで設けられている。パッド４４の個数は特に限定されない。パッド４４は、ゲート電極用のパッドを少なくとも含む。半導体素子４０の構造詳細については後述する。

配線部材６０は、エミッタ電極４２に電気的に接続され、配線機能を提供する。同様に、配線部材７０は、コレクタ電極４３に電気的に接続され、配線機能を提供する。配線部材６０、７０は、Ｚ方向において、半導体素子４０を挟むように配置されている。配線部材６０、７０は、Ｚ方向において互いに少なくとも一部が対向するように配置されている。配線部材６０、７０は、平面視において半導体素子４０を内包している。

配線部材６０、７０は、半導体素子４０の生じた熱を放熱する放熱機能を提供する。配線部材６０、７０は、放熱板、ヒートシンクなどと称されることがある。本実施形態の配線部材６０、７０は、Ｃｕ、Ｃｕ合金などの導電性が良好な金属を材料とする金属板である。金属板は、たとえばリードフレームの一部として提供される。金属板に代えて、絶縁基材の両面に金属体が配置された基板を採用してもよい。配線部材６０、７０は、表面に、ＮｉやＡｕなどのめっき膜を備えてもよい。

配線部材６０は、半導体素子４０側の面である対向面６０ａと、対向面６０ａとは反対の面である裏面６０ｂを有している。同様に、配線部材７０も、対向面７０ａと裏面７０ｂを有している。配線部材６０、７０は、たとえば平面略矩形状をなしている。配線部材６０、７０それぞれの裏面６０ｂ、７０ｂは、封止体３０から露出している。裏面６０ｂ、７０ｂは、放熱面、露出面などと称されることがある。配線部材６０の裏面６０ｂは、封止体３０の一面３０ａと略面一である。配線部材７０の裏面７０ｂは、封止体３０の裏面３０ｂと略面一である。

導電スペーサ８０は、半導体素子４０と配線部材６０の間に介在している。導電スペーサ８０は、半導体素子４０と配線部材６０との間に所定の間隔を確保するスペーサ機能を提供する。たとえば導電スペーサ８０は、半導体素子４０のパッド４４に、対応する信号端子９３を電気的に接続するための高さを確保する。導電スペーサ８０は、半導体素子４０のエミッタ電極４２と配線部材６０との電気伝導、熱伝導経路の途中に位置し、配線機能および放熱機能を提供する。

導電スペーサ８０は、Ｃｕなどの導電性、熱伝導性が良好な金属材料を含んでいる。導電スペーサ８０は、表面にめっき膜を備えてもよい。導電スペーサ８０は、ターミナル、ターミナルブロック、金属ブロック体などと称されることがある。本実施形態の導電スペーサ８０は、平面略矩形状をなす柱状体である。

外部接続端子９０は、半導体装置２０を外部機器と電気的に接続するための端子である。外部接続端子９０は、銅などの導電性が良好な金属材料を用いて形成されている。外部接続端子９０は、たとえば板材である。外部接続端子９０は、リードと称されることがある。外部接続端子９０は、主端子９１、９２と、信号端子９３を備えている。主端子９１、９２は、半導体素子４０の主電極に電気的に接続された外部接続端子９０である。

主端子９１は、エミッタ電極４２に電気的に接続されている。主端子９１は、エミッタ端子と称されることがある。主端子９１は、配線部材６０を介して、エミッタ電極４２に接続されている。主端子９１は、配線部材６０におけるＹ方向の一端に連なっている。主端子９１の厚みは、配線部材６０よりも薄い。主端子９１は、たとえば対向面６０ａと略面一となるように、配線部材６０に連なっている。主端子９１は、配線部材６０に対して連続して一体的に設けられることで連なってもよいし、別部材として設けられ、接合により連なってもよい。

本実施形態の主端子９１は、リードフレームの一部として、配線部材６０と一体的に設けられている。主端子９１は、配線部材６０からＹ方向に延び、封止体３０の側面３０ｃから外部に突出している。主端子９１は、封止体３０により覆われる部分の途中に屈曲部を有し、側面３０ｃにおいてＺ方向の中央付近から突出している。

主端子９２は、コレクタ電極４３に電気的に接続されている。主端子９２は、コレクタ端子と称されることがある。主端子９２は、配線部材７０を介して、コレクタ電極４３に接続されている。主端子９２は、配線部材７０におけるＹ方向の一端に連なっている。主端子９２の厚みは、配線部材７０よりも薄い。主端子９２は、たとえば、対向面７０ａと略面一となるように配線部材７０に連なっている。主端子９２は、配線部材７０に対して連続して一体的に設けられることで連なってもよいし、別部材として設けられ、接合により連なってもよい。

本実施形態の主端子９２は、主端子９１とは別のリードフレームの一部として、配線部材７０と一体的に設けられている。主端子９２は、配線部材７０からＹ方向に延び、主端子９１と同じ側面３０ｃから外部に突出している。主端子９２も、封止体３０により覆われる部分の途中に屈曲部を有し、側面３０ｃにおいてＺ方向の中央付近から突出している。２本の主端子９１、９２は、側面同士が対向するようにＸ方向に並んで配置されている。

信号端子９３は、半導体素子４０の対応するパッド４４に電気的に接続されている。信号端子９３は、ボンディングワイヤ１００を介してパッド４４に電気的に接続されている。信号端子９３は、Ｙ方向に延び、封止体３０の側面３０ｄから外部に突出している。本実施形態の半導体装置２０は、パッド４４に対応して５本の信号端子９３を備えている。５本の信号端子９３は、Ｘ方向に並んで配置されている。信号端子９３は、たとえば配線部材７０および主端子９２と共通のリードフレームに構成されている。複数の信号端子９３は、図示しないタイバーをカットすることで、互いに電気的に分離されている。

接合材１０１は、半導体素子４０のエミッタ電極４２と導電スペーサ８０との間に介在し、エミッタ電極４２と導電スペーサ８０とを接合している。接合材１０１は、素子上接合材と称されることがある。接合材１０２は、導電スペーサ８０と配線部材６０との間に介在し、導電スペーサ８０と配線部材６０とを接合している。接合材１０２は、スペーサ上接合材と称されることがある。接合材１０３は、半導体素子４０のコレクタ電極４３と配線部材７０との間に介在し、コレクタ電極４３と配線部材７０とを接合している。接合材１０３は、素子下接合材と称されることがある。

接合材１０１～１０３は、互いに共通の材料を用いてもよいし、互いに異なる材料を用いてもよい。一例として接合材１０１～１０３は、はんだである。たとえば、Ｓｎの他にＳｂやＢｉなどを含む多元系の鉛フリーはんだを採用することができる。

上記したように、半導体装置２０では、封止体３０によってひとつのアームを構成する半導体素子４０が封止されている。封止体３０は、半導体素子４０、配線部材６０の一部、配線部材７０の一部、導電スペーサ８０、および外部接続端子９０それぞれの一部を、一体的に封止している。

半導体素子４０は、Ｚ方向において配線部材６０、７０の間に配置されている。半導体素子４０は、対向配置された配線部材６０、７０によって挟まれている。これにより、半導体素子４０の熱を、Ｚ方向において両側に放熱することができる。半導体装置２０は、両面放熱構造をなしている。配線部材６０の裏面６０ｂは、封止体３０の一面３０ａと略面一となっている。配線部材７０の裏面７０ｂは、封止体３０の裏面３０ｂと略面一となっている。裏面６０ｂ、７０ｂが露出面であるため、放熱性を高めることができる。

＜半導体素子＞
次に、図５および図６に基づき、半導体素子４０について説明する。図５は、半導体素子４０の一面側を示す平面図である。便宜上、図５では、保護膜を省略している。図６は、図５のVI-VI線に沿う断面図である。図５および図６では、半導体素子４０の一例について示している。

図５に示すように、半導体基板４１は、平面略矩形状をなしている。半導体基板４１は、アクティブ領域４１１と、外周領域４１２を有している。アクティブ領域４１１は、縦型素子の形成領域である。アクティブ領域４１１は、メイン領域、メインセル領域、セル領域、素子領域、素子形成領域などと称されることがある。

アクティブ領域４１１は、Ｙ方向においてパッド４４と並んでいる。アクティブ領域４１１は、平面略矩形状をなしている。アクティブ領域４１１は、ＲＣ－ＩＧＢＴのうち、ＩＧＢＴの形成領域であるＩＧＢＴ領域４１１ｉと、ダイオードの形成領域であるダイオード領域４１１ｄを有している。ＩＧＢＴ領域４１１ｉとダイオード領域４１１ｄは、Ｙ方向において交互に設けられている。アクティブ領域４１１には、複数のセル（単位構造部）が設けられている。複数のセルが互いに並列接続されて、ＲＣ－ＩＧＢＴが構成されている。一例として、ＩＧＢＴ領域４１１ｉおよびダイオード領域４１１ｄは、所定のピッチで交互に設けられている。

図６に示すように、半導体基板４１は、コレクタ領域４５、カソード領域４６、バッファ領域４７、ドリフト領域４８、ベース領域４９、およびエミッタ領域５０を有している。半導体基板４１は、不純物のイオン注入などによって各半導体領域が形成されてなる。半導体領域は、半導体層、拡散層などと称されることがある。

コレクタ領域４５は、半導体基板４１の裏面４１ｂ側の表層に形成されている。コレクタ領域４５は、ベース領域４９よりも不純物濃度が高いｐ導電型（ｐ＋）の半導体領域である。カソード領域４６も、裏面４１ｂ側の表層に形成されている。カソード領域４６は、ドリフト領域４８よりも不純物濃度が高いｎ導電型（ｎ＋）の半導体領域である。カソード領域４６は、ＸＹ平面においてコレクタ領域４５と並んで設けられている。コレクタ領域４５はＩＧＢＴ領域４１１ｉに設けられ、カソード領域４６はダイオード領域４１１ｄに設けられている。カソード領域４６は、Ｙ方向においてコレクタ領域４５と交互に設けられている。

バッファ領域４７は、コレクタ領域４５およびカソード領域４６において裏面４１ｂとは反対の面上に形成されている。バッファ領域４７は、コレクタ領域４５およびカソード領域４６と、ドリフト領域４８との間に形成されている。バッファ領域４７は、カソード領域４６よりも不純物濃度が低く、ドリフト領域４８よりも不純物濃度が高いｎ導電型の半導体領域（ｎ）である。バッファ領域４７を備えることで、空乏層がコレクタ領域４５側に拡がるのを抑制することができる。

ドリフト領域４８は、バッファ領域４７においてコレクタ領域４５側の面とは反対の面上に形成されている。ドリフト領域４８は、バッファ領域４７よりも不純物濃度が低いｎ導電型（ｎ－）の半導体領域である。

ベース領域４９は、ドリフト領域４８においてバッファ領域４７側の面とは反対の面上に形成されている。ベース領域４９は、コレクタ領域４５よりも不純物濃度が低いｐ導電型（ｐ）の半導体領域である。ベース領域４９は、主として半導体基板４１のアクティブ領域４１１に設けられている。ベース領域４９は、半導体基板４１の一面４１ａ側の表層に形成されている。ベース領域４９は、チャネル領域と称されることがある。ｎ導電型を第１導電型とすると、ｐ導電型は第２導電型である。

エミッタ領域５０は、ベース領域４９内において一面４１ａ側の表層に設けられている。エミッタ領域５０は、ドリフト領域４８よりも不純物濃度が高いｎ導電型（ｎ＋）の半導体領域である。エミッタ領域５０は、アクティブ領域４１１のうち、ＩＧＢＴ領域４１１ｉに形成されている。エミッタ領域５０は、ＩＧＢＴ領域４１１ｉ内において、後述するトレンチ５１の側面に接するように設けられている。

上記した構成の半導体基板４１には、トレンチ５１が形成されている。トレンチ５１は、一面４１ａから、所定の深さを有して形成されている。トレンチ５１は、ベース領域４９を貫通している。トレンチ５１の先端は、ドリフト領域４８に達している。半導体基板４１のアクティブ領域４１１には、複数本のトレンチ５１が形成されている。各トレンチ５１は、Ｘ方向に延びている。複数本のトレンチ５１は、Ｙ方向において略等間隔で配置され、平面視においてストライプ状をなしている。トレンチ５１は、セルを規定している。セルのそれぞれはひとつのトレンチ５１を含んでおり、複数のセルはＹ方向に並設されている。

トレンチ５１の壁面には、ゲート絶縁膜５２が形成されている。そして、トレンチ５１を埋めるように、ゲート絶縁膜５２の表面にゲート電極５３が形成されている。ゲート電極５３は、ベース領域４９を貫通し、ドリフト領域４８に達している。半導体基板４１のアクティブ領域４１１には、複数本のゲート電極５３が形成されている。各ゲート電極５３は、Ｘ方向に延設されている。複数本のゲート電極５３は、Ｙ方向において略等間隔で配置され、平面視においてストライプ状をなしている。

半導体基板４１の一面４１ａ上には、エミッタ電極４２が形成されている。エミッタ電極４２は、主としてアクティブ領域４１１上に形成されている。エミッタ電極４２は、エミッタ領域５０およびベース領域４９に電気的に接続されている。エミッタ電極４２は、半導体基板４１の一面４１ａに配置された層間絶縁膜５４を覆うように、一面４１ａ上に配置されている。層間絶縁膜５４は、コンタクトホール５４１を有している。エミッタ電極４２は、コンタクトホール５４１を介してベース領域４９およびエミッタ領域５０に電気的に接続されている。層間絶縁膜５４は、エミッタ電極４２とゲート電極５３とを、電気的に分離している。層間絶縁膜５４として、たとえばシリコン酸化膜を採用することができる。

エミッタ電極４２は、図示しないベースコンタクト領域を介してベース領域４９に電気的に接続されてもよい。ベースコンタクト領域は、ベース領域４９内において一面４１ａ側の表層に設けられる。ベースコンタクト領域は、エミッタ領域５０に隣接して設けられる。ベースコンタクト領域は、ベース領域４９よりも不純物濃度が高いｐ導電型（ｐ＋）の半導体領域である。

半導体基板４１の一面４１ａ上には、信号電極であるパッド４４も形成されている。パッド４４は、外周領域４１２上に配置されている。本実施形態の半導体素子４０は、５つのパッド４４を有している。具体的には、ゲート電極用、ＩＧＢＴ１１のエミッタ電位を検出するケルビンエミッタ用、電流センス用、半導体素子４０の温度を検出する感温ダイオード（感温素子）のアノード電位用、同じくカソード電位用である。ケルビンエミッタ用のパッド４４は、エミッタ電極４２に電気的に接続されている。その他のパッド４４は、エミッタ電極４２と電気的に分離されている。５つのパッド４４は、平面略矩形状の半導体基板４１において、Ｙ方向の一端側にまとめて形成されるとともに、Ｘ方向に並んで形成されている。

半導体素子４０は、半導体基板４１の一面４１ａ上に配置された保護膜５５を有している。保護膜５５は、エミッタ電極４２の周縁部を覆うように、半導体基板４１の一面４１ａ上に設けられた絶縁膜である。保護膜５５として、たとえばポリイミド、シリコン窒化膜などを採用することができる。保護膜５５は、エミッタ電極４２と接合材１０１との接合領域を規定する開口部５５１を有している。開口部５５１は、保護膜５５をＺ方向に貫通する貫通孔である。開口部５５１は、平面視においてエミッタ電極４２と重なるように設けられている。同様に、保護膜５５は、パッド４４における接合領域を規定する図示しない開口部を有している。

エミッタ電極４２は、保護膜５５の開口部５５１から露出して接合領域を提供する露出部４２１を有している。露出部４２１は、接合材１０１との間に接合部を形成する。平面視において露出部４２１の外形輪郭は、開口部５５１の外形輪郭に一致している。露出部４２１は、アクティブ領域４１１上に配置されている。エミッタ電極４２は、多層構造をなしている。エミッタ電極４２は、下地電極４２２と、接続電極４２３を有している。パッド４４も、エミッタ電極４２と同様の構成を有している。

下地電極４２２は、多層構造のエミッタ電極４２において、半導体基板４１に隣接して形成された金属層である。下地電極４２２は、下部電極、下層電極、配線電極、下地層、第１金属層などと称されることがある。下地電極４２２は、半導体基板４１の一面４１ａに接続されている。下地電極４２２は、Ａｌ（アルミニウム）を主成分とする材料を用いて形成されている。本実施形態では、ＡｌＳｉなどのＡｌ合金を材料としている。

下地電極４２２は、平面視において、アクティブ領域４１１を内包しつつ外周領域４１２上まで延設されている。下地電極４２２は、コンタクトホール５４１に配置されてエミッタ領域５０およびベース領域４９に接続されている。下地電極４２２は、平面視において露出部４２１を取り囲む周縁部を有している。周縁部は、平面視において保護膜５５と重なる部分である。保護膜５５は、下地電極４２２の周縁部を覆うように、半導体基板４１の一面４１ａ上に配置されている。

接続電極４２３は、接合材１０１との接合強度向上、接合材１０１に対する濡れ性向上などを目的として、下地電極４２２上に積層配置されている。接続電極４２３は、上地電極、上部電極、上層電極、上地層、第２金属層などと称されることがある。接続電極４２３は、少なくともひとつの金属層を含む。接続電極４２３を構成する金属層は、たとえばＮｉ、Ｐｄ、Ａｕ、Ｐｔ、Ａｇのいずれかを含む。

本実施形態の接続電極４２３は、Ｎｉ（ニッケル）層を少なくとも含む。Ｎｉは、下地電極４２２を構成するＡｌ合金よりも硬い。Ｎｉ層上に、さらにＡｕ（金）層を備えてもよい。Ａｕ層は、たとえば、Ｎｉ層の酸化を抑制して接合材１０１であるはんだとの濡れ性を向上する。Ａｕは、はんだ付け時にはんだ中に拡散するため、Ａｕ層は、はんだ接合する前の状態で存在し、はんだ接合した状態で存在しない。

接続電極４２３は、下地電極４２２上に積層配置され、開口部５５１から露出している。一例として本実施形態の接続電極４２３は、開口部５５１内において下地電極４２２上に配置されている。そして、接続電極４２３の外周端部は、たとえば開口部５５１を規定する保護膜５５の壁面に接触している。エミッタ電極４２の露出部４２１は、下地電極４２２のうち、平面視において開口部５５１と重なる部分と、接続電極４２３とにより構成されている。

半導体基板４１の裏面４１ｂ上には、コレクタ電極４３が形成されている。コレクタ電極４３は、裏面４１ｂのほぼ全域に形成されている。コレクタ電極４３は、コレクタ領域４５およびカソード領域４６に電気的に接続されている。

上記した半導体素子４０において、ＩＧＢＴ領域４１１ｉの各セルには、ＩＧＢＴ構造部が形成されている。ＩＧＢＴ構造部は、コレクタ領域４５、バッファ領域４７、ドリフト領域４８、ベース領域４９、エミッタ領域５０、およびゲート電極５３を含んでいる。また、ダイオード領域４１１ｄの各セルには、ダイオード構造部が形成されている。ダイオード構造部は、カソード領域４６、バッファ領域４７、ドリフト領域４８、およびアノードとして機能するベース領域４９を含んでいる。

外周領域４１２は、平面視において、アクティブ領域４１１の外周端よりも外側の領域である。外周領域４１２には、耐圧構造部が形成されている。一例として本実施形態の外周領域４１２には、ガードリング５６が形成されている。ガードリング５６を備えることで、ＩＧＢＴ領域４１１ｉに高電圧が印加されたときに、ベース領域４９から拡がる空乏層を一面４１ａに沿う方向に延伸させ、電界強度を緩和できる。つまり、半導体素子４０の耐圧を高めることができる。

ガードリング５６は、アクティブ領域４１１を取り囲むように設けられている。ガードリング５６の本数は特に限定されない。少なくとも１本以上であればよい。図６に示す例では、ガードリング５６のひとつが、ベース領域４９の端部に隣接して設けられている。ガードリング５６の他のひとつは、内側のガードリング５６から離れた位置に設けられている。

＜製造方法＞
次に、図７に基づき、半導体素子４０の製造方法について説明する。図７は、半導体素子４０の製造方法を示すフローチャートである。

図７に示すように、半導体基板４１を準備する（ステップＳ１０）。一例として、シリコン基板を準備する。

次いで、半導体基板４１に素子を形成する（ステップＳ１１）。イオン注入、トレンチの形成などにより、上記したＩＧＢＴ構造部およびダイオード構造部を形成する。また、ガードリング５６を形成する。

次いで、半導体基板４１の一面４１ａ上に、層間絶縁膜５４を形成する（ステップＳ１２）。成膜後にパターニングすることで、コンタクトホール５４１を有する層間絶縁膜５４を形成する。

次いで、層間絶縁膜５４を覆うように、一面４１ａ上に下地電極４２２を形成する（ステップＳ１３）。たとえばスパッタ法にて成膜する。成膜後にパターニングすることで、下地電極４２２を形成する。

次いで、下地電極４２２の周縁部を覆うように、一面４１ａ上に保護膜５５を形成する（ステップＳ１４）。成膜後にパターニングすることで、開口部５５１を有する保護膜５５を形成する。

次いで、下地電極４２２上に、接続電極４２３を形成する（ステップＳ１５）。たとえばめっき法やスパッタ法にて成膜する。以上により、半導体素子４０を形成することができる。

＜下地電極のヒロックおよび凹部＞
次に、図８～図１０に基づき、下地電極４２２のヒロック、および、ヒロック由来の凹部について説明する。図８は、下地電極４２２のヒロックを示す断面図である。図９は、下地電極４２２の凹部を示す断面図である。図１０は、凹部を有する下地電極４２２上に接続電極４２３を配置した状態を示す断面図である。

図８に示すように、Ａｌを含む下地電極４２２は、成膜時においてヒロック４２２１を生じ得る。下地電極４２２は、成膜温度により膨張し、成膜後における常温への降温時に収縮する。ヒロックは、収縮時に歪を緩和しようとして生じると考えられる。ヒロック４２２１は、膨れ部、膨出部、突出部などと称されることがある。図８は、ヒロック４２２１の一例を示している。ヒロック４２２１の生じる位置は、図８に示す例に限定されない。

下地電極４２２の表面は、ヒロック４２２１以外に、コンタクト上部４２２２と、絶縁膜上部４２２３を有している。コンタクト上部４２２２は、平面視においてコンタクトホール５４１と重なる部分である。絶縁膜上部４２２３は、平面視において層間絶縁膜５４と重なる部分である。半導体基板４１の一面４１ａを位置基準とすると、絶縁膜上部４２２３はコンタクト上部４２２２よりも上方に位置しており、ヒロック４２２１の上端は、絶縁膜上部４２２３よりも上方に位置している。ヒロック４２２１は、コンタクト上部４２２２および絶縁膜上部４２２３に対して上方に突出している。

下地電極４２２は、ウェットエッチングによりパターニングされる。ヒロック４２２１の突出量が大きいと、図８に示すようにヒロック４２２１がレジスト５７の上面から突出する。この場合、ヒロック４２２１を含む下地電極４２２の一部が、ヒロック４２２１の突出部分（露出部分）を起点にエッチングされる。

よって、図９に示すように、下地電極４２２の表面にヒロック痕（エッチング痕）である凹部４２２４が形成される。レジスト５７から突出するヒロック４２２１の平面視したサイズが大きいほど、凹部４２２４が深い位置まで形成される。図９に示すように、凹部４２２４下端が層間絶縁膜５４の上端よりも下方に位置する、つまりコンタクトホール５４１内に位置することがある。

接続電極４２３は、下地電極４２２上に配置される。図１０に示すように、接続電極４２３は凹部４２２４内にも配置される。凹部４２２４下端が層間絶縁膜５４の上端よりも下方に位置すると、接続電極４２３は層間絶縁膜５４の間に位置することになる。このため、接続電極４２３の膨張および／または収縮による応力（熱応力）が層間絶縁膜５４に作用し、層間絶縁膜５４の絶縁信頼性が低下する。たとえば層間絶縁膜５４が破壊され、素子故障に至る虞がある。

＜検査方法＞
次に、図１１および図１２に基づき、下地電極４２２の表面の検査方法について説明する。図１１は、検査方法を示す図である。図１１において、実線矢印は入射光、反射光を示している。実線矢印に付した数字は、スキャン／反射の順序を示している。破線矢印は、入射光の走査方向、反射光の移動方向を示している。図１２は、凹部の深さと検査結果との関係を示す断面図である。

本実施形態では、下地電極４２２の表面に光ビームを照射して検査する。具体的には、入射光の走査方向（スキャン方向）、反射光の移動方向、および反射光の検出幅に基づいて、下地電極４２２の表面を検査する。検査には、光検知器１１０を用いる。

下地電極４２２の表面にヒロック４２２１を有する場合、図１１の左側に示すように、反射光の移動方向は入射光の走査方向と一致する。なお、ヒロック４２２１および／または凹部４２２４を有さない場合にも、反射光の移動方向と入射光の走査方向が一致する。

下地電極４２２の表面に凹部４２２４を有する場合、図１１の右側に示すように、反射光の移動方向が入射光の走査方向に対して逆向きとなる。また、凹部４２２４が大きい、つまり深いほど、反射光の検知幅Ｌ１が長くなる。

凹部４２２４が小さい、つまり浅いと、幅Ｌ１が所定値よりも短くなる。一方、凹部４２２４が大きい、つまり深いと、幅Ｌ１が所定値よりも長くなる。本実施形態では、図１２の左側に示すように凹部４２２４の下端が層間絶縁膜５４の上端よりも上方に位置する場合には、幅Ｌ１が所定値よりも短くなる。また、図１２の右側に示すように凹部４２２４の下端が層間絶縁膜５４の上端よりも下方に位置する場合には、幅Ｌ１が所定値よりも長くなる。よって、凹部４２２４の下端が層間絶縁膜５４の上端よりも上方に位置する場合には検査結果がＯＫとなり、凹部４２２４の下端が層間絶縁膜５４の上端よりも下方に位置する場合には検査結果がＮＧとなる。検査結果がＮＧの場合、リジェクトされる。

＜第１実施形態のまとめ＞
図１３は、本実施形態に係る半導体装置２０において、半導体素子４０のエミッタ電極４２周辺を拡大した断面図である。下地電極４２２の表面は、ヒロック痕であり、コンタクト上部４２２２に対して凹んだ凹部４２２４を有している。下地電極４２２は、アクティブ領域４１１上に凹部４２２４を少なくともひとつ有している。下地電極４２２の表面（上面）のうち、凹部４２２４が半導体基板４１の一面４１ａに対してもっとも近く、絶縁膜上部４２２３が一面４１ａからもっとも離れている。一面４１ａを位置の基準とすると、絶縁膜上部４２２３がもっとも高い位置、凹部４２２４の下端がもっとも低い位置、コンタクト上部４２２２が絶縁膜上部４２２３と凹部４２２４の間の位置である。

このように下地電極４２２は凹部４２２４を有している。しかしながら、凹部４２２４の下端は層間絶縁膜５４の上端よりも上方に位置している。これにより接続電極４２３が、層間絶縁膜５４の間、つまりコンタクトホール５４１に入り込んでいない。よって、接続電極４２３の膨張および／または収縮にともなう応力（熱応力）が層間絶縁膜５４に作用するのを抑制することができる。この結果、層間絶縁膜５４の信頼性を向上できる半導体装置２０を提供することができる。

（第２実施形態）
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、下地電極４２２の形成前に、層間絶縁膜５４のコンタクトホール５４１を埋め込まなかった。これに代えて、コンタクトホール５４１を埋め込んでもよい。

図１４は、本実施形態に係る半導体装置２０において、半導体素子４０のエミッタ電極４２周辺を拡大した断面図である。図１４は、図１３に対応している。半導体素子４０は、バリアメタル層４２４と、Ｗプラグ４２５を有している。Ｗは、タングステンである。

バリアメタル層４２４は、層間絶縁膜５４を覆うように、半導体基板４１の一面４１ａ上に配置されている。バリアメタル層４２４は、コンタクトホール５４１の壁面および底面にも配置されている。Ｗプラグ４２５は、コンタクトホール５４１を埋めるように、バリアメタル層４２４上に配置されている。バリアメタル層４２４およびＷプラグ４２５は、半導体基板４１の一面４１ａと下地電極４２２との間に介在している。

図１５は、図１４に示した半導体素子４０の製造方法を示す断面図である。図１５は、製造工程の一部を示している。半導体基板４１の一面４１ａ上に、コンタクトホール５４１を有する層間絶縁膜５４を形成した後、図１５（ａ）に示すように、バリアメタル層４２４を成膜する。次いで、バリアメタル層４２４上にＷ層４２５ａを成膜する。

次いで、図１５（ｂ）に示すように、エッチバックによりＷ層４２５ａにおける層間絶縁膜５４の上面に配置された部分を除去する。コンタクトホール５４１内のＷ層４２５ａが残り、Ｗプラグ４２５を形成する。以上のようにして、バリアメタル層４２４およびＷプラグ４２５をコンタクトホール５４１に埋め込む。

次いで、図１５（ｃ）に示すように下地電極４２２を形成する。下地電極４２２をパターニングする際に、図示しないヒロック４２２１を起点とする削れが生じても、バリアメタル層４２４およびＷプラグ４２５がストッパとして機能する。このため、凹部４２２４の下端は、層間絶縁膜５４の上端よりも上方に位置する。

次いで、図１５（ｄ）に示すように接続電極４２３を形成する。接続電極４２３は凹部４２２４内にも配置されるが、接続電極４２３の下端は層間絶縁膜５４の上端よりも上方に位置する。

＜第２実施形態のまとめ＞
本実施形態によれば、下地電極４２２の表面に、ヒロック４２２１由来の凹部４２２４が形成されても、凹部４２２４の下端は、層間絶縁膜５４の上端よりも上方に位置する。したがって、先行実施形態同様、接続電極４２３の膨張および／または収縮にともなう応力（熱応力）が層間絶縁膜５４に作用するのを抑制することができる。この結果、層間絶縁膜５４の信頼性を向上できる半導体装置２０を提供することができる。

＜変形例＞
エッチバックに代えて、図１６に示すようにＣＭＰを採用してもよい。ＣＭＰは、Chemical Mechanical Polishingの略称である。図１６（ａ）、（ｃ）、（ｄ）は、図１５（ａ）、（ｃ）、（ｄ）に対応している。バリアメタル層４２４上にＷ層４２５ａを成膜した後、図１６（ｂ）に示すように、ＣＭＰによって平坦化する。このとき、バリアメタル層４２４およびＷ層４２５ａにおける層間絶縁膜５４上の部分を、層間絶縁膜５４の一部ごと除去する。以上のようにして、バリアメタル層４２４およびＷプラグ４２５をコンタクトホール５４１に埋め込む。

（第３実施形態）
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、下地電極４２２が、ヒロック４２２１由来の凹部４２２４を有していた。これに代えて、下地電極４２２がヒロック４２２１を有してもよい。つまり、意図的に、ヒロック４２２１を残すようにしてもよい。

図１７は、本実施形態に係る半導体装置２０において、半導体素子４０のエミッタ電極４２周辺を拡大した断面図である。下地電極４２２の表面は、ヒロック４２２１を有している。下地電極４２２は、アクティブ領域４１１上にヒロック４２２１を少なくともひとつ有している。接続電極４２３は、ヒロック４２２１を含む下地電極４２２の表面を覆うように配置されている。

下地電極４２２の表面（上面）のうち、コンタクト上部４２２２が半導体基板４１の一面４１ａに対してもっとも近く、ヒロック４２２１が一面４１ａからもっとも離れている。一面４１ａを位置の基準とすると、ヒロック４２２１の上端がもっとも高い位置、コンタクト上部４２２２がもっとも低い位置、絶縁膜上部４２２３がヒロック４２２１とコンタクト上部４２２２の間の位置である。

下地電極４２２をパターニングする際に、ヒロック４２２１が完全に覆われるようにレジスト５７を厚めに成膜する。これにより、ヒロック４２２１がエッチングされない。意図的に、ヒロック４２２１を残すことができる。

＜第３実施形態のまとめ＞
本実施形態によれば、下地電極４２２の表面に生じたヒロック４２２１を、エッチングにより除去せずに、意図的に残す。よって、下地電極４２２の表面が、ヒロック由来の凹部４２２４を有さない。つまり、接続電極４２３が、層間絶縁膜５４の間、つまりコンタクトホール５４１に入り込まない。接続電極２４３の下端は、層間絶縁膜５４の上端よりも上方に位置する。したがって、先行実施形態同様、接続電極４２３の膨張および／または収縮にともなう応力（熱応力）が層間絶縁膜５４に作用するのを抑制することができる。この結果、層間絶縁膜５４の信頼性を向上できる半導体装置２０を提供することができる。

（他の実施形態）
この明細書および図面等における開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば、開示は、実施形態において示された部品および／または要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示は、実施形態に追加可能な追加的な部分をもつことができる。開示は、実施形態の部品および／または要素が省略されたものを包含する。開示は、ひとつの実施形態と他の実施形態との間における部品および／または要素の置き換え、または組み合わせを包含する。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものと解されるべきである。

明細書および図面等における開示は、請求の範囲の記載によって限定されない。明細書および図面等における開示は、請求の範囲に記載された技術的思想を包含し、さらに請求の範囲に記載された技術的思想より多様で広範な技術的思想に及んでいる。よって、請求の範囲の記載に拘束されることなく、明細書および図面等の開示から、多様な技術的思想を抽出することができる。

ある要素または層が「上にある」、「連結されている」、「接続されている」または「結合されている」と言及されている場合、それは、他の要素、または他の層に対して、直接的に上に、連結され、接続され、または結合されていることがあり、さらに、介在要素または介在層が存在していることがある。対照的に、ある要素が別の要素または層に「直接的に上に」、「直接的に連結されている」、「直接的に接続されている」または「直接的に結合されている」と言及されている場合、介在要素または介在層は存在しない。要素間の関係を説明するために使用される他の言葉は、同様のやり方で（例えば、「間に」対「直接的に間に」、「隣接する」対「直接的に隣接する」など）解釈されるべきである。この明細書で使用される場合、用語「および／または」は、関連する列挙されたひとつまたは複数の項目に関する任意の組み合わせ、およびすべての組み合わせを含む。

空間的に相対的な用語「内」、「外」、「裏」、「下」、「低」、「上」、「高」などは、図示されているような、ひとつの要素または特徴の他の要素または特徴に対する関係を説明する記載を容易にするためにここでは利用されている。空間的に相対的な用語は、図面に描かれている向きに加えて、使用または操作中の装置の異なる向きを包含することを意図することができる。例えば、図中の装置をひっくり返すと、他の要素または特徴の「下」または「真下」として説明されている要素は、他の要素または特徴の「上」に向けられる。したがって、用語「下」は、上と下の両方の向きを包含することができる。この装置は、他の方向に向いていてもよく（９０度または他の向きに回転されてもよい）、この明細書で使用される空間的に相対的な記述子はそれに応じて解釈される。

車両の駆動システム１は、上記した構成に限定されない。たとえば、モータジェネレータ３をひとつ備える例を示したが、これに限定されない。複数のモータジェネレータを備えてもよい。電力変換装置４が、電力変換部としてインバータ６を備える例を示したが、これに限定されない。たとえば、複数のインバータを備える構成としてもよい。すくなくともひとつのインバータと、コンバータを備える構成としてもよい。コンバータのみを備えてもよい。

半導体装置２０の構成は、上記した例に限定されない。半導体装置２０は、半導体素子４０を少なくとも備えればよい。

半導体素子４０が、半導体基板４１の一面４１ａおよび裏面４１ｂのそれぞれに主電極を有する例を示したが、これに限定されない。一面４１ａのみに主電極を有してもよい。

半導体基板４１のアクティブ領域４１１に構成される素子として、ＲＣ－ＩＧＢＴの例を示したが、これに限定されない。ダイオードを外付けとしてもよい。ＩＧＢＴとダイオードとを別チップとしてもよい。また、スイッチング素子は、ＩＧＢＴ１１に限定されない。たとえばＭＯＳＦＥＴを採用してもよい。ＭＯＳＦＥＴは、Metal Oxide Semiconductor Field Effect Transistorの略称である。

配線部材６０、７０の裏面６０ｂ、７０ｂが、封止体３０から露出する例を示したが、これに限定されない。裏面６０ｂ、７０ｂの少なくとも一方が、封止体３０によって覆われた構成としてもよい。裏面６０ｂ、７０ｂの少なくとも一方が、封止体３０とは別の図示しない絶縁部材によって覆われた構成としてもよい。半導体装置２０が封止体３０を備える例を示したが、これに限定されない。封止体３０を備えない構成としてもよい。

導電スペーサ８０に代えて、配線部材６０に凸部を設けてもよい。

半導体装置２０として、両面放熱構造の例を示したが、これに限定されない。片面放熱構造にも適用することができる。たとえばコレクタ電極４３はヒートシンクまたは基板の金属体に接続され、エミッタ電極４２はリードに接続される。この場合、リードが導電部材に相当する。

半導体装置２０が、ひとつのアームを構成する半導体素子４０をひとつのみ備える例を示したが、これに限定されない。半導体装置２０が、ひとつのアームを構成する複数の半導体素子４０を備えてもよい。つまり、複数の半導体素子４０が互いに並列接続されてひとつのアームを構成してもよい。また、半導体装置２０が、一相分の上下アーム回路９を構成する複数の半導体素子４０を備えてもよい。複数相の上下アーム回路９を構成する複数の半導体素子４０を備えてもよい。

トレンチ５１（ゲート電極５３）の配置は、上記したストライプ状に限定されない。ＩＧＢＴ領域４１１ｉとダイオード領域４１１ｄとの配置は、上記したＹ方向の交互配置に限定されない。

アクティブ領域４１１は、複数に分割されてもよい。アクティブ領域４１１は、たとえばＸ方向において二分割されてもよい。アクティブ領域４１１の間には、図示しないゲートランナー（ゲート配線）が配置される。ゲートランナーは、ゲート電極５３とゲート電極用のパッド４４とを電気的に接続する。

１…駆動システム、２…直流電源、３…モータジェネレータ、４…電力変換装置、５…平滑コンデンサ、６…インバータ、７…Ｐライン、８…Ｎライン、９…上下アーム回路、９Ｈ…上アーム、９Ｌ…下アーム、１０…出力ライン、１１…ＩＧＢＴ、１２…ダイオード、２０…半導体装置、３０…封止体、３０ａ…一面、３０ｂ…裏面、３０ｃ、３０ｄ、３０ｅ、３０ｆ…側面、４０…半導体素子、４１…半導体基板、４１ａ…一面、４１ｂ…裏面、４１１…アクティブ領域、４１１ｄ…ダイオード領域、４１１ｉ…ＩＧＢＴ領域、４１２…外周領域、４２…エミッタ電極、４２１…露出部、４２２…下地電極、４２２１…ヒロック、４２２２…コンタクト上部、４２２３…絶縁膜上部、４２２４…凹部、４２３…接続電極、４２４…バリアメタル層、４２５…Ｗプラグ、４２５ａ…Ｗ層、４３…コレクタ電極、４４…パッド、４５…コレクタ領域、４６…カソード領域、４７…バッファ領域、４８…ドリフト領域、４９…ベース領域、５０…エミッタ領域、５１…トレンチ、５２…ゲート絶縁膜、５３…ゲート電極、５４…層間接続膜、５４１…コンタクトホール、５５…保護膜、５５１…開口部、５６…ガードリング、５７…レジスト、６０…配線部材、６０ａ…対向面、６０ｂ…裏面、７０…配線部材、７０ａ…対向面、７０ｂ…裏面、８０…導電スペーサ、９０…外部接続端子、９１、９２…主端子、９３…信号端子、１００…ボンディングワイヤ、１０１、１０２、１０３…接合材、１１０…光検出器

Claims (2)

1. 素子が形成された半導体基板（４１）と、
   コンタクトホール（５４１）を有し、前記半導体基板の一面に配置された層間絶縁膜（５４）と、
   Ａｌを含み、前記層間絶縁膜を覆うように前記一面上に配置され、前記コンタクトホールを通じて前記素子に電気的に接続された下地電極（４２２）と、前記下地電極上に配置された接続電極（４２３）と、を有する主電極（４２）と、
   前記接続電極を接合可能に露出させる開口部（５５１）を有する保護膜（５５）と、
   を備え、
   前記下地電極の表面は、前記半導体基板の板厚方向の平面視において前記コンタクトホールと重なるコンタクト上部（４２２２）と、前記平面視において前記層間絶縁膜と重なる部分であり、前記コンタクト上部に対して突出する絶縁膜上部（４２２３）と、ヒロック痕であり、前記コンタクト上部に対して凹んだ凹部（４２２４）と、を有し、
   前記凹部の下端は、前記層間絶縁膜の上端よりも上方に位置している、半導体装置。
2. 素子が形成された半導体基板（４１）と、
   コンタクトホール（５４１）を有し、前記半導体基板の一面に配置された層間絶縁膜（５４）と、
   Ａｌを含み、前記層間絶縁膜を覆うように前記一面上に配置され、前記コンタクトホールを通じて前記素子に電気的に接続された下地電極（４２２）と、前記下地電極上に配置された接続電極（４２３）と、を有する主電極（４２）と、
   前記接続電極を接合可能に露出させる開口部（５５１）を有する保護膜（５５）と、
   を備え、
   前記下地電極の表面は、前記半導体基板の板厚方向の平面視において前記コンタクトホールと重なるコンタクト上部（４２２２）と、前記平面視において前記層間絶縁膜と重なる部分であり、前記コンタクト上部に対して突出する絶縁膜上部（４２２３）と、前記絶縁膜上部よりも上方に突出するヒロック（４２２１）と、を有する、半導体装置。

Images