JP2022156034A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2022156034A
JP2022156034A JP2021059527A JP2021059527A JP2022156034A JP 2022156034 A JP2022156034 A JP 2022156034A JP 2021059527 A JP2021059527 A JP 2021059527A JP 2021059527 A JP2021059527 A JP 2021059527A JP 2022156034 A JP2022156034 A JP 2022156034A
Authority
JP
Japan
Prior art keywords
opening
wiring
semiconductor device
electrode
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2021059527A
Other languages
English (en)
Inventor
正幸 竹中
Masayuki Takenaka
康嗣 大倉
Yasutsugu Okura
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Priority to JP2021059527A priority Critical patent/JP2022156034A/ja
Priority to US17/577,091 priority patent/US11804423B2/en
Priority to CN202210305517.6A priority patent/CN115148725A/zh
Publication of JP2022156034A publication Critical patent/JP2022156034A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49517—Additional leads
    • H01L23/4952—Additional leads the additional leads being a bump or a wire
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3735—Laminates or multilayers, e.g. direct bond copper ceramic substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H01L23/433—Auxiliary members in containers characterised by their shape, e.g. pistons
    • H01L23/4334—Auxiliary members in encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49558—Insulating layers on lead frames, e.g. bridging members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49565—Side rails of the lead frame, e.g. with perforations, sprocket holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49568—Lead-frames or other flat leads specifically adapted to facilitate heat dissipation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5283—Cross-sectional geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04026—Bonding areas specifically adapted for layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05155—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05575—Plural external layers
    • H01L2224/0558—Plural external layers being stacked
    • H01L2224/05582—Two-layer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29022—Disposition the layer connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29139—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/32227—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the layer connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/3318—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73217—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/8184—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8384—Sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00015—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed as prior art
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3512—Cracking
    • H01L2924/35121—Peeling or delaminating

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Materials Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】放熱性の低下を抑制できる半導体装置を提供すること。【解決手段】半導体素子は、ソース電極４１ｓの一部が露出するように開口部４１１ａを有し、開口部４１１ａの端部がソース電極上に設けられた保護膜４１１を有している。再配線層は、ソース電極に接続されるとともにはんだ８０が接続されるソース配線４４ｓ，４７，４８ａ，４８ｂと、ソース配線の一部を覆う絶縁体４３とを有している。絶縁体は、ソース配線の一部が露出するように開口部４３１ａを有し、開口部４３１ａの端部が開口部４１１ａの対向領域内に設けられた絶縁膜４３１と、ソース配線の一部が露出しはんだが配置される開口部４３２ａを有し、開口部４３２ａの端部が開口部４１１ａの対向領域外に設けられた絶縁膜４３２とを含んでいる。開口部４３１ａの開口面積は、開口部４１１ａよりも開口面積が狭く、開口部４３２ａの開口面積は、開口部４１１ａの面積以上である。【選択図】図７

Description

本開示は、半導体装置に関する。
特許文献１には、半導体基板、電極、保護膜、フロントメタル膜、酸化防止膜、はんだ濡れ防止膜を備えた半導体装置が開示されている（実施の形態３）。
保護膜は、電極の端部を覆うように形成されている。酸化防止膜は、保護膜の開口においてフロントメタル膜上に形成されている。そして、はんだ濡れ防止膜は、酸化防止膜の表面上において、保護膜と酸化防止膜との界面に位置する部分から、保護膜の開口の所定領域を覆っている。半導体装置は、はんだを介して電極とリードフレームとが接続される。
特開２０１６－８６０６９号公報
半導体装置は、保護膜の開口面積よりもはんだ濡れ防止膜の開口面積の方が小さい。このため、半導体装置は、はんだ濡れ防止膜が設けられることなくはんだが接続された構成よりも、放熱性が低下する虞がある。
開示されるひとつの目的は、放熱性の低下を抑制できる半導体装置を提供することである。
ここに開示された半導体装置は、
半導体基板（４１０）と、半導体基板の一面（４１０ａ）上に形成された電極（４１ｓ）と、電極の一部が露出するように第１開口（４１１ａ）を有し、第１開口の端部が電極上に設けられた保護膜（４１１）と、を有した半導体素子（４１）と、
電極が露出するように半導体素子を封止する封止樹脂体（４５）と、電極に接続されるとともに導電性の接続部材が接続される配線（４４ｓ，４４ａ１，４８ａ，４８ｂ）と、配線の一部を覆う絶縁体（４３）とを有し、半導体素子に対して一面側に配置された再配線層（４２）と、を備え、
絶縁体は、
配線の一部が露出するように第２開口（４３１ａ）を有し、第２開口の端部が第１開口の対向領域内に設けられた第１絶縁体（４３１）と、
配線の一部が露出し接続部材が配置される第３開口（４３２ａ，４３３ａ）を有し、第３開口の端部が第１開口の対向領域外に設けられた第２絶縁体（４３２，４３３）と、を含み、
第２開口の開口面積は、第１開口の開口面積よりも狭く、第３開口の開口面積は、第１開口の面積以上であることを特徴とする。
このように、半導体装置は、第２開口が第１開口よりも開口面積が狭いので、第１開口の端部と電極とが重なる位置に第１絶縁体が被さる構成となっている。このため、半導体装置は、電極における第１開口の端部と重なる位置にストレスが印加されることを抑制できる。また、半導体装置は、接続部材が配置される第３開口が第１開口の開口面積以上である。このため、半導体装置は、第２開口が第１開口よりも開口面積が狭い構成であっても、配線と接続部材との接続面積が小さくなることを抑えることができる。よって、半導体装置は、放熱性の低下を抑制できる。
この明細書において開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。請求の範囲およびこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴、および効果は、後続の詳細な説明、および添付の図面を参照することによってより明確になる。
実施形態に係る半導体装置が適用される電力変換装置の回路構成を示す図である。 第１実施形態に係る半導体装置を示す平面図である。 図２のIII-III線に沿う断面図である。 半導体装置を示す部分断面図である。 半導体素子を示す平面図である。 素子パッケージを示す平面図である。 図６のVII-VII線に沿う断面図である。 図６のVIII-VIII線に沿う断面図である。 素子パッケージを示す部分平面図である。 変形例１に係る素子パッケージを示す部分断面図である。 変形例２に係る素子パッケージを示す部分断面図である。 変形例３に係る半導体装置を示す断面図である。
以下において、図面を参照しながら、本開示を実施するための複数の形態を説明する。各形態において、先行する形態で説明した事項に対応する部分には同一の参照符号を付して重複する説明を省略する場合がある。各形態において、構成の一部のみを説明している場合は、構成の他の部分については先行して説明した他の形態を参照し適用することができる。対応する部分とは、機能的におよび／または構造的に対応する部分および／または関連付けられる部分である。
なお、以下においては、互いに直交する３方向をＸ方向、Ｙ方向、Ｚ方向と示す。また、Ｘ方向とＹ方向とによって規定される平面をＸＹ平面、Ｘ方向とＺ方向とによって規定される平面をＸＺ平面、Ｙ方向とＺ方向とによって規定される平面をＹＺ平面と示す。
本実施形態の半導体装置は、たとえば、回転電機を駆動源とする移動体の電力変換装置に適用される。移動体は、たとえば、電気自動車（ＥＶ）、ハイブリッド自動車（ＨＶ）、燃料電池車（ＦＣＶ）などの電動車両、ドローンなどの飛行体、船舶、建設機械、農業機械である。以下では、車両に適用される例について説明する。
（実施形態）
先ず、図１に基づき、車両の駆動システムの概略構成について説明する。
＜車両の駆動システム＞
図１に示すように、車両の駆動システム１は、直流電源２と、モータジェネレータ３と、電力変換装置４を備えている。
直流電源２は、充放電可能な二次電池で構成された直流電圧源である。二次電池は、たとえばリチウムイオン電池、ニッケル水素電池である。モータジェネレータ３は、三相交流方式の回転電機である。モータジェネレータ３は、車両の走行駆動源、すなわち電動機として機能する。モータジェネレータ３は、回生時に発電機として機能する。電力変換装置４は、直流電源２とモータジェネレータ３との間で電力変換を行う。
＜電力変換装置＞
次に、図１に基づき、電力変換装置４の回路構成について説明する。電力変換装置４は、電力変換回路を備えている。本実施形態の電力変換装置４は、平滑コンデンサ５と、電力変換回路であるインバータ６を備えている。
平滑コンデンサ５は、主として、直流電源２から供給される直流電圧を平滑化する。平滑コンデンサ５は、高電位側の電力ラインであるＰライン７と低電位側の電力ラインであるＮライン８とに接続されている。Ｐライン７は直流電源２の正極に接続され、Ｎライン８は直流電源２の負極に接続されている。平滑コンデンサ５の正極は、直流電源２とインバータ６との間において、Ｐライン７に接続されている。平滑コンデンサ５の負極は、直流電源２とインバータ６との間において、Ｎライン８に接続されている。平滑コンデンサ５は、直流電源２に並列に接続されている。
インバータ６は、ＤＣ－ＡＣ変換回路である。インバータ６は、図示しない制御回路によるスイッチング制御にしたがって、直流電圧を三相交流電圧に変換し、モータジェネレータ３へ出力する。これにより、モータジェネレータ３は、所定のトルクを発生するように駆動する。インバータ６は、車両の回生制動時、車輪からの回転力を受けてモータジェネレータ３が発電した三相交流電圧を、制御回路によるスイッチング制御にしたがって直流電圧に変換し、Ｐライン７へ出力する。このように、インバータ６は、直流電源２とモータジェネレータ３との間で双方向の電力変換を行う。
インバータ６は、三相分の上下アーム回路９を備えて構成されている。上下アーム回路９は、レグと称されることがある。上下アーム回路９は、上アーム９Ｈと、下アーム９Ｌをそれぞれ有している。上アーム９Ｈと下アーム９Ｌとは、上アーム９ＨをＰライン７側として、Ｐライン７とＮライン８との間で直列接続されている。上アーム９Ｈと下アーム９Ｌとの接続点は、出力ライン１０を介して、モータジェネレータ３における対応する相の巻線３ａに接続されている。インバータ６は、６つのアームを有している。各アームは、スイッチング素子を備えて構成されている。Ｐライン７、Ｎライン８、および出力ライン１０それぞれの少なくとも一部は、たとえばバスバーなどの導電部材により構成される。
本実施形態では、各アームを構成するスイッチング素子として、ｎチャネル型のＭＯＳＦＥＴ１１を採用している。上アーム９Ｈにおいて、ＭＯＳＦＥＴ１１のドレインが、Ｐライン７に接続されている。下アーム９Ｌにおいて、ＭＯＳＦＥＴ１１のソースが、Ｎライン８に接続されている。そして、上アーム９ＨにおけるＭＯＳＦＥＴ１１のソースと、下アーム９ＬにおけるＭＯＳＦＥＴ１１のドレインが相互に接続されている。
ＭＯＳＦＥＴ１１のそれぞれには、還流用のダイオード１２が逆並列に接続されている。ダイオード１２は、ＭＯＳＦＥＴ１１の寄生ダイオード（ボディダイオード）でもよいし、寄生ダイオードとは別に設けたものでもよい。ダイオード１２のアノードは対応するＭＯＳＦＥＴ１１のソースに接続され、カソードはドレインに接続されている。
電力変換装置４は、電力変換回路として、コンバータをさらに備えてもよい。コンバータは、直流電圧を異なる値の直流電圧に変換するＤＣ－ＤＣ変換回路である。コンバータは、直流電源２と平滑コンデンサ５との間に設けられる。コンバータは、たとえばリアクトルと、上記した上下アーム回路９を備えて構成される。この構成によれば、昇降圧が可能である。電力変換装置４は、直流電源２からの電源ノイズを除去するフィルタコンデンサを備えてもよい。フィルタコンデンサは、直流電源２とコンバータとの間に設けられる。
電力変換装置４は、インバータ６などを構成するスイッチング素子の駆動回路を備えてもよい。駆動回路は、制御回路の駆動指令に基づいて、対応するアームのＭＯＳＦＥＴ１１のゲートに駆動電圧を供給する。駆動回路は、駆動電圧の印加により、対応するＭＯＳＦＥＴ１１を駆動、すなわちオン駆動、オフ駆動させる。駆動回路は、ドライバと称されることがある。
電力変換装置４は、スイッチング素子の制御回路を備えてもよい。制御回路は、ＩＧＢＴ１１を動作させるための駆動指令を生成し、駆動回路に出力する。制御回路は、図示しない上位ＥＣＵから入力されるトルク要求、各種センサにて検出された信号に基づいて、駆動指令を生成する。
各種センサとして、たとえば電流センサ、回転角センサ、電圧センサがある。電流センサは、各相の巻線３ａに流れる相電流を検出する。回転角センサは、モータジェネレータ３の回転子の回転角を検出する。電圧センサは、平滑コンデンサ５の両端電圧を検出する。制御回路は、駆動指令として、たとえばＰＷＭ信号を出力する。制御回路は、たとえばマイコン（マイクロコンピュータ）を備えて構成されている。ＥＣＵは、Electronic Control Unitの略称である。ＰＷＭは、Pulse Width Modulationの略称である。
＜半導体装置＞
次に、図２、図３、図４、および図５に基づき、半導体装置全体の概略構成について説明する。図２は、半導体装置を示す平面図である。図２は、半導体装置の上面視平面図である。図３は、図２のIII-III線に沿う断面図である。図３では、素子パッケージの構造を簡素化して図示している。図４は、はんだ８０の接続箇所を拡大した断面図である。図５は、素子パッケージが備える半導体素子の概略構成を示す平面図である。図５では、破線で囲まれた領域内が素子領域である。
以下において、半導体素子（半導体基板）の板厚方向をＺ方向とする。Ｚ方向に直交し、外部接続端子の延設方向をＹ方向とする。Ｚ方向およびＹ方向の両方向に直交する方向をＸ方向とする。特に断わりのない限り、Ｚ方向から平面視した形状、換言すればＸ方向およびＹ方向により規定されるＸＹ面に沿う形状を平面形状とする。Ｚ方向からの平面視を単に平面視と示す。
図２および図３に示す半導体装置２０は、上記したアームのひとつを構成する。すなわち、２つの半導体装置２０により、一相分の上下アーム回路９が構成される。半導体装置２０は、封止樹脂体３０と、素子パッケージ４０と、放熱部材５０、６０と、外部接続端子である主端子７０、７１および信号端子７２を備えている。
封止樹脂体３０は、半導体装置２０を構成する他の要素の一部を封止している。他の要素の残りの部分は、封止樹脂体３０の外に露出している。封止樹脂体３０は、たとえばエポキシ系樹脂を材料とする。封止樹脂体３０は、たとえばトランスファモールド法により成形されている。図２に示すように、封止樹脂体３０は平面略矩形状をなしている。
図２、図３に示すように、封止樹脂体３０は、一面３０ａと、一面の反対の面である裏面３０ｂを備えている。封止樹脂体３０は、側面３０ｃ，３０ｄを備えている。側面３０ｄは、Ｙ方向において側面３０ｃとは反対の面である。
素子パッケージ４０は、アームを構成するスイッチング素子と、スイッチング素子と半導体装置２０の他の要素とを接続する配線とがパッケージ化されたものである。図２～図４に示すように、素子パッケージ４０は、半導体素子４１と、再配線層４２と、封止樹脂体４５を備えている。
半導体素子４１は、シリコン（Ｓｉ）、シリコンよりもバンドギャップが広いワイドバンドギャップ半導体などを材料とする半導体基板４１０に、スイッチング素子が形成されてなる。ワイドバンドギャップ半導体としては、たとえばシリコンカーバイド（ＳｉＣ）、窒化ガリウム（ＧａＮ）、酸化ガリウム（Ｇａ２Ｏ３）、ダイヤモンドがある。半導体素子４１は、パワー素子、半導体チップと称されることがある。
本実施形態の半導体素子４１は、ＳｉＣを材料とする半導体基板４１０に、上記したｎチャネル型のＭＯＳＦＥＴ１１が形成されてなる。ＭＯＳＦＥＴ１１は、半導体素子４１（半導体基板４１０）の板厚方向、すなわちＺ方向に主電流が流れるように縦型構造をなしている。半導体素子４１は、半導体基板４１０の板面のそれぞれに主電極を有している。半導体素子４１は、図示しないゲート電極を有している。ゲート電極は、たとえばトレンチ構造をなしている。
図５に示すように、半導体素子４１は、主電極として、半導体基板４１０の一面４１０ａ側に形成されたソース電極４１ｓと、一面とは反対の裏面４１０ｂ側に形成されたドレイン電極４１ｄを有している。ダイオード１２が寄生ダイオードの場合、ソース電極４１ｓがアノード電極を兼ね、ドレイン電極４１ｄがカソード電極を兼ねる。ダイオード１２は、ＭＯＳＦＥＴ１１とは別チップに構成されてもよい。ソース電極４１ｓは、電極に相当する。
なお、本実施形態では、一例として、ソース電極４１ｓにめっき層４８ａと金属層４７が設けられた構成を採用している（図４）。しかしながら、図５では、図面を簡素化するために、めっき層４８ａと金属層４７を省略している。
ドレイン電極４１ｄは、半導体基板４１０の裏面４１０ｂのほぼ全面に形成されている。ソース電極４１ｓは、半導体基板４１０の一面４１０ａの一部分に形成されている。半導体基板４１０の一面４１０ａにおいて、ソース電極４１ｓの形成領域とは異なる領域には、信号用の電極であるパッド４１ｐが形成されている。パッド４１ｐは、ソース電極４１ｓとは電気的に分離されている。
図５に示すように、パッド４１ｐは、Ｙ方向において、ソース電極４１ｓの形成領域とは反対側の端部付近に形成されている。パッド４１ｐは、Ｙ方向においてソース電極４１ｓと並んで設けられている。パッド４１ｐは、ゲート電極用のパッドを少なくとも含む。本実施形態の半導体素子４１は、５つのパッド４１ｐを有している。具体的には、ゲート電極用、ソース電極４１ｓの電位を検出するケルビンソース用、電流センス用、半導体素子４１の温度を検出する感温ダイオード（感温素子）のアノード電位用、同じくカソード電位用を有している。５つのパッド４１ｐは、平面略矩形状の半導体素子４１において、Ｙ方向の一端側にまとめて形成されるとともに、Ｘ方向に並んで形成されている。
本実施形態では、一例として、アルミニウム（Ａｌ）を主成分とする材料のソース電極４１ｓを採用している。ドレイン電極４１ｄとパッド４１ｐは、ソース電極４１ｓと同様の材料を用いることができる。しかしながら、本開示は、これに限定されない。
再配線層４２は、半導体素子４１の一面側、すなわちソース電極４１ｓ側に配置されている。再配線層４２は、半導体素子４１の一面に接触（密着）している。再配線層４２は、半導体素子４１側の面である搭載面４２ａと、搭載面４２ａとはＺ方向において反対の面である裏面４２ｂを有している。再配線層４２の搭載面４２ａに、半導体素子４１が配置されている。
再配線層４２は、絶縁体４３と、絶縁体４３に設けられた配線４４を有している。絶縁体４３は、ポリイミドなどの樹脂材料を含んで形成されている。配線４４は、Ｃｕなどの導電性が良好な金属を用いて形成されている。配線４４は、ソース電極４１ｓに電気的に接続されたソース配線４４ｓと、パッド４１ｐに電気的に接続された信号配線４４ｐを含んでいる。ソース配線４４ｓは、ソース電極４１ｓに接続されるとともに、はんだ８０が接続される。ソース配線４４ｓは、配線およびメイン配線部に相当する。
ソース配線４４ｓおよび信号配線４４ｐそれぞれの一部は、再配線層４２の裏面４２ｂ側において絶縁体４３から露出している。信号配線４４ｐにおける絶縁体４３からの露出部は、外部接続用の端子部４４０ｐをなしている。本実施形態の再配線層４２は、パッド４１ｐに対応する５つの信号配線４４ｐを有している。すなわち、互いに独立した５つの端子部４４０ｐを有している。
封止樹脂体４５は、再配線層４２の搭載面４２ａの少なくとも一部と、半導体素子４１を封止している。封止樹脂体４５は、たとえばエポキシ系樹脂を材料として形成されている。エポキシ系樹脂は、たとえばシリカなどの図示しないフィラーを含んでいる。封止樹脂体４５は、たとえばコンプレッションモールド法により成形されている。封止樹脂体４５は半導体素子４１を封止する一次成形体であり、封止樹脂体３０は素子パッケージ４０を封止する二次成形体である。
封止樹脂体４５は、一面４５ａと、一面４５ａとはＺ方向において反対の面である裏面４５ｂを有している。一面４５ａは、半導体基板４１０の一面側の面である。封止樹脂体４５は、半導体素子４１とともにモールド素子を構成している。再配線層４２は、モールド素子上、すなわち、半導体素子４１と封止樹脂体４５とにわたって配置されている。
本実施形態のドレイン電極４１ｄは、導電性の電極保護材４６により覆われている。つまり、電極保護材４６が、裏面４５ｂから露出している。半導体素子４１のドレイン電極４１ｄは、裏面４５ｂから露出してもよい。つまり、素子パッケージ４０が、電極保護材４６を備えない構成としてもよい。素子パッケージ４０の詳細については後述する。
放熱部材５０、６０は、半導体素子４１の生じた熱を、半導体装置２０のＺ方向両面側で外部に放熱する。放熱部材５０、６０は、ヒートシンクと称されることがある。放熱部材５０、６０は、素子パッケージ４０における半導体素子４１を含む一部を挟むように配置されている。放熱部材５０、６０は、Ｚ方向において互いに対向するように配置されている。放熱部材５０、６０は、平面視において半導体素子４１、ソース配線４４ｓを内包している。放熱部材５０、６０は、平面視において信号配線４４ｐの一部を内包している。本実施形態において、信号配線４４ｐは、パッド４１ｐから、平面視において放熱部材５０、６０と重ならない外側の領域まで引き出されている。端子部４４０ｐは、平面視において放熱部材５０、６０の外側に位置している。この構成に代えて、平面視において放熱部材５０、６０と重なる領域内に、端子部４４０ｐを配置してもよい。
放熱部材５０、６０として、たとえば銅（Ｃｕ）、Ｃｕ合金などを材料とする金属板、ＤＢＣ基板やＡＭＢ基板などの金属セラミック基板、金属セラミック基板同様に金属と高熱伝導樹脂とが積層された金属樹脂基板を採用することができる。金属板は、リードフレームと称されることがある。ＤＢＣは、Direct Bonded Copperの略称である。ＡＭＢは、Active Metal Brazedの略称である。放熱部材５０、６０は、金属表面に、ニッケル（Ｎｉ）や金（Ａｕ）などのめっき膜を備えてもよい。
本実施形態の放熱部材５０、６０は、ＡＭＢ基板である。放熱部材５０は、絶縁基材５１と、金属体５２、５３を備えている。絶縁基材５１は、窒化物セラミックを材料とする。金属体５２、５３は、Ｃｕ板、または、Ｃｕ箔として提供される。金属体５２、５３は、チタン（Ｔｉ）などの活性金属を含んだろう材により、絶縁基材５１に接続されている。
金属体５２は、絶縁基材５１において素子パッケージ４０側の面に設けられている。金属体５３は、絶縁基材５１において金属体５２とは反対側の面に設けられている。金属体５２は、はんだ８０を介して、ソース配線４４ｓに接続されている。詳述すると、本実施形態では、一例として、ソース電極４１ｓにめっき層４８ｂが設けられた構成を採用している。よって、金属体５２は、めっき層４８ｂを介してソース配線４４ｓに接続されている。めっき層４８ｂは、めっき層４８ａと同様の材料で構成されている。しかしながら、本開示は、めっき層４８ｂが設けられていない構成であっても採用できる。はんだ８０は、接続部材に相当する。
金属体５２は、ソース電極４１ｓの配線として機能する。このため、放熱部材５０は、配線部材と称されることがある。金属体５３は、絶縁基材５１によって、金属体５２とは電気的に分離されている。半導体素子４１の生じた熱は、はんだ８０、金属体５２、および絶縁基材５１を介して、金属体５３に伝わる。金属体５３は、放熱機能を提供する。
ここで、図４を用いて、はんだ８０の接続部分に関して詳細に説明する。図４は、図３における一点鎖線で示す領域IVを拡大した図である。図４に示すように、はんだ８０は、めっき層４８ｂと金属体５２とに接続された状態でフィレットが形成されている。言い換えると、はんだ８０は、ソース電極４１ｓ側から金属体５２にいくにつれて、断面積が広くなる形状をなしている。なお、ここでの断面積は、ＸＹ平面に沿う面積である。そして、フィレットの角度（フィレット角α）は、１３５°以上であると好ましい。これによって、半導体装置２０は、はんだ８０と金属体５２との接続面積を増やすことができる。このため、半導体装置２０は、はんだ８０の接続信頼線やはんだ８０を介した放熱性を高めることができる。なお、図３では、はんだ８０の形状を簡素化して図示している。
放熱部材５０は、平面略矩形状をなしている。放熱部材５０は、素子パッケージ４０側の面である対向面５０ａと、対向面５０ａとは反対の面である裏面５０ｂを有している。金属体５２において絶縁基材５１とは反対側の面が対向面５０ａをなし、金属体５３において絶縁基材５１とは反対側の面が裏面５０ｂをなしている。本実施形態において、放熱部材５０の裏面５０ｂは、封止樹脂体３０の一面３０ａから露出している。裏面５０ｂは、放熱面、露出面と称されることがある。一面３０ａは、Ｚ方向において半導体素子４１の一面側、すなわちソース電極４１ｓ側の面である。一面３０ａは、たとえば平坦面である。裏面５０ｂは、封止樹脂体３０の一面３０ａと略面一である。
放熱部材６０は、放熱部材５０と同様の構成を有している。放熱部材６０は、絶縁基材６１と、金属体６２、６３を備えている。金属体６２は、絶縁基材６１において素子パッケージ４０側の面に設けられている。金属体６２は、はんだ８１を介して、電極保護材４６に接続されている。金属体６２は、ドレイン電極４１ｄの配線として機能する。このため、放熱部材６０は、配線部材と称されることがある。金属体６３は、絶縁基材６１において金属体６２とは反対側の面に設けられている。金属体６３は、絶縁基材６１によって金属体６２とは電気的に分離されている。半導体素子４１の生じた熱は、はんだ８１、金属体６２、および絶縁基材６１を介して、金属体６３に伝わる。金属体６３は、放熱機能を提供する。
放熱部材６０は、平面略矩形状をなしている。放熱部材６０は、素子パッケージ４０側の面である対向面６０ａと、対向面６０ａとは反対の面である裏面６０ｂを有している。金属体６２において絶縁基材６１とは反対側の面が対向面６０ａをなし、金属体６３において絶縁基材６１とは反対側の面が裏面６０ｂをなしている。本実施形態において、放熱部材６０の裏面６０ｂは、封止樹脂体３０の裏面３０ｂから露出している。裏面６０ｂは、放熱面、露出面と称されることがある。裏面３０ｂ、半導体素子４１の裏面側、すなわちドレイン電極４１ｄ側の面である。裏面３０ｂは、一面３０ａとはＺ方向において反対の面である。裏面３０ｂは、たとえば平坦面である。裏面６０ｂは、封止樹脂体３０の裏面３０ｂと略面一である。
主端子７０、７１および信号端子７２は、半導体装置２０を外部機器と電気的に接続するための外部接続端子である。主端子７０、７１は、主電極に電気的に接続されている。主端子７０は、ソース電極４１ｓに電気的に接続されている。主端子７０は、ソース端子と称されることがある。主端子７１は、ドレイン電極４１ｄに電気的に接続されている。主端子７１は、ドレイン端子と称されることがある。
主端子７０は、放熱部材５０を介して、ソース電極４１ｓに接続されている。主端子７０は、放熱部材５０の金属体５２におけるＹ方向の一端に連なっている。主端子７０の厚みは、たとえば金属体５２よりも薄い。主端子７０は、放熱部材５０（金属体５２）に対して一体的に設けられることで連なっていてもよいし、別部材として設けられ、接続により連なってもよい。主端子７０は、放熱部材５０からＹ方向に延設され、封止樹脂体３０の側面３０ｃから外部に突出している。主端子７０は、封止樹脂体３０により覆われる部分の途中に屈曲部を有し、側面３０ｃにおいてＺ方向の中央付近から突出している。
主端子７１は、放熱部材６０を介して、ドレイン電極４１ｄに接続されている。主端子７１は、放熱部材６０の金属体６２におけるＹ方向の一端に連なっている。主端子７１の厚みは、たとえば金属体６２よりも薄い。主端子７１は、放熱部材６０（金属体６２）に対して一体的に設けられることで連なってもよいし、別部材として設けられ、接続により連なってもよい。主端子７１は、放熱部材６０からＹ方向に延設され、主端子７０と同じ側面３０ｃから外部に突出している。主端子７１も、封止樹脂体３０により覆われる部分の途中に屈曲部を有し、側面３０ｃにおいてＺ方向の中央付近から突出している。２本の主端子７０、７１は、Ｘ方向において並んで配置されている。
信号端子７２は、半導体素子４１のパッド４１ｐに電気的に接続されている。本実施形態の信号端子７２は、再配線層４２の端子部４４０ｐに、はんだ８２を介して接続されている。すなわち、信号端子７２は、はんだ８２、および、端子部４４０ｐを含む信号配線４４ｐを介して、パッド４１ｐに電気的に接続されている。信号端子７２は、Ｙ方向に延設されており、封止樹脂体３０の側面３０ｄから外部に突出している。本実施形態の半導体装置２０は、パッド４１ｐに対応して、５本の信号端子７２を備えている。信号端子７２は、信号配線４４ｐを介して、対応するパッド４１ｐに接続されている。はんだ８０、８１、８２は、たとえばＳｎの他に、Ｃｕ、Ｎｉなどを含む多元系の鉛フリーはんだである。なお、はんだ８０、８１、８２に代えて、はんだ以外の導電性を有する接続材、たとえば焼結銀などを用いてもよい。
上記したように、半導体装置２０では、封止樹脂体３０によってひとつのアームを構成する半導体素子４１が封止されている。封止樹脂体３０は、半導体素子４１を備える素子パッケージ４０、放熱部材５０の一部、放熱部材６０の一部、主端子７０、７１それぞれの一部、信号端子７２それぞれの一部を、一体的に封止している。
Ｚ方向において、放熱部材５０、６０の間に、半導体素子４１が配置されている。半導体素子４１は、対向配置された放熱部材５０、６０によって挟まれている。これにより、半導体素子４１の熱を、Ｚ方向において両側に放熱することができる。半導体装置２０は、両面放熱構造をなしている。放熱部材５０の裏面５０ｂは、封止樹脂体３０の一面３０ａと略面一となっている。放熱部材６０の裏面６０ｂは、封止樹脂体３０の裏面３０ｂと略面一となっている。裏面５０ｂ、６０ｂが露出面であるため、放熱性を高めることができる。
半導体装置２０において、半導体素子４１は、再配線層４２とともにパッケージ化されている。再配線層４２は、半導体素子４１のパッド４１ｐと信号端子７２とを電気的に中継する信号配線４４ｐを有している。信号端子７２は、信号配線４４ｐの端子部４４０ｐにはんだ接続される。よって、ボンディングワイヤを排除できる。また、ボンディングワイヤの高さ確保のために、半導体素子４１と放熱部材５０との間にターミナル（金属ブロック体）を配置しなくてもよい。したがって、Ｚ方向の体格を小型化することができる。また、構造および製造工程を簡素化することができる。
＜素子パッケージ＞
次に、図５、図６、図７、図８、および図９に基づき、素子パッケージ４０の構造について詳細に説明する。図６では、便宜上、再配線層４２を二点鎖線で示している。図９は、素子パッケージ４０の部分的な平面図である。図９では、各開口部４１１ａ、４３１ａ，４３２ａの開口面積を比較するために、各開口部４１１ａ、４３１ａ，４３２ａ以外の構成を簡素化している。
図５～図８に示すように、半導体素子４１は、半導体基板４１０、ソース電極４１ｓ、ドレイン電極４１ｄ、パッド４１ｐに加えて、保護膜４１１を有している。保護膜４１１は、電極の周縁部を覆うように、半導体基板４１０の一面４１０ａ上に設けられた電気絶縁性の膜である。保護膜４１１は、半導体基板４１０の裏面４１０ｂ上には設けられていない。保護膜４１１は、素子絶縁膜と称されることがある。
保護膜４１１は、平面視においてソース電極４１ｓと重なる位置に形成された開口部４１１ａを有している。保護膜４１１は、平面視においてパッド４１ｐと重なる位置に形成された開口部４１１ｂを有している。開口部４１１ｂは、パッド４１ｐごとに設けられている。ソース電極４１ｓおよびパッド４１ｐは、対応する開口部４１１ａ、４１１ｂを介して、外部に露出している。
開口部４１１ａ、４１１ｂは、いずれも保護膜４１１をＺ方向に貫通する貫通孔である。保護膜４１１は、ソース電極４１ｓの周縁部およびパッド４１ｐの周縁部を覆っている。言い換えると、保護膜４１１は、例えば、ソース電極４１ｓの一部が露出するように開口部４１１ａを有している。そして、開口部４１１ａの端部は、ソース電極４１ｓ上に設けられている。このため、ソース電極４１ｓと保護膜４１１との接続端部は、環状に形成されている。開口部４１１ａは、第１開口に相当する。本実施形態の保護膜４１１は、ポリイミドを材料とする。
図５に示すように、半導体基板４１０は、素子領域４１２と、スクライブ領域４１３を有している。素子領域４１２は、素子の形成領域であるアクティブ領域と、外周耐圧領域を含んでいる。アクティブ領域は、メイン領域と称されることがある。アクティブ領域には、ＭＯＳＦＥＴ１１の一面側の部分、たとえばトレンチゲート、ベース領域、ソース領域などが形成されている。外周耐圧領域は、素子領域４１２の外側の領域であり、平面視において素子領域４１２を取り囲んでいる。外周耐圧領域において、半導体基板４１０の一面４１０ａ側の表層には、たとえばガードリングなどの耐圧構造部が形成されている。ソース電極４１ｓおよびパッド４１ｐは、素子領域４１２上に形成されている。
スクライブ領域４１３は、平面視において半導体基板４１０の外周端から所定範囲の領域である。スクライブ領域４１３は、平面視において素子領域４１２を取り囲んでいる。スクライブ領域４１３は、半導体基板をウェハ状態からチップ化（個片化）する際のダイシング領域である。ウェハ状の半導体基板をスクライブ領域４１３に沿ってダイシングすることで、チップ状の半導体基板４１０が得られる。本実施形態の保護膜４１１は、素子領域４１２上のみに配置されている。保護膜４１１は、スクライブ領域４１３上に配置されていない。
再配線層４２は、平面視においてモールド素子、すなわち半導体素子４１および封止樹脂体４５と重なるように配置されている。再配線層４２の絶縁体４３は、ソース配線４４ｓの一部および信号配線４４ｐを覆うように設けられている。絶縁体４３は、多層に配置された絶縁膜４３１、４３２よりなる。絶縁膜４３１は、半導体素子４１の一面上および封止樹脂体４５の一面４５ａ上に積層されている。絶縁膜４３２は、絶縁膜４３１上に積層されている。本実施形態の絶縁膜４３１、４３２は、保護膜４１１と同一の材料、具体的にはポリイミドを用いて形成されている。
１層目の絶縁膜４３１は、開口部４３１ａ、４３１ｂを有している。開口部４３１ａは、平面視においてソース電極４１ｓと重なる位置に形成されている。開口部４３１ａは、平面視において開口部４１１ａの少なくとも一部と重なっている。開口部４３１ｂは、平面視においてパッド４１ｐと重なる位置に形成されている。開口部４３１ｂは、平面視において開口部４１１ｂの少なくとも一部と重なっている。開口部４３１ｂは、パッド４１ｐごとに設けられている。
言い換えると、絶縁膜４３１は、ソース配線４４ｓの一部が露出するように開口部４３１ａを有している。開口部４３１ａの端部は、開口部４１１ａの対向領域内に設けられている。後ほど説明するが、ソース配線４４ｓ上には、めっき層４８ｂと金属層４７が設けられている。よって、絶縁膜４３１は、ソース配線４４ｓの一部として金属層４７が露出するように開口部４３１ａを有している。絶縁膜４３１は、第１絶縁体に相当する。開口部４３１ａは、第２開口に相当する。
なお、金属層４７が設けられていない構成では、開口部４３１ａからめっき層４８ｂが露出する。また、金属層４７とめっき層４８ｂが設けられていない構成では、開口部４３１ａからソース配線４４ｓそのものが露出する。
２層目の絶縁膜４３２は、開口部４３２ａ、４３２ｂを有している。開口部４３２ａは、平面視においてソース電極４１ｓと重なる位置に形成されている。開口部４３２ｂは、信号配線４４ｐの端子部４４０ｐと重なる位置に形成されている。
言い換えると、絶縁膜４３２は、ソース配線４４ｓの一部が露出するように開口部４３２ａを有している。開口部４３２ａの端部は、開口部４１１ａの対向領域外に設けられている。開口部４３２ａには、はんだ８０が設けられる。ソース配線４４ｓは、開口部４３２ａから露出した部位にめっき層４８ｂが設けられている。絶縁膜４３２は、第２絶縁体に相当する。開口部４３２ａは、第３開口に相当する。
図７、図９に示すように、開口部４３１ａの開口面積は、開口部４１１ａの開口面積よりも狭い。さらに、開口部４３２ａの開口面積は、開口部４１１ａの開口面積以上の広さである。言い換えると、開口部４３１ａは、平面視において、開口部４１１ａに囲まれた領域の内側に形成されている。また、開口部４３２ａは、平面視において、開口部４１１ａに囲まれた領域の外側に形成されている。
このため、ソース電極４１ｓと保護膜４１１との接続端部は、絶縁膜４３２に覆われている。よって、Ｚ方向において、ソース電極４１ｓと保護膜４１１との接続端部上には、絶縁膜４３１が配置されているといえる。一方、金属層４７と絶縁膜４３１との接続端部は、絶縁膜４３２に覆われていない。
なお、開口面積は、各開口部４１１ａ，４３１ａ，４３２ａにおけるＸＹ平面に沿う面積できる。開口部４３２ａの開口面積は、開口部４１１ａの開口面積と同等であってもよい。
配線４４は、例えばめっき法、ディスペンス法、印刷法により形成が可能である。本実施形態の配線４４は、めっき法により形成されている。図８などに示すように、ソース配線４４ｓは、ソース電極４１ｓの直上に形成されている。ソース配線４４ｓは、少なくともソース電極４１ｓの露出部上に積層されている。ソース配線４４ｓは、開口部４３１ａ内においてソース電極４１ｓの露出部を覆うように、絶縁膜４３１上に配置された１層目の配線を含む。１層目の配線の周縁部は、絶縁膜４３２により覆われている。めっき層４８ｂは、ソース配線４４ｓの２層目の配線ともいえる。２層目の配線は、開口部４３２ａ内において１層目の配線上に積層される。
また、本実施形態では、金属層４７、めっき層４８ａを介してソース電極４１ｓと電気的に接続されたソース配線４４ｓを採用している。詳述すると、ソース電極４１ｓ上には、めっき層４８ａ、金属層４７、ソース配線４４ｓの順で積層されている。めっき層４８ａは、はんだとの接続性を向上する金属、例えばＮｉを主成分とする材料のめっき膜である。金属層４７は、Ａｕなどの金属を主成分とする材料を用いることができる。このため、めっき層４８ａや金属層４７は、再配線層４２のソース配線４４ｓの一部とみなすことができる。言い換えると、半導体装置２０は、ソース配線４４ｓ、めっき層４８ａ、金属層４７を含む主電極用の配線を備えている。主電極用の配線とは、ソース電極４１ｓと電気的に接続された配線である。しかしながら、本開示は、これに限定されない。ソース配線４４ｓは、めっき層４８ａや金属層４７を含んでいなくてもよい。なお、めっき層４８ｂに関しても、ソース配線４４ｓの一部とみなすことができる。
図８に示すように、信号配線４４ｐは、パッド４１ｐの露出部上に積層されている。信号配線４４ｐは、開口部４３１ｂ内においてパッド４１ｐの露出部を覆うように、絶縁膜４３１上に配置された１層目の配線を含む。１層目の配線の一部は開口部４３２ｂにより露出しており、残りの部分は絶縁膜４３２により覆われている。１層目の配線の露出部が、信号配線４４ｐの端子部４４０ｐをなしている。１層目の配線は、Ｙ方向において素子領域４１２とスクライブ領域４１３との境界を跨ぐように、対応するパッド４１ｐから端子部４４０ｐまで延設されている。
信号配線４４ｐは、ソース配線４４ｓと同様、２層目の配線を含んでもよい。２層目の配線は、開口部４３２ｂ内において１層目の配線上に積層される。２層目の配線は、１層目の配線とともに端子部４４０ｐを構成する。信号配線４４ｐは、ソース配線４４ｓと同様の材料を用いることができる。信号配線４４ｐの２層目の配線は、ソース配線４４ｓの２層目の配線と同様の材料を用いることができる。
封止樹脂体４５は、上記したように半導体素子４１を封止している。封止樹脂体４５は、図８に示すように、半導体基板４１０の側面４１０ｃを覆っている。封止樹脂体４５は、側面４１０ｃに接触（密着）している。側面４１０ｃは、一面４１０ａと裏面４１０ｂとをつなぐ、Ｚ方向に略平行な面である。本実施形態の封止樹脂体４５は、側面４１０ｃの全面を覆っている。また、封止樹脂体４５は、ソース電極４１ｓが露出するように半導体素子４１を封止している。さらに、封止樹脂体４５は、ドレイン電極４１ｄおよびパッド４１ｐが露出するように半導体素子４１を封止している。
＜効果＞
このように、半導体装置２０は、開口部４３１ａが開口部４１１ａよりも開口面積が狭いので、開口部４１１ａの端部とソース電極４１ｓとが重なる位置に第１絶縁体が被さる構成となっている。つまり、Ｚ方向において、ソース電極４１ｓと保護膜４１１との接続端部上には、絶縁膜４３１が配置されている。また、半導体装置２０は、平面視において、ソース配線４４ｓにおける絶縁膜４３１との接続端部と、ソース電極４１ｓにおける保護膜４１１との接続端部とを離れた位置となる。このため、半導体装置２０は、ソース電極４１ｓにおける開口部４１１ａの端部と重なる位置にストレスが印加されることを抑制できる。これによって、半導体装置２０は、ソース電極４１ｓにクラックが入ることを抑制でき、ソース電極４１ｓの信頼性を確保できる。
また、半導体装置２０は、はんだ８０が配置される開口部４３２ａが開口部４１１ａの開口面積以上である。このため、半導体装置２０は、４３１ａが開口部４１１ａよりも開口面積が狭い構成であっても、ソース配線４４ｓとはんだ８０との接続面積が小さくなることを抑えることができる。よって、半導体装置２０は、放熱性の低下を抑制できる。
半導体装置２０は、上記のようにストレスを抑制できるものの、ソース電極４１ｓにおける保護膜４１１との接続端部に、ストレスが印加されることもある。また、半導体装置２０は、はんだ８０の熱応力によって、ソース配線４４ｓにおける絶縁膜４３１との接続端部にもストレスが印加される。さらに、半導体装置２０は、ソース電極４１ｓにおける保護膜４１１との接続端部よりも、ソース配線４４ｓにおける絶縁膜４３１との接続端部の方が、ストレスが印加されやすい。
そこで、本実施形態では、アルミニウムを主成分とするソース電極４１ａ上に、ニッケルを主成分とするめっき層４８ａを備えていると好ましい。一般的に、ニッケルは、アルミニウムよりもストレングスが強い。ストレングスは、材料強度であり弾性率や硬度である。よって、半導体装置２０は、ストレングスが比較的強いソース電極４１ａの信頼性を確保しやすい。
なお、ソース配線４４ｓにおける絶縁膜４３１との接続端部は、図４の枠Ａで囲まれた部位の位置している。ソース配線４４ｓにおける絶縁膜４３１との接続端部は、ソース配線４４ｓにおける開口部４３１ａの端部と重なる位置である。
以上、本開示の好ましい実施形態について説明した。しかしながら、本開示は、上記実施形態に何ら制限されることはなく、本開示の趣旨を逸脱しない範囲において、種々の変形が可能である。以下に、本開示のその他の形態として、変形例１～３に関して説明する。上記実施形態および変形例１～３は、それぞれ単独で実施することも可能であるが、適宜組み合わせて実施することも可能である。本開示は、実施形態において示された組み合わせに限定されることなく、種々の組み合わせによって実施可能である。
（変形例１）
図１０を用いて、変形例１の半導体装置２０に関して説明する。半導体装置２０は、配線が積層されている点が上記実施形態と異なる。半導体装置２０は、上記実施形態の構成に加えて、第１配線４４ａと絶縁膜４３３とを備えている。
第１配線４４ａは、ソース配線４４ｓと同様の材料で構成されている。第１配線４４ａは、接続部４４ａ１と分離部４４ａ２とを有している。接続部４４ａ１は、金属層４７とソース配線４４ｓと電気的に接続されている。接続部４４ａ１は、一部が、金属層４７とソース配線４４ｓと直接接続されている。また、接続部４４ａ１は、他の一部が、絶縁膜４３１を介して、金属層４７と積層されている。さらに、接続部４４ａ１は、他の一部が、絶縁膜４３２を介して、ソース配線４４ｓと積層されている。
このため、接続部４４ａ１は、再配線層４２のソース配線４４ｓの一部とみなすことができる。言い換えると、半導体装置２０は、ソース配線４４ｓ、めっき層４８ａ、金属層４７、接続部４４ａ１を含む主電極用の配線を備えている。接続部４４ａ１は、配線に相当する。なお、本変形例では、一例として、パッド４１ｐに電気的に接続されたソース配線４４ｓを採用している。
分離部４４ａ２は、ソース電極４１ｓと電気的に分離されている。つまり、分離部４４ａ２は、接続部４４ａ１と電気的に分離されている。分離部４４ａ２は、ソース電極９４１ｓと電気的に独立した部位ともいえる。しかしながら、分離部４４ａ２は、接続部４４ａ１と同一工程で製造されるため、または、同じ層に配置されるため、第１配線４４ａの一部とみなすことができる。このように、半導体装置２０は、第１配線４４ａに分離部４４ａ２が含まれている。よって、第１配線４４ａは、ダミー配線といえる。
分離部４４ａ２は、絶縁膜４３１，４３２間に設けられている。分離部４４ａ２は、半導体基板４１０と封止樹脂体４５との境界と、ソース配線４４ｓとの間に設けられている。半導体装置２０は、Ｚ方向において、半導体基板４１０と封止樹脂体４５との境界、分離部４４ａ２、ソース配線４４ｓが、この順番で積層配置されている。ソース配線４４ｓは、複数層の配線におけるソース電極４１ｓと電気的に接続された部位に相当する。
絶縁体４３は、多層に配置された絶縁膜４３１，４３２，４３３よりなる。絶縁膜４３３は、他の絶縁膜４３１，４３２と同様の材料で構成されている。絶縁膜４３３は、ソース配線４４ｓの一部に積層して設けられている。なお、絶縁膜４３２は、パッド４１ｐの対向領域に開口部４３２ｃが設けられている。開口部４３２ｃには、配線４４の一部が配置されている。
絶縁膜４３３は、開口部４３３ａ，４３３ｂを有している。開口部４３３ａは、平面視においてソース電極４１ｓと重なる位置に形成されている。開口部４３３ａは、平面視において開口部４１１ａの少なくとも一部と重なっている。開口部４３３ｂは、平面視においてパッド４１ｐからずれた位置に形成されている。本変形例では、絶縁膜４３３が第２絶縁体に、開口部４３３ａが第３開口に相当する。よって、開口部４３３ａの開口面積は、開口部４１１ａの開口面積以上の広さである。
変形例１の半導体装置２０は、上記実施形態と同様の効果を奏することができる。半導体装置２０は、ソース配線４４ｓと接続部４４ａ１とが積層されている。このため、半導体装置２０は、ソース電極４１ｓに接続された配線の引き回し自由度を向上できる。
半導体装置２０は、熱応力によって、半導体基板４１０と封止樹脂体４５との境界が剥離することが起こりうる。半導体装置２０は、剥離が起こると、絶縁膜４３１にクラックが発生する虞がある。そこで、半導体装置２０は、分離部４４ａ２を備えている。このため、半導体装置２０は、クラックがソース配線４４ｓに達することを抑制できる。よって、半導体装置２０は、ソース配線４４ｓにおける電気的な絶縁信頼性を確保することができる。
（変形例２）
図１１の変形例２に示すように、半導体装置２０は、ソース電極４１ｓ上にめっき層４８ａが設けられていなくてもよい。半導体装置２０は、ソース電極４１ｓに接続部４４ａ１が直接接続されている。半導体装置２０は、主電極用の配線がソース電極４１ｓに直接接続されているといえる。また、半導体装置２０は、保護膜４１１と絶縁膜４３１との間に第１配線４４ａの一部が配置されている。変形例２の半導体装置２０は、上記実施形態と同様の効果を奏することができる。
（変形例３）
図１２に示すように、半導体装置２０は、絶縁基材５１，６１を備えていない放熱部材５０，６０を採用することができる。このような半導体装置２０であっても上記実施形態と同様の効果を奏することができる。なお、図１２では、図面を簡素化するために封止樹脂体３０の図示を省略している。
本開示は、実施形態に準拠して記述されたが、本開示は当該実施形態や構造に限定されるものではないと理解される。本開示は、様々な変形例や均等範囲内の変形をも包含する。加えて、様々な組み合わせや形態が本開示に示されているが、それらに一要素のみ、それ以上、あるいはそれ以下、を含む他の組み合わせや形態をも、本開示の範畴や思想範囲に入るものである。
２０…半導体装置、３０…封止樹脂体、３０ａ…一面、３０ｂ…裏面、３０ｃ，３０ｄ…側面、４０…素子パッケージ、４１…半導体素子、４１０…半導体基板、４１０ａ…一面、４１０ｂ…裏面、４１０ｃ…側面、４１１…保護膜、４１１ａ、４１１ｂ…開口部、４１１ｃ…側面、４１１ｄ…縁部、４１１ｅ…上面、４１２…素子領域、４１３…スクライブ領域、４１ｄ…ドレイン電極、４１ｐ…パッド、４１ｓ…ソース電極、４２…再配線層、４２ａ…搭載面、４２ｂ…裏面、４３…絶縁体、４３１，４３２，４３３…絶縁膜、４３１ａ，４３１ｂ，４３２ａ，４３２ｂ，４３２ｃ，４３３ａ，４３３ｂ…開口部、４４…配線、４４ｐ…信号配線、４４０ｐ…端子部、４４ｓ…ソース配線、４４ａ…ダミー配線、４４ａ１…接続部、４４ａ２…分離部、４５，４５ａ…一面、４５ｂ…裏面、４６…電極保護材、４７…金属層、４８ａ，４８ｂ…めっき層、７０、７１…主端子、７２…信号端子、８０～８２…はんだ

Claims (6)

  1. 半導体基板（４１０）と、前記半導体基板の一面（４１０ａ）上に形成された電極（４１ｓ）と、前記電極の一部が露出するように第１開口（４１１ａ）を有し、前記第１開口の端部が前記電極上に設けられた保護膜（４１１）と、を有した半導体素子（４１）と、
    前記電極が露出するように前記半導体素子を封止する封止樹脂体（４５）と、前記電極に接続されるとともに導電性の接続部材が接続される配線（４４ｓ，４４ａ１，４８ａ，４８ｂ）と、前記配線の一部を覆う絶縁体（４３）とを有し、前記半導体素子に対して前記一面側に配置された再配線層（４２）と、を備え、
    前記絶縁体は、
    前記配線の一部が露出するように第２開口（４３１ａ）を有し、前記第２開口の端部が前記第１開口の対向領域内に設けられた第１絶縁体（４３１）と、
    前記配線の一部が露出し前記接続部材が配置される第３開口（４３２ａ，４３３ａ）を有し、前記第３開口の端部が前記第１開口の対向領域外に設けられた第２絶縁体（４３２，４３３）と、を含み、
    前記第２開口の開口面積は、前記第１開口の開口面積よりも狭く、前記第３開口の開口面積は、前記第１開口の面積以上である半導体装置。
  2. 前記接続部材は、フィレットが形成されており、前記フィレットの角度が１３５°以上である請求項１に記載の半導体装置。
  3. 前記配線は、メイン配線部（４４ｓ）と、前記メイン配線部と前記電極との間に配置された金属層（４８ａ）とを有し、
    前記第１絶縁体は、前記配線の一部として前記金属層が露出するように前記第２開口を有し、
    前記第２絶縁体は、前記配線の一部として前記メイン配線部が露出するように前記第３開口を有している請求項１または２に記載の半導体装置。
  4. 前記配線は、前記電極に直接接続されている請求項１～３のいずれか１項に記載の半導体装置。
  5. 前記配線は、前記絶縁体を介して積層された複数層有している請求項１～４のいずれか１項に記載の半導体装置。
  6. 複数層の前記配線は、一部に前記電極と電気的に分離された分離部（４４ａ２）を含んだダミー配線を有し、
    前記分離部は、前記半導体基板と前記封止樹脂体との境界と、複数層の前記配線における前記電極と電気的に接続された部位との間に設けられている請求項５に記載の半導体装置。
JP2021059527A 2021-03-31 2021-03-31 半導体装置 Pending JP2022156034A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2021059527A JP2022156034A (ja) 2021-03-31 2021-03-31 半導体装置
US17/577,091 US11804423B2 (en) 2021-03-31 2022-01-17 Semiconductor device
CN202210305517.6A CN115148725A (zh) 2021-03-31 2022-03-25 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2021059527A JP2022156034A (ja) 2021-03-31 2021-03-31 半導体装置

Publications (1)

Publication Number Publication Date
JP2022156034A true JP2022156034A (ja) 2022-10-14

Family

ID=83406281

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2021059527A Pending JP2022156034A (ja) 2021-03-31 2021-03-31 半導体装置

Country Status (3)

Country Link
US (1) US11804423B2 (ja)
JP (1) JP2022156034A (ja)
CN (1) CN115148725A (ja)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006032251A1 (de) * 2006-07-12 2008-01-17 Infineon Technologies Ag Verfahren zum Herstellen von Chip-Packages sowie derartig hergestelltes Chip-Package
JP6406975B2 (ja) 2014-10-24 2018-10-17 三菱電機株式会社 半導体素子および半導体装置
KR102008278B1 (ko) * 2017-12-07 2019-08-07 현대오트론 주식회사 파워칩 통합 모듈과 이의 제조 방법 및 양면 냉각형 파워 모듈 패키지

Also Published As

Publication number Publication date
CN115148725A (zh) 2022-10-04
US11804423B2 (en) 2023-10-31
US20220319962A1 (en) 2022-10-06

Similar Documents

Publication Publication Date Title
US10615097B2 (en) Chip carrier with electrically conductive layer extending beyond thermally conductive dielectric sheet
JP5789264B2 (ja) 回路装置
US11495509B2 (en) Semiconductor device and method for manufacturing semiconductor device
WO2022024567A1 (ja) 半導体装置
US20230016437A1 (en) Semiconductor device
JP2022152703A (ja) 半導体装置
JP2022156034A (ja) 半導体装置
JP7314886B2 (ja) 素子パッケージおよび半導体装置
WO2024062845A1 (ja) 半導体装置
US20240258264A1 (en) Semiconductor device and method for manufacturing the same
WO2023166952A1 (ja) 半導体装置
JP2024000845A (ja) 半導体装置
US20240079383A1 (en) Semiconductor device
JP7540600B2 (ja) 半導体装置
US20240145349A1 (en) Semiconductor device
US20240213123A1 (en) Semiconductor device
JP2023168060A (ja) 半導体装置およびその製造方法
JP2023170769A (ja) 半導体装置
JP2023037354A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231211

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240815

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240820

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240912