JP7540600B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP7540600B2
JP7540600B2 JP2023536659A JP2023536659A JP7540600B2 JP 7540600 B2 JP7540600 B2 JP 7540600B2 JP 2023536659 A JP2023536659 A JP 2023536659A JP 2023536659 A JP2023536659 A JP 2023536659A JP 7540600 B2 JP7540600 B2 JP 7540600B2
Authority
JP
Japan
Prior art keywords
region
pad
diode
igbt
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2023536659A
Other languages
English (en)
Other versions
JPWO2023002795A1 (ja
JPWO2023002795A5 (ja
Inventor
啓太 福谷
タスビル ラホマン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Denso Corp filed Critical Denso Corp
Publication of JPWO2023002795A1 publication Critical patent/JPWO2023002795A1/ja
Publication of JPWO2023002795A5 publication Critical patent/JPWO2023002795A5/ja
Priority to JP2024127824A priority Critical patent/JP7782627B2/ja
Application granted granted Critical
Publication of JP7540600B2 publication Critical patent/JP7540600B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D12/00Bipolar devices controlled by the field effect, e.g. insulated-gate bipolar transistors [IGBT]
    • H10D12/411Insulated-gate bipolar transistors [IGBT]
    • H10D12/441Vertical IGBTs
    • H10D12/461Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions
    • H10D12/481Vertical IGBTs having non-planar surfaces, e.g. having trenches, recesses or pillars in the surfaces of the emitter, base or collector regions having gate structures on slanted surfaces, on vertical surfaces, or in grooves, e.g. trench gate IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D30/00Field-effect transistors [FET]
    • H10D30/60Insulated-gate field-effect transistors [IGFET]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/102Constructional design considerations for preventing surface leakage or controlling electric field concentration
    • H10D62/103Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices
    • H10D62/105Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE] 
    • H10D62/106Constructional design considerations for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse-biased devices by having particular doping profiles, shapes or arrangements of PN junctions; by having supplementary regions, e.g. junction termination extension [JTE]  having supplementary regions doped oppositely to or in rectifying contact with regions of the semiconductor bodies, e.g. guard rings with PN or Schottky junctions
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/124Shapes, relative sizes or dispositions of the regions of semiconductor bodies or of junctions between the regions
    • H10D62/126Top-view geometrical layouts of the regions or the junctions
    • H10D62/127Top-view geometrical layouts of the regions or the junctions of cellular field-effect devices, e.g. multicellular DMOS transistors or IGBTs
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/128Anode regions of diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/129Cathode regions of diodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/13Semiconductor regions connected to electrodes carrying current to be rectified, amplified or switched, e.g. source or drain regions
    • H10D62/141Anode or cathode regions of thyristors; Collector or emitter regions of gated bipolar-mode devices, e.g. of IGBTs
    • H10D62/142Anode regions of thyristors or collector regions of gated bipolar-mode devices
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/111Field plates
    • H10D64/117Recessed field plates, e.g. trench field plates or buried field plates
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D64/00Electrodes of devices having potential barriers
    • H10D64/20Electrodes characterised by their shapes, relative sizes or dispositions 
    • H10D64/27Electrodes not carrying the current to be rectified, amplified, oscillated or switched, e.g. gates
    • H10D64/311Gate electrodes for field-effect devices
    • H10D64/411Gate electrodes for field-effect devices for FETs
    • H10D64/511Gate electrodes for field-effect devices for FETs for IGFETs
    • H10D64/517Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers
    • H10D64/519Gate electrodes for field-effect devices for FETs for IGFETs characterised by the conducting layers characterised by their top-view geometrical layouts
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D8/00Diodes
    • H10D8/50PIN diodes 
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W40/00Arrangements for thermal protection or thermal control
    • H10W40/70Fillings or auxiliary members in containers or in encapsulations for thermal protection or control
    • H10W40/77Auxiliary members characterised by their shape
    • H10W40/778Auxiliary members characterised by their shape in encapsulations
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/461Leadframes specially adapted for cooling
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/40Leadframes
    • H10W70/481Leadframes for devices being provided for in groups H10D8/00 - H10D48/00
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00Encapsulations, e.g. protective coatings
    • H10W74/10Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D84/00Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers
    • H10D84/80Integrated devices formed in or on semiconductor substrates that comprise only semiconducting layers, e.g. on Si wafers or on GaAs-on-Si wafers characterised by the integration of at least one component covered by groups H10D12/00 or H10D30/00, e.g. integration of IGFETs
    • H10D84/811Combinations of field-effect devices and one or more diodes, capacitors or resistors
    • H10D84/813Combinations of field-effect devices and capacitor only
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00Interconnections in chips, wafers or substrates
    • H10W20/40Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes
    • H10W20/482Interconnections external to wafers or substrates, e.g. back-end-of-line [BEOL] metallisations or vias connecting to gate electrodes for individual devices provided for in groups H10D8/00 - H10D48/00, e.g. for power transistors
    • H10W20/484Interconnections having extended contours, e.g. pads having mesh shape or interconnections comprising connected parallel stripes

Landscapes

  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Inverter Devices (AREA)

Description

関連出願の相互参照
この出願は、2021年7月20日に日本に出願された特許出願第2021-119227号を基礎としており、基礎の出願の内容を、全体的に、参照により援用している。
この明細書における開示は、半導体装置に関する。
特許文献1は、半導体基板の両面に主電極が配置された半導体装置を開示している。先行技術文献の記載内容は、この明細書における技術的要素の説明として、参照により援用される。
特開2021-5692号公報
特許文献1では、素子の形成されたアクティブ領域を、ターミナルの下部よりも外側まで延長している。そして、外側に延長した領域内のスイッチング素子とターミナル下部の領域内のスイッチング素子とをオンしたときに、延長領域内の電流密度がターミナル下部の領域内の電流密度よりも低くなるように、素子を設けている。このように、延長領域内の電流密度が低い。上述の観点において、または言及されていない他の観点において、半導体装置にはさらなる改良が求められている。
本開示はこのような課題に鑑みてなされたものであり、アクティブ領域拡大の効果を高めることができる半導体装置を提供することを目的とする。
ここに開示された半導体装置は、
一面と、一面とは板厚方向において反対の裏面と、を有する半導体基板と、
半導体基板の一面上に配置され、開口部を有する保護膜と、
半導体基板の一面上に配置され、開口部から露出して接合領域を提供する露出部を有する第1主電極と、
半導体基板の裏面上に配置された第2主電極と、を備え、
半導体基板は、第1主電極と第2主電極との間に電流を流す縦型素子として、ダイオードが逆並列に接続されたIGBTの形成領域であるアクティブ領域を有し、
開口部は、板厚方向の平面視においてアクティブ領域と重なるように設けられ、
アクティブ領域は、平面視において第1主電極の露出部と重なる重なり領域と、露出部とは重ならない非重なり領域と、を含み、
非重なり領域におけるダイオードの形成領域の比率が、重なり領域におけるダイオードの形成領域の比率よりも高い。
開示の半導体装置によると、アクティブ領域が、重なり領域と非重なり領域を含んでいる。つまり、アクティブ領域を拡大している。そして、非重なり領域におけるダイオードの形成領域の比率を、重なり領域におけるダイオードの形成領域の比率よりも高めている。
非重なり領域においてダイオードの形成領域の比率を高めた分、重なり領域においてIGBTの形成領域の比率が高くなるが、IGBTの動作により生じた熱は、第1主電極の露出部から接合対象へ逃がすことできる。また、非重なり領域においてダイオードの形成領域の比率を高めることで、非重なり領域の温度が重なり領域の温度より高くなるのを抑制することができる。つまり、非重なり領域の温度上昇が原因でIGBTをオフしなければならなくなるのを抑制することができる。この結果、アクティブ領域拡大の効果を高めることができる。
この明細書における開示された複数の態様は、それぞれの目的を達成するために、互いに異なる技術的手段を採用する。請求の範囲およびこの項に記載した括弧内の符号は、後述する実施形態の部分との対応関係を例示的に示すものであって、技術的範囲を限定することを意図するものではない。この明細書に開示される目的、特徴、および効果は、後続の詳細な説明、および添付の図面を参照することによってより明確になる。
第1実施形態に係る半導体装置が適用される車両の駆動システムの概略構成を示す図である。 第1実施形態に係る半導体装置を示す平面図である。 図2のIII-III線に沿う断面図である。 半導体素子を示す平面図である。 図4のV-V線に沿う断面図である。 第2実施形態に係る半導体装置において、半導体素子を示す平面図である。 図6のVII-VII線に沿う断面図である。 第3実施形態に係る半導体装置において、半導体素子を示す平面図である。 第4実施形態に係る半導体装置において、半導体素子を示す平面図である。 その他変形例を示す平面図である。
以下、図面に基づいて複数の実施形態を説明する。なお、各実施形態において対応する構成要素には同一の符号を付すことにより、重複する説明を省略する場合がある。各実施形態において構成の一部分のみを説明している場合、当該構成の他の部分については、先行して説明した他の実施形態の構成を適用することができる。また、各実施形態の説明において明示している構成の組み合わせばかりではなく、特に組み合わせに支障が生じなければ、明示していなくても複数の実施形態の構成同士を部分的に組み合せることができる。
本実施形態の半導体装置は、たとえば、回転電機を駆動源とする移動体の電力変換装置に適用される。移動体は、たとえば、電気自動車(EV)、ハイブリッド自動車(HV)、プラグインハイブリッド自動車(PHV)などの電動車両、ドローンなどの飛行体、船舶、建設機械、農業機械である。以下では、車両に適用される例について説明する。
(第1実施形態)
先ず、図1に基づき、車両の駆動システムの概略構成について説明する。
<車両の駆動システム>
図1に示すように、車両の駆動システム1は、直流電源2と、モータジェネレータ3と、電力変換装置4を備えている。
直流電源2は、充放電可能な二次電池で構成された直流電圧源である。二次電池は、たとえばリチウムイオン電池、ニッケル水素電池である。モータジェネレータ3は、三相交流方式の回転電機である。モータジェネレータ3は、車両の走行駆動源、すなわち電動機として機能する。モータジェネレータ3は、回生時に発電機として機能する。電力変換装置4は、直流電源2とモータジェネレータ3との間で電力変換を行う。
<電力変換装置>
次に、図1に基づき、電力変換装置4の回路構成について説明する。電力変換装置4は、平滑コンデンサ5と、インバータ6を備えている。
平滑コンデンサ5は、主として、直流電源2から供給される直流電圧を平滑化する。平滑コンデンサ5は、高電位側の電力ラインであるPライン7と低電位側の電力ラインであるNライン8とに接続されている。Pライン7は直流電源2の正極に接続され、Nライン8は直流電源2の負極に接続されている。平滑コンデンサ5の正極は、直流電源2とインバータ6との間において、Pライン7に接続されている。同じく負極は、直流電源2とインバータ6との間において、Nライン8に接続されている。平滑コンデンサ5は、直流電源2に並列に接続されている。
インバータ6は、DC-AC変換回路である。インバータ6は、図示しない制御回路によるスイッチング制御にしたがって、直流電圧を三相交流電圧に変換し、モータジェネレータ3へ出力する。これにより、モータジェネレータ3は、所定のトルクを発生するように駆動する。インバータ6は、車両の回生制動時、車輪からの回転力を受けてモータジェネレータ3が発電した三相交流電圧を、制御回路によるスイッチング制御にしたがって直流電圧に変換し、Pライン7へ出力する。このように、インバータ6は、直流電源2とモータジェネレータ3との間で双方向の電力変換を行う。
インバータ6は、三相分の上下アーム回路9を備えて構成されている。上下アーム回路9は、レグと称されることがある。上下アーム回路9は、上アーム9Hと、下アーム9Lをそれぞれ有している。上アーム9Hと下アーム9Lは、上アーム9HをPライン7側として、Pライン7とNライン8との間で直列接続されている。上アーム9Hと下アーム9Lとの接続点は、出力ライン10を介して、モータジェネレータ3における対応する相の巻線3aに接続されている。インバータ6は、6つのアームを有している。Pライン7、Nライン8、および出力ライン10それぞれの少なくとも一部は、たとえばバスバーなどの導電部材により構成されている。
各アームを構成する素子は、スイッチング素子である絶縁ゲートバイポーラトランジスタ11(以下、IGBT11と示す)と、還流用のダイオード12を備えている。本実施形態では、nチャネル型のIGBT11を採用している。ダイオード12は、対応するIGBT11に対して逆並列に接続されている。上アーム9Hにおいて、IGBT11のコレクタが、Pライン7に接続されている。下アーム9Lにおいて、IGBT11のエミッタが、Nライン8に接続されている。そして、上アーム9HにおけるIGBT11のエミッタと、下アーム9LにおけるIGBT11のコレクタが相互に接続されている。ダイオード12のアノードは対応するIGBT11のエミッタに接続され、カソードはコレクタに接続されている。
電力変換装置4は、電力変換回路として、コンバータをさらに備えてもよい。コンバータは、直流電圧を異なる値の直流電圧に変換するDC-DC変換回路である。コンバータは、直流電源2と平滑コンデンサ5との間に設けられる。コンバータは、たとえばリアクトルと、上記した上下アーム回路9を備えて構成される。この構成によれば、昇降圧が可能である。電力変換装置4は、直流電源2からの電源ノイズを除去するフィルタコンデンサを備えてもよい。フィルタコンデンサは、直流電源2とコンバータとの間に設けられる。
電力変換装置4は、インバータ6などを構成するスイッチング素子の駆動回路を備えてもよい。駆動回路は、制御回路の駆動指令に基づいて、対応するアームのIGBT11のゲートに駆動電圧を供給する。駆動回路は、駆動電圧の印加により、対応するIGBT11を駆動、すなわちオン駆動、オフ駆動させる。駆動回路は、ドライバと称されることがある。
電力変換装置4は、スイッチング素子の制御回路を備えてもよい。制御回路は、IGBT11を動作させるための駆動指令を生成し、駆動回路に出力する。制御回路は、図示しない上位ECUから入力されるトルク要求、各種センサにて検出された信号に基づいて、駆動指令を生成する。各種センサとして、たとえば電流センサ、回転角センサ、電圧センサがある。電流センサは、各相の巻線3aに流れる相電流を検出する。回転角センサは、モータジェネレータ3の回転子の回転角を検出する。電圧センサは、平滑コンデンサ5の両端電圧を検出する。制御回路は、駆動指令として、たとえばPWM信号を出力する。制御回路は、たとえばプロセッサとメモリを備えて構成されている。ECUは、Electronic Control Unitの略称である。PWMは、Pulse Width Modulationの略称である。
<半導体装置>
次に、図2および図3に基づき、半導体素子が適用される半導体装置の概略構成について説明する。図2は、半導体装置を示す平面図である。図2は、半導体装置の上面視平面図である。図3は、図2のIII-III線に沿う断面図である。図3では、半導体素子の構造を簡素化して図示している。
以下において、半導体基板の板厚方向をZ方向とする。Z方向に直交する一方向をX方向とする。Z方向およびX方向の両方向に直交する方向をY方向とする。特に断わりのない限り、Z方向から平面視した形状、換言すればX方向およびY方向により規定されるXY面に沿う形状を平面形状とする。また、Z方向からの平面視を単に平面視と示す。
図2および図3に示すように、半導体装置20は、封止樹脂体30と、半導体素子40と、ヒートシンク60、70と、導電スペーサ80と、外部接続端子90を備えている。半導体装置20は、上記したアームのひとつを構成する。すなわち、2つの半導体装置20により、一相分の上下アーム回路9が構成される。
封止樹脂体30は、半導体装置20を構成する他の要素の一部を封止している。他の要素の残りの部分は、封止樹脂体30の外に露出している。封止樹脂体30は、たとえばエポキシ系樹脂を材料とする。封止樹脂体30は、たとえばトランスファモールド法により成形されている。図2に示すように、封止樹脂体30は平面略矩形状をなしている。封止樹脂体30は、一面30aと、Z方向において一面30aとは反対の面である裏面30bを有している。一面30aおよび裏面30bは、たとえば平坦面である。
半導体素子40は、半導体基板41と、エミッタ電極42と、コレクタ電極43と、パッド44を備えている。半導体素子40は、半導体チップと称されることがある。半導体基板41は、シリコン(Si)、シリコンよりもバンドギャップが広いワイドバンドギャップ半導体などを材料とし、縦型素子が形成されてなる。ワイドバンドギャップ半導体としては、たとえばシリコンカーバイド(SiC)、窒化ガリウム(GaN)、酸化ガリウム(Ga2O3)、ダイヤモンドがある。
縦型素子は、半導体基板41(半導体素子40)の板厚方向、すなわちZ方向に主電流を流すように構成されている。本実施形態の縦型素子は、ひとつのアームを構成するIGBT11およびダイオード12である。縦型素子は、ダイオード12が逆並列に接続されたIGBT、つまりRC(Reverse Conducting)-IGBTである。縦型素子は、通電により発熱する発熱素子である。半導体基板41には、図示しないゲート電極が形成されている。ゲート電極は、たとえばトレンチ構造をなしている。
半導体基板41は、主電極が設けられる板面として、一面41aおよび裏面41bを有している。一面41aは、半導体基板41において封止樹脂体30の一面30a側の面である。裏面41bは、一面41aとは板厚方向において反対の面である。主電極のひとつであるエミッタ電極42は、半導体基板41の一面41a上に配置されている。主電極の他のひとつであるコレクタ電極43は、半導体基板41の裏面41b上に配置されている。エミッタ電極42が第1主電極に相当し、コレクタ電極43が第2主電極に相当する。
IGBT11がオンすることで、主電極間、つまりエミッタ電極42とコレクタ電極43との間に、電流(主電流)が流れる。エミッタ電極42は、ダイオード12のアノード電極を兼ねている。コレクタ電極43は、ダイオード12のカソード電極を兼ねている。コレクタ電極43は、半導体基板41の裏面41bのほぼ全体に形成されている。エミッタ電極42は、半導体基板41の一面41aの一部分に形成されている。
パッド44は、信号用の電極である。パッド44は、半導体基板41の一面41aにおいて、エミッタ電極42の形成領域とは異なる領域に形成されている。パッド44は、Y方向において、エミッタ電極42の形成領域とは反対側の端部に形成されている。パッド44は、Y方向においてエミッタ電極42と並んで設けられている。パッド44は、ゲート電極用のパッドを少なくとも含む。半導体素子40の詳細については、後述する。
ヒートシンク60、70は、Cu、Cu合金などの導電性が良好な金属を材料とする金属板である。ヒートシンク60、70は、Z方向において、複数の半導体素子40を挟むように配置されている。ヒートシンク60、70は、Z方向において互いに少なくとも一部が対向するように配置されている。ヒートシンク60、70は、平面視において半導体素子40を内包している。
ヒートシンク60は、エミッタ電極42に電気的に接続され、配線機能を提供する。同様に、ヒートシンク70は、コレクタ電極43に電気的に接続され、配線機能を提供する。ヒートシンク60、70は、半導体素子40の生じた熱を放熱する放熱機能を提供する。ヒートシンク60、70は、表面に、NiやAuなどのめっき膜を備えてもよい。本実施形態のヒートシンク60は、導電スペーサ80を介して、エミッタ電極42に電気的に接続される。ヒートシンク60および導電スペーサ80が、第1配線部材に相当する。ヒートシンク70が、第2配線部材に相当する。
ヒートシンク60は、半導体素子40側の面である対向面60aと、対向面60aとは反対の面である裏面60bを有している。同様に、ヒートシンク70も、対向面70aと裏面70bを有している。ヒートシンク60、70は、平面略矩形状をなしている。ヒートシンク60、70それぞれの裏面60b、70bは、封止樹脂体30から露出している。裏面60b、70bは、放熱面、露出面などと称されることがある。ヒートシンク60の裏面60bは、封止樹脂体30の一面30aと略面一である。ヒートシンク70の裏面70bは、封止樹脂体30の裏面30bと略面一である。
導電スペーサ80は、半導体素子40とヒートシンク60の間に介在している。導電スペーサ80は、半導体素子40とヒートシンク60との間に所定の間隔を確保するスペーサ機能を提供する。たとえば導電スペーサ80は、半導体素子40のパッド44に、対応する信号端子93を電気的に接続するための高さを確保する。導電スペーサ80は、半導体素子40のエミッタ電極42とヒートシンク60との電気伝導、熱伝導経路の途中に位置し、配線機能および放熱機能を提供する。
導電スペーサ80は、Cuなどの導電性、熱伝導性が良好な金属材料を含んでいる。導電スペーサ80は、表面にめっき膜を備えてもよい。導電スペーサ80は、ターミナル、ターミナルブロック、金属ブロック体などと称されることがある。半導体装置20は、半導体素子40と同数の導電スペーサ80を備えている。導電スペーサ80は、半導体素子40に個別に接続されている。導電スペーサ80は、たとえば平面略矩形状をなす柱状体である。導電スペーサ80は、平面視において後述する露出部421にほぼ一致するか若干小さい大きさを有している。
外部接続端子90は、半導体装置20を外部機器と電気的に接続するための端子である。外部接続端子90は、銅などの導電性が良好な金属材料を用いて形成されている。外部接続端子90は、たとえば板材である。外部接続端子90は、リードと称されることがある。外部接続端子90は、主端子91、92と、信号端子93を備えている。主端子91、92は、半導体素子40の主電極に電気的に接続された外部接続端子90である。
主端子91は、エミッタ電極42に電気的に接続されている。主端子91は、エミッタ端子と称されることがある。主端子91は、ヒートシンク60を介して、エミッタ電極42に接続されている。主端子91は、ヒートシンク60におけるY方向の一端に連なっている。主端子91の厚みは、ヒートシンク60よりも薄い。主端子91は、たとえば対向面60aと略面一となるように、ヒートシンク60に連なっている。主端子91は、ヒートシンク60に対して一体的に設けられることで連なってもよいし、別部材として設けられ、接合により連なってもよい。
本実施形態の主端子91は、リードフレームの一部として、ヒートシンク60と一体的に設けられている。主端子91は、ヒートシンク60からY方向に延設され、封止樹脂体30の側面30cから外部に突出している。主端子91は、封止樹脂体30により覆われる部分の途中に屈曲部を有し、側面30cにおいてZ方向の中央付近から突出している。
主端子92は、コレクタ電極43に電気的に接続されている。主端子92は、コレクタ端子と称されることがある。主端子92は、ヒートシンク70を介して、コレクタ電極43に接続されている。主端子92は、ヒートシンク70におけるY方向の一端に連なっている。主端子92の厚みは、ヒートシンク70よりも薄い。主端子92は、たとえば、対向面70aと略面一となるようにヒートシンク70に連なっている。主端子92は、ヒートシンク70に対して一体的に設けられることで連なってもよいし、別部材として設けられ、接合により連なってもよい。
本実施形態の主端子92は、主端子91とは別のリードフレームの一部として、ヒートシンク70と一体的に設けられている。主端子92は、ヒートシンク70からY方向に延設され、主端子91と同じ側面30cから外部に突出している。主端子92も、封止樹脂体30により覆われる部分の途中に屈曲部を有し、側面30cにおいてZ方向の中央付近から突出している。2本の主端子91、92は、側面が互いに対向するようにX方向に並んで配置されている。
信号端子93は、半導体素子40のパッド44に電気的に接続されている。本実施形態では、ボンディングワイヤ100を介して電気的に接続されている。信号端子93は、Y方向に延設されており、封止樹脂体30の側面30dから外部に突出している。側面30dは、Y方向において側面30cとは反対の面である。本実施形態の半導体装置20は、パッド44に対応して、5本の信号端子93を備えている。信号端子93は、たとえばヒートシンク70および主端子92と共通のリードフレームに構成されている。複数の信号端子93は、図示しないタイバーをカットすることで、互いに電気的に分離されている。
半導体素子40のエミッタ電極42は、接合材101を介して導電スペーサ80に接合されている。導電スペーサ80は、接合材102を介してヒートシンク60に接合されている。半導体素子40のコレクタ電極43は、接合材103を介してヒートシンク70に接合されている。接合材101~103は、導電性を有する接合材である。たとえば、接合材101~103として、はんだを採用することができる。はんだの一例は、Snの他に、Cu、Niなどを含む多元系の鉛フリーはんだである。はんだに代えて、焼結銀などのシンター系の接合材を用いてもよい。接合材101~103として互いに共通の材料を用いてもよいし、互いに異なる材料を用いてもよい。本実施形態では、接合材101、102、103として、はんだを用いている。
上記したように、半導体装置20では、封止樹脂体30によってひとつのアームを構成する半導体素子40が封止されている。封止樹脂体30は、半導体素子40、ヒートシンク60の一部、ヒートシンク70の一部、導電スペーサ80、および外部接続端子90それぞれの一部を、一体的に封止している。
Z方向において、ヒートシンク60、70の間に、半導体素子40が配置されている。半導体素子40は、対向配置されたヒートシンク60、70によって挟まれている。これにより、半導体素子40の熱を、Z方向において両側に放熱することができる。半導体装置20は、両面放熱構造をなしている。ヒートシンク60の裏面60bは、封止樹脂体30の一面30aと略面一となっている。ヒートシンク70の裏面70bは、封止樹脂体30の裏面30bと略面一となっている。裏面60b、70bが露出面であるため、放熱性を高めることができる。
<半導体素子>
次に、図4および図5に基づき、半導体素子40について説明する。図4は、半導体素子40の一面側を示す平面図である。便宜上、図4では、IGBT領域およびダイオード領域を含むアクティブ領域を実線で示している。図5は、図4のV-V線に沿う断面図である。以下において、「内側」、「外側」とは、半導体素子のアクティブ領域の中心を基準位置とする相対的な位置関係を示す。中心に近い側が内側、遠い側が外側である。
図4に示すように、半導体基板41は、平面略矩形状をなしている。半導体基板41は、アクティブ領域45を有している。アクティブ領域45は、縦型素子の形成領域である。アクティブ領域45は、メイン領域、メインセル領域、セル領域、素子領域、素子形成領域などと称されることがある。アクティブ領域45は、RC-IGBTのうち、IGBTの形成領域であるIGBT領域45iと、ダイオードの形成領域であるダイオード領域45dを有している。IGBT領域45iとダイオード領域45dは、Y方向において交互に設けられている。アクティブ領域45には、複数のセル(単位構造部)が設けられている。複数のセルが互いに並列接続されて、RC-IGBTが構成されている。
半導体基板41は、アクティブ領域45を取り囲む外周領域46を有している。外周領域46は、平面視において、アクティブ領域45の外周端よりも外側の領域である。図示を省略するが、外周領域46には、たとえばガードリングなどの耐圧構造部が形成されている。
図5に示すように、半導体基板41は、コレクタ領域47、カソード領域48、バッファ領域49、ドリフト領域50、ベース領域51、およびエミッタ領域52を有している。半導体基板41は、不純物のイオン注入などによって各半導体領域が形成されてなる。半導体領域は、半導体層、拡散層などと称されることがある。
コレクタ領域47は、半導体基板41の裏面41b側の表層に形成されている。コレクタ領域47は、ベース領域51よりも不純物濃度が高いp導電型(p+)の半導体領域である。カソード領域48も、裏面41b側の表層に形成されている。カソード領域48は、ドリフト領域50よりも不純物濃度が高いn導電型(n+)の半導体領域である。カソード領域48は、XY平面においてコレクタ領域47と並んで設けられている。コレクタ領域47はIGBT領域45iに設けられ、カソード領域48はダイオード領域45dに設けられている。カソード領域48は、Y方向においてコレクタ領域47と交互に設けられている。
バッファ領域49は、コレクタ領域47およびカソード領域48において裏面41bとは反対の面上に形成されている。バッファ領域49は、コレクタ領域47およびカソード領域48と、ドリフト領域50との間に形成されている。バッファ領域49は、カソード領域48よりも不純物濃度が低く、ドリフト領域50よりも不純物濃度が高いn導電型の半導体領域(n)である。バッファ領域49を備えることで、空乏層がコレクタ領域47側に拡がるのを抑制することができる。
ドリフト領域50は、バッファ領域49においてコレクタ領域47側の面とは反対の面上に形成されている。ドリフト領域50は、バッファ領域49よりも不純物濃度が低いn導電型(n-)の半導体領域である。
ベース領域51は、ドリフト領域50においてバッファ領域49側の面とは反対の面上に形成されている。ベース領域51は、コレクタ領域47よりも不純物濃度が低いp導電型(p)の半導体領域である。ベース領域51は、主として半導体基板41のアクティブ領域45に設けられている。ベース領域51は、半導体基板41の一面41a側の表層に形成されている。ベース領域51は、チャネル領域と称されることがある。n導電型を第1導電型とすると、p導電型は第2導電型である。
エミッタ領域52は、ベース領域51内において一面41a側の表層に設けられている。エミッタ領域52は、ドリフト領域50よりも不純物濃度が高いn導電型(n+)の半導体領域である。エミッタ領域52は、アクティブ領域45のうち、IGBT領域45iに形成されている。エミッタ領域52は、IGBT領域45i内において、後述するトレンチ53の側面に接するように設けられている。
上記した構成の半導体基板41には、トレンチ53が形成されている。トレンチ53は、一面41aから、所定の深さを有して形成されている。トレンチ53は、ベース領域51を貫通している。トレンチ53の先端は、ドリフト領域50に達している。半導体基板41のアクティブ領域45には、複数本のトレンチ53が形成されている。各トレンチ53は、X方向に延びている。複数本のトレンチ53は、Y方向において略等間隔で配置され、平面視においてストライプ状をなしている。トレンチ53は、セルを規定している。セルのそれぞれはひとつのトレンチ53を含んでおり、複数のセルはY方向に並設されている。
トレンチ53の壁面には、ゲート絶縁膜54が形成されている。そして、トレンチ53を埋めるように、ゲート絶縁膜54の表面にゲート電極55が形成されている。ゲート電極55は、ベース領域51を貫通し、ドリフト領域50に達している。半導体基板41のアクティブ領域45には、複数本のゲート電極55が形成されている。各ゲート電極55は、X方向に延設されている。複数本のゲート電極55は、Y方向において略等間隔で配置され、平面視においてストライプ状をなしている。
半導体基板41の一面41a上には、エミッタ電極42が形成されている。エミッタ電極42は、主としてアクティブ領域45上に形成されている。エミッタ電極42は、エミッタ領域52およびベース領域51に電気的に接続されている。エミッタ電極42は、ゲート電極55に対して電気的に分離されている。エミッタ電極42は、ベースコンタクト領域を介してベース領域51に電気的に接続されてもよい。ベースコンタクト領域は、ベース領域51内において一面41a側の表層に設けられる。ベースコンタクト領域は、エミッタ領域52に隣接して設けられる。ベースコンタクト領域は、ベース領域51よりも不純物濃度が高いp導電型(p+)の半導体領域である。
半導体基板41の一面41a上には、信号電極であるパッド44も形成されている。本実施形態の半導体素子40は、5つのパッド44を有している。具体的には、ゲート電極用、IGBT12のエミッタ電位を検出するケルビンエミッタ用、電流センス用、半導体素子40の温度を検出する感温ダイオード(感温素子)のアノード電位用、同じくカソード電位用を有している。ケルビンエミッタ用のパッド44は、エミッタ電極42に電気的に接続されている。その他のパッド44は、エミッタ電極42と電気的に分離されている。5つのパッド44は、平面略矩形状の半導体基板41において、Y方向の一端側にまとめて形成されるとともに、X方向に並んで形成されている。5つのパッド44は、半導体基板41のX方向に沿う辺の中央付近に配置されている。
半導体基板41の裏面41b上には、コレクタ電極43が形成されている。コレクタ電極43は、裏面41bのほぼ全域に形成されている。コレクタ電極43は、コレクタ領域47およびカソード領域48に電気的に接続されている。
上記した半導体素子40において、IGBT領域45iの各セルには、IGBT構造部が形成されている。IGBT構造部は、コレクタ領域47、バッファ領域49、ドリフト領域50、ベース領域51、エミッタ領域52、およびゲート電極55を含んでいる。また、ダイオード領域45dの各セルには、ダイオード構造部が形成されている。ダイオード構造部は、カソード領域48、バッファ領域49、ドリフト領域50、およびアノードとして機能するベース領域51を含んでいる。
<エミッタ電極>
次に、図4および図5に基づき、エミッタ電極42について詳細に説明する。図4では、保護膜を省略して図示している。
半導体素子40は、半導体基板41の一面41a上に配置された保護膜56を有している。保護膜56は、エミッタ電極42の周縁部を覆うように、半導体基板41の一面41a上に設けられた絶縁膜である。保護膜56の材料として、たとえばポリイミド、シリコン窒化膜などを採用することができる。保護膜56は、エミッタ電極42と接合材101との接合領域を規定する開口部561を有している。開口部561は、保護膜56をZ方向に貫通する貫通孔である。同様に、保護膜56は、パッド44における接合領域を規定する図示しない開口部を有している。
エミッタ電極42は、保護膜56の開口部561から露出して接合領域を提供する露出部421を有している。露出部421は、接合材101との間に接合部を形成する。エミッタ電極42は、多層構造をなしている。エミッタ電極42は、下地電極422と、接続電極423を有している。パッド44も、エミッタ電極42と同様の構成を有している。
下地電極422は、多層構造のエミッタ電極42において、半導体基板41に隣接して形成された金属層である。下地電極422は、下部電極、下層電極、配線電極、第1金属層などと称されることがある。下地電極422は、半導体基板41の一面41aに接続されている。下地電極422は、たとえばAl(アルミニウム)を主成分とする材料を用いて形成されている。本実施形態では、AlSi、AlSiCuなどのAl合金を材料としている。
下地電極422は、平面視において、アクティブ領域45を内包しつつ外周領域46上まで延設されている。下地電極422は、エミッタ領域52およびベース領域51に接続されている。下地電極422は、平面視において露出部421を取り囲む周縁部422aを有している。周縁部422aは、下地電極422において保護膜56と重なる部分である。保護膜56は、下地電極422の周縁部422aを覆うように、半導体基板41の一面41a上に配置されている。
接続電極423は、接合材101との接合強度向上、接合材101に対する濡れ性向上などを目的として、下地電極422上に積層配置されている。接続電極423は、上地電極、上部電極、上層電極、第2金属層とも称される。接続電極423は、少なくともひとつの金属層を含む。接続電極423を構成する金属層は、たとえばNi、Pd、Au、Pt、Agのいずれかを含む。
本実施形態の接続電極423は、Ni(ニッケル)層を少なくとも含む。Niは、下地電極422を構成するAl合金よりも硬い。Ni層上に、さらにAu(金)層を備えてもよい。Au層は、たとえば、Ni層の酸化を抑制して接合材101であるはんだとの濡れ性を向上する。Auは、はんだ付け時にはんだ中に拡散するため、Au層は、はんだ接合する前の状態で存在し、はんだ接合した状態で存在しない。
接続電極423は、下地電極422上に積層配置され、開口部561から露出している。一例として、本実施形態の接続電極423は開口部561内において下地電極422上に配置されている。そして、接続電極423の外周端部は、たとえば開口部561を規定する保護膜56の壁面に接触している。エミッタ電極42の露出部421は、下地電極422のうち、平面視において開口部561と重なる部分と、接続電極423とにより構成されている。露出部421は、平面略矩形状をなしている。
<露出部とアクティブ領域の位置関係>
次に、図4に基づき、エミッタ電極42の露出部421とアクティブ領域45との位置関係について説明する。便宜上、図4では、エミッタ電極42の露出部421の外周端、つまり保護膜56の開口端を破線で示している。
図4に示すように、アクティブ領域45は、平面視においてエミッタ電極42の露出部421と重なる重なり領域451と、露出部421と重ならない非重なり領域452を含んでいる。重なり領域451は、アクティブ領域45のうち、露出部421の直下の領域である。非重なり領域452は、アクティブ領域45のうち、露出部421よりも外側の領域である。
重なり領域451は、Y方向においてパッド44と並んでいる。非重なり領域452は、Y方向において重なり領域451に連なっている。つまり、非重なり領域452は、Y方向において露出部421と並んでいる。非重なり領域452は、露出部421に対してパッド44側に設けられている。非重なり領域452の大部分は、X方向においてパッド44と並んでいる。非重なり領域452は、X方向においてパッド44と並ぶパッド横の領域452aを含んでいる。非重なり領域452は、2つのパッド横の領域452aを含んでいる。2つのパッド横の領域452aは、間にパッド44を挟むように、X方向においてパッド44の両サイドに設けられている。Y方向がパッドと重なり領域との並び方向である第1方向に相当し、X方向が第2方向に相当する。
本実施形態では、非重なり領域452のすべてがダイオード領域45dである。非重なり領域452には、IGBT領域45iが設けられていない。パッド横の領域452aには、ダイオード構造部(ダイオード)のみが形成されている。重なり領域451には、IGBT構造部(IGBT)とダイオード構造部が形成されている。重なり領域451において、IGBT領域45iとダイオード領域45dとは、トレンチ53の並び方向であるY方向において所定のピッチで交互に設けられている。重なり領域451において、IGBT領域45iそれぞれの面積は、ダイオード領域45dそれぞれの面積よりも大きい。つまり、IGBT領域45iそれぞれのセル数のほうが、ダイオード領域45dそれぞれのセル数よりも多い。面積とは、XY面に沿う面積である。
<第1実施形態のまとめ>
上記したように本実施形態では、アクティブ領域45が、接合に寄与する露出部421との重なり領域451と、非重なり領域452を含んでいる。つまり、アクティブ領域45を、露出部421の外側に拡大している。そして、非重なり領域452におけるダイオード領域45dの比率を、重なり領域451におけるダイオード領域45dの比率よりも高めている。
RC-IGBTが所望の機能を発揮するために、アクティブ領域45は、IGBT領域45iとダイオード領域45dとを所定の比率で有している。本実施形態では、非重なり領域452においてダイオード領域45dの比率を高めた分、重なり領域451においてIGBT領域45iの比率が高くなる。つまり、IGBT構造部が集中する重なり領域451の熱、つまり主としてIGBT動作により生じる熱を、直上に位置する露出部421から接合対象である導電スペーサ80、ひいてはヒートシンク60へ効率よく逃がすことできる。
ダイオード構造部の発熱量はIGBT構造部よりも小さい。本実施形態では、上記したように非重なり領域452におけるダイオード領域45dの比率を高めている。これにより、非重なり領域452の温度が重なり領域451の温度より高くなるのを抑制することができる。つまり、非重なり領域452の温度上昇が原因でIGBTをオフしなければならなくなるのを抑制することができる。重なり領域451がそれほど高温になっていないにもかかわらず、半導体装置20にそれ以上電流を流すことができなくなるのを抑制し、重なり領域451が高温となるまで半導体装置20に大電流を流すことができる。以上より、アクティブ領域拡大の効果を高めることができる。
上記構成により、IGBTを動作させてモータジェネレータ3に対して大電流を供給するタイミング、たとえば登坂や追い越しなどの熱点動作時において、アクティブ領域45全体の温度上昇を抑制することができる。また、重なり領域451においてIGBT領域45iの比率を高め、露出部421を通じた放熱により温度上昇を抑制できるため、温度上昇によるIGBTの短絡耐量低下を抑制することができる。また、非重なり領域452においてダイオード領域45dの比率を高めることで、アクティブ領域45全体におけるダイオード領域45dの面積を確保している。これにより、ダイオード動作時における電流密度を下げ、エレクトロマイグレーションが生じるのを抑制することができる。
本実施形態では、非重なり領域452が、第2方向であるX方向においてパッド44と並ぶパッド横の領域452aを含んでいる。これによれば、パッド44の横の空きスペースを有効活用するため、半導体基板41の面積、つまりチップ面積を変えずに、アクティブ領域45を拡大することができる。
本実施形態では、パッド横の領域452aにダイオード領域45dのみを設けている。つまり、パッド横の領域452aには、ダイオード構造部(ダイオード)のみが形成されている。上記したように、ダイオード構造部の発熱量はIGBT構造部よりも小さいため、非重なり領域452の温度が重なり領域451の温度より高くなるのを、より効果的に抑制することができる。
(第2実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、パッド横の領域452aにダイオード領域45dのみを設けた。これに代えて、パッド横の領域452aにIGBT領域45iを設けてもよい。
パッド横の領域452aにおいて、IGBT領域45iの配置は特に限定されない。パッド横の領域452aがIGBT領域45iを含む構成において、非重なり領域452におけるダイオード領域45dの比率が、重なり領域451におけるダイオード領域45dの比率よりも高ければよい。パッド横の領域452aにおいて、たとえばIGBT領域45iとダイオード領域45dを交互に設けてもよい。
図6は、本実施形態に係る半導体装置20において、半導体素子40の一例を示している。図6は、図4に対応する平面図である。図6では、図4同様、エミッタ電極42の露出部421の外周端を破線で示し、IGBT領域45iおよびダイオード領域45dを含むアクティブ領域45を実線で示している。図7は、図6のVII-VII線に沿う断面図である。
図6および図7に示す例では、パッド横の領域452aに、ダイオード領域45dとIGBT領域45iが設けられている。パッド横の領域452aにおいて、IGBT領域45iは、外周領域46側の端部に設けられている。つまり、IGBT領域45iは、パッド横の領域452aにおいてアクティブ領域45の他の領域との境界における端部ではなく、外周領域46に隣接する端部に設けられている。IGBT領域45iは、パッド横の領域452aにおいてガードリング57に対向する端部に設けられている。図示しないトレンチ53は、先行実施形態同様、Y方向において並設されている。本実施形態のIGBT領域45iは、Y方向においてパッド横の領域452aの端部、つまりアクティブ領域45の端部に設けられている。
半導体基板41の外周領域46には、たとえば図7に示すように、ガードリング57が形成されている。ガードリング57は、IGBT領域45iに高電圧が印加されたときに、ベース領域51から拡がる空乏層を半導体基板41の一面41aに沿う方向に延伸させ、電界強度を緩和することで、半導体装置20の耐圧を高めるために設けられている。ガードリング57は、アクティブ領域45を取り囲むように設けられている。ガードリング57の本数は特に限定されない。少なくとも1本以上であればよい。図7に示す例では、ガードリング57のひとつが、ベース領域51の端部に隣接して設けられている。ガードリング57の他のひとつは、内側のガードリング57から離れた位置に設けられている。その他の構成については、先行実施形態に記載した構成と同様である。
<第2実施形態のまとめ>
ダイオードが順方向にバイアスされているとき、ガードリング57は、ベース領域51と等しい電位となる。このため、p型半導体であるガードリング57からもドリフト領域50にホールが供給される。
本実施形態では、パッド横の領域452aの端部に、IGBT領域45iを設けている。端部に設けたIGBT領域45iの分、ガードリング57に対して、ダイオード領域45dが遠ざかる。これにより、ダイオード領域45dが順方向にバイアスされたとき、パッド横の領域452aと外周領域46との境界付近のドリフト領域50に、多量のホールが蓄積するのを抑制することができる。そのため、ダイオード領域45dが逆方向バイアスに切り替わったときに、アノードとして機能するベース領域51に多量のホールが流れ込むこと、つまり局所的な電流集中の発生を抑制することができる。よって、ダイオードのリカバリ耐量の向上を図ることができる。本実施形態によれば、リカバリ耐量を向上しつつ、アクティブ領域拡大の効果を高めることができる。
図6に示すように、本実施形態では、Y方向において、アクティブ領域45のパッド44とは反対側の端部にもIGBT領域45iが設けられている。これによっても、ダイオードのリカバリ耐量の向上を図ることができる。また、X方向において、ダイオード領域45dの端部が、IGBT領域45iの端部よりも内側に位置している。これによっても、ダイオードのリカバリ耐量の向上を図ることができる。このように、重なり領域451においてもダイオードのリカバリ耐量の向上を図ることができる。なお、図4に示したように、先行実施形態も同様の構成を有している。したがって、上記した効果を奏することができる。
パッド横の領域452aにおいて、Y方向の端部にIGBT領域45iを設ける例を示したが、これに限定されない。たとえばX方向においてパッド44とは反対側の端部にIGBT領域45iを設けてもよい。Y方向の端部とX方向の端部の両方にIGBT領域45iを設けてもよい。
外周領域46の耐圧構造は、上記したガードリング57に限定されない。ダイオードが順方向にバイアスされているとき、ベース領域51と等しい電位となるp型の半導体領域を含む構造であればよい。たとえばRESURF構造を採用してもよい。この場合、p型の半導体領域は、外周領域46においてドリフト領域50の表層に形成される。この半導体領域は、ベース領域51から外側に延びている。このようなRESURF構造においても、パッド横の領域452aの端部にIGBT領域45iを設けることで、リカバリ耐量を向上しつつ、アクティブ領域拡大の効果を高めることができる。RESURFは、Reduced Surface electric fieldの略称である。
(第3実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、非重なり領域452を、重なり領域451に対してパッド44側の端部に連なるように設けた。これに代えて、非重なり領域452を露出部421と並ぶように設けてもよい。
図8は、本実施形態に係る半導体装置20において、半導体素子40を示している。図8は、図4に対応する平面図である。図8では、図4同様、エミッタ電極42の露出部421の外周端を破線で示し、IGBT領域45iおよびダイオード領域45dを含むアクティブ領域45を実線で示している。
図8に示すように、IGBT領域45iは、X方向において露出部421を跨ぐように延設されている。ダイオード領域45dも、X方向において露出部421を跨ぐように延設されている。非重なり領域452は、X方向において露出部421と並ぶ露出部横の領域452bを含んでいる。非重なり領域452のうち、パッド横の領域452aは第1領域、露出部横の領域452bは第2領域である。露出部横の領域452bは、X方向において露出部421の両サイドに設けられている。先行実施形態同様、非重なり領域452は、パッド横の領域452aを含んでいる。非重なり領域452は、パッド横の領域452aを除く領域であって、Y方向において露出部421の外に設けられた領域をさらに含んでいる。その他の構成については、先行実施形態に記載した構成と同様である。
<第3実施形態のまとめ>
露出部横の領域452bにおいて、IGBT領域45iとダイオード領域45dの比率は、重なり領域451における比率とほぼ同じである。つまり、パッド横の領域452aにおけるダイオード領域45dの比率は、露出部横の領域452bにおけるダイオード領域45dの比率よりも高い。これにより、非重なり領域452全体におけるダイオード領域45dの比率を、重なり領域451におけるダイオード領域45dの比率よりも高めている。よって、露出部421の周辺にアクティブ領域45を拡大してアクティブ領域45の面積を稼ぎつつ、アクティブ領域拡大の効果を高めることができる。
本実施形態に記載の構成は、第1実施形態に記載の構成、および第2実施形態に記載の構成のいずれとも組み合わせが可能である。
(第4実施形態)
この実施形態は、先行する実施形態を基礎的形態とする変形例であり、先行実施形態の記載を援用できる。先行実施形態では、半導体素子40の温度を検出する感温ダイオードについて特に言及しなかったが、横パッドの領域452aを有する構成において感温ダイオードの所定の位置に設けてもよい。先行実施形態では、パッド44をX方向において半導体基板41の辺の中央付近に設けていた。これに代えて、パッド44をX方向の一端側にまとめて配置してもよい。
図9は、本実施形態に係る半導体装置20において、半導体素子40を示している。図9は、図4に対応する平面図である。図9では、図4同様、エミッタ電極42の露出部421の外周端を破線で示し、IGBT領域45iおよびダイオード領域45dを含むアクティブ領域45を実線で示している。
図9に示すように、複数のパッド44は、X方向の一端側にまとめて配置されている。複数のパッド44は、X方向において偏って配置されている。パッド横の領域452aは、X方向においてパッド44の配置領域とは反対側の端部に設けられている。アクティブ領域45は、パッド横の領域452aをひとつのみ含んでいる。パッド横の領域452aを含むアクティブ領域45は、平面略L字状をなしている。
半導体素子40は、感温ダイオード58を有している。感温ダイオード58は、たとえば不純物がドープされたポリシリコンとアルミ系の配線材を含んで構成され、半導体基板41の一面41a上に設けられている。感温ダイオード58は、平面視においてアクティブ領域45と重なる位置ではなく、X方向においてパッド44とパッド横の領域452aとの間に設けられている。感温ダイオード58のアノードはアノード用のパッド44に電気的に接続され、カソードはカソード用のパッド44の電気的に接続されている。その他の構成については、先行実施形態に記載した構成と同様である。
<第4実施形態のまとめ>
上記したように、本実施形態では、感温ダイオード58を、アクティブ領域45の外に設けている。これにより、露出部421の面積を拡大し、放熱性を向上することができる。つまり、露出部421直下の重なり領域451においてIGBT領域45iの比率を高くしても、生じた熱を効率よく逃がすことができる。
パッド横の領域452aは、露出部421の外側の領域であり、重なり領域451に較べて露出部421を通じた放熱をし難い。本実施形態では、感温ダイオード58を、パッド44とパッド横の領域452aとの間に設けている。つまり、感温ダイオード58を、パッド横の領域452aの近傍に設けている。パッド横の領域452aの近傍は、露出部421よりも外側の領域において、比較的温度が高くなる。よって、感温ダイオード58を、アクティブ領域45の外に設けつつも、半導体素子40の温度を検出することができる。また、感温ダイオード58とパッド44とをつなぐ配線を短くすることができる。
本実施形態に記載した構成は、第1実施形態に記載の構成、第2実施形態に記載の構成、および第3実施形態に記載の構成のいずれとも組み合わせが可能である。
上記したように、X方向の一端側にパッド44を偏って配置し、他端側にパッド横の領域452aを設ける構成において、感温ダイオード58を平面視においてアクティブ領域45、たとえば重なり領域451と重なる位置に設けてもよい。先行実施形態に記載したパッド44の辺の中央付近に設ける構成において、パッド44とパッド横の領域452aとの間に、感温ダイオード58を設けてもよい。
(他の実施形態)
この明細書および図面等における開示は、例示された実施形態に制限されない。開示は、例示された実施形態と、それらに基づく当業者による変形態様を包含する。たとえば、開示は、実施形態において示された部品および/または要素の組み合わせに限定されない。開示は、多様な組み合わせによって実施可能である。開示は、実施形態に追加可能な追加的な部分をもつことができる。開示は、実施形態の部品および/または要素が省略されたものを包含する。開示は、ひとつの実施形態と他の実施形態との間における部品および/または要素の置き換え、または組み合わせを包含する。開示される技術的範囲は、実施形態の記載に限定されない。開示されるいくつかの技術的範囲は、請求の範囲の記載によって示され、さらに請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものと解されるべきである。
明細書および図面等における開示は、請求の範囲の記載によって限定されない。明細書および図面等における開示は、請求の範囲に記載された技術的思想を包含し、さらに請求の範囲に記載された技術的思想より多様で広範な技術的思想に及んでいる。よって、請求の範囲の記載に拘束されることなく、明細書および図面等の開示から、多様な技術的思想を抽出することができる。
ある要素または層が「上にある」、「連結されている」、「接続されている」または「結合されている」と言及されている場合、それは、他の要素、または他の層に対して、直接的に上に、連結され、接続され、または結合されていることがあり、さらに、介在要素または介在層が存在していることがある。対照的に、ある要素が別の要素または層に「直接的に上に」、「直接的に連結されている」、「直接的に接続されている」または「直接的に結合されている」と言及されている場合、介在要素または介在層は存在しない。要素間の関係を説明するために使用される他の言葉は、同様のやり方で(例えば、「間に」対「直接的に間に」、「隣接する」対「直接的に隣接する」など)解釈されるべきである。この明細書で使用される場合、用語「および/または」は、関連する列挙されたひとつまたは複数の項目に関する任意の組み合わせ、およびすべての組み合わせを含む。
空間的に相対的な用語「内」、「外」、「裏」、「下」、「低」、「上」、「高」などは、図示されているような、ひとつの要素または特徴の他の要素または特徴に対する関係を説明する記載を容易にするためにここでは利用されている。空間的に相対的な用語は、図面に描かれている向きに加えて、使用または操作中の装置の異なる向きを包含することを意図することができる。例えば、図中の装置をひっくり返すと、他の要素または特徴の「下」または「真下」として説明されている要素は、他の要素または特徴の「上」に向けられる。したがって、用語「下」は、上と下の両方の向きを包含することができる。この装置は、他の方向に向いていてもよく(90度または他の向きに回転されてもよい)、この明細書で使用される空間的に相対的な記述子はそれに応じて解釈される。
車両の駆動システム1は、上記した構成に限定されない。たとえば、モータジェネレータ3をひとつ備える例を示したが、これに限定されない。複数のモータジェネレータを備えてもよい。電力変換装置4が、電力変換部としてインバータ6を備える例を示したが、これに限定されない。たとえば、複数のインバータを備える構成としてもよい。すくなくともひとつのインバータと、コンバータを備える構成としてもよい。コンバータのみを備えてもよい。
半導体装置20の構成は、上記した例に限定されない。半導体装置20は、半導体素子40を少なくとも備えればよい。
ヒートシンク60、70の裏面60b、70bが、封止樹脂体30から露出する例を示したが、これに限定されない。裏面60b、70bの少なくとも一方が、封止樹脂体30によって覆われた構成としてもよい。裏面60b、70bの少なくとも一方が、封止樹脂体30とは別の図示しない絶縁部材によって覆われた構成としてもよい。半導体装置20が封止樹脂体30を備える例を示したが、これに限定されない。封止樹脂体30を備えない構成としてもよい。
エミッタ電極42(第1主電極)に接続される第1配線部材として、ヒートシンク60および導電スペーサ80を備え、コレクタ電極43(第2主電極)に接続される第2配線部材としてヒートシンク70を備える例を示した。しかしながら、配線部材は、上記した例に限定されない。たとえば、ヒートシンク60、70に代えて、絶縁基材の両面に金属体が配置された基板を採用してもよい。基板の一例は、DBC基板である。DBCは、Direct Bonded Copperの略称である。導電スペーサ80に代えて、ヒートシンク60に凸部を設けてもよい。同様に、基板の内面側の金属体に凸部を設けてもよい。
半導体装置20として、両面放熱構造の例を示したが、これに限定されない。片面放熱構造にも適用することができる。たとえばコレクタ電極43はヒートシンクまたは基板の金属体に接続され、エミッタ電極42はリードに接続される。
半導体装置20が、ひとつのアームを構成する半導体素子40をひとつのみ備える例を示したが、これに限定されない。半導体装置20が、ひとつのアームを構成する複数の半導体素子40を備えてもよい。つまり、複数の半導体素子40が互いに並列接続されてひとつのアームを構成してもよい。また、半導体装置20が、一相分の上下アーム回路9を構成する複数の半導体素子40を備えてもよい。複数相の上下アーム回路9を構成する複数の半導体素子40を備えてもよい。
開口部561の開口形状、つまり露出部421の平面形状が略矩形状の例を示したが、これに限定されない。アクティブ領域45は、露出部421の形状によらず、重なり領域451と非重なり領域452を含む。
パッド44の個数は特に限定されない。半導体素子40は、少なくともひとつのパッド44を有せばよい。パッド44は、少なくともゲート電極55用のパッドを含めばよい。
トレンチ53(ゲート電極55)の配置は、上記したストライプ状に限定されない。IGBT領域45iとダイオード領域45dとの配置は、上記したY方向の交互配置に限定されない。
アクティブ領域45は、複数に分割されてもよい。たとえば図10に示す例では、アクティブ領域45がX方向において二分割されている。アクティブ領域45の間には、図示しないゲートランナー(ゲート配線)が配置される。ゲートランナーは、ゲート電極55とゲート電極用のパッド44とを電気的に接続する。図10は、図4に対応する平面図である。
非重なり領域452が、パッド横の領域452aを含む例を示したが、これに限定されない。パッド横の領域452aを含まない構成としてもよい。パッド横の領域452a以外の位置で、ダイオード領域45dの比率を高めてもよい。

Claims (7)

  1. 一面(41a)と、前記一面とは板厚方向において反対の裏面(41b)と、を有する半導体基板(41)と、
    前記半導体基板の前記一面上に配置され、開口部(561)を有する保護膜(56)と、
    前記半導体基板の前記一面上に配置され、前記開口部から露出して接合領域を提供する露出部(421)を有する第1主電極(42)と、
    前記半導体基板の前記裏面上に配置された第2主電極(43)と、を備え、
    前記半導体基板は、前記第1主電極と前記第2主電極との間に電流を流す縦型素子として、ダイオードが逆並列に接続されたIGBTの形成領域であるアクティブ領域(45)を有し、
    前記開口部は、前記板厚方向の平面視において前記アクティブ領域と重なるように設けられ、
    前記アクティブ領域は、前記平面視において前記第1主電極の前記露出部と重なる重なり領域(451)と、前記露出部とは重ならない非重なり領域(452)と、を含み、
    前記非重なり領域における前記ダイオードの形成領域の比率が、前記重なり領域における前記ダイオードの形成領域の比率よりも高い、半導体装置。
  2. 前記半導体基板の前記一面上に配置された信号用の電極であるパッド(44)を備え、
    前記非重なり領域は、前記パッドと前記重なり領域との並び方向である第1方向および前記板厚方向に直交する第2方向において、前記パッドと並ぶパッド横の領域(452a)を含む、請求項1に記載の半導体装置。
  3. 前記パッド横の領域には、前記ダイオードのみが形成されている、請求項2に記載の半導体装置。
  4. 前記半導体基板は、前記平面視において前記アクティブ領域を取り囲む外周領域(46)を有し、
    前記パッド横の領域には、前記ダイオードと前記IGBTとが形成されており、
    前記IGBTは、前記パッド横の領域において前記外周領域側の端部に設けられている、請求項2に記載の半導体装置。
  5. 前記非重なり領域は、前記パッド横の領域と、前記露出部と並ぶ露出部横の領域(452b)と、を含み、
    前記パッド横の領域における前記ダイオードの形成領域の比率が、前記露出部横の領域における前記ダイオードの形成領域の比率よりも高い、請求項2~4いずれか1項に記載の半導体装置。
  6. 前記パッドと前記パッド横の領域との間に設けられた感温ダイオード(58)を備える、請求項2~4いずれか1項に記載の半導体装置。
  7. 前記第1主電極に電気的に接続された第1配線部材(60、80)と、
    前記第2主電極に電気的に接続された第2配線部材(70)と、を備える、請求項1に記載の半導体装置。
JP2023536659A 2021-07-20 2022-06-22 半導体装置 Active JP7540600B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2024127824A JP7782627B2 (ja) 2021-07-20 2024-08-02 半導体装置

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2021119227 2021-07-20
JP2021119227 2021-07-20
PCT/JP2022/024840 WO2023002795A1 (ja) 2021-07-20 2022-06-22 半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2024127824A Division JP7782627B2 (ja) 2021-07-20 2024-08-02 半導体装置

Publications (3)

Publication Number Publication Date
JPWO2023002795A1 JPWO2023002795A1 (ja) 2023-01-26
JPWO2023002795A5 JPWO2023002795A5 (ja) 2023-12-13
JP7540600B2 true JP7540600B2 (ja) 2024-08-27

Family

ID=84979979

Family Applications (2)

Application Number Title Priority Date Filing Date
JP2023536659A Active JP7540600B2 (ja) 2021-07-20 2022-06-22 半導体装置
JP2024127824A Active JP7782627B2 (ja) 2021-07-20 2024-08-02 半導体装置

Family Applications After (1)

Application Number Title Priority Date Filing Date
JP2024127824A Active JP7782627B2 (ja) 2021-07-20 2024-08-02 半導体装置

Country Status (4)

Country Link
US (1) US20240072045A1 (ja)
JP (2) JP7540600B2 (ja)
CN (1) CN117581383A (ja)
WO (1) WO2023002795A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2025077262A (ja) * 2023-11-06 2025-05-19 株式会社デンソー 半導体装置
JP2025091867A (ja) * 2023-12-08 2025-06-19 ミネベアパワーデバイス株式会社 半導体装置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111188A (ja) 2007-10-30 2009-05-21 Denso Corp 半導体装置
JP2012156564A (ja) 2008-12-24 2012-08-16 Denso Corp 半導体装置
WO2016006696A1 (ja) 2014-07-11 2016-01-14 新電元工業株式会社 半導体装置及び半導体装置の製造方法
WO2018016284A1 (ja) 2016-07-21 2018-01-25 株式会社デンソー 半導体装置
WO2018074425A1 (ja) 2016-10-17 2018-04-26 富士電機株式会社 半導体装置
JP2018160488A (ja) 2017-03-22 2018-10-11 トヨタ自動車株式会社 半導体装置
WO2020137124A1 (ja) 2018-12-25 2020-07-02 株式会社日立製作所 炭化ケイ素半導体装置、電力変換装置、3相モータシステム、自動車および鉄道車両
WO2021059881A1 (ja) 2019-09-25 2021-04-01 富士電機株式会社 半導体装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6728638B2 (ja) 2015-11-10 2020-07-22 富士電機株式会社 半導体デバイスの製造方法
JP7363586B2 (ja) 2020-03-04 2023-10-18 株式会社デンソー 半導体装置
JP7403386B2 (ja) * 2020-05-27 2023-12-22 三菱電機株式会社 半導体装置
US20240014206A1 (en) * 2021-04-26 2024-01-11 Mitsubishi Electric Corporation Semiconductor device
JP7706415B2 (ja) * 2022-04-26 2025-07-11 三菱電機株式会社 半導体装置および電力変換装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009111188A (ja) 2007-10-30 2009-05-21 Denso Corp 半導体装置
JP2012156564A (ja) 2008-12-24 2012-08-16 Denso Corp 半導体装置
WO2016006696A1 (ja) 2014-07-11 2016-01-14 新電元工業株式会社 半導体装置及び半導体装置の製造方法
WO2018016284A1 (ja) 2016-07-21 2018-01-25 株式会社デンソー 半導体装置
WO2018074425A1 (ja) 2016-10-17 2018-04-26 富士電機株式会社 半導体装置
JP2018160488A (ja) 2017-03-22 2018-10-11 トヨタ自動車株式会社 半導体装置
WO2020137124A1 (ja) 2018-12-25 2020-07-02 株式会社日立製作所 炭化ケイ素半導体装置、電力変換装置、3相モータシステム、自動車および鉄道車両
WO2021059881A1 (ja) 2019-09-25 2021-04-01 富士電機株式会社 半導体装置

Also Published As

Publication number Publication date
CN117581383A (zh) 2024-02-20
JPWO2023002795A1 (ja) 2023-01-26
JP7782627B2 (ja) 2025-12-09
WO2023002795A1 (ja) 2023-01-26
JP2024156875A (ja) 2024-11-06
US20240072045A1 (en) 2024-02-29

Similar Documents

Publication Publication Date Title
JP7782627B2 (ja) 半導体装置
US12506045B2 (en) Semiconductor device
US20240079383A1 (en) Semiconductor device
JP2025118989A (ja) 半導体装置
JP7754258B2 (ja) 半導体装置
US20250132281A1 (en) Semiconductor device
JP2025041798A (ja) 半導体装置およびインバータ
JP2025054487A (ja) 半導体装置、および、パワーコントロールユニット
JP7392557B2 (ja) 半導体装置
JP7826858B2 (ja) 半導体装置
JP2023170769A (ja) 半導体装置
JP7803219B2 (ja) 半導体装置
JP6958210B2 (ja) 半導体装置
JP2024044822A (ja) 半導体装置
JP7649186B2 (ja) 半導体モジュール
US20240145349A1 (en) Semiconductor device
JP2026002560A (ja) 半導体モジュールおよび電力変換装置
JP2025145247A (ja) 半導体装置
JP2023183160A (ja) 半導体装置およびその製造方法
JP2024016733A (ja) 半導体装置
JP2025156822A (ja) 電力変換装置
WO2026018651A1 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230918

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230918

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240716

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240729

R150 Certificate of patent or registration of utility model

Ref document number: 7540600

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150