JP2012156564A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2012156564A JP2012156564A JP2012116781A JP2012116781A JP2012156564A JP 2012156564 A JP2012156564 A JP 2012156564A JP 2012116781 A JP2012116781 A JP 2012116781A JP 2012116781 A JP2012116781 A JP 2012116781A JP 2012156564 A JP2012156564 A JP 2012156564A
- Authority
- JP
- Japan
- Prior art keywords
- region
- fwd
- base
- semiconductor substrate
- igbt
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 158
- 239000000758 substrate Substances 0.000 claims abstract description 110
- 239000002344 surface layer Substances 0.000 claims abstract description 65
- 230000002093 peripheral effect Effects 0.000 claims abstract description 53
- 238000001514 detection method Methods 0.000 claims description 20
- 239000012535 impurity Substances 0.000 claims description 13
- 239000010410 layer Substances 0.000 claims description 12
- 239000004020 conductor Substances 0.000 claims description 6
- 238000010992 reflux Methods 0.000 claims 1
- 230000004048 modification Effects 0.000 description 15
- 238000012986 modification Methods 0.000 description 15
- 238000004088 simulation Methods 0.000 description 8
- 230000000694 effects Effects 0.000 description 6
- 238000011084 recovery Methods 0.000 description 6
- 238000002347 injection Methods 0.000 description 5
- 239000007924 injection Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 239000000969 carrier Substances 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 229910052734 helium Inorganic materials 0.000 description 1
- 239000001307 helium Substances 0.000 description 1
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 230000007935 neutral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Landscapes
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】一方向に沿って並設された複数のベース領域11は、メイン領域30だけでなく、半導体基板10の第1主面側表層の外周領域50まで延びている。ベース領域11は、外周領域50に、複数のベース領域11の外周端24aから所定の領域であって最も近いチャネル22までの間に位置し、エミッタ電極と電気的に接続された第8領域としての端部領域24を含んでいる。半導体基板10における第1主面側表層において、外周端24aから最も近いチャネル22までの間の領域が第9領域としてのFWD領域19cとなっている。そして、FWD領域19cにおける一方向に沿う幅L3が、第4領域としてのFWD領域19aにおける一方向に沿う幅の1/2よりも長くなっている。
【選択図】図10
Description
なお、以下においては、半導体基板の厚さ方向を単に厚さ方向と示す。また、半導体基板の第1主面側において、複数のベース領域が並設された方向と、半導体基板の第2主面側において、IGBT素子を構成する第2領域とFWD素子を構成する第3領域とが互いに隣接して交互に設けられた並設方向が同方向であり、この方向、すなわち半導体基板の厚さ方向に垂直な一方向を、単に一方向と示すものとする。
図5は、第1実施形態に係る半導体装置の概略構成を示す平面図である。図6は、図5のVI−VI線に沿う断面図である。図7は、IGBT領域とFWD領域の配置を示す模式的な平面図である。
次に、本発明の第2実施形態を、図10に基づいて説明する。図10は、第2実施形態に係る半導体装置において、メイン領域と外周領域との境界付近の概略構成を示す断面図である。図10に示す断面図は、図5に示すX−X線の断面に相当する。
次に、本発明の第3実施形態を、図11〜13に基づいて説明する。図11は、第3実施形態に係る半導体装置の概略構成を示す平面図であり、図5に対応している。図12は、図11に示す半導体装置を用いたフィードバック回路の一例を示す図である。図13は、センス抵抗の両端の電位差Vs、ダイオード電流検知閾値Vth1、過電流検知閾値Vth2、及びフィードバック部の出力の関係を示す図である。
11・・・ベース領域
12・・・ゲート電極(トレンチゲート)
13・・・ベース領域
14・・・ベース領域
15・・・ベース領域(第7領域)
16・・・エミッタ領域(第1領域)
18・・・IGBT領域(IGBT素子のセル領域)
19・・・FWD領域(第4領域)
19a・・・(幅の狭い)FWD領域
19b・・・(幅の広い)FWD領域
20・・・コレクタ領域(第2領域)
21・・・カソード領域(第3領域)
Claims (7)
- 第1主面及び第2主面を有する第1導電型の半導体基板に、ゲート電極を前記第1主面側に有する縦型のIGBT素子と、該IGBT素子に逆並列に接続された縦型の還流ダイオード素子と、が構成された半導体装置であって、
前記半導体基板は、前記IGBT素子及び前記還流ダイオード素子が構成されたメイン領域と、該半導体基板の厚さ方向に垂直な方向において前記メイン領域を取り囲む環状の外周領域を有し、
前記半導体基板の第1主面側表層に、前記半導体基板の厚さ方向に垂直な一方向において並設されて前記メイン領域全域に位置しつつ、端部が前記外周領域に位置する第2導電型の複数のベース領域と、
複数の前記ベース領域のうち、前記メイン領域内における少なくとも一部の表層に選択的に設けられた、前記IGBT素子を構成する、前記半導体基板よりも不純物濃度の高い第1導電型の複数の第1領域と、
前記ベース領域の少なくとも一部及び前記第1領域と電気的に接続された第1電極と、
前記半導体基板の第2主面側表層に、前記一方向において互いに隣接しつつ交互に設けられた、前記IGBT素子を構成する第2導電型の第2領域、及び、前記還流ダイオード素子を構成する、前記半導体基板よりも不純物濃度の高い第1導電型の第3領域と、を備え、
第1主面側表層に前記第1領域が設けられたベース領域には、前記IGBT素子のオン動作時に、前記第1領域に隣接して第1導電型のチャネルが選択的に設けられ、
前記ベース領域は、前記外周領域に、前記ベース領域の端部から所定の領域であって最も近い前記チャネルまでの間に位置し、前記第1電極と電気的に接続された第8領域を含み、
前記半導体基板の第2主面側表層における外周領域には、前記第8領域に対応して、前記第3領域が設けられ、
前記半導体基板における第1主面側表層において、1つの前記チャネルから前記一方向にて隣り合う前記チャネルまでの領域のうち、前記第3領域に対向するとともに、前記第1電極と電気的に接続された前記ベース領域を少なくとも1つ含む領域が第4領域とされるとともに、前記第8領域を含み、前記外周領域に位置する前記ベース領域の端部から、前記一方向又は前記一方向と前記厚さ方向とに垂直な方向において最も近い前記チャネルまでの間の領域が第9領域とされ、
前記第9領域における前記ベース領域の端部から最も近い前記チャネルまでの幅が、前記第4領域における前記一方向に沿う幅の1/2よりも長いことを特徴とする半導体装置。 - 前記複数のベース領域の端部は、前記一方向において前記外周領域に位置しており、
前記第8領域は、前記一方向において、並設された複数の前記ベース領域の端部から所定の領域であって最も近い前記チャネルまでの間に位置しており、
前記第9領域は、前記半導体基板における第1主面側表層において、並設された複数の前記ベース領域の前記一方向における端部から最も近い前記チャネルまでの間の領域であり、
前記第9領域における前記一方向に沿う幅が、前記第4領域における前記一方向に沿う幅の1/2よりも長いことを特徴とする請求項1に記載の半導体装置。 - 複数の前記ベース領域として、前記第1領域を有さず、前記第1電極に接続されない浮遊状態の第7領域をさらに含み、
前記第9領域は、前記第7領域を、前記一方向における前記メイン領域との境界領域として、前記メイン領域と前記第8領域との間に含むことを特徴とする請求項2に記載の半導体装置。 - 前記第9領域の幅が85μm以上とされていることを特徴とする請求項1〜3いずれか1項に記載の半導体装置。
- 前記ベース領域は、前記第1主面側から設けたトレンチ内に絶縁膜を介して導電材料を埋め込んでなる複数のトレンチゲートにより、前記一方向に沿って並設された複数の領域に区画され、
前記トレンチゲートは、側面部位に隣接して前記第1領域が設けられた、前記IGBT素子を構成するトレンチ構造の前記ゲート電極を含むことを特徴とする請求項1〜4いずれか1項に記載の半導体装置。 - 前記第8領域には、前記第1電極とのコンタクトとして、第1主面側から設けたトレンチ内に導電材料を埋め込んでなるトレンチコンタクトが設けられていることを特徴とする請求項1〜5いずれか1項に記載の半導体装置。
- 前記半導体基板は、前記IGBT素子及び前記還流ダイオード素子の構成された能動素子領域と、該能動素子領域よりも前記第1主面に沿う大きさが小さいセンス領域とを有し、
前記センス領域には、前記還流ダイオード素子に流れる電流に比例した電流が流れるセンス素子が形成され、
前記センス素子による検出結果に基づき、前記還流ダイオード素子が動作時か非動作時であるかを判定するとともに、前記還流ダイオード素子の動作時には前記ゲート電極への駆動信号の入力を遮断し、前記還流ダイオード素子の非動作時には前記ゲート電極への前記駆動信号の入力を許可するフィードバック手段を備えることを特徴とする請求項1〜6いずれか1項に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012116781A JP5637175B2 (ja) | 2008-12-24 | 2012-05-22 | 半導体装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008328426 | 2008-12-24 | ||
JP2008328426 | 2008-12-24 | ||
JP2012116781A JP5637175B2 (ja) | 2008-12-24 | 2012-05-22 | 半導体装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009259135A Division JP5045733B2 (ja) | 2008-12-24 | 2009-11-12 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012156564A true JP2012156564A (ja) | 2012-08-16 |
JP5637175B2 JP5637175B2 (ja) | 2014-12-10 |
Family
ID=46837896
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012116781A Active JP5637175B2 (ja) | 2008-12-24 | 2012-05-22 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5637175B2 (ja) |
Cited By (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2015004891A1 (ja) * | 2013-07-10 | 2015-01-15 | パナソニックIpマネジメント株式会社 | 半導体装置、及びそれを用いたインバータ |
WO2016178535A1 (ko) * | 2015-05-04 | 2016-11-10 | 이태복 | 초박막 소자 제조장치 및 제조방법 |
JP2018037696A (ja) * | 2012-08-21 | 2018-03-08 | ローム株式会社 | 半導体装置 |
JP2018120990A (ja) * | 2017-01-26 | 2018-08-02 | ローム株式会社 | 半導体装置 |
CN111697067A (zh) * | 2019-03-15 | 2020-09-22 | 上海新微技术研发中心有限公司 | 能够快速骤回的逆导型绝缘栅双极型晶体管及其实现方法 |
WO2020213254A1 (ja) | 2019-04-16 | 2020-10-22 | 富士電機株式会社 | 半導体装置および製造方法 |
JP2020194846A (ja) * | 2019-05-27 | 2020-12-03 | 株式会社デンソー | 負荷駆動装置 |
US10923582B2 (en) | 2012-08-21 | 2021-02-16 | Rohm Co., Ltd. | Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region |
WO2021145079A1 (ja) * | 2020-01-17 | 2021-07-22 | 富士電機株式会社 | 半導体装置 |
JPWO2021145080A1 (ja) * | 2020-01-17 | 2021-07-22 | ||
CN113169226A (zh) * | 2018-12-19 | 2021-07-23 | 三菱电机株式会社 | 半导体装置 |
US11195908B2 (en) | 2017-11-16 | 2021-12-07 | Fuji Electric Co., Ltd. | Semiconductor device with carrier lifetime control |
WO2023002795A1 (ja) * | 2021-07-20 | 2023-01-26 | 株式会社デンソー | 半導体装置 |
JP7546715B2 (ja) | 2023-03-14 | 2024-09-06 | ローム株式会社 | 半導体装置 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005057235A (ja) * | 2003-07-24 | 2005-03-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路 |
JP2007227806A (ja) * | 2006-02-24 | 2007-09-06 | Denso Corp | 半導体装置 |
JP2008053648A (ja) * | 2006-08-28 | 2008-03-06 | Mitsubishi Electric Corp | 絶縁ゲート型半導体装置及びその製造方法 |
-
2012
- 2012-05-22 JP JP2012116781A patent/JP5637175B2/ja active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005057235A (ja) * | 2003-07-24 | 2005-03-03 | Mitsubishi Electric Corp | 絶縁ゲート型バイポーラトランジスタ及びその製造方法、並びに、インバータ回路 |
JP2007227806A (ja) * | 2006-02-24 | 2007-09-06 | Denso Corp | 半導体装置 |
JP2008053648A (ja) * | 2006-08-28 | 2008-03-06 | Mitsubishi Electric Corp | 絶縁ゲート型半導体装置及びその製造方法 |
Cited By (30)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2018037696A (ja) * | 2012-08-21 | 2018-03-08 | ローム株式会社 | 半導体装置 |
US10923582B2 (en) | 2012-08-21 | 2021-02-16 | Rohm Co., Ltd. | Trench-type insulated gate semiconductor device including an emitter trench and an overlapped floating region |
JP2019024133A (ja) * | 2012-08-21 | 2019-02-14 | ローム株式会社 | 半導体装置 |
JPWO2015004891A1 (ja) * | 2013-07-10 | 2017-03-02 | パナソニックIpマネジメント株式会社 | 半導体装置、及びそれを用いたインバータ |
JP5979570B2 (ja) * | 2013-07-10 | 2016-08-24 | パナソニックIpマネジメント株式会社 | 半導体装置、及びそれを用いたインバータ |
US9543858B2 (en) | 2013-07-10 | 2017-01-10 | Panasonic Intellectual Property Management Co., Ltd. | Semiconductor device and inverter using same |
WO2015004891A1 (ja) * | 2013-07-10 | 2015-01-15 | パナソニックIpマネジメント株式会社 | 半導体装置、及びそれを用いたインバータ |
WO2016178535A1 (ko) * | 2015-05-04 | 2016-11-10 | 이태복 | 초박막 소자 제조장치 및 제조방법 |
JP2018120990A (ja) * | 2017-01-26 | 2018-08-02 | ローム株式会社 | 半導体装置 |
US11309310B2 (en) | 2017-01-26 | 2022-04-19 | Rohm Co., Ltd. | Semiconductor device |
US11195908B2 (en) | 2017-11-16 | 2021-12-07 | Fuji Electric Co., Ltd. | Semiconductor device with carrier lifetime control |
CN113169226B (zh) * | 2018-12-19 | 2024-05-31 | 三菱电机株式会社 | 半导体装置 |
CN113169226A (zh) * | 2018-12-19 | 2021-07-23 | 三菱电机株式会社 | 半导体装置 |
CN111697067B (zh) * | 2019-03-15 | 2023-11-24 | 上海睿驱微电子科技有限公司 | 能够快速骤回的逆导型绝缘栅双极型晶体管及其实现方法 |
CN111697067A (zh) * | 2019-03-15 | 2020-09-22 | 上海新微技术研发中心有限公司 | 能够快速骤回的逆导型绝缘栅双极型晶体管及其实现方法 |
US11955540B2 (en) | 2019-04-16 | 2024-04-09 | Fuji Electric Co., Ltd. | Semiconductor device and production method |
KR20210046773A (ko) | 2019-04-16 | 2021-04-28 | 후지 덴키 가부시키가이샤 | 반도체 장치 및 제조 방법 |
WO2020213254A1 (ja) | 2019-04-16 | 2020-10-22 | 富士電機株式会社 | 半導体装置および製造方法 |
JP7099404B2 (ja) | 2019-05-27 | 2022-07-12 | 株式会社デンソー | 負荷駆動装置 |
WO2020241029A1 (ja) * | 2019-05-27 | 2020-12-03 | 株式会社デンソー | 負荷駆動装置 |
JP2020194846A (ja) * | 2019-05-27 | 2020-12-03 | 株式会社デンソー | 負荷駆動装置 |
WO2021145080A1 (ja) * | 2020-01-17 | 2021-07-22 | 富士電機株式会社 | 半導体装置 |
JPWO2021145079A1 (ja) * | 2020-01-17 | 2021-07-22 | ||
JPWO2021145080A1 (ja) * | 2020-01-17 | 2021-07-22 | ||
JP7231064B2 (ja) | 2020-01-17 | 2023-03-01 | 富士電機株式会社 | 半導体装置 |
JP7231065B2 (ja) | 2020-01-17 | 2023-03-01 | 富士電機株式会社 | 半導体装置 |
WO2021145079A1 (ja) * | 2020-01-17 | 2021-07-22 | 富士電機株式会社 | 半導体装置 |
WO2023002795A1 (ja) * | 2021-07-20 | 2023-01-26 | 株式会社デンソー | 半導体装置 |
JP7540600B2 (ja) | 2021-07-20 | 2024-08-27 | 株式会社デンソー | 半導体装置 |
JP7546715B2 (ja) | 2023-03-14 | 2024-09-06 | ローム株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP5637175B2 (ja) | 2014-12-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5045733B2 (ja) | 半導体装置 | |
JP5637175B2 (ja) | 半導体装置 | |
US10892352B2 (en) | Power semiconductor device | |
JP4840482B2 (ja) | 半導体装置 | |
US9257543B2 (en) | Reverse-conducting insulated gate bipolar transistor and diode with one structure semiconductor device | |
JP4506808B2 (ja) | 半導体装置 | |
JP5103830B2 (ja) | 絶縁ゲート型半導体装置 | |
JP6743026B2 (ja) | 半導体素子 | |
JP4915481B2 (ja) | 半導体装置 | |
JP2007258363A (ja) | 半導体装置 | |
JP2010199559A (ja) | 半導体装置 | |
JP2004022941A (ja) | 半導体装置 | |
JPH1074959A (ja) | 電力用半導体素子 | |
JP2021052078A (ja) | 半導体装置及びその製造方法 | |
JP2007150121A (ja) | 電力用半導体装置およびそれを用いた電力変換装置 | |
JP2012099696A (ja) | 半導体装置 | |
JP5568904B2 (ja) | 半導体装置 | |
JP2019220722A (ja) | 半導体素子 | |
JP4031371B2 (ja) | 高耐圧半導体素子 | |
US11923443B2 (en) | Semiconductor device | |
TWI533451B (zh) | 半導體裝置及使用其之電力轉換裝置 | |
JP2000022176A (ja) | 電力用半導体装置 | |
JP6561496B2 (ja) | 半導体装置 | |
JP2001274169A (ja) | 半導体素子 | |
JP2002231931A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131029 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131031 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140715 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140901 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140924 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20141007 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 5637175 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |