JP2008258313A - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP2008258313A JP2008258313A JP2007097416A JP2007097416A JP2008258313A JP 2008258313 A JP2008258313 A JP 2008258313A JP 2007097416 A JP2007097416 A JP 2007097416A JP 2007097416 A JP2007097416 A JP 2007097416A JP 2008258313 A JP2008258313 A JP 2008258313A
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- type region
- electrode
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 103
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 230000007547 defect Effects 0.000 claims abstract description 66
- 230000004888 barrier function Effects 0.000 claims abstract description 24
- 239000000969 carrier Substances 0.000 claims abstract description 18
- 239000000758 substrate Substances 0.000 claims description 145
- 239000010410 layer Substances 0.000 claims description 75
- 239000012535 impurity Substances 0.000 claims description 34
- 239000002344 surface layer Substances 0.000 claims description 32
- 210000000746 body region Anatomy 0.000 claims description 18
- 230000005855 radiation Effects 0.000 claims description 16
- 230000001678 irradiating effect Effects 0.000 claims description 11
- 150000002500 ions Chemical class 0.000 claims description 10
- 238000009826 distribution Methods 0.000 claims description 5
- 238000010894 electron beam technology Methods 0.000 claims description 4
- 229910052734 helium Inorganic materials 0.000 claims description 4
- 239000001307 helium Substances 0.000 claims description 4
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 2
- 238000011084 recovery Methods 0.000 abstract description 34
- 230000015556 catabolic process Effects 0.000 description 13
- 230000003071 parasitic effect Effects 0.000 description 10
- 238000003949 trap density measurement Methods 0.000 description 7
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 235000008733 Citrus aurantifolia Nutrition 0.000 description 1
- 235000011941 Tilia x europaea Nutrition 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- -1 helium ions Chemical class 0.000 description 1
- 239000004571 lime Substances 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 230000003252 repetitive effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/30—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface
- H01L29/32—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by physical imperfections; having polished or roughened surface the imperfections being within the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
- H01L29/7803—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device
- H01L29/7806—Vertical DMOS transistors, i.e. VDMOS transistors structurally associated with at least one other device the other device being a Schottky barrier diode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
- H01L29/0852—Source or drain regions of field-effect devices of field-effect transistors with insulated gate of DMOS transistors
- H01L29/0873—Drain regions
- H01L29/0878—Impurity concentration or distribution
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Electrodes Of Semiconductors (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
【解決手段】Nコラム20およびPコラム30によってスーパージャンクション構造にショットキーバリアダイオードが設けられ、当該スーパージャンクション構造全体に格子欠陥が形成されていることにより、当該格子欠陥が形成された領域がライフタイム制御領域50とされている。これにより、Nコラム20、Pコラム30における少数キャリアのライフタイムを短くすると共に、逆方向に流れる電流を小さくし、さらに半導体装置の逆回復特性を向上することができる。
【選択図】図1
Description
以下、本発明の第1実施形態について図を参照して説明する。以下で示されるスーパージャンクション構造によって構成されるショットキーバリアダイオード(SJ−SBD)は、例えば上述した図19に示されるインバータ回路80を構成するスイッチング素子81の還流ダイオード82として適用される。
本実施形態では、第1実施形態と異なる部分についてのみ説明する。上記第1実施形態では、SJ構造の全体がライフタイム制御領域50とされているが、寄生PNダイオードが形成されるSJ構造の底部のみがライフタイム制御領域50とされていても、逆回復特性を向上させることができる。
本実施形態では、第1実施形態と異なる部分についてのみ説明する。図7は、本発明の第3実施形態に係る半導体装置の概略断面図である。この図に示されるように、Nコラム20のうちアノード電極41側にNコラム20の不純物濃度よりも低濃度のN−型領域21が設けられている。当該N−型領域21の不純物濃度は、例えば1×1014〜1×1017cm−3となっている。
本実施形態では、第3実施形態と異なる部分についてのみ説明する。図8は、本発明の第4実施形態に係る半導体装置の概略断面図である。この図に示されるように、Nコラム20のうちアノード電極41側にN−型領域21を設けた半導体装置においても、SJ構造のうち一部、詳しくはSJ構造の底部にのみライフタイム制御領域50を設けることができる。
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。上記各実施形態では、半導体装置においてN+型基板10上に直接SJ構造が形成されていたが、本実施形態ではN+型基板10とSJ構造との間に濃度が異なるN−型層を設けてセミSJ構造を構成することが特徴となっている。
本実施形態では、第5実施形態と異なる部分についてのみ説明する。図10は、本発明の第6実施形態に係る半導体装置の概略断面図である。この図に示されるように、N+型基板10とSJ構造との間にN−型層60を設けたセミSJ構造を有する半導体装置において、N−型層60のみをライフタイム制御領域50とすることができる。
本実施形態では、第5実施形態と異なる部分についてのみ説明する。図11は、本発明の第7実施形態に係る半導体装置の概略断面図である。この図に示されるように、図9に示される半導体装置に対して、Nコラム20のうちアノード電極41側にN−型領域21が設けられている。このように、Nコラム20にN−型領域21を設けたセミSJ構造を有する半導体装置において、当該セミSJ構造全体をライフタイム制御領域50とすることができる。
本実施形態では、第7実施形態と異なる部分についてのみ説明する。図12は、本発明の第8実施形態に係る半導体装置の概略断面図である。この図に示されるように、セミSJ構造においてNコラム20のうちアノード電極41側にN−型領域21を設けた半導体装置においても、N−型層60のみをライフタイム制御領域50とすることができる。
本実施形態では、上記各実施形態と異なる部分についてのみ説明する。上記各実施形態では、半導体装置としてSBDのみを有するものについて説明したが、本実施形態では、半導体装置としてSBDとMOSトランジスタとを一体化したことが特徴となっている。
本実施形態では、第9実施形態と異なる部分についてのみ説明する。上記第9実施形態では、SJ構造の全体がライフタイム制御領域50とされているが、寄生PNダイオードが構成されるSJ構造の底部のみをライフタイム制御領域50とすることができる。
本実施形態では、第9実施形態と異なる部分についてのみ説明する。本実施形態では、SJ構造のNコラム20のうちアノード電極41側にN−型領域21を設けることが特徴となっている。
本実施形態では、第11実施形態と異なる部分についてのみ説明する。図16は、本発明の第12実施形態に係る半導体装置の概略斜視図である。この図に示されるように、Nコラム20のうちアノード電極41側にN−型領域21が設けられた半導体装置において、SJ構造のうち一部、詳しくはSJ構造の底部のみをライフタイム制御領域50とすることができる。
本実施形態では、第11実施形態と異なる部分についてのみ説明する。図17は、本発明の第13実施形態に係る半導体装置の概略斜視図である。この図に示されるように、図15に示される半導体装置に対して、N+型基板10とSJ構造との間にN−型層60が設けられている。また、SJ構造を構成するNコラム20のうちアノード電極41側にN−型領域21が設けられている。そして、上記セミSJ構造全体に格子欠陥が形成され、セミSJ構造全体がライフタイム制御領域50とされている。
本実施形態では、第13実施形態と異なる部分についてのみ説明する。図18は、本発明の第14実施形態に係る半導体装置の概略斜視図である。この図に示されるように、SBDおよびMOSトランジスタが一体化され、セミSJ構造においてNコラム20にN−型領域21が設けられた半導体装置において、N−型層60のみをライフタイム制御領域50とすることができる。
上記各実施形態において、N型の導電型とP型の導電型との各導電型を逆にしたものを構成することもできる。
Claims (20)
- 第1導電型基板(10)と、
第1導電型領域(20)および第1の第2導電型領域(30)が前記第1導電型基板(10)上に形成されていると共に、前記第1導電型領域(20)と前記第1の第2導電型領域(30)とが前記第1導電型基板(10)の面方向に繰り返し配置されたスーパージャンクション構造と、
前記スーパージャンクション構造上に形成され、前記第1導電型領域(20)とショットキー接合されると共に、前記第1の第2導電型領域(30)とオーミック接合された第1電極(41)と、
前記第1導電型基板(10)において前記スーパージャンクション構造が設けられた側とは反対側に形成された第2電極(42)とを備えており、
前記第1電極(41)と前記第2電極(42)との間において、前記第1導電型領域(20)と前記第1の第2導電型領域(30)とで構成されるダイオードと、前記第1電極(41)と前記第1導電型領域(20)とで構成されるショットキーバリアダイオードとが並列接続されてなる半導体装置であって、
前記第1導電型基板(10)、前記第1導電型領域(20)、前記第1の第2導電型領域(30)の全体、または少なくとも一部に格子欠陥が形成されることで、前記第1導電型基板(10)、前記第1導電型領域(20)、前記第1の第2導電型領域(30)の全体、または少なくとも一部が少数キャリアのライフタイムが短くなるように制御されたライフタイム制御領域(50)とされていることを特徴とする半導体装置。 - 第1導電型基板(10)と、
第1の第1導電型領域(20)および第1の第2導電型領域(30)が前記第1導電型基板(10)上に形成されていると共に、前記第1の第1導電型領域(20)の表層部に当該第1の第1導電型領域(20)よりも不純物濃度が低い第2の第1導電型領域(21)が形成され、前記第1の第1導電型領域(20)および前記第2の第1導電型領域(21)と前記第1の第2導電型領域(30)とが前記第1導電型基板(10)の面方向に繰り返し配置されたスーパージャンクション構造と、
前記スーパージャンクション構造上に形成され、前記第2の第1導電型領域(21)とショットキー接合されると共に、前記第1の第2導電型領域(30)とオーミック接合された第1電極(41)と、
前記第1導電型基板(10)において前記スーパージャンクション構造が設けられた側とは反対側に形成された第2電極(42)とを備えており、
前記第1電極(41)と前記第2電極(42)との間において、前記第1の第1導電型領域(20)と前記第1の第2導電型領域(30)とで構成されるダイオードと、前記第1電極(41)と前記第2の第1導電型領域(21)とで構成されるショットキーバリアダイオードとが並列接続されてなる半導体装置であって、
前記第1導電型基板(10)、前記第1の第1導電型領域(20)、前記第2の第1導電型領域(21)、前記第1の第2導電型領域(30)の全体、または少なくとも一部に格子欠陥が形成されることで、前記第1導電型基板(10)、前記第1の第1導電型領域(20)、前記第2の第1導電型領域(21)、前記第1の第2導電型領域(30)の全体、または少なくとも一部が少数キャリアのライフタイムが短くなるように制御されたライフタイム制御領域(50)とされていることを特徴とする半導体装置。 - 第1導電型基板(10)と、
前記第1導電型基板(10)上に当該第1導電型基板(10)よりも不純物濃度が低く形成された第1導電型層(60)と、
前記第1導電型層(60)上に当該第1導電型層(60)よりも不純物濃度が高いまたは同じ第1導電型領域(20)と第1の第2導電型領域(30)とが前記第1導電型層(60)の面方向に繰り返し配置されたスーパージャンクション構造と、
前記スーパージャンクション構造上に形成され、前記第1導電型領域(20)とショットキー接合されると共に、前記第1の第2導電型領域(30)とオーミック接合された第1電極(41)と、
前記第1導電型基板(10)において前記第1導電型層(60)が設けられた側とは反対側に形成された第2電極(42)とを備えており、
前記第1電極(41)と前記第2電極(42)との間において、前記第1導電型領域(20)と前記第1の第2導電型領域(30)とで構成されるダイオードと、前記第1電極(41)と前記第1導電型領域(20)とで構成されるショットキーバリアダイオードとが並列接続されてなる半導体装置であって、
前記第1導電型基板(10)、前記第1導電型層(60)、前記第1導電型領域(20)、前記第1の第2導電型領域(30)の全体、または少なくとも一部に格子欠陥が形成されることで、前記第1導電型基板(10)、前記第1導電型層(60)、前記第1導電型領域(20)、前記第1の第2導電型領域(30)の全体、または少なくとも一部が少数キャリアのライフタイムが短くなるように制御されたライフタイム制御領域(50)とされていることを特徴とする半導体装置。 - 第1導電型基板(10)と、
前記第1導電型基板(10)上に当該第1導電型基板(10)よりも不純物濃度が低く形成された第1導電型層(60)と、
前記第1導電型層(60)上に当該第1導電型層(60)よりも不純物濃度が高いまたは同じ第1の第1導電型領域(20)と第1の第2導電型領域(30)とが形成されていると共に、前記第1の第1導電型領域(20)の表層部に当該第1の第1導電型領域(20)よりも不純物濃度が低い第2の第1導電型領域(21)が形成され、前記第1の第1導電型領域(20)および前記第2の第1導電型領域(21)と前記第1の第2導電型領域(30)とが前記第1導電型層(60)の面方向に繰り返し配置されたスーパージャンクション構造と、
前記スーパージャンクション構造上に形成され、前記第2の第1導電型領域(21)とショットキー接合されると共に、前記第1の第2導電型領域(30)とオーミック接合された第1電極(41)と、
前記第1導電型基板(10)において前記第1導電型層(60)が設けられた側とは反対側に形成された第2電極(42)とを備えており、
前記第1電極(41)と前記第2電極(42)との間において、前記第1の第1導電型領域(20)と前記第1の第2導電型領域(30)とで構成されるダイオードと、前記第1電極(41)と前記第2の第1導電型領域(21)とで構成されるショットキーバリアダイオードとが並列接続されてなる半導体装置であって、
前記第1導電型基板(10)、前記第1導電型層(60)、前記第1の第1導電型領域(20)、前記第2の第1導電型領域(21)、前記第1の第2導電型領域(30)の全体、または少なくとも一部に格子欠陥が形成されることで、前記第1導電型基板(10)、前記第1導電型層(60)、前記第1の第1導電型領域(20)、前記第2の第1導電型領域(21)、前記第1の第2導電型領域(30)の全体、または少なくとも一部が少数キャリアのライフタイムが短くなるように制御されたライフタイム制御領域(50)とされていることを特徴とする半導体装置。 - 前記第1の第2導電型領域(30)の表層部に、当該第1の第2導電型領域(30)よりも不純物濃度が高い第2の第2導電型領域(31)が形成されており、
前記第1電極(41)は、前記第2の第2導電型領域(31)にオーミック接合されていることを特徴とする請求項1ないし4のいずれか1つに記載の半導体装置。 - 第1導電型基板(10)と、
第1導電型領域(20)および第2導電型領域(30)が前記第1導電型基板(10)上に形成されていると共に、前記第1導電型領域(20)と前記第2導電型領域(30)とが前記第1導電型基板(10)の面方向に繰り返し配置されたスーパージャンクション構造と、
前記スーパージャンクション構造上に形成され、前記第1導電型領域(20)とショットキー接合されると共に、前記第2導電型領域(30)とオーミック接合されたアノード電極(41)と、
前記スーパージャンクション構造の表層部に形成されたものであって、前記第1導電型領域(20)と前記第2導電型領域(30)との繰り返し方向に前記アノード電極(41)を挟むように配置された第2導電型ベース領域(70)と、
前記第2導電型ベース領域(70)の表層部に形成された第1導電型ソース領域(71)、および前記第2導電型ベース領域(70)よりも不純物濃度が高い第2導電型ボディ領域(72)と、
前記第2導電型ボディ領域(72)と前記第1導電型ソース領域(71)の一部との上に形成されたソース電極(73)と、
前記第1導電型ソース領域(71)と第1導電型領域(20)とに挟まれた前記第2導電型ベース領域(70)の表層部をチャネル領域(74)とし、当該チャネル領域(74)上に形成されたゲート電極(75)と、
前記第1導電型基板(10)において前記スーパージャンクション構造が設けられた側とは反対側に形成され、カソード電極およびドレイン電極として機能する裏面電極(42、76)とを有し、
前記アノード電極(41)と前記裏面電極(42、76)との間において、前記第1導電型領域(20)と前記第2導電型領域(30)とで構成されるダイオードと、前記アノード電極(41)と前記第1導電型領域(20)とで構成されるショットキーバリアダイオードと、前記ゲート電極(75)に印加される電圧に応じて前記ソース電極(73)と前記裏面電極(42、76)との間に電流が流れる縦型のMOSトランジスタとを備えてなる半導体装置であって、
前記第1導電型基板(10)、前記第1導電型領域(20)、前記第2導電型領域(30)の全体、または少なくとも一部に格子欠陥が形成されることで、前記第1導電型基板(10)、前記第1導電型領域(20)、前記第2導電型領域(30)の全体、または少なくとも一部が少数キャリアのライフタイムが短くなるように制御されたライフタイム制御領域(50)とされていることを特徴とする半導体装置。 - 第1導電型基板(10)と、
第1の第1導電型領域(20)および第2導電型領域(30)が前記第1導電型基板(10)上に形成されていると共に、前記第1の第1導電型領域(20)の表層部に当該第1の第1導電型領域(20)よりも不純物濃度が低い第2の第1導電型領域(21)が形成され、前記第1の第1導電型領域(20)および前記第2の第1導電型領域(21)と前記第2導電型領域(30)とが前記第1導電型基板(10)の面方向に繰り返し配置されたスーパージャンクション構造と、
前記スーパージャンクション構造上に形成され、前記第2の第1導電型領域(21)とショットキー接合されると共に、前記第2導電型領域(30)とオーミック接合されたアノード電極(41)と、
前記スーパージャンクション構造の表層部に形成されたものであって、前記第1の第1導電型領域(20)と前記第2導電型領域(30)との繰り返し方向に前記アノード電極(41)を挟むように配置された第2導電型ベース領域(70)と、
前記第2導電型ベース領域(70)の表層部に形成された第1導電型ソース領域(71)、および前記第2導電型ベース領域(70)よりも不純物濃度が高い第2導電型ボディ領域(72)と、
前記第2導電型ボディ領域(72)と前記第1導電型ソース領域(71)の一部との上に形成されたソース電極(73)と、
前記第1導電型ソース領域(71)と前記第2の第1導電型領域(21)とに挟まれた前記第2導電型ベース領域(70)の表層部をチャネル領域(74)とし、当該チャネル領域(74)上に形成されたゲート電極(75)と、
前記第1導電型基板(10)において前記スーパージャンクション構造が設けられた側とは反対側に形成され、カソード電極およびドレイン電極として機能する裏面電極(42、76)とを有し、
前記アノード電極(41)と前記裏面電極(42、76)との間において、前記第1の第1導電型領域(20)と前記第2導電型領域(30)とで構成されるダイオードと、前記アノード電極(41)と前記第2の第1導電型領域(21)とで構成されるショットキーバリアダイオードと、前記ゲート電極(75)に印加される電圧に応じて前記ソース電極(73)と前記裏面電極(42、76)との間に電流が流れる縦型のMOSトランジスタとを備えてなる半導体装置であって、
前記第1導電型基板(10)、前記第1の第1導電型領域(20)、前記第2の第1導電型領域(21)、前記第2導電型領域(30)の全体、または少なくとも一部に格子欠陥が形成されることで、前記第1導電型基板(10)、前記第1の第1導電型領域(20)、前記第2の第1導電型領域(21)、前記第2導電型領域(30)の全体、または少なくとも一部が少数キャリアのライフタイムが短くなるように制御されたライフタイム制御領域(50)とされていることを特徴とする半導体装置。 - 第1導電型基板(10)と、
前記第1導電型基板(10)上に当該第1導電型基板(10)よりも不純物濃度が低く形成された第1導電型層(60)と、
前記第1導電型層(60)上に当該第1導電型層(60)よりも不純物濃度が高いまたは同じ第1の第1導電型領域(20)と第2導電型領域(30)とが形成されていると共に、前記第1の第1導電型領域(20)の表層部に当該第1の第1導電型領域(20)よりも不純物濃度が低い第2の第1導電型領域(21)が形成され、前記第1の第1導電型領域(20)および前記第2の第1導電型領域(21)と前記第2導電型領域(30)とが前記第1導電型層(60)の面方向に繰り返し配置されたスーパージャンクション構造と、
前記スーパージャンクション構造上に形成され、前記第2の第1導電型領域(21)とショットキー接合されると共に、前記第2導電型領域(30)とオーミック接合されたアノード電極(41)と、
前記スーパージャンクション構造の表層部に形成されたものであって、前記第1の第1導電型領域(20)と前記第2導電型領域(30)との繰り返し方向に前記アノード電極(41)を挟むように配置された第2導電型ベース領域(70)と、
前記第2導電型ベース領域(70)の表層部に形成された第1導電型ソース領域(71)、および前記第2導電型ベース領域(70)よりも不純物濃度が高い第2導電型ボディ領域(72)と、
前記第2導電型ボディ領域(72)と前記第1導電型ソース領域(71)の一部との上に形成されたソース電極(73)と、
前記第1導電型ソース領域(71)と前記第2の第1導電型領域(21)とに挟まれた前記第2導電型ベース領域(70)の表層部をチャネル領域(74)とし、当該チャネル領域(74)上に形成されたゲート電極(75)と、
前記第1導電型基板(10)において前記第1導電型層(60)が形成された側とは反対側に形成され、カソード電極およびドレイン電極として機能する裏面電極(42、76)とを有し、
前記アノード電極(41)と前記裏面電極(42、76)との間において、前記第1の第1導電型領域(20)と前記第1の第2導電型領域(30)とで構成されるダイオードと、前記アノード電極(41)と前記第2の第1導電型領域(21)とで構成されるショットキーバリアダイオードと、前記ゲート電極(75)に印加される電圧に応じて前記ソース電極(73)と前記裏面電極(42、76)との間に電流が流れる縦型のMOSトランジスタとを備えてなる半導体装置であって、
前記第1導電型基板(10)、前記第1導電型層(60)、前記第1の第1導電型領域(20)、前記第2の第1導電型領域(21)、前記第2導電型領域(30)の全体、または少なくとも一部に格子欠陥が形成されることで、前記第1導電型基板(10)、前記第1導電型層(60)、前記第1の第1導電型領域(20)、前記第2の第1導電型領域(21)、前記第2導電型領域(30)の全体、または少なくとも一部が少数キャリアのライフタイムが短くなるように制御されたライフタイム制御領域(50)とされていることを特徴とする半導体装置。 - 前記格子欠陥の密度は、前記第1導電型基板(10)の面の法線方向に分布を有することを特徴とする請求項1ないし8のいずれか1つに記載の半導体装置。
- 前記格子欠陥の密度は、前記スーパージャンクション構造のうち前記第1導電型基板(10)側にピークを有することを特徴とする請求項9に記載の半導体装置。
- 前記ライフタイム制御領域(50)は、前記スーパージャンクション構造のうち少なくとも前記第1導電型基板(10)側にもっとも近い場所に設けられていることを特徴とする請求項1ないし10のいずれか1つに記載の半導体装置。
- 前記格子欠陥の密度は、前記第1導電型層(60)にピークを有することを特徴とする請求項3、4、8のいずれか1つに記載の半導体装置。
- 前記ライフタイム制御領域(50)は、少なくとも前記第1導電型層(60)に設けられていることを特徴とする請求項3、4、8のいずれか1つに記載の半導体装置。
- 前記格子欠陥は、前記第1の第1導電型領域(20)と第2導電型領域(30)との境界を除いた場所に形成されていることを特徴とする請求項1ないし13のいずれか1つに記載の半導体装置。
- 請求項1、2、6、7のいずれか1つに記載の半導体装置の製造方法であって、
前記第1導電型基板(10)、前記スーパージャンクション構造の全体、または少なくとも一部に格子欠陥を形成する工程を含んでおり、
前記格子欠陥を形成する工程では、前記第1導電型基板(10)、前記スーパージャンクション構造の全体、または少なくとも一部に放射線を照射することにより前記格子欠陥を形成することを特徴とする半導体装置の製造方法。 - 請求項3、4、8のいずれか1つに記載の半導体装置の製造方法であって、
前記第1導電型基板(10)、前記第1導電型層(60)、前記スーパージャンクション構造の全体、または少なくとも一部に格子欠陥を形成する工程を含んでおり、
前記格子欠陥を形成する工程では、前記第1導電型基板(10)、前記第1導電型層(60)、前記スーパージャンクション構造の全体、または少なくとも一部に放射線を照射することにより前記格子欠陥を形成することを特徴とする半導体装置の製造方法。 - 前記格子欠陥を形成する工程では、前記放射線として電子線または中性子線を用いることを特徴とする請求項15または16に記載の半導体装置の製造方法。
- 請求項1、2、6、7のいずれか1つに記載の半導体装置の製造方法であって、
前記第1導電型基板(10)、前記スーパージャンクション構造の全体、または少なくとも一部に格子欠陥を形成する工程を含んでおり、
前記格子欠陥を形成する工程では、前記第1導電型基板(10)、前記スーパージャンクション構造の全体、または少なくとも一部にイオンを照射することにより前記格子欠陥を形成することを特徴とする半導体装置の製造方法。 - 請求項3、4、8のいずれか1つに記載の半導体装置の製造方法であって、
前記第1導電型基板(10)、前記第1導電型層(60)、前記スーパージャンクション構造の全体、または少なくとも一部に格子欠陥を形成する工程を含んでおり、
前記格子欠陥を形成する工程では、前記第1導電型基板(10)、前記第1導電型層(60)、前記スーパージャンクション構造の全体、または少なくとも一部にイオンを照射することにより前記格子欠陥を形成することを特徴とする半導体装置の製造方法。 - 前記格子欠陥を形成する工程では、前記イオンとしてプロトンまたはヘリウムの軽イオンを用いることを特徴とする請求項18または19に記載の半導体装置の製造方法。
Priority Applications (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007097416A JP4412344B2 (ja) | 2007-04-03 | 2007-04-03 | 半導体装置およびその製造方法 |
DE102008014894A DE102008014894A1 (de) | 2007-04-03 | 2008-03-19 | Halbleitervorrichtung mit Schottky-Sperrdiode und Verfahren zu deren Herstellung |
US12/078,369 US7968953B2 (en) | 2007-04-03 | 2008-03-31 | Semiconductor device including schottky barrier diode and method of manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007097416A JP4412344B2 (ja) | 2007-04-03 | 2007-04-03 | 半導体装置およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008258313A true JP2008258313A (ja) | 2008-10-23 |
JP4412344B2 JP4412344B2 (ja) | 2010-02-10 |
Family
ID=39736395
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007097416A Expired - Fee Related JP4412344B2 (ja) | 2007-04-03 | 2007-04-03 | 半導体装置およびその製造方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7968953B2 (ja) |
JP (1) | JP4412344B2 (ja) |
DE (1) | DE102008014894A1 (ja) |
Cited By (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010539719A (ja) * | 2007-09-21 | 2010-12-16 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体装置 |
JP2011054618A (ja) * | 2009-08-31 | 2011-03-17 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法および半導体装置 |
WO2011135995A1 (ja) * | 2010-04-26 | 2011-11-03 | 三菱電機株式会社 | 半導体装置 |
CN102870201A (zh) * | 2010-11-10 | 2013-01-09 | 丰田自动车株式会社 | 半导体装置的制造方法 |
JP2013089723A (ja) * | 2011-10-17 | 2013-05-13 | Rohm Co Ltd | 半導体装置 |
JP2015018951A (ja) * | 2013-07-11 | 2015-01-29 | 株式会社東芝 | 半導体装置 |
JP2015018913A (ja) * | 2013-07-10 | 2015-01-29 | 富士電機株式会社 | 超接合mosfetとその製造方法およびダイオードを並列接続させた複合半導体装置 |
WO2015040938A1 (ja) * | 2013-09-18 | 2015-03-26 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP2015216270A (ja) * | 2014-05-12 | 2015-12-03 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
US9728654B2 (en) | 2013-06-05 | 2017-08-08 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing same |
JP2017228793A (ja) * | 2008-09-01 | 2017-12-28 | ローム株式会社 | 半導体装置およびその製造方法 |
JP2018032694A (ja) * | 2016-08-23 | 2018-03-01 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
JP2019057729A (ja) * | 2018-12-11 | 2019-04-11 | ローム株式会社 | SiC半導体装置およびその製造方法 |
WO2019224913A1 (ja) * | 2018-05-22 | 2019-11-28 | サンケン電気株式会社 | 半導体装置 |
JP2020077720A (ja) * | 2018-11-06 | 2020-05-21 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
WO2021181644A1 (ja) * | 2020-03-13 | 2021-09-16 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Families Citing this family (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5290549B2 (ja) * | 2007-08-29 | 2013-09-18 | ローム株式会社 | 半導体装置 |
CN102610523B (zh) * | 2011-01-19 | 2015-02-04 | 上海华虹宏力半导体制造有限公司 | 在超级结mosfet中集成肖特基二极管的方法 |
CN103378141B (zh) * | 2012-04-25 | 2016-03-09 | 上海北车永电电子科技有限公司 | 绝缘栅双极型晶体管及其制作方法 |
CN103378170A (zh) * | 2012-04-28 | 2013-10-30 | 朱江 | 一种具有超级结肖特基半导体装置及其制备方法 |
CN103578999A (zh) * | 2012-08-01 | 2014-02-12 | 上海华虹Nec电子有限公司 | 一种超级结的制备工艺方法 |
CN103579297A (zh) * | 2012-08-09 | 2014-02-12 | 无锡维赛半导体有限公司 | 一种高压肖特基二极管 |
JP6263966B2 (ja) | 2012-12-12 | 2018-01-24 | 富士電機株式会社 | 半導体装置 |
JP6181597B2 (ja) * | 2014-04-28 | 2017-08-16 | トヨタ自動車株式会社 | 半導体装置及び半導体装置の製造方法 |
CN105529262A (zh) * | 2014-09-29 | 2016-04-27 | 无锡华润华晶微电子有限公司 | 一种垂直双扩散金属氧化物半导体场效应管及其制作方法 |
CN104617160B (zh) * | 2015-01-28 | 2017-07-11 | 工业和信息化部电子第五研究所 | 肖特基二极管及其制造方法 |
JP6611532B2 (ja) | 2015-09-17 | 2019-11-27 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
CN105679830A (zh) * | 2016-01-29 | 2016-06-15 | 上海华虹宏力半导体制造有限公司 | 超级结器件 |
CN108695373A (zh) * | 2017-04-09 | 2018-10-23 | 朱江 | 一种半导体装置 |
US10186586B1 (en) * | 2017-09-26 | 2019-01-22 | Sanken Electric Co., Ltd. | Semiconductor device and method for forming the semiconductor device |
CN116741812A (zh) * | 2023-08-11 | 2023-09-12 | 深圳天狼芯半导体有限公司 | 一种基于n-bal提高电流密度的超结肖特基二极管及制备方法 |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2811526B2 (ja) * | 1993-04-19 | 1998-10-15 | 東洋電機製造株式会社 | 静電誘導ショットキー短絡構造を有する静電誘導型半導体素子 |
JP3686285B2 (ja) | 1999-06-04 | 2005-08-24 | 株式会社ルネサステクノロジ | ショットキーダイオードおよびそれを用いた電力変換装置 |
US6475864B1 (en) * | 1999-10-21 | 2002-11-05 | Fuji Electric Co., Ltd. | Method of manufacturing a super-junction semiconductor device with an conductivity type layer |
US7397102B2 (en) * | 2005-04-20 | 2008-07-08 | Taurus Micropower, Inc. | Junction barrier schottky with low forward drop and improved reverse block voltage |
JP4770009B2 (ja) | 2000-09-05 | 2011-09-07 | 富士電機株式会社 | 超接合ショットキーダイオード |
WO2004066391A1 (ja) * | 2003-01-20 | 2004-08-05 | Mitsubishi Denki Kabushiki Kaisha | 半導体装置 |
JP4176734B2 (ja) * | 2004-05-14 | 2008-11-05 | 株式会社東芝 | トレンチmosfet |
US7928470B2 (en) | 2005-11-25 | 2011-04-19 | Denso Corporation | Semiconductor device having super junction MOS transistor and method for manufacturing the same |
-
2007
- 2007-04-03 JP JP2007097416A patent/JP4412344B2/ja not_active Expired - Fee Related
-
2008
- 2008-03-19 DE DE102008014894A patent/DE102008014894A1/de not_active Ceased
- 2008-03-31 US US12/078,369 patent/US7968953B2/en not_active Expired - Fee Related
Cited By (36)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8497563B2 (en) | 2007-09-21 | 2013-07-30 | Robert Bosch Gmbh | Semiconductor device and method for its manufacture |
JP2010539719A (ja) * | 2007-09-21 | 2010-12-16 | ローベルト ボツシユ ゲゼルシヤフト ミツト ベシユレンクテル ハフツング | 半導体装置 |
US10672900B2 (en) | 2008-09-01 | 2020-06-02 | Rohm Co., Ltd. | Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same |
US10217856B2 (en) | 2008-09-01 | 2019-02-26 | Rohm Co., Ltd. | Semiconductor device having super junction metal oxide semiconductor structure and fabrication method for the same |
JP2017228793A (ja) * | 2008-09-01 | 2017-12-28 | ローム株式会社 | 半導体装置およびその製造方法 |
JP2011054618A (ja) * | 2009-08-31 | 2011-03-17 | Fuji Electric Systems Co Ltd | 半導体装置の製造方法および半導体装置 |
KR101464846B1 (ko) * | 2010-04-26 | 2014-11-25 | 미쓰비시덴키 가부시키가이샤 | 반도체 장치 |
WO2011135995A1 (ja) * | 2010-04-26 | 2011-11-03 | 三菱電機株式会社 | 半導体装置 |
JPWO2011135995A1 (ja) * | 2010-04-26 | 2013-07-18 | 三菱電機株式会社 | 半導体装置 |
US10062758B2 (en) | 2010-04-26 | 2018-08-28 | Mitsubishi Electric Corporation | Semiconductor device |
US8860039B2 (en) | 2010-04-26 | 2014-10-14 | Mitsubishi Electric Corporation | Semiconductor device |
JP5619152B2 (ja) * | 2010-04-26 | 2014-11-05 | 三菱電機株式会社 | 半導体装置 |
US8748236B2 (en) | 2010-11-10 | 2014-06-10 | Toyota Jidosha Kabushiki Kaisha | Method for manufacturing semiconductor device |
JP5472462B2 (ja) * | 2010-11-10 | 2014-04-16 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
CN102870201A (zh) * | 2010-11-10 | 2013-01-09 | 丰田自动车株式会社 | 半导体装置的制造方法 |
JPWO2012063342A1 (ja) * | 2010-11-10 | 2014-05-12 | トヨタ自動車株式会社 | 半導体装置の製造方法 |
JP2013089723A (ja) * | 2011-10-17 | 2013-05-13 | Rohm Co Ltd | 半導体装置 |
US9728654B2 (en) | 2013-06-05 | 2017-08-08 | Rohm Co., Ltd. | Semiconductor device and method of manufacturing same |
JP2015018913A (ja) * | 2013-07-10 | 2015-01-29 | 富士電機株式会社 | 超接合mosfetとその製造方法およびダイオードを並列接続させた複合半導体装置 |
US9219141B2 (en) | 2013-07-10 | 2015-12-22 | Fuji Electric Co., Ltd. | Super junction MOSFET, method of manufacturing the same, and complex semiconductor device |
JP2015018951A (ja) * | 2013-07-11 | 2015-01-29 | 株式会社東芝 | 半導体装置 |
JPWO2015040938A1 (ja) * | 2013-09-18 | 2017-03-02 | 富士電機株式会社 | 半導体装置およびその製造方法 |
US9711634B2 (en) | 2013-09-18 | 2017-07-18 | Fuji Electric Co., Ltd. | Semiconductor device including a super junction MOSFET |
JP6075458B2 (ja) * | 2013-09-18 | 2017-02-08 | 富士電機株式会社 | 半導体装置およびその製造方法 |
US9954078B2 (en) | 2013-09-18 | 2018-04-24 | Fuji Electric Co., Ltd. | Method for manufacturing a semiconductor device having a super junction MOSFET |
WO2015040938A1 (ja) * | 2013-09-18 | 2015-03-26 | 富士電機株式会社 | 半導体装置およびその製造方法 |
JP2015216270A (ja) * | 2014-05-12 | 2015-12-03 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
US10109749B2 (en) | 2014-05-12 | 2018-10-23 | Rohm Co., Ltd. | Semiconductor device and semiconductor device manufacturing method |
JP2018032694A (ja) * | 2016-08-23 | 2018-03-01 | 富士電機株式会社 | 半導体装置および半導体装置の製造方法 |
WO2019224913A1 (ja) * | 2018-05-22 | 2019-11-28 | サンケン電気株式会社 | 半導体装置 |
JPWO2019224913A1 (ja) * | 2018-05-22 | 2021-05-27 | サンケン電気株式会社 | 半導体装置 |
JP2020077720A (ja) * | 2018-11-06 | 2020-05-21 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
JP7263740B2 (ja) | 2018-11-06 | 2023-04-25 | 富士電機株式会社 | 炭化珪素半導体装置および炭化珪素半導体装置の製造方法 |
JP2019057729A (ja) * | 2018-12-11 | 2019-04-11 | ローム株式会社 | SiC半導体装置およびその製造方法 |
WO2021181644A1 (ja) * | 2020-03-13 | 2021-09-16 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
JP6976493B1 (ja) * | 2020-03-13 | 2021-12-08 | 三菱電機株式会社 | 半導体装置およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
DE102008014894A1 (de) | 2008-10-09 |
US20080246096A1 (en) | 2008-10-09 |
JP4412344B2 (ja) | 2010-02-10 |
US7968953B2 (en) | 2011-06-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4412344B2 (ja) | 半導体装置およびその製造方法 | |
US9515067B2 (en) | Semiconductor device having switching element and free wheel diode and method for controlling the same | |
JP5103830B2 (ja) | 絶縁ゲート型半導体装置 | |
JP4843253B2 (ja) | 電力用半導体装置 | |
US9276137B2 (en) | Diode and semiconductor device including built-in diode | |
US7432135B2 (en) | Semiconductor device and method of manufacturing the same | |
JP5052091B2 (ja) | 半導体装置 | |
JP5636808B2 (ja) | 半導体装置 | |
JP5194273B2 (ja) | 半導体装置 | |
JP6075458B2 (ja) | 半導体装置およびその製造方法 | |
JP5526811B2 (ja) | 逆導通形絶縁ゲート型バイポーラトランジスタ | |
JP5182766B2 (ja) | 高耐圧半導体装置 | |
JP4292427B2 (ja) | 絶縁ゲート型電界効果トランジスタ及びその製造方法 | |
US20120228634A1 (en) | Combined semiconductor device | |
JP2007173783A (ja) | 半導体装置およびその製造方法 | |
WO2016204098A1 (ja) | 半導体装置 | |
WO2014112239A1 (ja) | 半導体素子 | |
JP4910894B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP2021052078A (ja) | 半導体装置及びその製造方法 | |
JP6598756B2 (ja) | 電力用半導体装置およびその製造方法 | |
JP2006245475A (ja) | 半導体装置及びその製造方法 | |
WO2015174380A1 (ja) | 半導体装置および半導体装置の製造方法 | |
TWI517414B (zh) | 具有增強崩潰電壓之蕭基特二極體 | |
WO2019224913A1 (ja) | 半導体装置 | |
JP2021174796A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091009 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20091027 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20091109 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121127 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131127 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |