CN116741812A - 一种基于n-bal提高电流密度的超结肖特基二极管及制备方法 - Google Patents
一种基于n-bal提高电流密度的超结肖特基二极管及制备方法 Download PDFInfo
- Publication number
- CN116741812A CN116741812A CN202311008082.XA CN202311008082A CN116741812A CN 116741812 A CN116741812 A CN 116741812A CN 202311008082 A CN202311008082 A CN 202311008082A CN 116741812 A CN116741812 A CN 116741812A
- Authority
- CN
- China
- Prior art keywords
- layer
- bal
- schottky diode
- substrate
- pilar
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000002360 preparation method Methods 0.000 title abstract description 5
- 239000000758 substrate Substances 0.000 claims abstract description 67
- 230000001965 increasing effect Effects 0.000 claims abstract description 17
- 238000000034 method Methods 0.000 claims description 36
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 229910052751 metal Inorganic materials 0.000 claims description 21
- 239000002184 metal Substances 0.000 claims description 21
- 238000000407 epitaxy Methods 0.000 claims description 10
- 238000000151 deposition Methods 0.000 claims description 7
- 239000002210 silicon-based material Substances 0.000 abstract description 7
- 238000013459 approach Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 316
- 150000002500 ions Chemical class 0.000 description 29
- 230000008569 process Effects 0.000 description 23
- 239000004065 semiconductor Substances 0.000 description 22
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 13
- 238000005468 ion implantation Methods 0.000 description 13
- 229910052710 silicon Inorganic materials 0.000 description 12
- 239000010703 silicon Substances 0.000 description 12
- 239000000126 substance Substances 0.000 description 12
- 235000012431 wafers Nutrition 0.000 description 11
- 238000005229 chemical vapour deposition Methods 0.000 description 10
- 239000011248 coating agent Substances 0.000 description 10
- 238000000576 coating method Methods 0.000 description 10
- 230000015556 catabolic process Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 238000006243 chemical reaction Methods 0.000 description 7
- 239000007789 gas Substances 0.000 description 7
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 230000004888 barrier function Effects 0.000 description 6
- 239000013078 crystal Substances 0.000 description 6
- 238000000927 vapour-phase epitaxy Methods 0.000 description 6
- 230000007423 decrease Effects 0.000 description 5
- 230000003247 decreasing effect Effects 0.000 description 5
- 238000010884 ion-beam technique Methods 0.000 description 5
- 239000000203 mixture Substances 0.000 description 5
- 239000007787 solid Substances 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 229910052802 copper Inorganic materials 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 4
- 229910010271 silicon carbide Inorganic materials 0.000 description 4
- 239000011343 solid material Substances 0.000 description 4
- 238000000348 solid-phase epitaxy Methods 0.000 description 4
- 238000000137 annealing Methods 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 238000013461 design Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000007738 vacuum evaporation Methods 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000003877 atomic layer epitaxy Methods 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 238000009776 industrial production Methods 0.000 description 2
- 230000033001 locomotion Effects 0.000 description 2
- 238000001451 molecular beam epitaxy Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 239000012071 phase Substances 0.000 description 2
- 239000012495 reaction gas Substances 0.000 description 2
- 238000012546 transfer Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- LEVVHYCKPQWKOP-UHFFFAOYSA-N [Si].[Ge] Chemical compound [Si].[Ge] LEVVHYCKPQWKOP-UHFFFAOYSA-N 0.000 description 1
- 230000006978 adaptation Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000005280 amorphization Methods 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000006227 byproduct Substances 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 239000002800 charge carrier Substances 0.000 description 1
- 230000003749 cleanliness Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 238000000605 extraction Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 238000004943 liquid phase epitaxy Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 239000011777 magnesium Substances 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000005036 potential barrier Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
- 238000005979 thermal decomposition reaction Methods 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66053—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide
- H01L29/6606—Multistep manufacturing processes of devices having a semiconductor body comprising crystalline silicon carbide the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
- H01L29/872—Schottky diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Manufacturing & Machinery (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明提供一种基于N‑BAL提高电流密度的超结肖特基二极管及制备方法，该超结肖特基二极管包括：N‑BAL层；所述N‑BAL层位于P pillar和N+衬底之间；N‑drift层与所述N‑BAL层和所述N+衬底形成导电通道。本发明在传统的超结肖特基二极管中的P pillar的下方引入了N‑BAL层（N型底部辅助层），使得原本从N‑drift层流向N型衬底的电流有部分通过N‑BAL层再流向N型衬底，这样能够增加电流密度，同时提高了器件耐压与导通电阻的比值，使本发明的新型结构的超结肖特基二极管能够接近甚至超越硅材料的理论值。
Description
技术领域
本发明涉及半导体技术领域，具体涉及一种基于N-BAL提高电流密度的超结肖特基二极管及制备方法。
背景技术
碳化硅材料具有带隙宽、击穿场强高、热导率高、饱和电子迁移速率高、物理化学性能稳定等特性，可适用于高温，高频，大功率和极端环境。碳化硅二极管是早已充分实现商品化的碳化硅器件。但是由于碳化硅的PN结自建电势差较大，开启电压高达3V，同样导致了较大的通态损耗。
随着半导体技术的发展，功率肖特基二极管逐渐成为了电路系统中的关键部件。功率肖特基二极管正朝着两个重要方向发展：超大电流，可应用于高温电弧风洞、电阻焊机等场合；超快、超耐用的肖特基二极管不仅应用于整流场合，还能够应用于各种开关电路。为了满足低功耗、高频、高温、小型化等应用要求，目前消费市场对功率肖特基二极管的耐压性、导通电阻、开启压降、反向恢复特性、高温特性等要求越来越高。
超结理论最早出现在功率MOSFET中，是为了打破“硅极限”而提出的，硅极限是导通电阻受击穿电压限制而存在的一个极限。近年来以超结肖特基二极管、超结MOSFET、超结IGBT等为代表的超结功率器件成为了一类重要的功率器件。超结功率器件的出现，打破了传统功率器件的关系，使得功率器件耐压层的掺杂浓度设计与整个器件的击穿电压变得相对独立。超结功率器件与传统功率器件耐压层的不同之处在于：纵向漂移区中耐压层采用Ppillar和N pillar交替的形式，使得器件在承受耐压时，由于P pillar和N pillar电荷相互耗尽产生的电荷补偿效应，耐压层中的电场呈近似矩形分布，进而实现在获得高的单位耐压层厚度击穿电压的同时保持P pillar和N pillar的高掺杂浓度。超结功率器件的耐压层厚度承受的击穿电压较传统器件耐压层结构而言具有显著提高。虽然超结结构能够提高功率密度和改善热效应，但是由于制作工艺的限制，使得超结肖特基二极管仍旧与硅材料的理论值有较大的差距，目前还未有一种能够较大地提升耐压能力与导通电阻比值的超结肖特基二极管结构。
发明内容
本发明的目的是提供一种基于N-BAL提高电流密度的超结肖特基二极管及制备方法，该超结肖特基肖特基二极管在传统的肖特基肖特基二极管结构上引入了N-BAL层（N型底部辅助层），使得原本从N-drift层流向N型衬底的电流有部分通过N-BAL层再流向N型衬底，这样能够增加电流密度，同时提高了耐压与导通电阻的比值，使器件接近甚至超越硅材料的理论值。
一种基于N-BAL提高电流密度的超结肖特基二极管，包括：N-BAL层；
所述N-BAL层位于P pillar和N+衬底之间；
N-drift层与所述N-BAL层和所述N+衬底形成导电通道。
优选地，所述N-BAL层的宽度最小为P pillar的宽度。
优选地，所述N-BAL层的宽度最大为P pillar的宽度与N-drift的宽度之和。
优选地，所述N-BAL层的掺杂浓度小于N+衬底。
优选地，所述N-BAL层的掺杂浓度大于N-drift层。
优选地，所述N-BAL层的掺杂浓度为1016~1019cm-3。
优选地，还包括：阳极、阴极；
所述阴极位于N+衬底下方；
所述阳极位于N-drift层和P pillar上方。
优选地，所述N-BAL层包括多层不同掺杂浓度的区域；
在所述多层不同掺杂浓度的区域中，位于N-BAL层上层的区域掺杂浓度小于位于N-BAL层下层的区域的掺杂浓度。
一种基于N-BAL提高电流密度的超结肖特基二极管制备方法，包括：
在N+衬底上方外延一层N-drift层；
在所述N-drift层中掺杂形成N-BAL层；
再次外延所述N-drift层，在所述N-BAL层上方外延P pillar；
沉积金属电极。
优选地，所述在N-drift层掺杂形成N-BAL层包括：在N-drift层多次掺杂形成多层不同浓度的N-BAL层。
传统的超结肖特基二极管由衬底、N pillar、P pillar和金属电极组成，在传统超结肖特基二极管正常工作时，电流由阳极流经N pillar和衬底最后到达阴极，本发明创造性地在P pillar下方设置了一个N-BAL层（N型底部辅助层），形成了由N-drift层、N-BAL层和N+衬底构成的导电通道，能够大幅提高超结肖特基二极管的电流密度，从而提高了耐压与导通电阻的与导通电阻的比值，使超结肖特基二极管能够接近甚至超越硅材料的理论值。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，标示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，对于本领域普通技术人员而言，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本发明的超结肖特基二极管结构示意图；
图2为本发明的超结肖特基二极管制备流程方法示意图；
图3为本发明的超结肖特基二极管制备流程结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明，本发明实施例中所有方向性指示（诸如上、下、左、右、前、后……）仅用于解释在某一特定姿态（如附图所示）下各部件之间的相对位置关系、运动情况等，如果该特定姿态发生改变时，则该方向性指示也相应地随之改变。
另外，在本发明中涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一种该特征。另外，各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围之内。
虽然超结结构能够提高功率密度和改善热效应，但是由于制作工艺的限制，使得超结肖特基二极管仍旧与硅材料的理论值有较大的差距，目前还未有一种能够较大地提升耐压能力与导通电阻比值的超结肖特基二极管结构。
传统的超结肖特基二极管由衬底、N pillar、P pillar和金属电极组成，在传统超结肖特基二极管正常工作时，电流由阳极流经N pillar和衬底最后到达阴极，本发明创造性地在P pillar下方设置了一个N-BAL层（N型底部辅助层），形成了由N-drift层、N-BAL层和N+衬底构成的导电通道，能够大幅提高超结肖特基二极管的电流密度，从而提高了耐压与导通电阻的与导通电阻的比值，使超结肖特基二极管能够接近甚至超越硅材料的理论值。
实施例1
一种基于N-BAL提高电流密度的超结肖特基二极管，参考图1，包括：N-BAL层；
N-BAL层位于P pillar和N+衬底之间；
N-drift层与N-BAL层和N+衬底形成导电通道。
超结肖特基二极管的基本结构是将普通肖特基势垒二极管的漂移区换成交替的PN柱，而且PN柱的浓度较高，可以高出普通肖特基二极管的漂移区掺杂浓度一个数量级以上。其中N pillar与阳极形成肖特基接触，而P pillar与阳极形成的是欧姆接触。欧姆接触：金属与半导体之间不存在势垒，载流子可以顺利的从金属流入半导体，也可以从半导体流入金属，对应的电流-电压曲线为一条直线，满足欧姆定律，对应斜率即为半导体的电导，金属与半导体的接触电阻可以忽略不计。
肖特基接触：金属与半导体之间存在势垒-肖特基势垒，分为对电子的势垒和对空穴的势垒两种情况。当存在肖特基势垒时，电流-电压曲线不再是一条直线，而是一条曲线。在电压比较低时，电流随电压增长较慢；当电压超过一定值时，电流显著变大。整个系统的电阻包含三部分：半导体的电阻、两个金属-半导体接触的接触电阻。金属-半导体的接触电阻是一个变化的值，与降落在势垒两端的电势差相关。金属-半导体-金属构成的结构相当于两个反向接触的肖特基二极管加上一个半导体的电阻。
在正向偏置下，N pillar参与导电，P pillar不参与导电，虽然与普通肖特基二极管相比其导电通道面积减小，但是由于N pillar浓度远远高出普通肖特基二极管漂移区浓度，故其导通电阻明显降低。在反向偏置下，由于PN柱的电荷补偿作用，实现了类似于本征半导体漂移区的作用。外加较小的反向偏压时，交替的PN柱在横向上即可迅速耗尽，形成了横向的PN结，使漂移区不仅在纵向上形成耗尽，在横向上也很快的耗尽，整个漂移区近似为本征层，提高了器件的击穿电压。超结结构的最大优点是在降低了器件导通电阻的情况下，同时提高了器件的击穿特性，这解决了普通结构的Ron和VB之间难以解决的折中关系问题。对于普通的二极管功率器件，想要降低功耗就必须减小导通电阻，而减小导通电阻就需要提高漂移区浓度、减小漂移区厚度，然而随着漂移区浓度的提高、漂移区厚度的减小，器件的击穿电压降低、反向漏电流增大，这就必须要进行折中选择。超结结构能够很好地解决了这一问题，超结结构通过PN柱的电荷补偿，实现了既降低导通电阻，又提高击穿电压的技术效果。
由于在超结肖特基二极管接正向电压时N pillar导电而P pillar不导电，所以本发明为了增加超结肖特基二极管的导电面积，采用了在P pillar下方增加了一层N-BAL层（N型底部辅助层）来增加导电面积，在超结肖特基二极管耐压性能不变的情况下增大了导通电流，减小了导通电阻，所以能够提高超结肖特基二极管的耐压与导通电阻的比值。
优选地，N-BAL层的宽度最小为P pillar的宽度。
优选地，N-BAL层的宽度最大为P pillar的宽度与N-drift的宽度之和。
N-BAL层（N型底部辅助层）的宽度是可以根据N-drift层或者P pillar的浓度来改变的，N-BAL层（N型底部辅助层）的宽度最优的结构是与P pillar的宽度相等，可选地，N-BAL层（N型底部辅助层）的宽度可以在大于P pillar的宽度的同时小于P pillar的宽度与N-drift的宽度之和的范围自由变化，相当于N-BAL层（N型底部辅助层）向N-drift层延伸，同样可以提高导电电流的电流密度，从而降低导通电阻，上述增加N-BAL层（N型底部辅助层）的宽度的做法产生的技术效果类似于改变N-drift层的掺杂浓度的做法（提高N-drift层的掺杂浓度），但与改变整个N-drift层不同的是，在本发明实施例中，只改变了小部分N-drift层的掺杂浓度，以达到提高耐压与导通电阻的比值的技术效果。
显而易见的是，提高N-drift层的掺杂浓度会降低导通电阻并且减小超结肖特基二极管的耐压性能，因为当超结肖特基二极管接上反向偏压时，P pillar要耗尽宽度更宽的N-BAL层（N型底部辅助层）要比耗尽宽度最小的N-BAL层（N型底部辅助层）困难，所以会降低超结肖特基二极管的反向耐压性能，所以最终耐压与导通电阻的比值会比当N-BAL层（N型底部辅助层）的宽度与P pillar的宽度相等时小，但是耐压与导通电阻的比值仍旧会比传统的超结肖特基二极管的大。
如果N-BAL层（N型底部辅助层）的宽度设置为最大，那么在实际工艺生产中，具体步骤为：在N+衬底上方外延形成N-BAL层（N型底部辅助层），然后在N-BAL层（N型底部辅助层）上方外延形成N-drift层和P pillar。将N-BAL层（N型底部辅助层）的宽度设置为最小时，在实际工艺生产中，就是在N+衬底上方外延形成一层较薄的N-drift层，然后在形成的N-drift层的部分进行掺杂，从而形成N-BAL层（N型底部辅助层），然后在原先形成的N-drift层的上方再次外延相同掺杂浓度的N-drift层，在N-BAL层（N型底部辅助层）上方外延形成P pillar。
N-BAL层（N型底部辅助层）的厚度也是可以根据P pillar的掺杂浓度调节的，如果P pillar的掺杂浓度较大，那么N-BAL层（N型底部辅助层）的厚度也要相应增大，如果Ppillar的掺杂浓度较小，那么N-BAL层（N型底部辅助层）的厚度也要相应缩小。因为Ppillar浓度大就会更容易耗尽N-BAL层（N型底部辅助层），所以要将N-BAL层（N型底部辅助层）的厚度设置的大一点，或者将N-BAL层（N型底部辅助层）的掺杂浓度增大，如果N-BAL层（N型底部辅助层）的厚度过小，那么则会提前被P pillar耗尽，无法形成由N-drift层、N-BAL层（N型底部辅助层）和N+衬底构成的导电通道，如果N-BAL层（N型底部辅助层）的厚度过大导致P pillar无法耗尽N-BAL层（N型底部辅助层）时，导通电阻就会变大，超结肖特基二极管的耐压能力也会减小。
优选地，N-BAL层的掺杂浓度小于N+衬底。
优选地，N-BAL层的掺杂浓度大于N-drift层。
N-BAL层（N型底部辅助层）的掺杂浓度可以在小于N+衬底、大于N-drift层这个浓度范围区域调节，因为只有当N-BAL层（N型底部辅助层）的掺杂浓度小于N+衬底、大于N-drift层时，才能够形成由N-drift层、N-BAL层（N型底部辅助层）和N+衬底构成的导电通道。
具体的调节方式由P pillar的掺杂浓度决定，改变N-BAL层（N型底部辅助层）的掺杂浓度的技术手段产生的技术效果与改变N-BAL层（N型底部辅助层）的厚度和宽度产生的技术效果是类似的，增大或者减小N-BAL层（N型底部辅助层）的掺杂浓度相当于增加或者减小N-BAL层（N型底部辅助层）的掺杂浓度的宽度和厚度，如果N-BAL层（N型底部辅助层）的掺杂浓度过高，则会导致P pillar无法耗尽N-BAL层（N型底部辅助层）时，导通电阻就会变大，超结肖特基二极管的耐压能力也会减小，如果N-BAL层（N型底部辅助层）的掺杂浓度过小，则会导致N-BAL层（N型底部辅助层）提前被P pillar耗尽，无法形成由N-drift层、N-BAL层（N型底部辅助层）和N+衬底构成的导电通道，也就无法增大超结肖特基二极管的导通电流的电流密度。
优选地，N-BAL层的掺杂浓度为1016~1019cm-3。
由于在实际的工艺生产中，较高掺杂浓度、较深的P pillar制作比较困难，生产成本也很高，所以在本发明实施例中，为了节约生产成本，将P pillar的掺杂浓度设置为轻掺杂，相应的，N-BAL层（N型底部辅助层）的掺杂浓度也是比较低的，并且，为了能够形成由N-drift层、N-BAL层（N型底部辅助层）和N+衬底构成的导电通道，所以N-BAL层（N型底部辅助层）的掺杂浓度必须设置为大于N-drift层的掺杂浓度且小于N+衬底的掺杂浓度。作为一个优选地实施例，N-BAL层（N型底部辅助层）的掺杂浓度为1016cm-3，N-drift层的掺杂浓度为1015cm-3，N+衬底的掺杂浓度为1018cm-3。
优选地，还包括：阳极、阴极；
阴极位于N+衬底下方；
阳极位于N-drift层和P pillar上方。
阳极金属位于N-drift层和P pillar上方，阴极金属位于N+衬底下方，当超结肖特基二极管接正向电压也就是阳极接高电位，阴极接低电位时，电流从阳极金属流向N-drift层，再从N-drift层部分流向N-BAL层（N型底部辅助层）、部分流向N+衬底，流向N-BAL层（N型底部辅助层）的电流后会流向N+衬底，最后电流都从N+衬底流向阴极金属。
阳极金属采用钼、铝、铜、银、锌、镁、镍等具有良好的导电性和耐腐蚀性的材料制成，作为一个优选地实施例，采用铜作为阳极金属，因为铜稳定性高，还能够承受极高的电流密度，便于工艺生产，而且售价便宜能循环利用。阴极金属也采用铜作为电极材料。
优选地，N-BAL层包括多层不同掺杂浓度的区域；
在多层不同掺杂浓度的区域中，位于N-BAL层上层的区域掺杂浓度小于位于N-BAL层下层的区域的掺杂浓度。
N-BAL层（N型底部辅助层）可以设置多层不同掺杂浓度的区域，各个不同掺杂浓度的区域依次堆叠形成N-BAL层（N型底部辅助层），从衬底依次往上，每层的掺杂浓度依次递减，将（N型底部辅助层）每层的浓度设置为向衬底方向依次递增才能够保证电流顺利从N-BAL层（N型底部辅助层）通过，并流向N+衬底。
作为一个优选地实施例，将N-BAL层（N型底部辅助层）设置为两层，上层的浓度小于下次的掺杂浓度，具体地，将N-BAL层（N型底部辅助层）上层的掺杂浓度设置为1016cm-3，将N-BAL层（N型底部辅助层）上层的掺杂浓度设置为1017cm-3，电流从N-drift层流向N-BAL层（N型底部辅助层）上层，再从N-BAL层（N型底部辅助层）上层流向N-BAL层（N型底部辅助层）下层，最后从N-BAL层（N型底部辅助层）下层流向N+衬底。也可以将N-BAL层（N型底部辅助层）设置为三层或三层以上，但在工业生成中，N-BAL层（N型底部辅助层）的层数越多生产成本就会越高，因为随着N-BAL层（N型底部辅助层）层数的增加，N-BAL层（N型底部辅助层）每层的区域和掺杂浓度都会更难控制，所以生产成本也会相应增加。所以为了节约生产成本，本发明将N-BAL层（N型底部辅助层）设置为一层或者两层即可。
实施例2
一种基于N-BAL提高电流密度的超结肖特基二极管制备方法，参考图2，3，包括：
S100，在N+衬底上方外延一层N-drift层；
外延是半导体工艺中的一种，外延工艺是指在衬底上生长完全排列有序的单晶体层的工艺。一般来讲，外延工艺是在单晶衬底上生长一层与原衬底相同晶格取向的晶体层。外延工艺广泛用于半导体制造，如集成电路工业的外延硅片。MOS晶体管的嵌入式源漏外延生长，LED衬底上的外延生长等。根据生长源物相狀态的不同，外延生长方式可以分为固相外延、液相外延、气相外延。在集成电路制造中，常用的外延方式是固相外延和气相外延。
固相外延，是指固体源在衬底上生长一层单晶层，如离子注入后的热退火实际上就是一种固相外延过程。离于注入加工时，硅片的硅原子受到高能注入离子的轰击，脱离原有晶格位置，发生非晶化，形成一层表面非晶硅层；再经过高温热退火，非晶原子重新回到晶格位置，并与衬底内部原子晶向保持一致。
气相外延的生长方法包括化学气相外延生长（CVE）、分子束外延（ MBD)、原子层外（ALE）等。在本发明实施例中，采用的是化学气相外延 (CVE)来形成N-drift层。化学气相外延与化学气相沉积（CVD） 原理基本相同，都是利用气体混合后在晶片表面发生化学反应，沉积薄膜的工艺；不同的是，因为化学气相外延生长的是单晶层，所以对设备内的杂质含量和硅片表面的洁净度要求都更高。在集成电路制造中，CVE 还能够用于外延硅片工艺和MOS 晶体管嵌人式源漏外延工艺。外延硅片工艺是在硅片表面外延一层单晶硅，与原来的硅衬底相比，外延硅层的纯度更高，晶格缺陷更少，从而提高了半导体制造的成品率。另外，硅片上生长的外延硅层的生长厚度和掺杂浓度可以灵活设计，这给器件的设计带来了灵活性，如可以用于减小衬底电阻，增强衬底隔离等。 嵌入式源漏外延工艺是指在晶体管的源漏区域外延生长掺杂的锗硅或硅的工艺。引入嵌入式源漏外延工艺的主要优点包括：可以生长因晶格适配而包含应力的赝晶层，提升沟道载流子迁移率；可以原位掺杂源漏，降低源漏结寄生电阻，减少高能离子注入的缺陷。
S200，在N-drift层中掺杂形成N-BAL层；
本发明采用离子注入的方式在N-drift层中掺杂N-BAL层（N型底部辅助层）。离子注入就是在真空中发射一束离子束射向固体材料，离子束射到固体材料以后，受到固体材料的抵抗而速度慢慢减低下来，并最终停留在固体材料中形成N-BAL层（N型底部辅助层）。使一种元素的离子被加速进入固体靶标，从而改变靶标的物理，化学或电学性质。离子注入常被用于半导体器件的制造，金属表面处理以及材料科学研究中。如果离子停止并保留在靶中，则离子会改变靶的元素组成（如果离子与靶的组成不同）。当离子以高能量撞击目标时，离子注入还会引起化学和物理变化，靶的晶体结构可能被高能碰撞级联破坏甚至破坏。
离子注入设备通常包括一个离子源和一个靶室，在离子源中产生所需元素的离子，在加速器中离子被静电加速成高能，在靶室中离子撞击到作为材料的靶上被植入。典型的离子能量在10至500 keV（1600-80000 aJ）的范围内。可以使用1至10 keV（160-1600 aJ）范围内的能量，但渗透率仅为几纳米或更小。也可以使用更高的能量：通常具有5 MeV（800000 aJ）的加速器。但是，通常会对靶标造成很大的结构破坏，并且由于深度分布较宽，因此靶标中任一点的净组成变化将很小。
离子的能量，离子的种类以及靶的组成决定了离子在固体中的渗透深度：单能离子束通常具有较宽的深度分布。平均渗透深度称为离子范围。在典型情况下，离子范围将在10纳米至1微米之间。因此，在期望化学或结构变化在靶的表面附近的情况下，离子注入是最好的方式。离子在通过固体时逐渐失去能量，这既是由于与目标原子的偶然碰撞（引起突然的能量转移），也由于来自电子轨道重叠的轻微阻力，目标中离子能量的损失称为停止并可以使用二元碰撞近似方法进行模拟。用于离子注入的加速器系统通常分为中等电流（离子束电流在10μA和〜2 mA之间），高电流（离子束电流达30 mA），高能量（离子能量在200keV以上和10 MeV以上）和非常高的剂量（有效注入剂量大于1016/cm2）。
各种离子注入束线设计都包含通用的功能组件组。离子束线的主要部分包括一个称为离子源的设备，用于产生离子种类。该源与偏置电极紧密耦合，以将离子提取到束线中，并且最常见的是与选择特定离子种类以传输到主加速器部分中的某种方式耦合。“质量”选择伴随着所提取的离子束通过磁场区域，其出口路径受阻塞孔或“狭缝”的限制，这些狭缝仅允许离子具有质量和速度/电荷以继续沿着光束线。如果目标表面大于离子束直径，并且在目标表面上均匀分布注入剂量，则可以使用束扫描和晶圆运动的某种组合。最后，将注入的表面与用于收集注入的离子的累积电荷的某种方法相结合，以便可以连续方式测量所输送的剂量，并且将注入过程停止在所需的剂量水平。
用硼、磷或砷掺杂半导体是离子注入的常见应用。当注入半导体中时，每个掺杂原子可以在退火后在半导体中产生电荷载流子。可以为p型掺杂剂创建一个空穴，为n型掺杂剂创建一个电子。改变了掺杂区域附近的半导体的电导率，常用于调整二极管的阈值。
S300，再次外延所述N-drift层，在N-BAL层上方外延P pillar；
为了节约生产成本，此步骤同样采用化学气相外延的方法形成N-drift层和Ppillar。
S400，沉积金属电极。
沉积工艺分为化学气相沉积（CVD）和物理气相沉积（PVD）。CVD是指通过化学方法在晶圆表面沉积涂层的方法，一般是通过给混合气体施加能量来进行。假设在晶圆表面沉积物质（A），则先向沉积设备输入可生成物质（A）的两种气体（B和C），然后给气体施加能量，促使气体B和C发生化学反应。
PVD(物理气相沉积)镀膜技术主要分为三类：真空蒸发镀膜、真空溅射镀膜和真空离子镀膜。物理气相沉积的主要方法有：真空蒸镀、溅射镀膜、电弧等离子体镀膜、离子镀膜和分子束外延等。相应的真空镀膜设备包括真空蒸发镀膜机、真空溅射镀膜机和真空离子镀膜机。
化学气相沉积（CVD）和物理气相沉积（PVD）都可以作为沉积金属电极的技术手段。在本发明实施例中，采用化学气相沉积方法沉积金属电极，化学气相沉积过程分为三个阶段：反应气体向基体表面扩散、反应气体吸附于基体表面、在基体表面上发生化学反应形成固态沉积物及产生的气相副产物脱离基体表面。最常见的化学气相沉积反应有:热分解反应、化学合成反应和化学传输反应等。通常沉积TiC或TiN，是向850~1100℃的反应室通入TiCl4，H2，CH4等气体，经化学反应，在基体表面形成覆层。
优选地，S200在N-drift层掺杂形成N-BAL层包括：在N-drift层多次掺杂形成多层不同浓度的N-BAL层。
在本发明实施例中，先外延一层N-drift层，然后对N-drift层进行离子注入，控制离子注入的范围和浓度，最终形成多层不同浓度的N-BAL层（N型底部辅助层）。
N-BAL层（N型底部辅助层）可以设置多层不同掺杂浓度的区域，各个不同掺杂浓度的区域依次堆叠形成N-BAL层（N型底部辅助层），从衬底依次往上，每层的掺杂浓度依次递减，将N-BAL层（N型底部辅助层）每层的浓度设置为向衬底方向依次递增才能够保证电流顺利从N-BAL层（N型底部辅助层）通过，并流向N+衬底。
作为一个优选地实施例，将N-BAL层（N型底部辅助层）设置为两层，上层的浓度小于下次的掺杂浓度，具体地，将N-BAL层（N型底部辅助层）上层的掺杂浓度设置为1016cm-3，将N-BAL层（N型底部辅助层）上层的掺杂浓度设置为1017cm-3，电流从N-drift层流向N-BAL层（N型底部辅助层）上层，再从N-BAL层（N型底部辅助层）上层流向N-BAL层（N型底部辅助层）下层，最后从N-BAL层（N型底部辅助层）下层流向N+衬底。也可以将N-BAL层（N型底部辅助层）设置为三层或三层以上，但在工业生成中，N-BAL层（N型底部辅助层）的层数越多生产成本就会越高，因为随着N-BAL层（N型底部辅助层）层数的增加，N-BAL层（N型底部辅助层）每层的区域和掺杂浓度都会更难控制，所以生产成本也会相应增加。所以为了节约生产成本，本发明将N-BAL层（N型底部辅助层）设置为一层或者两层即可。
在具体的生产操作中，在N+衬底上方外延一层N-drift层，然后设置N-BAL层（N型底部辅助层）的区域，在上述区域中，多次进行掺杂操作，例如：第一次掺杂浓度较高的杂质离子形成第一层N-BAL层（N型底部辅助层），然后第二次掺杂的杂质离子的浓度比第一层要低，形成第二层N-BAL层（N型底部辅助层），最终逐次逐层掺杂浓度依次递减的离子，形成具有多层不同掺杂浓度的N-BAL层（N型底部辅助层）。
传统的超结肖特基二极管由衬底、N pillar、P pillar和金属电极组成，在传统超结肖特基二极管正常工作时，电流由阳极流经N pillar和衬底最后到达阴极，本发明创造性地在P pillar下方设置了一个N-BAL层（N型底部辅助层），形成了由N-drift层、N-BAL层和N+衬底构成的导电通道，能够大幅提高超结肖特基二极管的电流密度，从而提高了耐压与导通电阻的与导通电阻的比值，使超结肖特基二极管能够接近甚至超越硅材料的理论值。
以上所述仅是本发明的具体实施方式，使本领域技术人员能够理解或实现本发明。对这些实施例的多种修改对本领域的技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所申请的原理和新颖特点相一致的最宽的范围。
Claims (10)
1.一种基于N-BAL提高电流密度的超结肖特基二极管，其特征在于，包括：N-BAL层；
所述N-BAL层位于P pillar和N+衬底之间；
N-drift层与所述N-BAL层和所述N+衬底形成导电通道。
2.根据权利要求1所述的一种基于N-BAL提高电流密度的超结肖特基二极管，其特征在于，所述N-BAL层的宽度最小为所述P pillar的宽度。
3.根据权利要求1所述的一种基于N-BAL提高电流密度的超结肖特基二极管，其特征在于，所述N-BAL层的宽度最大为所述P pillar的宽度与所述N-drift层的宽度之和。
4.根据权利要求1所述的一种基于N-BAL提高电流密度的超结肖特基二极管，其特征在于，所述N-BAL层的掺杂浓度小于所述N+衬底。
5.根据权利要求1所述的一种基于N-BAL提高电流密度的超结肖特基二极管，其特征在于， 所述N-BAL层的掺杂浓度大于所述N-drift层。
6.根据权利要求1所述的一种基于N-BAL提高电流密度的超结肖特基二极管，其特征在于，所述N-BAL层的掺杂浓度为1016~1019cm-3。
7.根据权利要求1所述的一种基于N-BAL提高电流密度的超结肖特基二极管，其特征在于，还包括：阳极、阴极；
所述阴极位于所述N+衬底下方；
所述阳极位于所述N-drift层和所述P-pillar上方。
8.根据权利要求1所述的一种基于N-BAL提高电流密度的超结肖特基二极管，其特征在于，所述N-BAL层包括多层不同掺杂浓度的区域；
在所述多层不同掺杂浓度的区域中，位于所述N-BAL层上层的区域掺杂浓度小于位于所述N-BAL层下层的区域的掺杂浓度。
9.一种基于N-BAL提高电流密度的超结肖特基二极管制备方法，其特征在于，包括：
在N+衬底上方外延一层N-drift层；
在所述N-drift层中掺杂形成N-BAL层；
再次外延所述N-drift层，在所述N-BAL层上方外延P pillar；
沉积金属电极。
10.根据权利要求9所述的一种基于N-BAL提高电流密度的超结肖特基二极管制备方法，其特征在于，所述在N-drift层中掺杂形成N-BAL层包括：在N-drift层多次掺杂形成多层不同浓度的N-BAL层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311008082.XA CN116741812A (zh) | 2023-08-11 | 2023-08-11 | 一种基于n-bal提高电流密度的超结肖特基二极管及制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311008082.XA CN116741812A (zh) | 2023-08-11 | 2023-08-11 | 一种基于n-bal提高电流密度的超结肖特基二极管及制备方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN116741812A true CN116741812A (zh) | 2023-09-12 |
Family
ID=87915399
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311008082.XA Pending CN116741812A (zh) | 2023-08-11 | 2023-08-11 | 一种基于n-bal提高电流密度的超结肖特基二极管及制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116741812A (zh) |
Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001102577A (ja) * | 1999-09-30 | 2001-04-13 | Toshiba Corp | 半導体装置 |
| CN1405897A (zh) * | 2001-06-11 | 2003-03-26 | 株式会社东芝 | 具有resurf层的功率用半导体器件 |
| US20080246096A1 (en) * | 2007-04-03 | 2008-10-09 | Denso Corporation | Semiconductor device including schottky barrier diode and method of manufacturing the same |
| US20090108303A1 (en) * | 2007-10-30 | 2009-04-30 | Infineon Technologies Austria Ag | Semiconductor component and method |
| CN103208511A (zh) * | 2012-01-13 | 2013-07-17 | 盛况 | 一种超结肖特基半导体装置及其制备方法 |
| CN103579297A (zh) * | 2012-08-09 | 2014-02-12 | 无锡维赛半导体有限公司 | 一种高压肖特基二极管 |
| US20140124851A1 (en) * | 2012-11-08 | 2014-05-08 | Infineon Technologies Austria Ag | Radiation-Hardened Power Semiconductor Devices and Methods of Forming Them |
| US20150116031A1 (en) * | 2013-10-30 | 2015-04-30 | Infineon Technologies Austria Ag | Semiconductor Device and Integrated Apparatus Comprising the same |
| CN108122975A (zh) * | 2016-11-29 | 2018-06-05 | 深圳尚阳通科技有限公司 | 超结器件 |
| CN108598147A (zh) * | 2018-04-11 | 2018-09-28 | 西安电子科技大学 | 渐变组分漂移层垂直型功率二极管及其制作方法 |
| CN110416285A (zh) * | 2019-07-31 | 2019-11-05 | 电子科技大学 | 一种超结功率dmos器件 |
| KR20230088149A (ko) * | 2021-12-10 | 2023-06-19 | 부경대학교 산학협력단 | 분리 버퍼 구조를 갖는 초접합 igbt |
-
2023
- 2023-08-11 CN CN202311008082.XA patent/CN116741812A/zh active Pending
Patent Citations (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001102577A (ja) * | 1999-09-30 | 2001-04-13 | Toshiba Corp | 半導体装置 |
| CN1405897A (zh) * | 2001-06-11 | 2003-03-26 | 株式会社东芝 | 具有resurf层的功率用半导体器件 |
| US20080246096A1 (en) * | 2007-04-03 | 2008-10-09 | Denso Corporation | Semiconductor device including schottky barrier diode and method of manufacturing the same |
| US20090108303A1 (en) * | 2007-10-30 | 2009-04-30 | Infineon Technologies Austria Ag | Semiconductor component and method |
| CN103208511A (zh) * | 2012-01-13 | 2013-07-17 | 盛况 | 一种超结肖特基半导体装置及其制备方法 |
| CN103579297A (zh) * | 2012-08-09 | 2014-02-12 | 无锡维赛半导体有限公司 | 一种高压肖特基二极管 |
| US20140124851A1 (en) * | 2012-11-08 | 2014-05-08 | Infineon Technologies Austria Ag | Radiation-Hardened Power Semiconductor Devices and Methods of Forming Them |
| US20150116031A1 (en) * | 2013-10-30 | 2015-04-30 | Infineon Technologies Austria Ag | Semiconductor Device and Integrated Apparatus Comprising the same |
| CN108122975A (zh) * | 2016-11-29 | 2018-06-05 | 深圳尚阳通科技有限公司 | 超结器件 |
| CN108598147A (zh) * | 2018-04-11 | 2018-09-28 | 西安电子科技大学 | 渐变组分漂移层垂直型功率二极管及其制作方法 |
| CN110416285A (zh) * | 2019-07-31 | 2019-11-05 | 电子科技大学 | 一种超结功率dmos器件 |
| KR20230088149A (ko) * | 2021-12-10 | 2023-06-19 | 부경대학교 산학협력단 | 분리 버퍼 구조를 갖는 초접합 igbt |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN117334746A (zh) | 一种具有氧化层的源极沟槽集成SBD超结SiC MOS及制备方法 | |
| CN117253905A (zh) | 一种具有浮岛结构的SiC器件及制备方法 | |
| CN117334745A (zh) | 一种源极沟槽集成SBD超结SiC MOS及制备方法 | |
| CN117334747A (zh) | 一种源极沟槽集成SBD的SiC平面MOS及制备方法 | |
| CN117423730A (zh) | 一种具有分裂栅的SJ SiC VDMOS及制备方法 | |
| CN117438469A (zh) | 一种具有同型异质结续流通道的SiC超结MOS及制备方法 | |
| CN117525140A (zh) | 一种集成条形沟槽源极控制续流通道SiC UMOS及制备方法 | |
| CN116779685A (zh) | 一种具备sj sbd的sj vdmos及制备方法 | |
| CN117238964A (zh) | 一种具有同型异质结续流通道的超结SiC MOS及制备方法 | |
| CN117253924A (zh) | 一种碳化硅ldmos及制备方法 | |
| CN116741812A (zh) | 一种基于n-bal提高电流密度的超结肖特基二极管及制备方法 | |
| CN117334748B (zh) | 一种源极沟槽集成SBD与HK介质SiC UMOS及制备方法 | |
| CN117457748B (zh) | 一种栅极下方具有P型空间层的SiC超结MOS及制备方法 | |
| CN117727756B (zh) | 一种适用于高频应用的耐高压GaN HEMT及制备方法 | |
| CN117457749B (zh) | 一种栅极下方具有P型空间层的SiC LMOS及制备方法 | |
| CN117457732B (zh) | 一种栅极下方具有P型空间层的SiC LIGBT及制备方法 | |
| CN116722033A (zh) | 一种具有改进型p柱的超结肖特基二极管及制备方法 | |
| CN117457731B (zh) | 一种栅极下方具有P型空间层的SiC垂直IGBT及制备方法 | |
| CN117438466A (zh) | 一种具有双续流通道的SiC MOSFET及制备方法 | |
| CN117497591A (zh) | 一种集成双续流通道的SiC MOSFET及制备方法 | |
| CN117393601A (zh) | 一种集成SBD的垂直SiC MOSFET及制备方法 | |
| CN117199136A (zh) | 一种集成异质结二极管的SiC MOSFET及制备方法 | |
| CN117238914A (zh) | 一种集成SBD的SiC器件及制备方法 | |
| CN117423731A (zh) | 一种具有异质结的SJ SiC VDMOS及制备方法 | |
| CN117476758A (zh) | 一种基于n+区和n-区提高抗闩锁能力的igbt及制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |