CN108598147A - 渐变组分漂移层垂直型功率二极管及其制作方法 - Google Patents

渐变组分漂移层垂直型功率二极管及其制作方法 Download PDF

Info

Publication number
CN108598147A
CN108598147A CN201810321820.9A CN201810321820A CN108598147A CN 108598147 A CN108598147 A CN 108598147A CN 201810321820 A CN201810321820 A CN 201810321820A CN 108598147 A CN108598147 A CN 108598147A
Authority
CN
China
Prior art keywords
layer
drift layer
groups
type
divided
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201810321820.9A
Other languages
English (en)
Other versions
CN108598147B (zh
Inventor
毛维
丛冠宇
彭紫玲
张进成
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201810321820.9A priority Critical patent/CN108598147B/zh
Publication of CN108598147A publication Critical patent/CN108598147A/zh
Application granted granted Critical
Publication of CN108598147B publication Critical patent/CN108598147B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/872—Schottky diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/8613—Mesa PN junction diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/063—Reduced surface field [RESURF] pn-junction structures
    • H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/6609—Diodes
    • H01L29/66121—Multilayer diodes, e.g. PNPN diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66196—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices with an active layer made of a group 13/15 material
    • H01L29/66204—Diodes
    • H01L29/66212—Schottky diodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Composite Materials (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明公开了渐变组分漂移层垂直型功率二极管，主要解决现有垂直功率器件无法同时实现高击穿电压和低导通电阻的问题。其包括：衬底(1)、P型极化漂移层(2)、N型极化漂移层(3)，P型极化漂移层和N型极化漂移层的上部淀积有阳极(4)，衬底下部淀积有阴极(5)；该P型极化漂移层由m层Al组分为自下而上线性递增的AlGaN半导体材料组成，其位于衬底上部的左侧；该N型极化漂移层由m层Al组分为自下而上线性递减的AlGaN半导体材料组成，其位于衬底上部的右侧。本发明能同时实现高击穿电压和低导通电阻，可用于电力电子系统。

Description

渐变组分漂移层垂直型功率二极管及其制作方法
技术领域
本发明属于微电子技术领域，特别涉及一种垂直型功率二极管，可用于电力电子系统。
技术背景
当前，世界能源和环境问题日益突出，已成为制约人类可持续发展的重要障碍。而研发高性能、低损耗功率半导体器件是提高电能利用率、节约能源、缓解能源危机的有效途径之一。随着微电子技术的发展，传统第一代Si半导体和第二代GaAs半导体功率器件性能已接近其材料本身决定的理论极限，而以GaN为代表的宽禁带半导体材料，具有更大的禁带宽度、更高的临界击穿电场和更高的电子饱和漂移速度，且化学性能稳定、耐高温、抗辐射。因此，基于GaN基宽禁带半导体材料所制备的功率器件，特别是GaN基垂直型功率二极管，更是具有开关频率高、工作温度高、导通电阻小、击穿电压高等优异特性，在电力电子系统领域应用潜力巨大，已成为国内外研究和应用的重点。
当前，众多研究机构均投入了大量的人力进行GaN基垂直型功率二极管的研究和应用工作。2009年，Taku Horii制作了一种垂直型GaN基肖特基功率二极管，也是一种GaN基垂直型功率二极管，利用阳极场板技术，在不影响正向导通特性的情况下，大大降低了反向泄流电流，并且使击穿电压从400V增加到680V，参见High-Breakdown-Voltage GaNVertical Schottky Barrier Diodes with Field Plate Structure,Materials ScienceForum,Vols.615-617,pp.963-966,2009。2010年，Yu Saitoh等人制作了一种垂直型GaN基肖特基功率二极管，该器件采用了位错密度低于1×10-6cm-2的外延层，并采用了阳极场版技术，可实现1100V击穿电压，0.71mΩ·cm2比导通电阻，优值高达1.7GW/cm2，参见Extremely Low On-Resistance and High Breakdown Voltage Observed in VerticalGaN Schottky Barrier Diodes with High-Mobility Drift Layers on Low-Dislocation-Density GaN Substrates,Applied Physics Express,Vol.3,No.8,081001,2010。2015年，Nariaki Tanaka等人在自支撑GaN衬底上制作了垂直型GaN基肖特基功率二极管，实现了50A的正向导通电流和790V的反向击穿电压，参见50A vertical GaNSchottky barrier diode on a free-standing GaN substrate with blocking voltageof 790V,Applied Physics Express,Vol.8,No.7,071001,2015。2016年，Y.Cao等人使用低碳金属有机物化学气相淀积制作了垂直型GaN基肖特基功率二极管，在6μm的GaN漂移层上实现了0.77V的开启电压和超过800V的反向击穿电压，参见High-voltage vertical GaNSchottky diode enabled by low-carbon metal-organic chemical vapor depositiongrowth,Applied Physics Express,Vol.108,062103,2016。
上述这些传统GaN基垂直型功率二极管是基于GaN基宽禁带半导体异质结结构，其包括：衬底1、漂移层2，漂移层2上方淀积有阳极3、衬底1下方淀积有阴极4，如图1所示。
经过多年的理论和实验研究，研究者们发现，上述传统GaN基垂直型功率二极管结构上存在固有缺陷，会导致器件中电场强度分布极不均匀，漂移层上部靠近阳极附近存在极高的电场峰，而漂移层中越靠近阴极电场越小，从而引起器件过早击穿。此外，在传统GaN基垂直型功率二极管中，即使采用了场板技术，也仅仅在一定程度上减弱了漂移层靠近阳极附近的电场强度，而漂移层中其他区域的电场分布并无改善。因此，传统GaN基垂直型功率二极管的漂移层实际上并未充分发挥承载反向耐压的作用，导致器件击穿电压往往远低于理论预期值。虽然通过减小漂移层掺杂浓度可以在一定程度上提升GaN基垂直型功率二极管的击穿电压，但器件的导通电阻和输出电流均会恶化。因此，在传统GaN基垂直型功率二极管中，器件的击穿电压与导通电阻之间存在着非常突出的矛盾。
发明内容
本发明的目的在于针对上述已有技术的不足，提供一种渐变组分漂移层垂直型功率二极管及其制作方法，以同时实现器件击穿电压的提高和导通电阻的减小，缓解器件中击穿电压与导通电阻之间的矛盾，改善器件的功率特性和可靠性。
为实现上述目的，本发明的技术方案是这样实现的：
1.一种渐变组分漂移层垂直型功率二极管，包括：衬底1、P型极化漂移层2、N型极化漂移层3，P型极化漂移层2和N型极化漂移层3的上部淀积有阳极4，衬底1下部淀积有阴极5，其特征在于：
所述P型极化漂移层2，其由m层P型结构组成，且位于衬底1上部的左侧，即自下而上按第一层P型漂移层21至第m层P型漂移层2m分布，各P型漂移层均是由Al组分为自下而上线性递增的AlGaN半导体材料构成，其中m根据器件实际使用要求确定，取值为大于等于1的整数；
所述N型极化漂移层3，其由m层N型结构组成，且位于衬底1上部的右侧，即自下而上按第一层N型漂移层31至第m层N型漂移层3m分布，各N型漂移层均是由Al组分为自下而上线性递减的AlGaN半导体材料构成，其中m与P型极化漂移层2中的m取值相等。
进一步，所述P型极化漂移层2的各层均不掺杂且厚度Ti满足：T1≥T2≥...≥Ti≥…≥Tm，i为整数且m≥i≥1，T1为1～10μm；各层的宽度W1均相同；
进一步，所述N型极化漂移层3的各层均不掺杂且厚度Hi满足：H1≤H2≤...≤Hi≤…≤Hm和Hi＝Tm+1-i，i为整数且m≥i≥1，Hm为1～10μm；各层的宽度W2均相同；
进一步，所述P型极化漂移层2各层中AlGaN半导体材料的Al组分自下而上线性递增，按如下参数渐变：
第一层P型漂移层21的下表面Al组分为0，上表面Al组分为x1；
第二层P型漂移层22的下表面Al组分为x1，上表面Al组分为x2；
第i层P型漂移层2i下表面Al组分为xi-1，上表面Al组分为xi；
第m层P型漂移层2m下表面Al组分为xm-1，上表面Al组分为xm；
其中，Al组分满足：0≤x1≤…≤xi≤…≤xm≤1，1≤i≤m；
第二层P型漂移层的上表面与下表面Al组分之差不小于第一层P型漂移层的上表面与下表面Al组分之差；
第三层P型漂移层的上表面与下表面Al组分之差不小于第二层P型漂移层的上表面与下表面Al组分之差；
依此类推，第m层P型漂移层的上表面与下表面Al组分之差不小于第m-1层P型漂移层的上表面与下表面Al组分之差。
进一步，所述N型极化漂移层3各层中AlGaN半导体材料的Al组分均自下而上线性递减，按如下参数渐变：
第一层N型漂移层31下表面Al组分为xm，上表面Al组分为xm-1；
第二层N型漂移层32的下表面Al组分为xm-1，上表面Al组分为xm-2；
第i层N型漂移层3i下表面Al组分为xm+1-i，上表面Al组分为xm-i；
第m层N型漂移层3m下表面Al组分为x1，上表面Al组分为0；
其中，Al组分满足：0≤x1≤…≤xi≤…≤xm≤1，1≤i≤m；
第二层N型漂移层的下表面与上表面Al组分之差不大于第一层N型漂移层的下表面与上表面Al组分之差；
第三层N型漂移层的下表面与上表面Al组分之差不大于第二层N型漂移层的下表面与上表面Al组分之差；
依此类推，第m层N型漂移层的下表面与上表面Al组分之差不大于第m-1层N型漂移层的下表面与上表面Al组分之差；
二、渐变组分漂移层垂直型功率二极管制作方法，包括如下过程：
(A)制作P型极化漂移层：
A1)在采用n+型GaN的衬底上外延AlGaN半导体材料，形成厚度T1为1～10μm，下表面Al组分为0，上表面Al组分为x1的第一层P型漂移层，且Al组分自该层下表面至上表面线性递增；
A2)在步骤A1)所制作的第一层P型漂移层上外延AlGaN半导体材料，形成厚度为T2，下表面Al组分为x1，上表面Al组分为x2的第二层P型漂移层，且Al组分自该层下表面至该层上表面线性递增；
依次类推，直至形成厚度为Tm、下表面Al组分为xm-1，上表面Al组分为xm的第m层P型漂移层，且Al组分自该层下表面至该层上表面线性递增；
A3)在第m层P型漂移层上制作掩模，利用该掩模在第m层P型漂移层右侧进行刻蚀，刻蚀时确保第一层P型漂移层至第m层P型漂移层的宽度W1均相同，刻蚀至衬底上表面为止；
(B)制作N型极化漂移层：
B1)在第m层P型漂移层上制作掩模，利用该掩模在第m层P型漂移层右侧的n+型GaN衬底上外延AlGaN半导体材料，形成厚度为H1、宽度W2、下表面Al组分为xm、上表面Al组分为xm-1的第一层N型漂移层，且Al组分自该层下表面至该层上表面线性递减；
B2)利用步骤B1)所制作的掩模在第一层N型漂移层上外延AlGaN半导体材料，形成厚度为H2、宽度W2、下表面Al组分为xm-1、上表面Al组分为xm-2的第二层N型漂移层，且Al组分自该层下表面至该层上表面线性递减；
依次类推，直至形成厚度Hm为1～10μm、宽度W2、下表面Al组分为x1、上表面Al组分为0的第m层N型漂移层，且Al组分自该层下表面至该层上表面线性递减；
(C)在P型极化漂移层和N型极化漂移层上淀积金属，以制作阳极；
(D)在衬底的背面淀积金属，以制作阴极，完成整个器件的制作。
本发明器件与传统GaN基垂直型功率二极管比较，具有以下优点：
1.实现反向击穿电压的增加。
本发明通过在器件中采用P型极化漂移层和N型极化漂移层的方法来提高器件击穿电压，通过漂移层中Al组分的变化，借助极化效应在P型极化漂移层和N型极化漂移层中分别形成高浓度的三维电子气和三维空穴气；在反向耐压时，P型极化漂移层中的三维电子气和N型极化漂移层中的三维空穴气会起到反向偏置PN结的作用，使得器件内部电场强度，尤其是P型极化漂移层与N型极化漂移层交界面附近的电场强度显著增强，从而促使器件内部电场分布更加均匀，实现反向击穿电压的有效增加。
2.在提高器件击穿电压的同时，器件导通电阻显著减小。
本发明通过Al组分渐变在P型极化漂移层和N型极化漂移层中产生高浓度的三维电子气和三维空穴气，在器件反偏时三维电子气和三维空穴气形成的反偏PN结能够承受很高的反偏电压。同时，本发明器件在正向导通时，在不掺杂的情况下就能形成较高的输出电流，有助于减小器件的导通电阻，避免了传统GaN基垂直型功率二极管中采用减小漂移层掺杂浓度来提高击穿电压所引起的输出电流减小和导通电阻增大的问题。
以下结合附图和实施例进一步说明本发明的技术内容和效果。
附图说明
图1是传统GaN基垂直型功率二极管的结构图；
图2是本发明渐变组分漂移层垂直型功率二极管的结构图；
图3是本发明制作渐变组分漂移层垂直型功率二极管的流程图；
图4是对传统器件及本发明器件仿真所得的正向导通曲线图；
图5是对传统器件及本发明器件仿真所得的反向击穿曲线图；
具体实施方式
以下结合附图对本发明做详细描述：
参照图2，本发明的渐变组分漂移层垂直型功率二极管，包括：衬底1、P型极化漂移层2、N型极化漂移层3，P型极化漂移层2和N型极化漂移层3的上部淀积有阳极4，衬底1下部淀积有阴极5，其中：
所述衬底1，采用n+型GaN材料；
所述P型极化漂移层2，其由m层P型结构组成，且位于衬底1上部的左侧，即自下而上按第一层P型漂移层至第m层P型漂移层分布，各层均不掺杂且厚度Ti满足：T1≥T2≥...≥Ti≥…≥Tm，Ti是第i层的厚度，i为整数且m≥i≥1，T1为1～10μm，各层的宽度W1均相同，且均是由Al组分为自下而上线性递增的AlGaN半导体材料构成，即第一层P型漂移层的下表面Al组分为0，上表面Al组分为x1；第二层P型漂移层的下表面Al组分为x1，上表面Al组分为x2；依此类推，第m层P型漂移层下表面Al组分为xm-1，上表面Al组分为xm；Al组分满足：0≤x1≤x2≤…≤xm-1≤xm≤1，且第二层P型漂移层的上表面与下表面Al组分之差不小于第一层P型漂移层的上表面与下表面Al组分之差；第三层P型漂移层的上表面与下表面Al组分之差不小于第二层P型漂移层的上表面与下表面Al组分之差；依此类推，第m层P型漂移层的上表面与下表面Al组分之差不小于第m-1层P型漂移层的上表面与下表面Al组分之差；其中m根据器件实际使用要求确定，取值为大于等于1的整数；
所述N型极化漂移层3，其由m层N型结构组成，且位于衬底1上部的右侧，即自下而上按第一层N型漂移层至第m层N型漂移层分布，各层均不掺杂且厚度Hi满足：H1≤H2≤...≤Hi≤…≤Hm，Hi是第i层的厚度，Hi＝Tm+1-i，i为整数且m≥i≥1，Hm为1～10μm；各层的宽度W2均相同，各N型漂移层均是由Al组分为自下而上线性递减的AlGaN半导体材料构成，其中第一层N型漂移层下表面Al组分为xm，上表面Al组分为xm-1；第二层N型漂移层的下表面Al组分为xm-1，上表面Al组分为xm-2；以此类推，第m层N型漂移层下表面Al组分为x1，上表面Al组分为0；Al组分满足：0≤x1≤…≤xm-2≤xm-1≤xm≤1，且第二层N型漂移层的下表面与上表面Al组分之差不大于第一层N型漂移层的下表面与上表面Al组分之差；第三层N型漂移层的下表面与上表面Al组分之差不大于第二层N型漂移层的下表面与上表面Al组分之差；依此类推，第m层N型漂移层的下表面与上表面Al组分之差不大于第m-1层N型漂移层的下表面与上表面Al组分之差；其中m与P型极化漂移层2中的m取值相等。
所述阳极4，具有肖特基接触特性；
所述阴极5，具有欧姆接触特性。
参照图3，本发明制作渐变组分漂移层垂直型功率二极管的过程，给出如下三种实施例：
实施例一：制作漂移层层数m为1的渐变组分漂移层垂直型功率二极管。
步骤1.制作P型极化漂移层。
1.1)制作第一层P型漂移层，如图3a。
在采用n+型GaN的衬底上使用金属有机物化学气相淀积技术外延AlGaN半导体材料，形成厚度T1为1.0μm，下表面Al组分为0，上表面Al组分为0.15的第一层P型漂移层，且Al组分自该层下表面至上表面线性递增；
金属有机物化学气相淀积技术的工艺条件为：温度为980℃，压强为45Torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为35μmol/min，铝源流量从5μmol/min线性递增至10mol/min；
1.2)刻蚀第一层P型漂移层，如图3c。
在第一层P型漂移层上制作掩模，利用该掩模在第一层P型漂移层右侧使用反应离子刻蚀技术进行刻蚀，刻蚀时确保第一层P型漂移层宽度为0.75μm，刻蚀至衬底上表面为止，第一层P型漂移层即为P型极化漂移层；
反应离子刻蚀技术的工艺条件为：Cl2流量为15sccm，压强为10mT，功率为100W。
步骤2.制作N型极化漂移层，如图3d。
在第一层P型漂移层上制作掩模，利用该掩模在第一层P型漂移层右侧的n+型GaN衬底上使用金属有机物化学气相淀积技术外延AlGaN半导体材料，形成厚度为1.0μm,宽度为0.75μm，下表面Al组分为0.15，上表面Al组分为0的第一层N型漂移层，且Al组分自该层下表面至该层上表面线性递减，第一层N型漂移层即为N型极化漂移层；
金属有机物化学气相淀积技术的工艺条件为：温度为980℃，压强为45Torr，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为35μmol/min，铝源流量从10mol/min线性递减至5μmol/min。
步骤3.制作阳极，如图3f。
使用电子束蒸发技术，在P型极化漂移层和N型极化漂移层上淀积Ni/Au/Ni组合金属，以制作阳极，其中：所淀积的金属自下而上依次为：Ni的厚度为0.02μm，Au的厚度为0.2μm，Ni的厚度为0.04μm；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤4.制作阴极，如图3g。
使用电子束蒸发技术，在衬底1的背面淀积Ti/Au/Ni组合金属，以制作阴极，完成整个器件的制作，其中：所淀积的金属自下而上依次为：Ti的厚度为0.02μm，Au的厚度为0.3μm，Ni的厚度为0.05μm；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
实施例二：制作漂移层层数m为2的渐变组分漂移层垂直型功率二极管。
第一步.制作P型极化漂移层。
1a)制作第一层P型漂移层，如图3a。
在采用n+型GaN的衬底上使用金属有机物化学气相淀积技术外延AlGaN半导体材料，形成厚度T1为1.0μm，下表面Al组分为0，上表面Al组分为0.1的第一层P型漂移层，且Al组分自该层下表面至上表面线性递增；
金属有机物化学气相淀积技术的工艺条件为：温度为980℃，压强为45Torr，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为35μmol/min，铝源流量从5μmol/min线性递增至7mol/min；
1b)制作第二层P型漂移层，如图3b。
使用金属有机物化学气相淀积技术，在第一层P型漂移层上外延AlGaN半导体材料，形成厚度为T2为1.0μm，下表面Al组分为0.1，上表面Al组分为0.3的第二层P型漂移层，且Al组分自该层下表面至该层上表面线性递增；
金属有机物化学气相淀积技术的工艺条件为：温度为980℃，压强为45Torr，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为35μmol/min，铝源流量从7mol/min线性递增至20mol/min；
1c)刻蚀第一层P型漂移层和第二层P型漂移层，如图3c。
在第二层P型漂移层上制作掩模，利用该掩模在第二层P型漂移层右侧使用反应离子刻蚀技术进行刻蚀，刻蚀时确保第一层P型漂移层和第二层P型漂移层的宽度均为2μm，刻蚀至衬底上表面为止，第一层P型漂移层和第二层P型漂移层构成P型极化漂移层；
反应离子刻蚀技术的工艺条件为：Cl2流量为15sccm，压强为10mT，功率为100W。
第二步.制作N型极化漂移层。
2a)制作第一层N型漂移层，如图3d。
在第二层P型漂移层上制作掩模，利用该掩模在第二层P型漂移层右侧的n+型GaN衬底上使用金属有机物化学气相淀积技术外延AlGaN半导体材料，形成厚度为1.0μm,宽度为2μm，下表面Al组分为0.3，上表面Al组分为0.1的第一层N型漂移层，且Al组分自该层下表面至该层上表面线性递减；
金属有机物化学气相淀积技术的工艺条件为：温度为980℃，压强为45Torr，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为35μmol/min，铝源流量从20mol/min线性递减至7mol/min。
2b)制作第二层N型漂移层，如图3e。
利用步骤2a)所制作的掩模在第一层N型漂移层上使用金属有机物化学气相淀积技术外延AlGaN半导体材料，形成厚度为1.0μm,宽度为2μm,下表面Al组分为0.1，上表面Al组分为0的第二层N型漂移层，且Al组分自该层下表面至该层上表面线性递减；
金属有机物化学气相淀积技术的工艺条件为：温度为980℃，压强为45Torr，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为35μmol/min，铝源流量从7mol/min线性递减至5mol/min。
第三步.制作阳极，如图3f。
此步骤具体实施与实施例一中的步骤3相同；
第四步.制作阴极，如图3g。
此步骤具体实施与实施例一中的步骤4相同；
实施例三：制作漂移层层数m为3的渐变组分漂移层垂直型功率二极管。
步骤A.制作P型极化漂移层。
A1)制作第一层P型漂移层，如图3a。
在采用n+型GaN的衬底上使用金属有机物化学气相淀积技术在温度为980℃、压强为40Torr、氢气流量为3800sccm、氨气流量为3800sccm、镓源流量为30μmol/min、铝源流量从5μmol/min线性递增至7mol/min的工艺条件下，外延AlGaN半导体材料，形成厚度T1为2.0μm，下表面Al组分为0，上表面Al组分为0.1的第一层P型漂移层，且Al组分自该层下表面至上表面线性递增；
A2)制作第二层P型漂移层，如图3b。
在第一层P型漂移层上使用金属有机物化学气相淀积技术在温度为980℃、压强为40Torr、氢气流量为3800sccm、氨气流量为3800sccm、镓源流量为30μmol/min、铝源流量从7mol/min线性递增至15mol/min的工艺条件下，外延AlGaN半导体材料，形成厚度为T2为1.0μm，下表面Al组分为0.1，上表面Al组分为0.2的第二层P型漂移层，且Al组分自该层下表面至该层上表面线性递增；
A3)制作第三层P型漂移层，如图3b。
使用金属有机物化学气相淀积技术，在温度为980℃、压强为40Torr、氢气流量为3800sccm、氨气流量为3800sccm、镓源流量为30μmol/min、铝源流量从15mol/min线性递增至20mol/min的工艺条件下，在第二层P型漂移层上外延AlGaN半导体材料，形成厚度为T3为0.5μm，下表面Al组分为0.2，上表面Al组分为0.3的第三层P型漂移层，且Al组分自该层下表面至该层上表面线性递增；
A4)刻蚀第一层P型漂移层、第二层P型漂移层和第三层P型漂移层，如图3c。
在第三层P型漂移层上制作掩模，利用该掩模在第三层P型漂移层右侧使用反应离子刻蚀技术在Cl2流量为15sccm、压强为10mT、功率为100W的工艺条件下进行刻蚀，刻蚀时确保第一层P型漂移层、第二层P型漂移层和第三层P型漂移层的宽度均为3μm，刻蚀至衬底上表面为止，第一层P型漂移层、第二层P型漂移层和第三层P型漂移层构成P型极化漂移层。
步骤B.制作N型极化漂移层。
B1)制作第一层N型漂移层，如图3d。
在第三层P型漂移层上制作掩模，利用该掩模在第三层P型漂移层右侧的n+型GaN衬底上使用金属有机物化学气相淀积技术在温度为980℃、压强为40Torr、氢气流量为3800sccm、氨气流量为3800sccm、镓源流量为30μmol/min、铝源流量从20mol/min线性递减至15mol/min的工艺条件下，外延AlGaN半导体材料，形成厚度为0.5μm,宽度为3μm，下表面Al组分为0.3，上表面Al组分为0.2的第一层N型漂移层，且Al组分自该层下表面至该层上表面线性递减；
B2)制作第二层N型漂移层，如图3e。
利用步骤B1)所制作的掩模在第一层N型漂移层上使用金属有机物化学气相淀积技术在温度为980℃、压强为40Torr、氢气流量为3800sccm、氨气流量为3800sccm、镓源流量为30μmol/min、铝源流量从15mol/min线性递减至7mol/min的工艺条件下，外延AlGaN半导体材料，形成厚度为1.0μm,宽度为3μm,下表面Al组分为0.2，上表面Al组分为0.1的第二层N型漂移层，且Al组分自该层下表面至该层上表面线性递减；
B3)制作第三层N型漂移层，如图3e。
利用步骤B2)所制作的掩模在第二层N型漂移层上使用金属有机物化学气相淀积技术在温度为980℃、压强为40Torr、氢气流量为3800sccm、氨气流量为3800sccm、镓源流量为30μmol/min、铝源流量从7mol/min线性递减至5mol/min的工艺条件下，外延AlGaN半导体材料，形成厚度为2.0μm,宽度为3μm,下表面Al组分为0.1，上表面Al组分为0的第三层N型漂移层，且Al组分自该层下表面至该层上表面线性递减；第一层N型漂移层、第二层N型漂移层和第三层N型漂移层组成N型极化漂移层。
步骤C.制作阳极，如图3f。
此步骤具体实施与实施例一中的步骤3相同；
步骤D.制作阴极，如图3g。
此步骤具体实施与实施例一中的步骤4相同；
本发明的效果可通过以下仿真进一步说明。
仿真1：对传统GaN基垂直型功率二极管和本发明器件分别进行正向导通仿真，结果如图4，其中本发明器件采用的漂移层层数m为3。
由图4可以看出，正向导通情况下，本发明器件正向导通曲线的斜率大于传统器件正向导通曲线的斜率，说明本发明器件的导通电阻小于传统器件的导通电阻。
仿真2：对传统GaN基垂直型功率二极管和本发明器件分别进行反向击穿仿真，结果如图5，其中本发明器件采用的漂移层层数m为3。
由图5可以看出，传统GaN基垂直型功率二极管发生击穿，即阴极电流迅速增加，时的阴极电压大约在360V，而本发明器件发生击穿时的阴极电压大约在620V。
综上，本发明器件在具有更高的正向导通电流和更低的导通电阻的情况下，其击穿电压大于传统GaN基垂直型功率二极管的击穿电压。
以上描述仅是本发明的几个具体实施例，并不构成对本发明的限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。

Claims (10)

1.一种渐变组分漂移层功率二极管，包括:衬底(1)、P型极化漂移层(2)、N型极化漂移层(3)，P型极化漂移层(2)和N型极化漂移层(3)的上部淀积有阳极(4)，衬底(1)下部淀积有阴极(5)，其特征在于：
所述P型极化漂移层(2)，其由m层P型结构组成，且位于衬底(1)上部的左侧，即自下而上按第一层P型漂移层(21)至第m层P型漂移层(2m)分布，各P型漂移层均是由Al组分为自下而上线性递增的AlGaN半导体材料构成，其中m根据器件实际使用要求确定，取值为大于等于1的整数；
所述N型极化漂移层(3)，其由m层N型结构组成，且位于衬底(1)上部的右侧，即自下而上按第一层N型漂移层(31)至第m层N型漂移层(3m)分布，各N型漂移层均是由Al组分为自下而上线性递减的AlGaN半导体材料构成，其中m与P型极化漂移层(2)中的m取值相等。
2.根据权利要求1所述的二极管，其特征在于P型极化漂移层(2)的各层均不掺杂且厚度Ti满足：T1≥T2≥...≥Ti≥…≥Tm，i为整数且m≥i≥1，T1为1～10μm；各层的宽度W1均相同。
3.根据权利要求1所述的二极管，其特征在于N型极化漂移层(3)的各层均不掺杂且厚度Hi满足：H1≤H2≤...≤Hi≤…≤Hm和Hi＝Tm+1-i，i为整数且m≥i≥1，Hm为1～10μm；各层的宽度W2均相同。
4.根据权利要求1所述的二极管，其特征在于P型极化漂移层(2)各层中AlGaN半导体材料的Al组分自下而上线性递增，按如下参数渐变：
第一层P型漂移层(21)的下表面Al组分为0，上表面Al组分为x1；
第二层P型漂移层(22)的下表面Al组分为x1，上表面Al组分为x2；
第i层P型漂移层(2i)下表面Al组分为xi-1，上表面Al组分为xi；
第m层P型漂移层(2m)下表面Al组分为xm-1，上表面Al组分为xm；
其中，Al组分满足：0≤x1≤…≤xi≤…≤xm≤1，1≤i≤m；
第二层P型漂移层的上表面与下表面Al组分之差不小于第一层P型漂移层的上表面与下表面Al组分之差；
第三层P型漂移层的上表面与下表面Al组分之差不小于第二层P型漂移层的上表面与下表面Al组分之差；
依此类推，第m层P型漂移层的上表面与下表面Al组分之差不小于第m-1层P型漂移层的上表面与下表面Al组分之差。
5.根据权利要求1所述的二极管，其特征在于N型极化漂移层(3)各层中AlGaN半导体材料的Al组分均自下而上线性递减，按如下参数渐变：
第一层N型漂移层(31)下表面Al组分为xm，上表面Al组分为xm-1；
第二层N型漂移层(32)的下表面Al组分为xm-1，上表面Al组分为xm-2；
第i层N型漂移层(3i)下表面Al组分为xm+1-i，上表面Al组分为xm-i；
第m层N型漂移层(3m)下表面Al组分为x1，上表面Al组分为0；
其中，Al组分满足：0≤x1≤…≤xi≤…≤xm≤1，1≤i≤m；
第二层N型漂移层的下表面与上表面Al组分之差不大于第一层N型漂移层的下表面与上表面Al组分之差；
第三层N型漂移层的下表面与上表面Al组分之差不大于第二层N型漂移层的下表面与上表面Al组分之差；
依此类推，第m层N型漂移层的下表面与上表面Al组分之差不大于第m-1层N型漂移层的下表面与上表面Al组分之差。
6.一种制作渐变组分漂移层功率二极管的方法，包括如下过程：
(A)制作P型极化漂移层：
A1)在采用n+型GaN的衬底上外延AlGaN半导体材料，形成厚度T1为1～10μm，下表面Al组分为0，上表面Al组分为x1的第一层P型漂移层，且Al组分自该层下表面至上表面线性递增；
A2)在步骤A1)所制作的第一层P型漂移层上外延AlGaN半导体材料，形成厚度为T2，下表面Al组分为x1，上表面Al组分为x2的第二层P型漂移层，且Al组分自该层下表面至该层上表面线性递增；
依次类推，直至形成厚度为Tm、下表面Al组分为xm-1，上表面Al组分为xm的第m层P型漂移层，且Al组分自该层下表面至该层上表面线性递增；
A3)在第m层P型漂移层上制作掩模，利用该掩模在第m层P型漂移层右侧进行刻蚀，刻蚀时确保第一层P型漂移层至第m层P型漂移层的宽度W1均相同，刻蚀至衬底上表面为止；
(B)制作N型极化漂移层：
B1)在第m层P型漂移层上制作掩模，利用该掩模在第m层P型漂移层右侧的n+型GaN衬底上外延AlGaN半导体材料，形成厚度为H1、宽度W2、下表面Al组分为xm、上表面Al组分为xm-1的第一层N型漂移层，且Al组分自该层下表面至该层上表面线性递减；
B2)利用步骤B1)所制作的掩模在第一层N型漂移层上外延AlGaN半导体材料，形成厚度为H2、宽度W2、下表面Al组分为xm-1、上表面Al组分为xm-2的第二层N型漂移层，且Al组分自该层下表面至该层上表面线性递减；
依次类推，直至形成厚度Hm为1～10μm、宽度W2、下表面Al组分为x1、上表面Al组分为0的第m层N型漂移层，且Al组分自该层下表面至该层上表面线性递减；
(C)在P型极化漂移层和N型极化漂移层上淀积金属，以制作阳极；
(D)在衬底的背面淀积金属，以制作阴极，完成整个器件的制作。
7.根据权利要求6所述的方法，其特征在于第一层P型漂移层至第m层P型漂移层，其各层厚度Ti，满足：T1≥T2≥...≥Ti≥…≥Tm，i为整数且m≥i≥1，T1为1～10μm。
8.根据权利要求6所述的方法，其特征在于第一层N型漂移层至第m层N型漂移层，其各层厚度Hi，满足：H1≤H2≤...≤Hi≤…≤Hm和Hi＝Tm+1-i，i为整数且m≥i≥1，Hm为1～10μm。
9.根据权利要求6所述的方法，其特征在于：第一层P型漂移层至第m层P型漂移层中Al组分，满足关系式：0≤x1≤…≤xi≤…≤xm≤1，1≤i≤m，m根据器件实际使用要求确定，取值为大于等于1的整数；
该关系式中，第二层P型漂移层的上表面与下表面Al组分之差不小于第一层P型漂移层的上表面与下表面Al组分之差；第三层P型漂移层的上表面与下表面Al组分之差不小于第二层P型漂移层的上表面与下表面Al组分之差；依此类推，第m层P型漂移层的上表面与下表面Al组分之差不小于第m-1层P型漂移层的上表面与下表面Al组分之差。
10.根据权利要求6所述的方法，其特征在于：第一层N型漂移层至第m层N型漂移层中Al组分，满足关系式：0≤x1≤…≤xi≤…≤xm≤1，1≤i≤m，m根据器件实际使用要求确定，取值为大于等于1的整数；
该关系式中，第二层N型漂移层的下表面与上表面Al组分之差不大于第一层N型漂移层的下表面与上表面Al组分之差；第三层N型漂移层的下表面与上表面Al组分之差不大于第二层N型漂移层的下表面与上表面Al组分之差；依此类推，第m层N型漂移层的下表面与上表面Al组分之差不大于第m-1层N型漂移层的下表面与上表面Al组分之差。
CN201810321820.9A 2018-04-11 2018-04-11 渐变组分漂移层垂直型功率二极管及其制作方法 Active CN108598147B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810321820.9A CN108598147B (zh) 2018-04-11 2018-04-11 渐变组分漂移层垂直型功率二极管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810321820.9A CN108598147B (zh) 2018-04-11 2018-04-11 渐变组分漂移层垂直型功率二极管及其制作方法

Publications (2)

Publication Number Publication Date
CN108598147A true CN108598147A (zh) 2018-09-28
CN108598147B CN108598147B (zh) 2020-10-23

Family

ID=63621772

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810321820.9A Active CN108598147B (zh) 2018-04-11 2018-04-11 渐变组分漂移层垂直型功率二极管及其制作方法

Country Status (1)

Country Link
CN (1) CN108598147B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021094875A1 (en) * 2019-11-12 2021-05-20 King Abdullah University Of Science And Technology Semiconductor device having a diode structure
CN116741812A (zh) * 2023-08-11 2023-09-12 深圳天狼芯半导体有限公司 一种基于n-bal提高电流密度的超结肖特基二极管及制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103400865A (zh) * 2013-07-31 2013-11-20 中国电子科技集团公司第十三研究所 基于极化掺杂的GaN肖特基二极管
CN103579297A (zh) * 2012-08-09 2014-02-12 无锡维赛半导体有限公司 一种高压肖特基二极管
CN104966741A (zh) * 2015-07-03 2015-10-07 杭州电子科技大学 一种基于极化掺杂效应的太赫兹二极管及其工艺实现方法
CN106252403A (zh) * 2016-08-29 2016-12-21 中国科学院半导体研究所 一种hemt外延结构及制备方法
WO2017180633A1 (en) * 2016-04-11 2017-10-19 The Regents Of The University Of California Method to achieve active p-type layer/layers in iii-nitride epitaxial or device structures having buried p-type layers

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103579297A (zh) * 2012-08-09 2014-02-12 无锡维赛半导体有限公司 一种高压肖特基二极管
CN103400865A (zh) * 2013-07-31 2013-11-20 中国电子科技集团公司第十三研究所 基于极化掺杂的GaN肖特基二极管
CN104966741A (zh) * 2015-07-03 2015-10-07 杭州电子科技大学 一种基于极化掺杂效应的太赫兹二极管及其工艺实现方法
WO2017180633A1 (en) * 2016-04-11 2017-10-19 The Regents Of The University Of California Method to achieve active p-type layer/layers in iii-nitride epitaxial or device structures having buried p-type layers
CN106252403A (zh) * 2016-08-29 2016-12-21 中国科学院半导体研究所 一种hemt外延结构及制备方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021094875A1 (en) * 2019-11-12 2021-05-20 King Abdullah University Of Science And Technology Semiconductor device having a diode structure
CN116741812A (zh) * 2023-08-11 2023-09-12 深圳天狼芯半导体有限公司 一种基于n-bal提高电流密度的超结肖特基二极管及制备方法

Also Published As

Publication number Publication date
CN108598147B (zh) 2020-10-23

Similar Documents

Publication Publication Date Title
CN103000698B (zh) 一种SiC结势垒肖特基二极管及其制作方法
CN103579375B (zh) 一种SiC肖特基二极管及其制作方法
CN103618006A (zh) 一种快恢复二极管及其制造方法
CN107369720B (zh) 一种p型金刚石高低势垒肖特基二极管及其制备方法
CN113644129B (zh) 一种具有台阶式P型GaN漏极结构的逆阻型HEMT
CN110504329A (zh) 一种低导通电阻高耐压金刚石功率二极管的制备方法
CN104900689A (zh) 降低基区电阻率的GaN基HBT外延结构及生长方法
CN111834455B (zh) 增强型高电子迁移率晶体管及其制作方法
CN102820323B (zh) 纳米碳化硅/晶体碳化硅双缓变结快速恢复二极管及其制备方法
CN108598147A (zh) 渐变组分漂移层垂直型功率二极管及其制作方法
CN109786484A (zh) 一种双异质结和复合钝化层的impatt二极管及其制作方法
CN115411095A (zh) 具有介电调控混合场板终端的sbd结构及其制备方法
CN108807555A (zh) 一种肖特基二极管器件
CN103367416B (zh) 离子注入的一维电子气GaN基HEMT器件及制备方法
Hao et al. 1 kV Vertical $\beta $-Ga 2 O 3 Heterojunction Barrier Schottky Diode with Hybrid Unipolar and Bipolar Operation
CN102842613B (zh) 双异质结构氮化镓基高电子迁移率晶体管结构及制作方法
CN105226104B (zh) 一种碳化硅肖特基二极管及其制备方法
CN111863961B (zh) 异质结场效应晶体管
CN111863953B (zh) 功率开关器件及其制作方法
CN107068739B (zh) 弧形栅场板电流孔径功率器件
CN107146811A (zh) 基于阻挡层调制结构的电流孔径功率晶体管及其制作方法
CN107170797B (zh) 基于漏场板的电流孔径异质结晶体管及其制作方法
CN107068740B (zh) 源阶梯场板垂直型功率晶体管
CN107154435B (zh) 阶梯电流阻挡层垂直型功率器件
CN107170798B (zh) 基于栅场板和漏场板的垂直型功率器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant