CN107146811A - 基于阻挡层调制结构的电流孔径功率晶体管及其制作方法 - Google Patents

基于阻挡层调制结构的电流孔径功率晶体管及其制作方法 Download PDF

Info

Publication number
CN107146811A
CN107146811A CN201710197643.3A CN201710197643A CN107146811A CN 107146811 A CN107146811 A CN 107146811A CN 201710197643 A CN201710197643 A CN 201710197643A CN 107146811 A CN107146811 A CN 107146811A
Authority
CN
China
Prior art keywords
layer
aperture
barrier
barrier layer
thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710197643.3A
Other languages
English (en)
Other versions
CN107146811B (zh
Inventor
毛维
石朋毫
王海永
郝跃
艾治州
马晓华
张弘
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201710197643.3A priority Critical patent/CN107146811B/zh
Publication of CN107146811A publication Critical patent/CN107146811A/zh
Application granted granted Critical
Publication of CN107146811B publication Critical patent/CN107146811B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003—Nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于阻挡层调制结构的电流孔径功率晶体管，主要解决现有同类器击穿电压低与导通电阻大的问题，其包括：衬底(1)、漂移层(2)、电流孔径层(3)、左右两个对称的多级阶梯结构的电流阻挡层(4)、沟道层(6)、势垒层(7)和钝化层(12)，势垒层(7)上的两侧淀积有两个源极(9)，两个源极(9)下方通过离子注入形成两个注入区(8)，两个源极(9)之间的势垒层(7)上淀积有栅极(10)，衬底(1)下面淀积有漏极(11)，钝化层(12)完全包裹除在漏极底部以外所有区域，两个对称电流阻挡层(4)之间形成孔径(5)。本发明击穿电压高、工艺简单、导通电阻小、成品率高，可用于电力电子系统。

Description

基于阻挡层调制结构的电流孔径功率晶体管及其制作方法
技术领域
本发明属于微电子技术领域，涉及半导体器件，特别是基于阻挡层调制结构的电流孔径功率晶体管，可用于电力电子系统。
技术背景
功率半导体器件是电力电子技术的核心元件，随着能源和环境问题的日益突出，研发新型高性能、低损耗功率器件就成为提高电能利用率、节约能源、缓解能源危机的有效途径之一。而在功率器件研究中，高速、高压与低导通电阻之间存在着严重的制约关系，合理、有效地改进这种制约关系是提高器件整体性能的关键。随着微电子技术的发展，传统第一代Si半导体和第二代GaAs半导体功率器件性能已接近其材料本身决定的理论极限。为了能进一步减少芯片面积、提高工作频率、提高工作温度、降低导通电阻、提高击穿电压、降低整机体积、提高整机效率，以GaN为代表的宽禁带半导体材料，凭借其更大的禁带宽度、更高的临界击穿电场和更高的电子饱和漂移速度，且化学性能稳定、耐高温、抗辐射等突出优点，在制备高性能功率器件方面脱颖而出，应用潜力巨大。特别是采用GaN基异质结结构的横向高电子迁移率晶体管，即横向GaN基高电子迁移率晶体管HEMT器件，更是因其低导通电阻、高击穿电压、高工作频率等特性，成为了国内外研究和应用的热点、焦点。
然而，在横向GaN基HEMT器件中，为了获得更高的击穿电压，需要增加栅漏间距，这会增大器件尺寸和导通电阻，减小单位芯片面积上的有效电流密度和芯片性能，从而导致芯片面积和研制成本的增加。此外，在横向GaN基HEMT器件中，由高电场和表面态所引起的电流崩塌问题较为严重，尽管当前已有众多抑制措施，但电流崩塌问题依然没有得到彻底解决。为了解决上述问题，研究者们提出了垂直型GaN基电流孔径异质结场效应器件，也是一种电流孔径功率晶体管，参见AlGaN/GaN current aperture vertical electrontransistors,IEEE Device Research Conference,pp.31-32,2002。GaN基电流孔径异质结场效应器件可通过增加漂移层厚度提高击穿电压，避免了牺牲器件尺寸和导通电阻的问题，因此可以实现高功率密度芯片。而且在GaN基电流孔径异质结场效应器件中，高电场区域位于半导体材料体内，这可以彻底地消除电流崩塌问题。2004年，Ilan Ben-Yaacov等人利用刻蚀后MOCVD再生长沟道技术研制出AlGaN/GaN电流孔径异质结场效应器件，该器件未采用钝化层，最大输出电流为750mA/mm，跨导为120mS/mm，两端栅击穿电压为65V，且电流崩塌效应得到显著抑制，参见AlGaN/GaN current aperture vertical electrontransistors with regrown channels,Journal of Applied Physics,Vol.95,No.4,pp.2073-2078,2004。2012年，Srabanti Chowdhury等人利用Mg离子注入电流阻挡层结合等离子辅助MBE再生长AlGaN/GaN异质结的技术，研制出基于GaN衬底的电流孔径异质结场效应器件，该器件采用3μm漂移区，最大输出电流为4kA·cm-2，导通电阻为2.2mΩ·cm2，击穿电压为250V，且抑制电流崩塌效果好，参见CAVET on Bulk GaN Substrates AchievedWith MBE-Regrown AlGaN/GaN Layers to Suppress Dispersion,IEEE Electron DeviceLetters,Vol.33,No.1,pp.41-43,2012。同年，由Masahiro Sugimoto等人提出的一种增强型GaN基电流孔径异质结场效应器件获得授权，参见Transistor,US8188514B2,2012。此外，2014年，Hui Nie等人基于GaN衬底研制出一种增强型GaN基电流孔径异质结场效应器件，该器件阈值电压为0.5V，饱和电流大于2.3A，击穿电压为1.5kV，导通电阻为2.2mΩ·cm2，参见1.5-kV and2.2-mΩ-cm2Vertical GaN Transistors on Bulk-GaN Substrates,IEEEElectron Device Letters,Vol.35,No.9,pp.939-941,2014。
传统GaN基电流孔径异质结场效应器件是基于GaN基宽禁带半导体异质结结构，其包括：衬底1、漂移层2、电流孔径层3、左、右两个对称的电流阻挡层4、孔径5、沟道层6、势垒层7和钝化层12，势垒层7上面的两侧淀积有源极9，源极9下方通过注入形成两个注入区8，源极9之间的势垒层7上面淀积有栅极10，衬底1下面淀积有漏极11，钝化层12完全包裹除了漏极底部以外的所有区域，如图1所示。
经过十多年的理论和实验研究，研究者们发现，上述传统GaN基电流孔径异质结场效应器件结构上存在固有缺陷，会导致器件中电场强度分布极不均匀，尤其是在电流阻挡层与孔径区域交界面下方附近的半导体材料中存在极高的电场峰值，从而引起器件过早击穿。这使得实际工艺中很难实现通过增加n型GaN漂移层的厚度来持续提高器件的击穿电压。因此，传统结构GaN基电流孔径异质结场效应器件的击穿电压普遍不高。为了获得更高的器件击穿电压，并可以通过增加n型GaN漂移层的厚度来持续提高器件的击穿电压，2013年，Zhongda Li等人利用数值仿真技术研究了一种基于超结的增强型GaN基电流孔径异质结场效应器件，研究结果表明超结结构可以有效调制器件内部的电场分布，使处于关态时器件内部各处电场强度趋于均匀分布，因此器件击穿电压可达5～20kV，且采用3μm半柱宽时击穿电压为12.4kV，而导通电阻为4.2mΩ·cm2，参见Design and Simulation of 5-20-kV GaN Enhancement-Mode Vertical Superjunction HEMT,IEEE Transactions onElectron Decices,Vol.60,No.10,pp.3230-3237,2013。采用超结的GaN基电流孔径异质结场效应器件从理论上可以获得高击穿电压，且可实现击穿电压随n型GaN漂移层厚度的增加而持续提高，是目前国内外已报道文献中击穿电压最高的一种非常有效的大功率器件结构。然而，在采用超结结构的GaN基电流孔径异质结场效应器件中，当器件导通时超结附近会产生额外的导通电阻，且该导通电阻会随着漂移层厚度的增加而不断增加，因此虽然器件的击穿电压随着漂移层厚度的增加而提高，但是器件的导通电阻也会相应的增加，器件中击穿电压与导通电阻之间的矛盾并没有彻底解决。因此，探索和研发击穿电压高、导通电阻小的新型GaN基电流孔径异质结场效应器件，非常必要、迫切，具有重要的现实意义。
发明内容
本发明的目的在于针对上述已有技术的不足，提供一种基于阻挡层调制结构的电流孔径功率晶体管及其制作方法，以减小器件的导通电阻，提高器件的击穿电压，并实现击穿电压的可持续增加，显著缓解器件击穿电压与导通电阻之间的矛盾，改善器件的击穿特性和可靠性。
为实现上述目的，本发明的技术方案是这样实现的：
一、器件结构
一种基于阻挡层调制结构的电流孔径功率晶体管，包括:衬底1、漂移层2、电流孔径层3、两个对称的电流阻挡层4、沟道层6、势垒层7和钝化层12，势垒层上淀积有栅极10，势垒层上的两侧淀积有两个源极9，每个源极的下方设有注入区8，衬底下面淀积有漏极11，两个对称的电流阻挡层之间形成孔径5，钝化层完全包裹在除漏极底部以外的所有区域外面，其特征在于：
所述电流孔径层，是由自下而上的第一孔径层至第m孔径层所构成的多层结构；
所述电流阻挡层，是由自下而上的第一阻挡层至第m阻挡层所构成的m级阶梯结构，且第一阻挡层的厚度与第一孔径层的厚度相同，第二阻挡层的厚度与第二孔径层的厚度相同，第m阻挡层的厚度与第m孔径层的厚度相同。
二、制作方法
本发明制作基于阻挡层调制结构的电流孔径功率晶体管的方法，包括如下过程：
A.在采用n+型GaN的衬底1上外延n-型GaN半导体材料，形成厚度为3～10μm、掺杂浓度为1×1015～1×1018cm-3的漂移层2；
B.在漂移层2上外延n型GaN半导体材料，形成掺杂浓度为1×1015～1×1018cm-3的第一孔径层31；
C.在第一孔径层31上制作一次掩模，利用该掩模在第一孔径层内的两侧位置注入剂量为1×1015～1×1016cm-2的p型杂质，制作两个第一阻挡层41；
D.制作第二孔径层32至第m孔径层3m和第二阻挡层42至第m阻挡层4m：
D1)在第一孔径层31和左右两个第一阻挡层41上外延n型GaN半导体材料，形成掺杂浓度为1×1015～1×1018cm-3的第二孔径层32；
D2)在第二孔径层32上制作掩模，并利用该掩模在第二孔径层32内的两侧位置注入剂量为1×1015～1×1016cm-2的p型杂质，制作左、右两个对称的第二阻挡层42；
D3)在第二孔径层32和左右两个第二阻挡层42上外延n型GaN半导体材料，形成掺杂浓度为1×1015～1×1018cm-3第三孔径层33；
D4)在第三孔径层33上制作掩模，并利用该掩模在第三孔径层33内的两侧位置注入剂量为1×1015～1×1016cm-2的p型杂质，制作左、右两个对称的第三阻挡层43；
依次类推，直至形成第m孔径层3m和左、右两个对称的第m阻挡层4m，m根据器件实际使用要求确定，取值为大于等于2的整数；
该第一孔径层31至第m孔径层3m构成电流孔径层3，该左、右对称的两个第一阻挡层41至左、右对称的两个第m阻挡层4m构成左、右两个对称的阶梯结构电流阻挡层4，两个电流阻挡层4之间形成孔径5；第一阻挡层41至第m阻挡层4m的p型杂质注入剂量，依次增大或均相同；
E.在两个电流阻挡层4和孔径5上部外延GaN半导体材料，形成厚度为0.04～0.2μm的沟道层6；
F.在沟道层6上部外延GaN基宽禁带半导体材料，形成厚度为5～50nm的势垒层7；
G.在势垒层7上部制作掩模，利用该掩模在势垒层内两侧注入剂量为1×1015～1×1016cm-2的n型杂质，以制作注入区8，其中，两个注入区的深度均大于势垒层厚度，且小于沟道层6与势垒层两者的总厚度；
H.在两个注入区8上部和势垒层7上部制作掩模，利用该掩模在两个注入区上部淀积金属，以制作源极9；
I.在源极9上部和势垒层7上部制作掩模，利用该掩模在势垒层上淀积金属，以制作栅极10，栅极10与两个电流阻挡层4在水平方向上的交叠长度大于0μm；
J.在衬底1的背面淀积金属，以制作漏极11；
K.在除了漏极11底部以外的其他所有区域淀积绝缘介质材料，形成包裹的钝化层12。
本发明器件与传统GaN基电流孔径异质结场效应器件比较，具有以下优点：
1.实现击穿电压持续增加。
本发明采用多级阶梯形式的电流阻挡层，使器件内部的各级阻挡层与孔径层交界面下方附近均会产生一个电场峰值，且通过调整各级阻挡层的厚度、宽度和掺杂浓度，可以使得各级阻挡层与孔径层交界面下方附近的电场峰值近似相等，且小于GaN基宽禁带半导体材料的击穿电场，从而提高了器件的击穿电压；此外，通过增加电流阻挡层的阶梯数目可实现击穿电压的持续增加。
2.在提高器件击穿电压的同时，器件导通电阻会进一步减小。
本发明通过采用多级阶梯形式的电流阻挡层结构来提高器件击穿电压，由于第一阻挡层至第m阻挡层距漂移层中心的水平距离依次减小，当器件导通时，在器件漂移层中除了第m阻挡层所产生的耗尽区会对电流的输运有一定影响，产生一定导通电阻外，其余各级阻挡层所产生的耗尽区由于远离孔径中心，即电流通路，所以几乎不会影响器件的导通电阻。通过调整本发明器件中各级阻挡层的厚度、宽度和掺杂浓度，还可以进一步减小器件的导通电阻。因此，随着电流阻挡层阶梯数目的增加，器件的击穿电压持续增加，而导通电阻会进一步减小。
以下结合附图和实施例进一步说明本发明的技术内容和效果。
附图说明
图1是传统GaN基电流孔径异质结场效应器件的结构图；
图2是本发明基于阻挡层调制结构的电流孔径功率晶体管的结构图；
图3是本发明制作基于阻挡层调制结构的电流孔径功率晶体管的流程图；
图4是对传统器件及本发明器件仿真所得的击穿曲线图；
图5是对传统器件和本发明器件仿真所得正向导通情况下的输出电流图。
具体实施方式
参照图2，本发明基于阻挡层调制结构的电流孔径功率晶体管是基于GaN基宽禁带半导体异质结结构，其包括：衬底1、漂移层2、电流孔径层3、电流孔径层3内有左右两个对称的电流阻挡层4、孔径5、沟道层6、势垒层7和钝化层12，该势垒层7上面两侧淀积有源极9，两个源极9下方有通过离子注入形成的两个注入区8，两个源极9之间的势垒层上淀积有栅极10，衬底下面淀积有漏极11，钝化层12完全包裹除了漏极底部以外的所有区域。其中：
所述漂移层2，位于衬底1上部，其厚度为3～10μm；
所述电流孔径层3，是由自下而上的第一孔径层31至第m孔径层3m所构成的多层结构，且各孔径层掺杂浓度均为1×1015～1×1018cm-3，m是根据器件实际使用要求确定，其值为大于等于2的整数，第一孔径层31位于漂移层2上部；
所述电流阻挡层4，是由自下而上的第一阻挡层41至第m阻挡层4m所构成的m级阶梯结构，m是根据器件实际使用要求确定，其值为大于等于2的整数；且第一阻挡层41的厚度与第一孔径层31的厚度相同，第二阻挡层42的厚度与第二孔径层32的厚度相同，依次类推，第m阻挡层4m的厚度与第m孔径层3m的厚度相同，其中：第一阻挡层41的厚度为T1，T1为1～3μm，第一阻挡层41的宽度为S1，S1为0.5～1μm；第二阻挡层42至第m阻挡层4m的厚度为Ti，宽度为Si，且自下而上满足关系式：T2≥...≥Ti≥...≥Tm，S2≤...≤Si≤…≤Sm，T1≥T2，S1≤S2，i为整数且m≥i≥2；各层阻挡层均采用p型掺杂，且第一阻挡层41至第m阻挡层4m的p型杂质的注入剂量，依次增大或均相同；两个对称的m级阶梯结构的电流阻挡层4之间形成孔径5；
所述沟道层6，位于两个电流阻挡层4和电流孔径层3上部，其厚度为0.04～0.2μm；
所述势垒层7，位于沟道层6上部，其由若干层相同或不同的GaN基宽禁带半导体材料组成，厚度为5～50nm；
所述注入区8，其杂质注入深度大于势垒层7的厚度，但小于势垒层7和沟道层6的总厚度；
所述栅极10，其与两个电流阻挡层4在水平方向上的交叠长度大于0μm；
所述钝化层12，采用SiO2、SiN、Al2O3、Sc2O3、HfO2、TiO2中的任意一种或其它绝缘介质材料；
参照图3，本发明制作基于阻挡层调制结构的电流孔径功率晶体管的过程，给出如下三种实施例：
实施例一：制作钝化层为SiN且电流阻挡层阶梯级数m为2的电流孔径功率晶体管。
步骤1.在衬底1上外延n-型GaN，形成漂移层2，如图3a。
采用n+型GaN做衬底1，使用金属有机物化学气相淀积技术，在衬底1上外延厚度为3μm、掺杂浓度为1×1015cm-3的n-型GaN材料，形成漂移层2，其中：
外延采用的工艺条件为：温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min。
步骤2.在漂移层2上外延n型GaN，形成第一孔径层31，如图3b。
使用金属有机物化学气相淀积技术，在漂移层2上外延厚度为1μm、掺杂浓度为1×1015cm-3的n型GaN材料，形成孔径层3，其中：
外延采用的工艺条件为：温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min。
步骤3.制作第一阻挡层41，如图3c。
先在第一孔径层31上制作一次掩模；
再使用离子注入技术，在第一孔径层31内的两侧位置注入剂量为1×1015cm-2的p型杂质Mg，制作厚度T1为1μm，宽度S1为0.5μm的两个第一阻挡层41。
步骤4.制作第二孔径层32和第二阻挡层42，完成电流阻挡层4和孔径5的制作，如图3d。
使用金属有机物化学气相淀积技术，在两个第一阻挡层41和第一孔径层31上外延厚度为1μm、掺杂浓度为1×1015cm-3的n型GaN材料，形成第二孔径层32；
再在第二孔径层32上制作一次掩模，使用离子注入技术在第二孔径层内的两侧位置注入剂量为1×1015cm-2的p型杂质Mg，形成厚度T2为1μm，宽度S2为1.5μm的两个第二阻挡层42；
第一孔径层31和第二孔径层32构成电流孔径层3，第一阻挡层41和第二阻挡层42构成二级阶梯结构的电流阻挡层4，两个对称的电流阻挡层4之间形成孔径5，其中：
外延采用的工艺条件是：温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min。
步骤5.外延GaN材料制作沟道层6，如图3e。
使用分子束外延技术，在两个第二阻挡层42和孔径5的上部外延厚度为0.04μm的GaN材料，形成沟道层6；
所述分子束外延技术，其工艺条件为：真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源。
步骤6.外延Al0.5Ga0.5N，制作势垒层7，如图3f。
使用分子束外延技术在沟道层6上外延厚度为5nm的Al0.5Ga0.5N材料，形成势垒层7，其中：
分子束外延的工艺条件为：真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Al源。
步骤7.制作左、右两个注入区8，如图3g。
先在势垒层7上部制作掩模；
再使用离子注入技术，在势垒层内的两侧注入剂量为1×1015cm-2的n型杂质Si，形成深度为0.01μm的注入区8；
然后，在1200℃温度下进行快速热退火。
步骤8.制作源极9，如图3h。
先在两个注入区8上部和势垒层7上部制作掩模；
再使用电子束蒸发技术，在两个注入区上部淀积Ti/Au/Ni组合金属，形成源极9，其中：自下而上，Ti的厚度为0.02μm、Au的厚度为0.3μm、Ni的厚度为0.05μm；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤9.制作栅极10，如图3i。
先在源极9上部和势垒层7上部制作掩模；
再使用电子束蒸发技术，在势垒层7上淀积Ni/Au/Ni组合金属，形成栅极10，栅极10与两个电流阻挡层4在水平方向上的交叠长度为0.4μm，其中：所淀积的金属自下而上，Ni的厚度为0.02μm、Au的厚度为0.2μm、Ni的厚度为0.04μm；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤10.制作漏极11，如图3j。
使用电子束蒸发技术，在整个衬底1的背面上依次淀积金属Ti、Au、Ni，形成漏极11，其中：所淀积的金属，Ti的厚度为0.02μm，Au的厚度为0.7μm，Ni的厚度为0.05μm；
淀积金属所采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤11.淀积SiN绝缘介质材料，形成包裹的钝化层12，如图3k。
使用等离子体增强化学气相淀积技术，在除了漏极11底部以外的其他所有区域淀积SiN绝缘介质材料，形成包裹的钝化层12，其中：
淀积钝化层的工艺条件是：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr。
实施例二：制作钝化层为SiO2且电流阻挡层阶梯级数m为2的电流孔径功率晶体管。
第一步.在衬底上外延n-型GaN，形成漂移层2，如图3a。
在温度为1000℃，压强为45Torr，以SiH4为掺杂源，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为110μmol/min的工艺条件下，采用n+型GaN做衬底1，使用金属有机物化学气相淀积技术，在衬底1上外延厚度为5μm、掺杂浓度为5×1016cm-3的n-型GaN材料，完成漂移层2的制作。
第二步.在漂移层上外延n型GaN，形成孔径层3，如图3b。
在温度为1000℃，压强为45Torr，以SiH4为掺杂源，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为110μmol/min的工艺条件下，使用金属有机物化学气相淀积技术，在漂移层2上外延厚度为2μm、掺杂浓度为5×1016cm-3的n型GaN材料，完成孔径层3的制作。
第三步.制作第一阻挡层41，如图3c。
3.1)在第一孔径层31上制作一次掩模；
3.2)使用离子注入技术，在第一孔径层31内的两侧位置注入剂量为4.5×1015cm-2的p型杂质Mg，制作厚度T1为2μm，宽度S1为0.8μm的两个第一阻挡层41。
第四步.制作第二孔径层32和第二阻挡层42，完成电流阻挡层4和孔径5的制作，如图3d。
4.1)在以SiH4为掺杂、氢气流量为4000sccm、氨气流量为4000sccm、镓源流量为100μmol/min、温度为950℃、压强为40Torr的工艺条件下，使用金属有机物化学气相淀积技术，在两个第一阻挡层41和第一孔径层31上外延厚度为1.5μm、掺杂浓度为5×1016cm-3的n型GaN材料，形成第二孔径层32；
4.2)在第二孔径层32上制作一次掩模；
4.3)使用离子注入技术在第二孔径层内的两侧位置注入剂量为5×1015cm-2的p型杂质Mg，形成厚度T2为1.5μm，宽度S2为1.6μm的两个第二阻挡层42；
第一孔径层31和第二孔径层32构成孔径层3，第一阻挡层41和第二阻挡层42构成二级阶梯结构的电流阻挡层4，两个对称的电流阻挡层4之间形成孔径5。
第五步.外延GaN材料，制作沟道层6，如图3e。
在真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源的工艺条件下，使用分子束外延技术，在两个第二阻挡层42和孔径5的上部，外延厚度为0.1μm的GaN材料，完成沟道层6的制作。
第六步.外延Al0.3Ga0.7N，制作势垒层7，如图3f。
在真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Al源的工艺条件下，使用分子束外延技术，在沟道层6上外延厚度为35nm的Al0.3Ga0.7N材料，完成势垒层7的制作。
第七步.制作左、右两个注入区8，如图3g。
7.1)在势垒层7上部制作掩模；
7.2)使用离子注入技术，在势垒层内的两侧注入剂量为5×1015cm-2的n型杂质Si，形成深度为0.05μm的注入区8；
7.3)在1200℃温度下进行快速热退火。
第八步.制作源极9，如图3h。
8.1)在两个注入区8上部和势垒层7上部制作掩模；
8.2)在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在两个注入区上部淀积Ti/Au/Ni组合金属，形成源极9，其中：自下而上，Ti的厚度为0.02μm、Au的厚度为0.3μm、Ni的厚度为0.05μm。
第九步.制作栅极10，如图3i。
9.1)在源极9上部和势垒层7上部制作掩模；
9.2)在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在势垒层7上淀积Ni/Au/Ni组合金属，形成栅极10，栅极10与两个电流阻挡层4在水平方向上的交叠长度为0.5μm，其中：所淀积的金属自下而上，Ni的厚度为0.02μm、Au的厚度为0.2μm、Ni的厚度为0.04μm。
第十步.制作漏极11，如图3j。
10.1)在衬底1的背面制作掩模；
10.2)在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在整个衬底1的背面上依次淀积金属Ti、Au、Ni，形成漏极11，其中：所淀积的金属，Ti的厚度为0.02μm，Au的厚度为0.7μm，Ni的厚度为0.05μm。
第十一步.淀积SiO2绝缘介质材料，形成包裹的钝化层12，如图3k。
在N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压力为1100mTorr的工艺条件下，使用等离子体增强化学气相淀积技术，在除了漏极11底部以外的其他所有区域淀积SiO2绝缘介质材料，形成包裹的钝化层12，并完成整个器件的制作。
实施例三：制作钝化层为SiO2，且电流阻挡层阶梯级数m为4的电流孔径功率晶体管。
步骤A.采用温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min的工艺条件，采用n+型GaN做衬底1，使用金属有机物化学气相淀积技术，在衬底上外延厚度为10μm、掺杂浓度为1×1018cm-3的n-型GaN材料，制作漂移层2，如图3a。
步骤B.采用温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min的工艺条件，使用金属有机物化学气相淀积技术，在漂移层2上外延厚度为3μm、掺杂浓度为1×1018cm-3的n型GaN材料，制作第一孔径层31，如图3b。
步骤C.在第一孔径层31上制作一次掩模，再使用离子注入技术，在第一孔径层内的两侧位置注入剂量为1×1016cm-2的p型杂质Mg，形成厚度T1为3μm，宽度S1为1μm的两个第一阻挡层41，如图3c。
步骤D.制作第二孔径层32至第四孔径层34和第二阻挡层42至第四阻挡层44，完成电流阻挡层4和孔径5的制作，如图3d。
d1)采用温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min的工艺条件，使用金属有机物化学气相淀积技术，在两个第一阻挡层41和第一孔径层31上外延厚度为2μm、掺杂浓度为1×1018cm-3的n型GaN材料，形成第二孔径层32；
d2)在第二孔径层32上制作一次掩模，再使用离子注入技术，在第二孔径层内的两侧位置注入剂量为1×1016cm-2的p型杂质Mg，形成厚度T2为2μm，宽度S2为3μm的两个第二阻挡层42；
d3)采用温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min的工艺条件，使用金属有机物化学气相淀积技术，在两个第二阻挡层42和第二孔径层32上外延厚度为1.5μm、掺杂浓度为1×1018cm-3的n型GaN材料，形成第三孔径层33；
d4)在第三孔径层33上制作一次掩模，再使用离子注入技术，在第三孔径层内的两侧位置注入剂量为1×1016cm-2的p型杂质Mg，形成厚度T3为1.5μm，宽度S3为4μm的两个第三阻挡层43；
d5)采用温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min的工艺条件，使用金属有机物化学气相淀积技术，在两个第三阻挡层43和第三孔径层33上外延厚度为1.2μm、掺杂浓度为1×1018cm-3的n型GaN材料，形成第四孔径层34；
d6)在第四孔径层34上制作一次掩模，再使用离子注入技术，在第四孔径层内的两侧位置注入剂量为1×1016cm-2的p型杂质Mg，形成厚度T4为1.2μm，宽度S4为4.6μm的两个第四阻挡层44；
第一孔径层31至第四孔径层34构成电流孔径层3，第一阻挡层41至第四阻挡层44构成四级阶梯结构的电流阻挡层4，两个对称的电流阻挡层4之间形成孔径5。
步骤E.采用真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源的工艺条件，使用分子束外延技术，在两个第四阻挡层44和孔径5的上部，外延厚度为0.2μm的GaN材料，完成沟道层6的制作如图3e。
步骤F.采用真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Al源的工艺条件，使用分子束外延技术，在沟道层6上外延厚度为50nm的Al0.1Ga0.9N材质的势垒层7，如图3f。
步骤G.在势垒层7上部制作掩模，再使用离子注入技术，在势垒层内的两侧注入剂量为1×1016cm-2的n型杂质Si，形成深度为0.06μm的注入区8，最后在1200℃温度下进行快速热退火，如图3g。
步骤H.采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在两个注入区上部淀积Ti/Au/Ni组合金属，形成源极9，其中：自下而上，Ti的厚度为0.02μm、Au的厚度为0.3μm、Ni的厚度为0.05μm，如图3h。
步骤I.采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在势垒层7上淀积Ni/Au/Ni组合金属，形成栅极10，栅极10与两个电流阻挡层4在水平方向上的交叠长度为0.55μm，其中：所淀积的金属自下而上，Ni的厚度为0.02μm、Au的厚度为0.2μm、Ni的厚度为0.04μm，如图3i。
步骤J.采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术在整个衬底1的背面上依次淀积金属Ti、Au、Ni，形成漏极11，其中：所淀积的金属，Ti的厚度为0.02μm，Au的厚度为0.7μm，Ni的厚度为0.05μm，如图3j。
步骤K.采用N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压力为1100mTorr的工艺条件，使用等离子体增强化学气相淀积技术，在除了漏极11底部以外的其他所有区域淀积SiO2绝缘介质材料，形成包裹的钝化层12，并完成整个器件的制作，如图3k。
本发明的效果可通过以下仿真进一步说明：
仿真1：对传统GaN基电流孔径异质结场效应器件与本发明器件的击穿特性进行仿真，结果如图4。
由图4可以看出，传统GaN基电流孔径异质结场效应器件发生击穿，即漏源电流迅速增加，时的漏源电压大约在690V，而本发明器件发生击穿时的漏源电压大约在2915V，证明本发明器件的击穿电压远远大于传统GaN基电流孔径异质结场效应器件的击穿电压。
仿真2：对传统GaN基电流孔径异质结场效应器件和本发明器件在正向导通情况下的输出电流进行仿真，结果如图5，其中本发明器件采用了5级阶梯结构的电流阻挡层。
由图5可以看出，正向导通情况下，本发明器件输出电流曲线在线性区的斜率大于传统器件输出电流曲线在线性区的斜率，说明本发明器件的导通电阻小于传统器件的导通电阻。
以上描述仅是本发明的几个具体实施例，并不构成对本发明的限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。

Claims (7)

1.一种基于阻挡层调制结构的电流孔径功率晶体管，包括:衬底(1)、漂移层(2)、电流孔径层(3)、两个对称的电流阻挡层(4)、沟道层(6)、势垒层(7)和钝化层(12)，势垒层(7)上淀积有栅极(10)，势垒层(7)上的两侧淀积有两个源极(9)，每个源极的下方设有注入区(8)，衬底(1)下面淀积有漏极(11)，两个对称的电流阻挡层(4)之间形成孔径(5)，钝化层(12)完全包裹在除漏极底部以外的所有区域外面，其特征在于：
所述电流孔径层(3)，是由自下而上的第一孔径层(31)至第m孔径层(3m)所构成的多层结构；
所述电流阻挡层(4)，是由自下而上的第一阻挡层(41)至第m阻挡层(4m)所构成的m级阶梯结构，且第一阻挡层(41)的厚度与第一孔径层(31)的厚度相同，第二阻挡层(42)的厚度与第二孔径层(32)的厚度相同，第m阻挡层(4m)的厚度与第m孔径层(3m)的厚度相同。
2.根据权利要求1所述的器件，其特征在于电流阻挡层(4)的阶梯结构的级数m是根据器件实际使用要求确定，其值为大于等于2的整数。
3.根据权利要求1所述的器件，其特征在于第一阻挡层(41)的厚度T1为1～3μm，第一阻挡层(41)的宽度S1为0.5～1μm。
4.根据权利要求1所述的器件，其特征在于第二阻挡层(42)至第m阻挡层(4m)的厚度为Ti，宽度为Si，且自下而上满足关系式：T2≥...≥Ti≥...≥Tm，S2≤...≤Si≤…≤Sm，T1≥T2，S1≤S2，i为整数且m≥i≥2。
5.根据权利要求1所述的器件，其特征在于第一阻挡层(41)至第m阻挡层(4m)均采用p型掺杂。
6.一种制作基于阻挡层调制结构的电流孔径功率晶体管的方法，包括如下过程：
A.在衬底(1)上外延n-型GaN半导体材料，形成漂移层(2)；
B.在漂移层(2)上外延n型GaN半导体材料，形成掺杂浓度为1×1015～1×1018cm-3的第一孔径层(31)；
C.在第一孔径层(31)上制作一次掩模，利用该掩模在第一孔径层内的两侧位置注入p型杂质，制作两个第一阻挡层(41)；
D.制作第二孔径层(32)至第m孔径层(3m)和第二阻挡层(42)至第m阻挡层(4m)：
D1)在第一孔径层(31)和左右两个第一阻挡层(41)上外延n型GaN半导体材料，形成掺杂浓度为1×1015～1×1018cm-3的第二孔径层(32)；
D2)在第二孔径层(32)上制作掩模，并利用该掩模在第二孔径层(32)内的两侧位置注入p型杂质，制作左、右两个对称的第二阻挡层(42)；
D3)在第二孔径层(32)和左右两个第二阻挡层(42)上外延n型GaN半导体材料，形成掺杂浓度为1×1015～1×1018cm-3第三孔径层(33)；
D4)在第三孔径层(33)上制作掩模，并利用该掩模在第三孔径层(33)内的两侧位置注入p型杂质，制作左、右两个对称的第三阻挡层(43)；
依次类推，直至形成第m孔径层(3m)和左、右两个对称的第m阻挡层(4m)，m根据器件实际使用要求确定，取值为大于等于2的整数；
该第一孔径层(31)至第m孔径层(3m)构成电流孔径层(3)，该左、右对称的两个第一阻挡层(41)至左、右对称的两个第m阻挡层(4m)构成左、右两个对称的阶梯结构电流阻挡层(4)，两个电流阻挡层(4)之间形成孔径(5)；
E.在两个电流阻挡层(4)和孔径(5)上部外延GaN半导体材料，形成厚度为0.04～0.2μm的沟道层(6)；
F.在沟道层(6)上部外延GaN基宽禁带半导体材料，形成厚度为5～50nm的势垒层(7)；
G.在势垒层(7)上部制作掩模，利用该掩模在势垒层内两侧注入剂量为1×1015～1×1016cm-2的n型杂质，以制作注入区(8)，其中，两个注入区的深度均大于势垒层厚度，且小于沟道层(6)与势垒层两者的总厚度；
H.在两个注入区(8)上部和势垒层(7)上部制作掩模，利用该掩模在两个注入区上部淀积金属，以制作源极(9)；
I.在源极(9)上部和势垒层(7)上部制作掩模，利用该掩模在势垒层上淀积金属，以制作栅极(10)；
J.在衬底(1)的背面淀积金属，以制作漏极(11)；
K.在除了漏极(11)底部以外的其他所有区域淀积绝缘介质材料，形成包裹的钝化层(12)。
7.根据权利要求6所述的方法，其特征在于第一阻挡层(41)至第m阻挡层(4m)的p型杂质注入剂量，依次增大或均相同。
CN201710197643.3A 2017-03-29 2017-03-29 基于阻挡层调制结构的电流孔径功率晶体管及其制作方法 Active CN107146811B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710197643.3A CN107146811B (zh) 2017-03-29 2017-03-29 基于阻挡层调制结构的电流孔径功率晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710197643.3A CN107146811B (zh) 2017-03-29 2017-03-29 基于阻挡层调制结构的电流孔径功率晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN107146811A true CN107146811A (zh) 2017-09-08
CN107146811B CN107146811B (zh) 2019-12-10

Family

ID=59783826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710197643.3A Active CN107146811B (zh) 2017-03-29 2017-03-29 基于阻挡层调制结构的电流孔径功率晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN107146811B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875372A (zh) * 2018-09-03 2020-03-10 苏州捷芯威半导体有限公司 场效应晶体管及制作方法
CN111354777A (zh) * 2018-12-24 2020-06-30 东南大学 一种低导通电阻的异质结半导体器件
CN114582955A (zh) * 2021-11-09 2022-06-03 英诺赛科(苏州)科技有限公司 氮化物基半导体装置以及其制造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1708275A2 (en) * 2005-03-31 2006-10-04 Eudyna Devices Inc. Semiconductor device and fabrication method of the same
CN103608923A (zh) * 2011-06-20 2014-02-26 加利福尼亚大学董事会 电流孔径垂直电子晶体管
WO2015175915A1 (en) * 2014-05-15 2015-11-19 The Regents Of The University Of California Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1708275A2 (en) * 2005-03-31 2006-10-04 Eudyna Devices Inc. Semiconductor device and fabrication method of the same
CN103608923A (zh) * 2011-06-20 2014-02-26 加利福尼亚大学董事会 电流孔径垂直电子晶体管
WO2015175915A1 (en) * 2014-05-15 2015-11-19 The Regents Of The University Of California Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110875372A (zh) * 2018-09-03 2020-03-10 苏州捷芯威半导体有限公司 场效应晶体管及制作方法
CN110875372B (zh) * 2018-09-03 2023-11-07 苏州捷芯威半导体有限公司 场效应晶体管及制作方法
JP2022515428A (ja) * 2018-12-24 2022-02-18 ▲東▼南大学 低いオン抵抗を有するヘテロ接合半導体デバイス
WO2020135207A1 (zh) * 2018-12-24 2020-07-02 东南大学 一种低导通电阻的异质结半导体器件
JP7273971B2 (ja) 2018-12-24 2023-05-15 ▲東▼南大学 低いオン抵抗を有するヘテロ接合半導体デバイス
CN111354777A (zh) * 2018-12-24 2020-06-30 东南大学 一种低导通电阻的异质结半导体器件
CN114582955A (zh) * 2021-11-09 2022-06-03 英诺赛科(苏州)科技有限公司 氮化物基半导体装置以及其制造方法
CN114582956A (zh) * 2021-11-09 2022-06-03 英诺赛科(苏州)科技有限公司 氮化物基半导体装置以及其制造方法
CN114582957A (zh) * 2021-11-09 2022-06-03 英诺赛科(苏州)科技有限公司 氮化物基半导体装置以及其制造方法
WO2023082060A1 (en) * 2021-11-09 2023-05-19 Innoscience (Suzhou) Technology Co., Ltd. Nitride-based semiconductor device and method for manufacturing the same
CN114582955B (zh) * 2021-11-09 2023-12-22 英诺赛科(苏州)科技有限公司 氮化物基半导体装置以及其制造方法
CN114582956B (zh) * 2021-11-09 2023-12-22 英诺赛科(苏州)科技有限公司 氮化物基半导体装置以及其制造方法
CN114582957B (zh) * 2021-11-09 2023-12-22 英诺赛科(苏州)科技有限公司 氮化物基半导体装置以及其制造方法

Also Published As

Publication number Publication date
CN107146811B (zh) 2019-12-10

Similar Documents

Publication Publication Date Title
CN106887467B (zh) 漏连接半超结氮化镓基垂直型异质结功率器件及制造方法
CN106941117B (zh) 基于悬浮超结的氮化镓基异质结电流孔径器件及其制作方法
CN104409493A (zh) 基于t形栅-漏复合场板的异质结器件及其制作方法
CN107146811A (zh) 基于阻挡层调制结构的电流孔径功率晶体管及其制作方法
CN108878524A (zh) 一种氮化镓基高电子迁移率晶体管
CN107068739B (zh) 弧形栅场板电流孔径功率器件
CN107134491B (zh) 基于弧形源场板的垂直结构电力电子器件
CN107170821A (zh) 浮空型漏场板电流孔径器件及其制作方法
CN107068740B (zh) 源阶梯场板垂直型功率晶体管
CN107154435B (zh) 阶梯电流阻挡层垂直型功率器件
CN104409494B (zh) 基于直角源场板和直角漏场板的复合场板功率器件
CN107146812B (zh) 增强型栅场板GaN基电流孔径异质结场效应器件及其制作方法
CN106298943B (zh) 一种具有体电场调制的横向双扩散金属氧化物半导体场效应管
CN107170798A (zh) 基于栅场板和漏场板的垂直型功率器件及其制作方法
CN107170797A (zh) 基于漏场板的电流孔径异质结晶体管及其制作方法
CN106960873B (zh) 基于弧形漏场板和肖特基漏极的垂直型功率晶体管
CN106601792A (zh) 一种氮化镓高电子迁移率晶体管及其制备方法
CN107170820A (zh) 弧形栅‑漏复合场板电流孔径异质结器件
CN107170819A (zh) 基于浮空源场板和浮空漏场板的垂直型异质结场效应器件
CN104465747B (zh) T形源‑漏复合场板功率器件
CN107170804A (zh) 复合源场板电流孔径异质结场效应晶体管
CN104347403A (zh) 一种绝缘栅双极性晶体管的制造方法
CN107170799B (zh) 浮空栅-漏复合场板垂直型电力电子器件
CN107170795A (zh) 源‑漏复合场板垂直型电力电子器件
CN107134490A (zh) 基于弧形源场板和弧形漏场板的垂直型功率器件及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant