CN107170799B - 浮空栅-漏复合场板垂直型电力电子器件 - Google Patents

浮空栅-漏复合场板垂直型电力电子器件 Download PDF

Info

Publication number
CN107170799B
CN107170799B CN201710198912.8A CN201710198912A CN107170799B CN 107170799 B CN107170799 B CN 107170799B CN 201710198912 A CN201710198912 A CN 201710198912A CN 107170799 B CN107170799 B CN 107170799B
Authority
CN
China
Prior art keywords
field plate
grid
leakage
layer
floating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201710198912.8A
Other languages
English (en)
Other versions
CN107170799A (zh
Inventor
毛维
石朋毫
丛冠宇
郝跃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xian University of Electronic Science and Technology
Original Assignee
Xian University of Electronic Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xian University of Electronic Science and Technology filed Critical Xian University of Electronic Science and Technology
Priority to CN201710198912.8A priority Critical patent/CN107170799B/zh
Publication of CN107170799A publication Critical patent/CN107170799A/zh
Application granted granted Critical
Publication of CN107170799B publication Critical patent/CN107170799B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0688—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions characterised by the particular shape of a junction between semiconductor regions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H01L29/0619—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a supplementary region doped oppositely to or in rectifying contact with the semiconductor containing or contacting region, e.g. guard rings with PN or Schottky junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明公开了一种浮空栅‑漏复合场板垂直型电力电子器件，其自下而上包括：肖特基漏极(13)、衬底(1)、漂移层(2)、孔径层(3)、两个对称的电流阻挡层(4)、沟道层(6)、势垒层(7)、帽层(8)和栅极(10)；两个电流阻挡层(4)之间形成孔径(5)，势垒层上两侧淀积有两个源极(12)，两个源极下方有两个注入区(11)，除肖特基漏极底部以外区域覆盖有钝化层(15)，其中：两侧钝化层内制作有浮空栅‑漏复合场板(14)，浮空栅‑漏复合场板由栅场板、漏场板、多个栅浮空场板和多个漏浮空场板构成，电流阻挡层采用二级阶梯结构。本发明击穿电压高、工艺简单、导通电阻小、成品率高，可用于电力电子系统。

Description

浮空栅-漏复合场板垂直型电力电子器件
技术领域
本发明属于微电子技术领域，涉及半导体器件，特别是浮空栅-漏复合场板垂直型电力电子器件，可用于电力电子系统。
技术背景
功率半导体器件是电力电子技术的核心元件，随着能源和环境问题的日益突出，研发新型高性能、低损耗功率器件就成为提高电能利用率、节约能源、缓解能源危机的有效途径之一。而在功率器件研究中，高速、高压与低导通电阻之间存在着严重的制约关系，合理、有效地改进这种制约关系是提高器件整体性能的关键。随着微电子技术的发展，传统第一代Si半导体和第二代GaAs半导体功率器件性能已接近其材料本身决定的理论极限。为了能进一步减少芯片面积、提高工作频率、提高工作温度、降低导通电阻、提高击穿电压、降低整机体积、提高整机效率，以GaN为代表的宽禁带半导体材料，凭借其更大的禁带宽度、更高的临界击穿电场和更高的电子饱和漂移速度，且化学性能稳定、耐高温、抗辐射等突出优点，在制备高性能功率器件方面脱颖而出，应用潜力巨大。特别是采用GaN基异质结结构的横向高电子迁移率晶体管，即横向GaN基高电子迁移率晶体管HEMT器件，更是因其低导通电阻、高击穿电压、高工作频率等特性，成为了国内外研究和应用的热点、焦点。
然而，在横向GaN基HEMT器件中，为了获得更高的击穿电压，需要增加栅漏间距，这会增大器件尺寸和导通电阻，减小单位芯片面积上的有效电流密度和芯片性能，从而导致芯片面积和研制成本的增加。此外，在横向GaN基HEMT器件中，由高电场和表面态所引起的电流崩塌问题较为严重，尽管当前已有众多抑制措施，但电流崩塌问题依然没有得到彻底解决。为了解决上述问题，研究者们提出了垂直型GaN基电流孔径异质结场效应器件，也是一种垂直型电力电子器件，参见AlGaN/GaN current aperture vertical electrontransistors,IEEE Device Research Conference,pp.31-32,2002。GaN基电流孔径异质结场效应器件可通过增加漂移层厚度提高击穿电压，避免了牺牲器件尺寸和导通电阻的问题，因此可以实现高功率密度芯片。而且在GaN基电流孔径异质结场效应器件中，高电场区域位于半导体材料体内，这可以彻底地消除电流崩塌问题。2004年，Ilan Ben-Yaacov等人利用刻蚀后MOCVD再生长沟道技术研制出AlGaN/GaN电流孔径异质结场效应器件，该器件未采用钝化层，最大输出电流为750mA/mm，跨导为120mS/mm，两端栅击穿电压为65V，且电流崩塌效应得到显著抑制，参见AlGaN/GaN current aperture vertical electrontransistors with regrown channels,Journal of Applied Physics,Vol.95,No.4,pp.2073-2078,2004。2012年，Srabanti Chowdhury等人利用Mg离子注入电流阻挡层结合等离子辅助MBE再生长AlGaN/GaN异质结的技术，研制出基于GaN衬底的电流孔径异质结场效应器件，该器件采用3μm漂移层，最大输出电流为4kA·cm-2，导通电阻为2.2mΩ·cm2，击穿电压为250V，且抑制电流崩塌效果好，参见CAVET on Bulk GaN Substrates AchievedWith MBE-Regrown AlGaN/GaN Layers to Suppress Dispersion,IEEE Electron DeviceLetters,Vol.33,No.1,pp.41-43,2012。同年，由Masahiro Sugimoto等人提出的一种增强型GaN基电流孔径异质结场效应器件获得授权，参见Transistor,US8188514B2,2012。此外，2014年，Hui Nie等人基于GaN衬底研制出一种增强型GaN基电流孔径异质结场效应器件，该器件阈值电压为0.5V，饱和电流大于2.3A，击穿电压为1.5kV，导通电阻为2.2mΩ·cm2，参见1.5-kV and2.2-mΩ-cm2Vertical GaN Transistors on Bulk-GaN Substrates,IEEEElectron Device Letters,Vol.35,No.9,pp.939-941,2014。
传统GaN基电流孔径异质结场效应器件是基于GaN基宽禁带半导体异质结结构，其包括：衬底1、漂移层2、孔径层3、左、右两个对称的电流阻挡层4、孔径5、沟道层6、势垒层7和钝化层14；源极12之间的势垒层7上外延有帽层8，帽层8两侧刻有两个台阶9，帽层8的上面淀积有栅极10，源极12下方通过注入形成两个注入区11，衬底1下面淀积有漏极13，钝化层14完全包裹除了漏极底部以外的所有区域，如图1所示。
经过十多年的理论和实验研究，研究者们发现，上述传统GaN基电流孔径异质结场效应器件结构上存在固有缺陷，会导致器件中电场强度分布极不均匀，尤其是在电流阻挡层与孔径区域交界面下方附近的半导体材料中存在极高的电场峰值，从而引起器件过早击穿。这使得实际工艺中很难实现通过增加n型GaN漂移层的厚度来持续提高器件的击穿电压。因此，传统结构GaN基电流孔径异质结场效应器件的击穿电压普遍不高。为了获得更高的器件击穿电压，并可以通过增加n型GaN漂移层的厚度来持续提高器件的击穿电压，2013年，Zhongda Li等人利用数值仿真技术研究了一种基于超结的增强型GaN基电流孔径异质结场效应器件，研究结果表明超结结构可以有效调制器件内部的电场分布，使处于关态时器件内部各处电场强度趋于均匀分布，因此器件击穿电压可达5～20kV，且采用3μm半柱宽时击穿电压为12.4kV，而导通电阻仅为4.2mΩ·cm2，参见Design and Simulation of 5-20-kV GaN Enhancement-Mode Vertical Superjunction HEMT,IEEE Transactions onElectron Decices,Vol.60,No.10,pp.3230-3237,2013。采用超结的GaN基电流孔径异质结场效应器件从理论上可以获得高击穿电压，且可实现击穿电压随n型GaN漂移层厚度的增加而持续提高，是目前国内外已报道文献中击穿电压最高的一种非常有效的大功率器件结构。然而，超结结构的制造工艺难度非常大，尤其是厚n型GaN漂移层情况下，几乎无法实现高性能超结结构的制作。此外，在采用超结结构的GaN基电流孔径异质结场效应器件中，当器件导通时超结附近会产生额外的导通电阻，且该导通电阻会随着漂移层厚度的增加而不断增加，因此虽然器件的击穿电压随着漂移层厚度的增加而提高，但是器件的导通电阻也会相应的增加，器件中击穿电压与导通电阻之间的矛盾并没有彻底解决。因此，探索和研发制造工艺简单、击穿电压高、导通电阻小的新型GaN基电流孔径异质结场效应器件，意义非常重大。
随着应用领域的扩展，在电动汽车、S类功率放大器、功率管理系统等许多技术领域中，为了有效地实现功率转换和控制，迫切需要具有双向阻断能力的高性能功率器件，即器件不仅要有很强的正向阻断能力，即正向击穿电压，还要同时具有很强的反向阻断能力，也就是希望器件在关态下具有很高的负的漏极击穿电压，即反向击穿电压。
场板结构已成为横向GaN基HEMT器件中用于提高器件正向击穿电压和可靠性的一种成熟、有效的场终端技术，且该技术可以实现器件击穿电压随场板的长度和结构变化而持续增加。近年来，通过利用场板结构已使横向GaN基HEMT器件的性能取得了突飞猛进的提升，参见High Breakdown Voltage AlGaN–GaN Power-HEMT Design and High CurrentDensity Switching Behavior,IEEE Transactions on Electron Devices,Vol.50,No.12,pp.2528-2531,2003,和High Breakdown Voltage AlGaN–GaN HEMTs Achieved byMultiple Field Plates,IEEE Electron Device Letters,Vol.25,No.4,pp.161-163,2004，以及High Breakdown Voltage Achieved on AlGaN/GaN HEMTs With IntegratedSlant Field Plates,IEEE Electron Device Letters,Vol.27,No.9,pp.713-715,2006。因此，将场板结构引入GaN基电流孔径异质结场效应器件中，以提高器件的正向击穿电压，具有非常重要的优势。然而，截至目前国内外仍然没有将场板结构成功应用于GaN基电流孔径异质结场效应器件中的先例，这主要是由于GaN基电流孔径异质结场效应器件结构上的固有缺陷，会导致器件漂移层中最强电场峰位于电流阻挡层与孔径层交界面下方附近，该电场峰远离漂移层两侧表面，因此场板结构几乎无法发挥有效调制器件中电场分布的作用，即使在GaN基电流孔径异质结场效应器件中采用了场板结构，器件性能也几乎没有任何提高。
此外，现有的GaN基电流孔径异质结场效应器件均采用欧姆漏极，当器件漏极施加非常低的反向电压时，器件中的电流阻挡层便会失效，形成很大的漏源泄漏电流，而且随着漏极反向电压的增加，器件栅极也会正向开启，并通过很大栅电流，最终导致器件失效。因此，现有的GaN基电流孔径异质结场效应器件均无法实现反向阻断功能，即使将场板结构应用于GaN基电流孔径异质结场效应器件中，对改善器件的反向阻断特性也无任何效果。
综上所述，针对上述技术瓶颈，研发具备优良双向阻断能力的高性能垂直型GaN基电流孔径异质结场效应器件，非常必要、迫切，具有重要的现实意义。
发明内容
本发明的目的在于针对上述已有技术的不足，提供一种浮空栅-漏复合场板垂直型电力电子器件，以减小器件的制作难度，提高器件的正向击穿电压和反向击穿电压，并实现正向击穿电压和反向击穿电压的可持续增加，缓解器件击穿电压与导通电阻之间的矛盾，改善器件的击穿特性和可靠性。
为实现上述目的，本发明的技术方案是这样实现的：
一、器件结构
一种浮空栅-漏复合场板垂直型电力电子器件，包括:衬底1、漂移层2、孔径层3、两个对称的电流阻挡层4、沟道层6、势垒层7和钝化层15，势垒层7上的两侧淀积有两个源极12，两个源极12下方通过离子注入形成两个注入区11，源极之间的势垒层上外延有帽层8，帽层8两侧刻有两个台阶9，帽层上面淀积有栅极10，衬底1下面淀积有肖特基漏极13，钝化层15完全包裹在除肖特基漏极13底部以外的所有区域，两个电流阻挡层4之间形成孔径5，其特征在于：
所述两个电流阻挡层4，采用由第一阻挡层41和第二阻挡层42构成的二级阶梯结构，且第一阻挡层41位于第二阻挡层42的外侧；
所述钝化层15，是由若干层绝缘介质材料自下而上堆叠而成，该钝化层两侧制作有浮空栅-漏复合场板14；
所述浮空栅-漏复合场板14，每一侧均由一个栅场板、一个漏场板、多个栅浮空场板和多个漏浮空场板构成；
该多个栅浮空场板，自下而上依次为第一栅浮空场板、第二栅浮空场板至第M栅浮空场板，第一栅浮空场板、第二栅浮空场板至第M栅浮空场板，均为浮空型场板，且相互之间相互独立；栅场板与栅极10电气连接，M根据器件实际使用要求确定，其值为大于等于1的整数；
该多个漏浮空场板，自下而上依次为第一漏浮空场板、第二漏浮空场板至第Q漏浮空场板，第一漏浮空场板至第Q漏浮空场板为浮空型场板，且相互之间相互独立；漏场板与肖特基漏极13电气连接，Q根据器件实际使用要求确定，其值为大于等于1的整数。
二、制作方法
本发明制作浮空栅-漏复合场板垂直型电力电子器件的方法，包括如下过程：
A.制作漂移层2和孔径层3：
A1)在采用n-型GaN材料的衬底1上外延掺杂浓度为1×1015～1×1018cm-3的n-型GaN半导体材料，形成漂移层2；
A2)在漂移层2上外延n型GaN半导体材料，形成厚度h为0.5～3μm、掺杂浓度为1×1015～1×1018cm-3的孔径层3；
B.制作电流阻挡层4：
B1)在孔径层3上制作掩模，利用该掩模在孔径层内的两侧位置注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度a与孔径层厚度h相同，宽度c为0.2～1μm的两个第一阻挡层41；
B2)在孔径层3和左右第一阻挡层41上制作掩模，利用该掩模在左右第一阻挡层41之间的孔径层内的两侧注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度b为0.3～1μm，宽度d为1.4～3.4μm的两个第二阻挡层42，两个第一阻挡层41与两个第二阻挡层42构成两个对称的二级阶梯结构的电流阻挡层4，左右电流阻挡层4之间形成孔径5；
C.制作沟道层6、势垒层7和帽层8：
C1)在两个第一阻挡层41、两个第二阻挡层42和孔径5上部外延GaN半导体材料，形成厚度为0.04～0.2μm的沟道层6；
C2)在沟道层6上部外延GaN基宽禁带半导体材料，形成厚度为5～50nm的势垒层7；
C3)在势垒层7的上部外延p型GaN半导体材料，形成厚度为0.02～0.25μm的帽层8；
D.制作台阶9：
在帽层8上制作掩模，利用该掩模在帽层8左、右两侧进行刻蚀，刻蚀至势垒层上表面为止，形成台阶9，两个台阶之间的帽层与两个电流阻挡层在水平方向上的交叠长度大于0μm；
E.制作栅极10：
在刻蚀后的帽层8上部和未被帽层8覆盖的势垒层7上部制作掩模，利用该掩模在刻蚀后的帽层8上部淀积金属，以制作栅极10；
F.制作注入区11：
在栅极10上部和未被帽层8覆盖的势垒层7上部制作掩模，利用该掩模在势垒层内两侧注入剂量为1×1015～1×1016cm-2的n型杂质，以制作注入区11，其中，两个注入区的深度均大于势垒层厚度，且小于沟道层与势垒层两者的总厚度；
G.制作源极12：
在两个注入区11上部和栅极10上部以及未被帽层8覆盖的势垒层7上部制作掩模，利用该掩模在两个注入区上部淀积金属，以制作源极12；
H.在衬底1背面上淀积金属，以制作肖特基漏极13；
I.淀积一层绝缘介质材料，以覆盖除了肖特基漏极底部以外的其他区域，且左、右两侧的绝缘介质材料的厚度与肖特基漏极的厚度相同；
J.制作漏场板和漏浮空场板，过程如下。
J1)制作漏场板：
在绝缘介质材料上部制作掩模，利用该掩模在左右两侧的绝缘介质材料上部淀积宽度D1为0.5～6μm、厚度L1为0.5～3μm的金属，以制作漏场板，并将该漏场板与肖特基漏极电气连接，且漏场板下边缘与衬底下边缘水平对齐，漏场板距离衬底的水平距离T1为0.2～0.6μm；
J2)制作第一漏浮空场板至第Q漏浮空场板：
J21)在漏场板和步骤I中淀积的绝缘介质材料上部再淀积一层绝缘介质材料；
J22)在步骤J21)淀积的绝缘介质材料上制作掩模，利用该掩模在左、右两侧的绝缘介质上淀积宽度D1为0.5～6μm、厚度L1为0.5～3μm的金属，以制作第一漏浮空场板，第一漏浮空场板与漏场板的垂直间距S1为0.1～1.5μm，第一漏浮空场板距离漂移层2的水平距离T1为0.2～0.6μm；
J23)在第一漏浮空场板和步骤J21)淀积的绝缘介质材料上再淀积一层绝缘介质材料；
J24)在步骤J23)淀积的绝缘介质材料上制作掩模，利用该掩模在左、右两侧的绝缘介质上淀积宽度D1为0.5～6μm、厚度L1为0.5～3μm的金属，以制作第二漏浮空场板，第二漏浮空场板与第一漏浮空场板间距为S2，第二漏浮空场板距离漂移层2的水平距离T 1为0.2～0.6μm；
以此类推，直至形成第Q漏浮空场板，Q根据器件实际使用要求确定，其值为大于等于1的整数；
K.在漂移层左右两边的第Q漏浮空场板上部和绝缘介质材料的上部再次淀积绝缘介质材料，形成平台；
L.制作栅浮空场板和栅场板：
L1)制作第一栅浮空场板：
在绝缘介质材料上制作掩模，利用该掩模在左、右两侧的平台上淀积宽度D2为0.5～6μm、厚度L2为0.5～3μm的金属，以制作第一栅浮空场板，第一栅浮空场板距离漂移层2的水平距离为T2；
L2)制作第二栅浮空场板至第M栅浮空场板：
L21)在第一栅浮空场板和未被第一栅浮空场板覆盖的绝缘介质材料上淀积一层绝缘介质材料；
L22)在步骤L21)淀积的绝缘介质材料上制作掩模，利用该掩模在左、右两侧的绝缘介质上淀积宽度D2为0.5～6μm、厚度L2为0.5～3μm的金属，以制作第二栅浮空场板，第二栅浮空场板与第一栅浮空场板间距为W1，第二栅浮空场板距离漂移层2的水平距离为T2；
L23)在第二栅浮空场板和步骤L21)淀积的绝缘介质材料上再淀积一层绝缘介质材料；
L24)在步骤L23)淀积的绝缘介质材料上制作掩模，利用该掩模在左、右两侧的绝缘介质上淀积宽度D2为0.5～6μm、厚度L2为0.5～3μm的金属，以制作第三栅浮空场板，第三栅浮空场板与第二栅浮空场板间距为W2，第三栅浮空场板距离漂移层2的水平距离为T2；
以此类推，直至形成第M栅浮空场板，M根据器件实际使用要求确定，其值为大于等于1的整数；T2近似满足关系d<3.5a，其中，a为第一阻挡层41的厚度，d为第二阻挡层42的宽度；
L3)制作栅场板：
L31)在第M栅浮空场板和未被第M栅浮空场板覆盖的绝缘介质材料上再次淀积一层绝缘介质材料；
L32)在步骤L31)淀积的绝缘介质材料上制作掩模，并利用该掩模在左、右两侧的绝缘介质上淀积宽度D2为0.5～6μm的金属，以制作栅场板，栅场板与第M栅浮空场板的间距WM为0.1～1.5μm，栅场板距离漂移层2的水平距离为T2，栅场板上边缘所在高度高于第一阻挡层41下边缘所在高度，栅场板与漂移层在垂直方向上的交叠长度等于L2；
L33)将栅场板与栅极电气连接，该栅场板与漏场板、M个栅浮空场板和Q个漏浮空场板构成浮空栅-漏复合场板14；T2近似满足关系：d<3.5a，其中，a为第一阻挡层41的厚度，d为第二阻挡层42的宽度；
M.淀积绝缘介质材料覆盖整个器件上部区域，由所有淀积的绝缘介质材料形成钝化层15，完成整个器件的制作。
本发明与传统GaN基电流孔径异质结场效应器件比较，具有以下优点：
a.实现正向击穿电压持续增加。
本发明采用二级阶梯形式的电流阻挡层，使器件内部的第一阻挡层、第二阻挡层与孔径层交界面下方附近均会产生一个电场峰，且第一阻挡层对应的电场峰值大于第二阻挡层对应的电场峰值；由于第一阻挡层的电场峰非常接近漂移层两侧表面，便可以利用栅浮空场板有效减弱漂移层两侧表面附近第一阻挡层对应的电场峰，并可以在栅场板、每个栅浮空场板处漂移层两侧表面附近形成新的电场峰，且该电场峰数目与栅浮空场板和栅场板的场板数相等；
通过调整栅场板、栅浮空场板与漂移层之间的水平间距、电流阻挡层的尺寸和掺杂、相邻两个场板的垂直间距等，可以使得电流阻挡层与孔径层交界面下方附近的电场峰值与栅场板、各栅浮空场板对应的漂移层表面附近各电场峰值相等，且小于GaN基宽禁带半导体材料的击穿电场，从而提高了器件的正向击穿电压，且通过增加栅浮空场板的数目，可实现正向击穿电压的持续增加。
b.实现反向击穿电压持续增加。
本发明采用了漏浮空场板，利用多个漏浮空场板可以有效调制漂移层内电场分布，使得器件漂移层内的高电场区面积显著增加，并可在漏场板、每个漏浮空场板处漂移层两侧表面附近形成新的电场峰，且电场峰数目与漏浮空场板和漏场板的数目相等；
通过调整漏场板、漏浮空场板与漂移层之间的水平间距、相邻两个场板的垂直间距等，可以使得漏场板、各漏浮空场板对应的漂移层内各电场峰值近似相等，且小于GaN基宽禁带半导体材料的击穿电场，从而提高了器件的反向击穿电压，且通过增加漏浮空场板的数目，可实现击穿电压的持续增加。
c.在提高器件击穿电压的同时，器件导通电阻几乎恒定。
本发明通过在器件两侧采用场板技术来提高器件击穿电压，由于场板不会影响器件导通电阻，当器件导通时，在器件内部漂移层只存在由电流阻挡层所产生的耗尽区和肖特基漏极附近的耗尽区，即高阻区，并未引入其它耗尽区，因此，随着栅浮空场板和漏浮空场板数目的增加，器件的正向击穿电压和反向击穿电压持续增加，而导通电阻几乎保持恒定。
d.工艺简单，易于实现，提高了成品率。
本发明器件结构中，浮空栅-漏复合场板的制作是通过在漂移层两侧多次淀积金属和绝缘介质材料而实现的，其工艺简单，且不会对器件中半导体材料产生损伤，避免了采用超结的GaN基电流孔径异质结场效应器件结构所带来的工艺复杂化问题，大大提高了器件的成品率。
以下结合附图和实施例进一步说明本发明的技术内容和效果。
附图说明
图1是传统GaN基电流孔径异质结场效应器件的结构图；
图2是本发明浮空栅-漏复合场板垂直型电力电子器件的结构图；
图3是本发明制作浮空栅-漏复合场板垂直型电力电子器件的总流程示意图；
图4是本发明中制作漏浮空场板和漏场板的子流程示意图；
图5是本发明中制作栅浮空场板和栅场板的子流程示意图；
图6是对本发明器件仿真所得的正向击穿情况下器件漂移层右侧边缘的纵向电场分布图；
图7是对本发明器件仿真所得的反向击穿情况下器件漂移层右侧边缘的纵向电场分布图。
具体实施方式
参照图2，本发明浮空栅-漏复合场板垂直型电力电子器件是基于GaN基宽禁带半导体异质结结构，其包括：衬底1、漂移层2、孔径层3、两个对称的电流阻挡层4、沟道层6、势垒层7和钝化层15，势垒层7上的两侧淀积有两个源极12，两个源极下方通过离子注入形成两个注入区11，源极12之间的势垒层上外延有帽层8，帽层8两侧刻有台阶9，帽层上面淀积有栅极10，衬底1下面淀积有肖特基漏极13，钝化层15完全包裹在除肖特基漏极13底部以外的所有区域。其中：
所述衬底1，采用n-型GaN材料；
所述漂移层2，位于衬底1上部，其掺杂浓度为1×1015～1×1018cm-3；
所述孔径层3，位于漂移层2上部，其厚度h为0.5～3μm、掺杂浓度为1×1015～1×1018cm-3；
所述电流阻挡层4，是由第一阻挡层41和第二阻挡层42构成得的二级阶梯结构，其中：两个第一阻挡层位于孔径层3内的左右两侧，两个第二阻挡层42位于两个第一阻挡层41内侧，各阻挡层均采用p型掺杂；该第一阻挡层41的厚度a为0.5～3μm，宽度c为0.2～1μm，该第二阻挡层42的厚度b为0.3～1μm，宽度d为1.4～3.4μm，且满足a>b，两个对称的电流阻挡层4之间形成孔径5；
所述沟道层6，位于两个电流阻挡层4和孔径5上部，其厚度为0.04～0.2μm；
所述势垒层7，位于沟道层6上部，其由若干层相同或不同的GaN基宽禁带半导体材料组成，厚度为5～50nm；
所述帽层8，采用p型GaN材料，厚度为0.02～0.25μm，其与两个电流阻挡层4在水平方向上的交叠长度大于0μm；
所述器件两边的钝化层15，是由若干层绝缘介质材料自下而上堆叠而成；绝缘介质材料可采用SiO2、SiN、Al2O3、Sc2O3、HfO2、TiO2中的任意一种或其它绝缘介质材料；该钝化层两侧制作有浮空栅-漏复合场板14；
所述浮空栅-漏复合场板14，每一侧均由一个栅场板、一个漏场板、多个栅浮空场板和多个漏浮空场板构成，其中：
所述多个漏浮空场板，自下而上依次为第一漏浮空场板、第二漏浮空场板至第Q漏浮空场板，第一漏浮空场板至第Q漏浮空场板为浮空型场板，且相互之间相互独立，不与任何电极相连接；漏场板与肖特基漏极13电气连接，Q根据器件实际使用要求确定，其值为大于等于1的整数；Q个漏浮空场板和一个漏场板位于钝化层两侧内的下部区域；
漏场板、第一漏浮空场板、第二漏浮空场板至第Q漏浮空场板的厚度相等，均表述为L1；宽度相同，均表述为D1，L1为0.5～3μm，D1为0.5～6μm；同一侧的漏场板及Q个漏浮空场板，均相互平行，且相邻两个场板之间绝缘介质材料的厚度，即相邻两个场板之间的间距Si不同，且自下而上依次增大，第一漏浮空场板与漏场板的垂直间距S1的范围为0.1～1.5μm，i为整数，Q≥i≥1；
同一侧的漏场板及第一漏浮空场板、第二漏浮空场板、第三漏浮空场板至第Q漏浮空场板均相互平行，且距离漂移层2的水平距离均为T1，T1为0.2～0.6μm，漏场板下边缘与衬底1下边缘水平对齐；钝化层内的场板左右两侧完全对称；
所述多个栅浮空场板和一个栅场板，栅浮空场板的数目为M，M根据器件实际使用要求确定，其值为大于等于1的整数；M个栅浮空场板自下而上依次为第一栅浮空场板、第二栅浮空场板至第M栅浮空场板，栅场板和M个栅浮空场板位于两侧钝化层内的上部区域，栅场板位于第M栅浮空场板上方，第一栅浮空场板至第M栅浮空场板均采用浮空结构，即各个栅浮空场板之间相互独立，不与任何电极相连接，栅场板与栅极10电气连接；各个栅浮空场板的厚度相同，宽度相同，且厚度表述为L2，宽度表述为D2，L2范围为0.5～3μm，D2范围为0.5～6μm，栅场板的宽度等于各个栅浮空场板的宽度；同一侧的栅场板及M个栅浮空场板，均相互平行，且相邻两个场板之间绝缘介质材料的厚度，即相邻两个场板之间的间距Wj不同，且自下而上依次减小，第M栅浮空场板与栅场板的间距为WM，WM的范围为0.1～1.5μm，第一栅浮空场板与第二栅浮空场板之间的距离为W1，第二栅浮空场板与第三栅浮空场板之间的距离为W2，j为整数且M≥j≥1；
在多个栅浮空场板和一个栅场板中，同一侧的栅场板及各个栅浮空场板均相互平行，且距离漂移层2的水平距离相等，表述为T2，且近似满足关系：d<3.5a，其中，a为第一阻挡层41的厚度，d为第二阻挡层42的宽度，栅场板上边缘所在高度高于第一阻挡层41下边缘所在高度，栅场板与漂移层在垂直方向上的交叠长度等于L2；左右两侧的栅浮空场板完全对称；
所述肖特基漏极13，采用肖特基结构。
参照图3，本发明制作浮空栅-漏复合场板垂直型电力电子器件的过程，给出如下三种实施例：
实施例一：制作钝化层为SiO2，且带有两个漏浮空场板和两个栅浮空场板的浮空栅-漏复合场板垂直型电力电子器件。
步骤1.制作漂移层2和孔径层3，如图3a。
1a)采用n-型GaN材料做衬底1，使用金属有机物化学气相淀积技术，在衬底1上外延掺杂浓度为1×1015cm-3的n-型GaN半导体材料，形成漂移层2，其中：
外延采用的工艺条件为：温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min；
1b)使用金属有机物化学气相淀积技术，在漂移层2上外延厚度为0.5μm、掺杂浓度为1×1015cm-3的n型GaN半导体材料，形成孔径层3，其中：
外延采用的工艺条件为：温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min。
步骤2.制作电流阻挡层4，如图3b。
2a)制作第一阻挡层41：
2a1)在孔径层3上制作一次掩模；
2a2)使用离子注入技术，在孔径层内的两侧位置注入剂量为1×1015cm-2的p型杂质Mg，制作厚度a为0.5μm，宽度c为0.2μm的两个第一阻挡层41；
2b)制作第二阻挡层42：
2b1)在孔径层3和两个第一阻挡层41上制作一次掩模；
2b2)使用离子注入技术，在左、右第一阻挡层41之间的孔径层3内两侧注入剂量为1×1015cm-2的p型杂质Mg，制作厚度b为0.3μm，宽度d为1.4μm的两个第二阻挡层42，两个第一阻挡层和两个第二阻挡层构成两个对称的二级阶梯结构的电流阻挡层4，左、右两个电流阻挡层4之间形成孔径5。
步骤3.制作沟道层6、势垒层7和帽层8，如图3c。
3a)外延GaN材料制作沟道层6：
使用分子束外延技术，在两个第一阻挡层41、两个第二阻挡层42和孔径5的上部外延厚度为0.04μm的GaN材料，形成沟道层6，其中：
分子束外延的工艺条件为：真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2和高纯Ga源；
3b)外延Al0.5Ga0.5N，制作势垒层7：
使用分子束外延技术在沟道层6上外延厚度为5nm的Al0.5Ga0.5N材料，形成势垒层7，其中：
分子束外延的工艺条件为：真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源和高纯Al源。
3c)外延p型GaN材料，制作帽层8：
使用分子束外延技术，在势垒层7上部外延厚度为0.02μm的p型GaN材料，形成帽层8；
所述分子束外延技术，其工艺条件为：真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Mg源。
步骤4.制作台阶9，如图3d。
4a)在帽层8上制作掩模；
4b)使用反应离子刻蚀技术，在帽层8左、右两侧内刻蚀深度为帽层厚度的刻蚀区，形成台阶9，两个台阶之间的帽层8与两个电流阻挡层4在水平方向上的交叠长度均为0.4μm；
反应离子刻蚀的工艺条件为：Cl2流量为15sccm，压强为10mTorr，功率为100W。
步骤5.制作栅极10，如图3e。
5a)在帽层8上部和未被帽层8覆盖的势垒层7上部制作掩模；
5b)使用电子束蒸发技术，在帽层8上淀积Ni/Au/Ni组合金属，形成栅极10，其中：所淀积的金属，自下而上，其Ni的厚度为0.02μm，Au的厚度为0.2μm，Ni的厚度为0.04μm；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤6.制作注入区11，如图3f。
6a)在栅极10的上部和未被帽层8覆盖的势垒层7上部制作掩模；
6b)使用离子注入技术，在势垒层内的两侧注入剂量为1×1015cm-2的n型杂质Si，形成深度为0.01μm的注入区11；
6c)在1200℃温度下进行快速热退火。
步骤7.制作源极12，如图3g。
7a)在注入区11上部、栅极10上部以及未被帽层8覆盖的势垒层7上部制作掩模；
7b)使用电子束蒸发技术，在两个注入区上部淀积Ti/Au/Ni组合金属，形成源极12，其中：所淀积的金属，自下而上的厚度是：Ti为0.02μm、Au为0.3μm、Ni为0.05μm；
步骤8.制作肖特基漏极13，如图3h。
使用电子束蒸发技术，在整个衬底1的背面上依次淀积金属W、Au、Ni，形成肖特基漏极13，其中：所淀积的金属，W的厚度为0.02μm，Au的厚度为0.7μm，Ni的厚度为0.05μm；
淀积金属所采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤9.淀积一层绝缘介质材料，如图3i。
使用等离子体增强化学气相淀积技术，淀积一层SiO2绝缘介质材料，以覆盖除了肖特基漏极底部以外的其他区域，且左、右两侧的绝缘介质材料的厚度与肖特基漏极的厚度相同；
淀积SiO2绝缘介质材料的工艺条件是：N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压强为1100mTorr。
步骤10.制作漏场板和漏浮空场板，如图3j。
参照图4，本步骤的具体实现如下：
10a)制作漏场板：
10a1)在绝缘介质材料上部制作掩模；
10a2)使用电子束蒸发技术，在绝缘介质材料左右两侧上部淀积宽度D1为6μm、厚度L1为3μm的金属，所淀积金属距离衬底的水平距离T1为0.6μm，且所淀积金属的下边缘与衬底下边缘水平对齐，以制作漏场板，并将漏场板与肖特基漏极电气连接；
10b)制作第一漏浮空场板和第二漏浮空场板：
10b1)在第一漏浮空场板上部和步骤9中淀积的绝缘介质材料上再淀积一层SiO2绝缘介质材料；
10b2)在SiO2绝缘介质材料上制作掩模；
10b3)使用电子束蒸发技术，在左、右两侧的SiO2绝缘介质上淀积金属，以制作高度L1为3μm，宽度D1为6μm的第一漏浮空场板，且第一漏浮空场板与漏场板间距S1为1.5μm，第一漏场板距离漂移层2的水平距离T1为0.6μm；
10b4)使用等离子体增强化学气相淀积技术，在第一漏浮空场板和步骤10b1)中淀积的SiO2绝缘介质材料上部再淀积一层SiO2绝缘介质材料；
10b5)在SiO2绝缘介质材料上制作掩模；
10b6)使用电子束蒸发技术，在左、右两侧的SiO2绝缘介质上淀积金属，以制作高度L1为3μm，宽度D1为6μm的第二漏浮空场板，且第二漏浮空场板与第一漏浮空场板间距S2为1.55μm，第二漏浮空场板距离漂移层2的水平距离T1为0.6μm；
淀积SiO2绝缘介质材料的工艺条件是：N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压强为1100mTorr；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤11.制作平台，如图3k。
使用等离子体增强化学气相淀积技术，在两个第二漏浮空场板上部和绝缘介质材料的上部再次淀积SiO2绝缘介质材料，形成平台；
等离子体增强化学气相淀积技术的工艺条件是：N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压强为1100mTorr。
步骤12.制作栅浮空场板和栅场板，如图3l。
参照图5，本步骤的具体实现如下：
12a)制作第一栅浮空场板：
12a1)在绝缘介质材料上制作掩模；
12a2)使用电子束蒸发技术，在左、右两侧的平台上淀积金属，以制作高度L2为3μm，宽度D2为6μm的第一栅浮空场板，且第一栅浮空场板距离漂移层2的水平距离T2为0.49μm；
12b)制作第二栅浮空场板：
12b1)使用等离子体增强化学气相淀积技术，在第一栅浮空场板和未被第一栅浮空场板覆盖的SiO2绝缘介质材料上淀积一层SiO2绝缘介质材料；
12b2)在步骤12b1)淀积的SiO2绝缘介质材料上制作掩模；
12b3)使用电子束蒸发技术，在左、右两侧的SiO2绝缘介质上淀积金属，以制作高度L2为3μm，宽度D2为6μm的第二栅浮空场板，且第二栅浮空场板与第一栅浮空场板间距W1为1.6μm，第二栅浮空场板距离漂移层2的水平距离T2为0.49μm；
12c)制作栅场板：
12c1)使用等离子体增强化学气相淀积技术，在第二栅浮空场板和步骤12b1)中淀积的绝缘介质材料上再淀积一层SiO2绝缘介质材料；
12c2)在步骤12c1)淀积的SiO2绝缘介质材料上制作掩模；
12c3)使用电子束蒸发技术，在左、右两侧的SiO2绝缘介质上淀积金属，以制作宽度D2为6μm的栅场板，且栅场板与第二栅浮空场板间距W2为1.5μm，与漂移层2的水平距离T2为0.49μm，栅场板上部边缘高于第一阻挡层41下边缘0.5μm，栅场板与漂移层在垂直方向上的交叠长度等于3μm；
12c4)将该栅场板与栅极10电气连接，该栅场板与漏场板、所有栅浮空场板和所有漏浮空场板形成浮空栅-漏复合场板14；
淀积SiO2绝缘介质材料的工艺条件是：N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压强为1100mTorr；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤13.制作钝化层15，如图3m。
使用等离子体增强化学气相淀积技术，淀积SiO2绝缘介质材料覆盖整个器件上部区域，由所有淀积的SiO2绝缘介质材料形成钝化层15，完成整个器件的制作。
淀积SiO2绝缘介质材料的工艺条件是：N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压强为1100mTorr。
实施例二：制作钝化层为SiO2，且带有二个漏浮空场板和三个栅浮空场板的浮空栅-漏复合场板垂直型电力电子器件。
第一步.制作漂移层2和孔径层3，如图3a。
1.1)采用n-型GaN做衬底1；在温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min的工艺条件下，使用金属有机物化学气相淀积技术，在衬底1上外延掺杂浓度为6×1016cm-3的n-型GaN半导体材料，形成漂移层2；
1.2)在温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min的工艺条件下，使用金属有机物化学气相淀积技术，在漂移层2上外延厚度为1.5μm、掺杂浓度为5×1016cm-3的n型GaN半导体材料，形成孔径层3。
第二步.制作电流阻挡层4，如图3b。
2.1)制作第一阻挡层41：
2.11)在孔径层3上制作一次掩模；
2.12)使用离子注入技术，在孔径层内的两侧位置注入剂量为5×1015cm-2的p型杂质Mg，制作厚度a为1.5μm，宽度c为0.5μm的两个第一阻挡层41。
2.2)制作第二阻挡层42：
2.21)在孔径层3和两个第一阻挡层41上制作一次掩模；
2.22)使用离子注入技术，在左、右第一阻挡层41之间的孔径层3内两侧注入剂量为6×1015cm-2的p型杂质Mg，制作厚度b为0.5μm，宽度d为2μm的两个第二阻挡层42，两个第一阻挡层和两个第二阻挡层构成两个对称的二级阶梯结构的电流阻挡层4，左、右两个电流阻挡层4之间形成孔径5。
第三步.制作沟道层6、势垒层7和帽层8，如图3c。
3.1)外延GaN材料制作沟道层6：
在真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源的工艺条件下，使用分子束外延技术，在两个第一阻挡层41、两个第二阻挡层42和孔径5的上部外延厚度为0.1μm的GaN材料，形成沟道层6；
3.2)外延Al0.2Ga0.8N，制作势垒层7：
在真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Al源的工艺条件下，使用分子束外延技术在沟道层6上外延厚度为20nm的Al0.2Ga0.8N材料，形成势垒层7；
3.3)外延p型GaN材料制作帽层8：
在真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Mg源的工艺条件下，使用分子束外延技术，在势垒层7上部外延厚度为0.1μm的p型GaN材料，完成帽层8的制作。
第四步.制作台阶9，如图3d。
4.1)在帽层8上制作掩模；
4.2)在Cl2流量为15sccm，压强为10mTorr，功率为100W的工艺条件下，使用反应离子刻蚀技术，在帽层8左、右两侧进行刻蚀，刻蚀深度为0.1μm，形成台阶9，两个台阶之间的帽层8与两个电流阻挡层4在水平方向上的交叠长度均为0.6μm。
第五步.制作栅极10，如图3e。
5.1)在帽层8上部和未被帽层8覆盖的势垒层7上部制作掩模；
5.2)在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在势垒层7上淀积Ni/Au/Ni组合金属，形成栅极10，其中：所淀积的金属，自下而上，Ni的厚度为0.02μm、Au的厚度为0.2μm、Ni的厚度为0.04μm。
第六步.制作左、右两个注入区11，如图3f。
6.1)在栅极10的上部及未被帽层8覆盖的势垒层7上部制作掩模；
6.2)使用离子注入技术，在势垒层内的两侧注入剂量为5×1015cm-2的n型杂质Si，形成深度为0.025μm的注入区11；
6.3)在1200℃温度下进行快速热退火。
第七步.制作源极12，如图3g。
7.1)在注入区11上部、栅极10上部、未被帽层8覆盖的势垒层7上部，制作掩模；
7.2)在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在两个注入区上部淀积Ti/Au/Ni组合金属，形成源极12，其中：所淀积的金属，自下而上的厚度是：Ti为0.02μm、Au为0.3μm、Ni为0.05μm。
第八步.制作肖特基漏极13，如图3h。
在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在整个衬底1的背面上依次淀积金属Pt、Au、Ni，形成肖特基漏极13，其中：所淀积的金属，Pt的厚度为0.02μm，Au的厚度为0.7μm，Ni的厚度为0.05μm；
第九步.淀积一层绝缘介质材料，如图3i。
在N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压强为1100mTorr工艺条件下，使用等离子体增强化学气相淀积技术，淀积一层SiO2绝缘介质材料，以覆盖除了肖特基漏极底部以外的其他区域，且左、右两侧的绝缘介质材料的厚度与肖特基漏极的厚度相同；
第十步.制作漏场板和漏浮空场板，如图3j。
参照图4，本步骤的具体实现如下：
10.1)制作漏场板：
10.11)在绝缘介质材料上部制作掩模；
10.12)使用电子束蒸发技术，在绝缘介质材料左右两侧上部淀积宽度D1为2.5μm、厚度L1为1.5μm的金属，所淀积金属距离衬底的水平距离T1为0.3μm，且所淀积金属的下边缘与衬底下边缘水平对齐，以制作漏场板，并将漏场板与肖特基漏极电气连接；
10.2)制作第一漏浮空场板和第二漏浮空场板：
10.21)在第一漏浮空场板上部和第九步中淀积的绝缘介质材料上再淀积一层SiO2绝缘介质材料；
10.22)在SiO2绝缘介质材料上制作掩模；
10.23)使用电子束蒸发技术，在左、右两侧的SiO2绝缘介质上淀积金属，以制作高度L1为1.5μm，宽度D1为2.5μm的第一漏浮空场板，且第一漏浮空场板与漏场板间距S1为0.7μm，第一漏场板距离漂移层2的水平距离T1为0.3μm；
10.24)使用等离子体增强化学气相淀积技术，在第一漏浮空场板和步骤10.21)中淀积的SiO2绝缘介质材料上部再淀积一层SiO2绝缘介质材料；
10.25)在SiO2绝缘介质材料上制作掩模；
10.26)使用电子束蒸发技术，在左、右两侧的SiO2绝缘介质上淀积金属，以制作高度L1为1.5μm，宽度D1为2.5μm的第二漏浮空场板，且第二漏浮空场板与第一漏浮空场板间距S2为0.8μm，第二漏浮空场板距离漂移层2的水平距离T1为0.3μm；
淀积SiO2绝缘介质材料的工艺条件是：N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压力为1100mTorr；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
第十一步.制作平台，如图3k。
在N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压力为1100mTorr的工艺条件下，使用等离子体增强化学气相淀积技术，在两个第二漏浮空场板上部和绝缘介质材料的上部再次淀积SiO2绝缘介质材料，形成平台；
第十二步.制作栅浮空场板和栅场板，如图3l。
参照图5，本步骤的具体实现如下：
12.1)制作第一栅浮空场板：
12.11)在绝缘介质材料上制作掩模；
12.12)使用电子束蒸发技术，在左、右两侧的平台上淀积金属，以制作高度L2为1μm，宽度D2为1.5μm的第一栅浮空场板，且第一栅浮空场板距离漂移层2的水平距离T2为0.19μm；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
12.2)制作第二栅浮空场板和第三栅浮空场板：
12.21)使用等离子体增强化学气相淀积技术，在第一栅浮空场板和未被第一栅浮空场板覆盖的SiO2绝缘介质材料上淀积一层SiO2绝缘介质材料；
12.22)在步骤12.21)淀积的SiO2绝缘介质材料上制作掩模；
12.23)使用电子束蒸发技术，在左、右两侧的SiO2绝缘介质上淀积金属，以制作高度L2为1μm，宽度D2为1.5μm的第二栅浮空场板，且第二栅浮空场板与第一栅浮空场板间距W1为0.42μm，第二栅浮空场板距离漂移层2的水平距离T2为0.19μm；
12.24)使用等离子体增强化学气相淀积技术，在第一栅浮空场板和步骤12.21)中淀积的绝缘介质材料上淀积一层SiO2绝缘介质材料；
12.25)在步骤12.24)淀积的SiO2绝缘介质材料上制作掩模；
12.26)使用电子束蒸发技术，在左、右两侧的SiO2绝缘介质上淀积金属，以制作高度L2为1μm，宽度D2为1.5μm的第三栅浮空场板，且第三栅浮空场板与第二栅浮空场板间距W2为0.35μm，第三栅浮空场板距离漂移层2的水平距离T2为0.19μm；
淀积SiO2绝缘介质材料的工艺条件是：N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压强为1100mTorr；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
12.3)制作栅场板：
12.31)使用等离子体增强化学气相淀积技术，在第三栅浮空场板和步骤12.24)中淀积的绝缘介质材料上再淀积一层SiO2绝缘介质材料；
12.32)在步骤12.31)淀积的SiO2绝缘介质材料上制作掩模；
12.33)使用电子束蒸发技术，在左、右两侧的SiO2绝缘介质上淀积金属，以制作宽度D2为1.5μm的栅场板，且栅场板与第三栅浮空场板间距W3为0.3μm，与漂移层2的水平距离T2为0.19μm，栅场板上部边缘高于第一阻挡层41下边缘0.5μm，栅场板与漂移层在垂直方向上的交叠长度等于1μm；
12.34)将栅场板与栅极电气连接，该栅场板与漏场板、所有栅浮空场板和所有漏浮空场板形成浮空栅-漏复合场板14；
淀积SiO2绝缘介质材料的工艺条件是：N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压强为1100mTorr；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
第十三步.制作钝化层15，如图3m。
在N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压力为1100mTorr的工艺条件下，使用等离子体增强化学气相淀积技术，淀积SiO2绝缘介质材料覆盖整个器件上部区域，由所有淀积的SiO2绝缘介质材料形成钝化层15，完成整个器件的制作。
实施例三：制作钝化层为SiN，且带有1个漏浮空场板和两个栅浮空场板的浮空栅-漏复合场板垂直型电力电子器件。
步骤A.制作漂移层2和孔径层3，如图3a。
A1)采用温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min的工艺条件，采用n-型GaN做衬底1，使用金属有机物化学气相淀积技术，在衬底上外延掺杂浓度为1×1018cm-3的n-型GaN材料，制作漂移层2。
A2)采用温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min的工艺条件，使用金属有机物化学气相淀积技术，在漂移层2上外延厚度为3μm、掺杂浓度为1×1018cm-3的n型GaN材料，制作孔径层3。
步骤B.制作电流阻挡层4，如图3b。
B1)先在孔径层3上制作掩模；再使用离子注入技术，在孔径层内的两侧位置注入剂量为1×1016cm-2的p型杂质Mg，制作厚度a为3μm，宽度c为1μm的两个第一阻挡层41；
B2)先在孔径层3和两个第一阻挡层41上制作掩模；再使用离子注入技术，在左、右第一阻挡层41之间的孔径层3内两侧位置注入剂量为1×1016cm-2的p型杂质Mg，制作厚度b为1μm，宽度d为3.4μm的两个第二阻挡层42，两个第一阻挡层41与两个第二阻挡层42构成两个对称的二级阶梯结构的电流阻挡层4，左右电流阻挡层4之间形成孔径5。
步骤C.制作沟道层6、势垒层7和帽层8，如图3c。
C1)采用真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源，使用分子束外延技术，在两个第一阻挡层41、两个第二阻挡层42和孔径5的上部外延厚度为0.2μm的GaN材料，形成沟道层6；
C2)采用真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Al源的工艺条件，使用分子束外延技术在沟道层6上外延厚度为50nm的Al0.1Ga0.9N材料，形成势垒层7；
C3)采用真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Mg源的工艺条件，使用分子束外延技术，在势垒层7上部外延厚度为0.25μm的p型GaN材料，以制作帽层8。
步骤D.在帽层8上制作掩模，再采用Cl2流量为15sccm，压强为10mTorr，功率为100W的工艺条件，使用反应离子刻蚀技术，在帽层8左、右两侧进行刻蚀，且刻蚀区深度等于帽层8的厚度，制作台阶9，两个台阶之间的帽层8与两个电流阻挡层4在水平方向上的交叠长度均为1μm，如图3d。
步骤E.先在帽层8上部和未被帽层8覆盖的势垒层7上部制作掩模；再采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在势垒层上淀积Ni/Au/Ni组合金属，制作栅极10，其中：所淀积的金属自下而上，Ni的厚度为0.02μm、Au的厚度为0.2μm、Ni的厚度为0.04μm，如图3e。
步骤F.先在栅极10上部和未被帽层8覆盖的势垒层7上部制作掩模；再使用离子注入技术，在势垒层内两侧注入剂量为1×1016cm-2的n型杂质Si，制作深度为0.08μm的两个注入区11；然后，在1200℃下进行快速热退火，如图3f。
步骤G.先在注入区11上部、栅极10上部以及未被帽层8覆盖的势垒层7上部制作掩模；再采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在两侧的注入区上部淀积金属，制作源极12，其中所淀积的金属为Ti/Au/Ni金属组合，即自下而上，Ti的厚度为0.02μm、Au的厚度为0.3μm、Ni的厚度为0.05μm，如图3g。
步骤H.制作肖特基漏极13，如图3h。
采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在整个衬底1的背面上依次淀积金属Ni、Au、Ni，形成肖特基漏极13，其中：所淀积的金属，Ni的厚度为0.02μm，Au的厚度为0.7μm，Ni的厚度为0.05μm。
步骤I.淀积一层绝缘介质材料，如图3i。
采用气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr的工艺条件，使用等离子体增强化学气相淀积技术，淀积一层SiN绝缘介质材料，以覆盖除了肖特基漏极底部以外的其他区域，且左、右两侧的绝缘介质材料的厚度与肖特基漏极的厚度相同；
步骤J.制作漏场板和漏浮空场板，如图3j。
参照图4，本步骤的具体实现如下：
J1)制作漏场板：
J11)在绝缘介质材料上部制作掩模；
J12)使用电子束蒸发技术，在绝缘介质材料左右两侧上部淀积宽度D1为0.5μm、厚度L1为0.5μm的金属，所淀积金属距离衬底的水平距离T1为0.2μm，且所淀积金属的下边缘与衬底下边缘水平对齐，以制作漏场板，并将漏场板与肖特基漏极电气连接；
J2)制作第一漏浮空场板：
J21)在第一漏浮空场板上部和步骤I中淀积的绝缘介质材料上再淀积一层SiN绝缘介质材料；
J22)在SiN绝缘介质材料上制作掩模；
J23)使用电子束蒸发技术，在左、右两侧的SiN绝缘介质上淀积金属，以制作高度L1为0.5μm，宽度D1为0.5μm的第一漏浮空场板，且第一漏浮空场板与漏场板间距S1为0.1μm，第一漏浮空场板距离漂移层2的水平距离T1为0.2μm；
淀积SiN绝缘介质材料的工艺条件是：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤K.采用气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr的工艺条件，使用等离子体增强化学气相淀积技术，在两个第一漏浮空场板上部和绝缘介质材料的上部再次淀积SiN绝缘介质材料，形成平台，如图3k。
步骤L.制作栅浮空场板和栅场板，如图3l。
参照图5，本步骤的具体实现如下：
L1)制作第一栅浮空场板：
L11)在绝缘介质材料上制作掩模；
L12)使用电子束蒸发技术，在左、右两侧的平台上淀积金属，以制作高度L2为0.5μm，宽度D2为0.5μm的第一栅浮空场板，且第一栅浮空场板距离漂移层2的水平距离T2为0.18μm；
L2)制作第二栅浮空场板：
L21)使用等离子体增强化学气相淀积技术，在第一栅浮空场板和未被第一栅浮空场板覆盖的SiN绝缘介质材料上淀积一层SiN绝缘介质材料；
L22)在步骤L21)淀积的SiN绝缘介质材料上制作掩模；
L23)使用电子束蒸发技术，在左、右两侧的SiN绝缘介质上淀积金属，以制作高度L2为0.5μm，宽度D2为0.5μm的第二栅浮空场板，且第二栅浮空场板与第一栅浮空场板间距W1为0.12μm，第二栅浮空场板距离漂移层2的水平距离T2为0.18μm；
L3)制作栅场板：
L31)使用等离子体增强化学气相淀积技术，在第二栅浮空场板和步骤L21)中淀积的绝缘介质材料上再淀积一层SiN绝缘介质材料；
L32)在步骤L31)淀积的SiN绝缘介质材料上制作掩模；
L33)使用电子束蒸发技术，在左、右两侧的SiN绝缘介质上淀积金属，以制作宽度D2为0.5μm的栅场板，且栅场板与第二栅浮空场板间距W2为0.1μm，与漂移层2的水平距离T2为0.18μm，栅场板上部边缘高于第一阻挡层41下边缘0.5μm，栅场板与漂移层在垂直方向上的交叠长度等于0.5μm；
L34)将该栅场板与栅极10电气连接，该栅场板与漏场板、所有栅浮空场板和所有漏浮空场板形成浮空栅-漏复合场板14；
淀积SiN绝缘介质材料的工艺条件是：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤M.制作钝化层15，如图3m。
采用气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr的工艺条件，使用等离子体增强化学气相淀积技术，淀积SiN绝缘介质材料覆盖整个器件上部区域，由所有淀积的SiN绝缘介质材料形成钝化层15，完成整个器件的制作。
本发明的效果可通过以下仿真进一步说明：
仿真1：对本发明器件在正向击穿情况下器件漂移层右侧边缘的纵向电场分布进行仿真，结果如图6，其中器件采用了2个栅浮空场板和2个漏浮空场板，器件的正向击穿电压为1390V。
由图6可以看出，采用二级阶梯形式的电流阻挡层后，本发明器件结构可以有效地调制正向击穿情况下器件漂移层两侧表面附近的电场分布，增加器件内高场区的范围，促使浮空栅-漏复合场板对应的漂移层两侧表面附近的电场分布平坦，因此本发明器件可以有效实现正向阻断功能。
仿真2：对本发明器件在反向击穿情况下器件漂移层右侧边缘的纵向电场分布进行仿真，结果如图7，其中器件采用了2个栅浮空场板和2个漏浮空场板，器件的反向击穿电压为-1250V。
由图7可以看出，本发明器件结构可以有效调制反向击穿情况下漂移层内电场分布，增加器件漂移层内的高电场区面积，促使浮空栅-漏复合场板对应的漂移层两侧表面附近的电场分布平坦，因此本发明器件可以有效实现反向阻断功能。
以上描述仅是本发明的几个具体实施例，并不构成对本发明的限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。

Claims (10)

1.一种浮空栅-漏复合场板垂直型电力电子器件，包括:衬底(1)、漂移层(2)、孔径层(3)、两个对称的电流阻挡层(4)、沟道层(6)、势垒层(7)和钝化层(15)，势垒层(7)上的两侧淀积有两个源极(12)，两个源极(12)下方通过离子注入形成两个注入区(11)，源极之间的势垒层上外延有帽层(8)，帽层(8)两侧刻有两个台阶(9)，帽层上面淀积有栅极(10)，衬底(1)下面淀积有肖特基漏极(13)，钝化层(15)完全包裹在除肖特基漏极(13)底部以外的所有区域，两个电流阻挡层(4)之间形成孔径(5)，其特征在于：
所述两个电流阻挡层(4)，采用由第一阻挡层(41)和第二阻挡层(42)构成的二级阶梯结构，且第一阻挡层(41)位于第二阻挡层(42)的外侧；
所述钝化层(15)，是由若干层绝缘介质材料自下而上堆叠而成，该钝化层两侧制作有浮空栅-漏复合场板(14)；
所述浮空栅-漏复合场板(14)，每一侧均由一个栅场板、一个漏场板、多个栅浮空场板和多个漏浮空场板构成；
该多个栅浮空场板，自下而上依次为第一栅浮空场板、第二栅浮空场板至第M栅浮空场板，第一栅浮空场板、第二栅浮空场板至第M栅浮空场板，均为浮空型场板，且相互之间相互独立；栅场板与栅极(10)电气连接，M根据器件实际使用要求确定，其值为大于等于1的整数；
该多个漏浮空场板，自下而上依次为第一漏浮空场板、第二漏浮空场板至第Q漏浮空场板，第一漏浮空场板至第Q漏浮空场板为浮空型场板，且相互之间相互独立；漏场板与肖特基漏极(13)电气连接，Q根据器件实际使用要求确定，其值为大于等于1的整数。
2.根据权利要求1所述的器件，其特征在于第一阻挡层(41)的厚度a为0.5～3μm，宽度c为0.2～1μm，第二阻挡层(42)的厚度b为0.3～1μm，宽度d为1.4～3.4μm，且满足a>b。
3.根据权利要求1所述的器件，其特征在于，漏场板、第一漏浮空场板、第二漏浮空场板至第Q漏浮空场板的厚度相等，均表述为L1；宽度相同，均表述为D1，L1为0.5～3μm，D1为0.5～6μm。
4.根据权利要求1所述的器件，其特征在于同一侧的漏场板及Q个漏浮空场板，均相互平行，且相邻两个场板之间绝缘介质材料的厚度，即相邻两个场板之间的间距Si不同，且自下而上依次增大，第一漏浮空场板与漏场板的垂直间距S1的范围为0.1～1.5μm，i为整数，Q≥i≥1。
5.根据权利要求1所述的器件，其特征在于同一侧的漏场板及各个漏浮空场板均相互平行，且距离漂移层(2)的水平距离T1均相等，T1为0.2～0.6μm，漏场板下边缘与衬底(1)下边缘水平对齐。
6.根据权利要求1所述的器件，其特征在于同一侧的栅场板及各栅浮空场板均相互平行，且距离漂移层(2)的水平距离T2相等，T2满足关系：d<3.5a，其中，a为第一阻挡层(41)的厚度，d为第二阻挡层(42)的宽度。
7.根据权利要求1所述的器件，其特征在于第一栅浮空场板、第二栅浮空场板至第M栅浮空场板的厚度相等，均表述为L2，宽度相同，均表述为D2，L2为0.5～3μm，D2为0.5～6μm；栅场板上边缘所在高度高于第一阻挡层(41)下边缘所在高度，栅场板与漂移层在垂直方向上的交叠长度等于L2。
8.根据权利要求1所述的器件，其特征在于同一侧的栅场板及M个栅浮空场板，均相互平行，且相邻两个场板之间绝缘介质材料的厚度，即相邻两个场板之间的间距Wj不同，且自下而上依次减小，第M栅浮空场板与栅场板的间距WM的范围为0.1～1.5μm，第一栅浮空场板与第二栅浮空场板之间的间距为W1，j为整数且M≥j≥1。
9.一种制作浮空栅-漏复合场板垂直型电力电子器件的方法，包括：
A.制作漂移层(2)和孔径层(3)：
A1)在采用n-型GaN材料的衬底(1)上外延掺杂浓度为1×1015～1×1018cm-3的n-型GaN半导体材料，形成漂移层(2)；
A2)在漂移层(2)上外延n型GaN半导体材料，形成厚度h为0.5～3μm、掺杂浓度为1×1015～1×1018cm-3的孔径层(3)；
B.制作电流阻挡层(4)：
B1)在孔径层(3)上制作掩模，利用该掩模在孔径层内的两侧位置注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度a与孔径层厚度h相同，宽度c为0.2～1μm的两个第一阻挡层(41)；
B2)在孔径层(3)和左右第一阻挡层(41)上制作掩模，利用该掩模在左右第一阻挡层(41)之间的孔径层内的两侧注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度b为0.3～1μm，宽度d为1.4～3.4μm的两个第二阻挡层(42)，两个第一阻挡层(41)与两个第二阻挡层(42)构成两个对称的二级阶梯结构的电流阻挡层(4)，左右电流阻挡层(4)之间形成孔径(5)；
C.制作沟道层(6)、势垒层(7)和帽层(8)：
C1)在两个第一阻挡层(41)、两个第二阻挡层(42)和孔径(5)上部外延GaN半导体材料，形成厚度为0.04～0.2μm的沟道层(6)；
C2)在沟道层(6)上部外延GaN基宽禁带半导体材料，形成厚度为5～50nm的势垒层(7)；
C3)在势垒层(7)的上部外延p型GaN半导体材料，形成厚度为0.02～0.25μm的帽层(8)；
D.制作台阶(9)：
在帽层(8)上制作掩模，利用该掩模在帽层(8)左、右两侧进行刻蚀，刻蚀至势垒层上表面为止，形成台阶(9)，两个台阶之间的帽层与两个电流阻挡层在水平方向上的交叠长度大于0μm；
E.制作栅极(10)：
在刻蚀后的帽层(8)上部和未被帽层(8)覆盖的势垒层(7)上部制作掩模，利用该掩模在刻蚀后的帽层(8)上部淀积金属，以制作栅极(10)；
F.制作注入区(11)：
在栅极(10)上部和未被帽层(8)覆盖的势垒层(7)上部制作掩模，利用该掩模在势垒层内两侧注入剂量为1×1015～1×1016cm-2的n型杂质，以制作注入区(11)，其中，两个注入区的深度均大于势垒层厚度，且小于沟道层与势垒层两者的总厚度；
G.制作源极(12)：
在两个注入区(11)上部和栅极(10)上部以及未被帽层(8)覆盖的势垒层(7)上部制作掩模，利用该掩模在两个注入区上部淀积金属，以制作源极(12)；
H.在衬底(1)背面上淀积金属，以制作肖特基漏极(13)；
I.淀积一层绝缘介质材料，以覆盖除了肖特基漏极底部以外的其他区域，且左、右两侧的绝缘介质材料的厚度与肖特基漏极的厚度相同；
J.制作漏场板和漏浮空场板，过程如下：
J1)制作漏场板：
在绝缘介质材料上部制作掩模，利用该掩模在左右两侧的绝缘介质材料上部淀积宽度D1为0.5～6μm、厚度L1为0.5～3μm的金属，以制作漏场板，并将该漏场板与肖特基漏极电气连接，且漏场板下边缘与衬底下边缘水平对齐，漏场板距离衬底的水平距离T1为0.2～0.6μm；
J2)制作第一漏浮空场板至第Q漏浮空场板：
J21)在漏场板和步骤I中淀积的绝缘介质材料上部再淀积一层绝缘介质材料；
J22)在步骤J21)淀积的绝缘介质材料上制作掩模，利用该掩模在左、右两侧的绝缘介质上淀积宽度D1为0.5～6μm、厚度L1为0.5～3μm的金属，以制作第一漏浮空场板，第一漏浮空场板与漏场板的垂直间距S1为0.1～1.5μm，第一漏浮空场板距离漂移层(2)的水平距离T1为0.2～0.6μm；
J23)在第一漏浮空场板和步骤J21)淀积的绝缘介质材料上再淀积一层绝缘介质材料；
J24)在步骤J23)淀积的绝缘介质材料上制作掩模，利用该掩模在左、右两侧的绝缘介质上淀积宽度D1为0.5～6μm、厚度L1为0.5～3μm的金属，以制作第二漏浮空场板，第二漏浮空场板与第一漏浮空场板间距为S2，第二漏浮空场板距离漂移层(2)的水平距离T1为0.2～0.6μm；
以此类推，直至形成第Q漏浮空场板，Q根据器件实际使用要求确定，其值为大于等于1的整数；
K.在漂移层左右两边的第Q漏浮空场板上部和绝缘介质材料的上部再次淀积绝缘介质材料，形成平台；
L.制作栅浮空场板和栅场板：
L1)制作第一栅浮空场板：
在绝缘介质材料上制作掩模，利用该掩模在左、右两侧的平台上淀积宽度D2为0.5～6μm、厚度L2为0.5～3μm的金属，以制作第一栅浮空场板，第一栅浮空场板距离漂移层(2)的水平距离为T2；
L2)制作第二栅浮空场板至第M栅浮空场板：
L21)在第一栅浮空场板和未被第一栅浮空场板覆盖的绝缘介质材料上淀积一层绝缘介质材料；
L22)在步骤L21)淀积的绝缘介质材料上制作掩模，利用该掩模在左、右两侧的绝缘介质上淀积宽度D2为0.5～6μm、厚度L2为0.5～3μm的金属，以制作第二栅浮空场板，第二栅浮空场板与第一栅浮空场板间距为W1，第二栅浮空场板距离漂移层(2)的水平距离为T2；
L23)在第二栅浮空场板和步骤L21)淀积的绝缘介质材料上再淀积一层绝缘介质材料；
L24)在步骤L23)淀积的绝缘介质材料上制作掩模，利用该掩模在左、右两侧的绝缘介质上淀积宽度D2为0.5～6μm、厚度L2为0.5～3μm的金属，以制作第三栅浮空场板，第三栅浮空场板与第二栅浮空场板间距为W2，第三栅浮空场板距离漂移层(2)的水平距离为T2；
以此类推，直至形成第M栅浮空场板，M根据器件实际使用要求确定，其值为大于等于1的整数；
L3)制作栅场板：
L31)在第M栅浮空场板和未被第M栅浮空场板覆盖的绝缘介质材料上再次淀积一层绝缘介质材料；
L32)在步骤L31)淀积的绝缘介质材料上制作掩模，并利用该掩模在左、右两侧的绝缘介质上淀积宽度D2为0.5～6μm的金属，以制作栅场板，栅场板与第M栅浮空场板的间距WM为0.1～1.5μm，栅场板距离漂移层(2)的水平距离为T2，栅场板上边缘所在高度高于第一阻挡层(41)下边缘所在高度，栅场板与漂移层在垂直方向上的交叠长度等于L2；
L33)将栅场板与栅极电气连接，该栅场板与漏场板、M个栅浮空场板和Q个漏浮空场板构成浮空栅-漏复合场板(14)；
M.淀积绝缘介质材料覆盖整个器件上部区域，由所有淀积的绝缘介质材料形成钝化层(15)，完成整个器件的制作。
10.根据权利要求9所述的方法，其特征在于同一侧的栅场板及各栅浮空场板均相互平行，且距离漂移层(2)的水平距离T2相等，T2满足关系：d<3.5a，其中，a为第一阻挡层(41)的厚度，d为第二阻挡层(42)的宽度。
CN201710198912.8A 2017-03-29 2017-03-29 浮空栅-漏复合场板垂直型电力电子器件 Active CN107170799B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710198912.8A CN107170799B (zh) 2017-03-29 2017-03-29 浮空栅-漏复合场板垂直型电力电子器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710198912.8A CN107170799B (zh) 2017-03-29 2017-03-29 浮空栅-漏复合场板垂直型电力电子器件

Publications (2)

Publication Number Publication Date
CN107170799A CN107170799A (zh) 2017-09-15
CN107170799B true CN107170799B (zh) 2019-10-11

Family

ID=59848861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710198912.8A Active CN107170799B (zh) 2017-03-29 2017-03-29 浮空栅-漏复合场板垂直型电力电子器件

Country Status (1)

Country Link
CN (1) CN107170799B (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414633A (zh) * 2008-12-01 2009-04-22 西安电子科技大学 凹槽绝缘栅型复合栅场板高电子迁移率器件
CN103035706A (zh) * 2013-01-04 2013-04-10 电子科技大学 一种带有极化掺杂电流阻挡层的垂直氮化镓基异质结场效应晶体管
CN104380458A (zh) * 2011-12-22 2015-02-25 阿沃吉有限公司 利用电导调制在氮化镓材料中用于结终端的方法和系统

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
JP5776217B2 (ja) * 2011-02-24 2015-09-09 富士通株式会社 化合物半導体装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101414633A (zh) * 2008-12-01 2009-04-22 西安电子科技大学 凹槽绝缘栅型复合栅场板高电子迁移率器件
CN104380458A (zh) * 2011-12-22 2015-02-25 阿沃吉有限公司 利用电导调制在氮化镓材料中用于结终端的方法和系统
CN103035706A (zh) * 2013-01-04 2013-04-10 电子科技大学 一种带有极化掺杂电流阻挡层的垂直氮化镓基异质结场效应晶体管

Also Published As

Publication number Publication date
CN107170799A (zh) 2017-09-15

Similar Documents

Publication Publication Date Title
CN106887467B (zh) 漏连接半超结氮化镓基垂直型异质结功率器件及制造方法
CN106941117B (zh) 基于悬浮超结的氮化镓基异质结电流孔径器件及其制作方法
CN106158948B (zh) Ⅲ族氮化物增强型hemt器件及其制作方法
CN102184956A (zh) 纵向导通的GaN增强型MISFET器件及其制作方法
CN112635544B (zh) 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法
CN113644129B (zh) 一种具有台阶式P型GaN漏极结构的逆阻型HEMT
CN107623032A (zh) 一种新型的GaN异质结场效应晶体管
CN109950323B (zh) 极化超结的ⅲ族氮化物二极管器件及其制作方法
CN107068739B (zh) 弧形栅场板电流孔径功率器件
CN107134491B (zh) 基于弧形源场板的垂直结构电力电子器件
CN107170821A (zh) 浮空型漏场板电流孔径器件及其制作方法
CN104659082A (zh) 垂直结构AlGaN/GaN HEMT器件及其制作方法
CN107146811A (zh) 基于阻挡层调制结构的电流孔径功率晶体管及其制作方法
CN107068740B (zh) 源阶梯场板垂直型功率晶体管
CN205564759U (zh) 一种新型增强型iii-v异质结场效应晶体管
CN107154435B (zh) 阶梯电流阻挡层垂直型功率器件
CN107146812B (zh) 增强型栅场板GaN基电流孔径异质结场效应器件及其制作方法
CN107170797A (zh) 基于漏场板的电流孔径异质结晶体管及其制作方法
CN105826369A (zh) 一种新型增强型iii-v异质结场效应晶体管
CN107170798A (zh) 基于栅场板和漏场板的垂直型功率器件及其制作方法
CN107170799B (zh) 浮空栅-漏复合场板垂直型电力电子器件
CN106960873B (zh) 基于弧形漏场板和肖特基漏极的垂直型功率晶体管
CN107170819A (zh) 基于浮空源场板和浮空漏场板的垂直型异质结场效应器件
KR102067596B1 (ko) 질화물 반도체 소자 및 그 제조 방법
CN107170820A (zh) 弧形栅‑漏复合场板电流孔径异质结器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant