CN107170797A - 基于漏场板的电流孔径异质结晶体管及其制作方法 - Google Patents

基于漏场板的电流孔径异质结晶体管及其制作方法 Download PDF

Info

Publication number
CN107170797A
CN107170797A CN201710198826.7A CN201710198826A CN107170797A CN 107170797 A CN107170797 A CN 107170797A CN 201710198826 A CN201710198826 A CN 201710198826A CN 107170797 A CN107170797 A CN 107170797A
Authority
CN
China
Prior art keywords
layer
ladder
mask
field plate
back side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201710198826.7A
Other languages
English (en)
Other versions
CN107170797B (zh
Inventor
毛维
边照科
丛冠宇
郝跃
王冲
张进成
曹艳荣
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Jiangxi Wannian Crystal Semiconductor Co ltd
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201710198826.7A priority Critical patent/CN107170797B/zh
Publication of CN107170797A publication Critical patent/CN107170797A/zh
Application granted granted Critical
Publication of CN107170797B publication Critical patent/CN107170797B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/402—Field plates
    • H01L29/404—Multiple field plate structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
    • H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7782—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET
    • H01L29/7783—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with confinement of carriers by at least two heterojunctions, e.g. DHHEMT, quantum well HEMT, DHMODFET using III-V semiconductor material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

本发明公开了一种基于漏场板的电流孔径异质结晶体管及其制作方法，其包括：衬底(1)、漂移层(2)、孔径层(3)、电流阻挡层(4)、沟道层(6)和势垒层(7)，势垒层上两侧淀积有源极(11)，源极之间势垒层上外延有帽层(8)，帽层两侧刻有台阶(9)，帽层上淀积有栅极(12)，两个电流阻挡层之间形成孔径(5)，衬底下淀积有肖特基漏极(13)，肖特基漏极底部以外的所有区域包裹有钝化层(14)，钝化层背面的两侧刻有阶梯，阶梯处淀积有金属，形成阶梯场板(15)，该阶梯场板与肖特基漏极电气连接，阶梯场板的下方完全填充保护层(16)。本发明反向击穿电压高、工艺简单、导通电阻小、成品率高，可用于电力电子系统。

Description

基于漏场板的电流孔径异质结晶体管及其制作方法
技术领域
本发明属于微电子技术领域，涉及半导体器件，特别是基于漏场板的电流孔径异质结晶体管，可用于电力电子系统。
技术背景
功率半导体器件是电力电子技术的核心元件，随着能源和环境问题的日益突出，研发新型高性能、低损耗功率器件就成为提高电能利用率、节约能源、缓解能源危机的有效途径之一。而在功率器件研究中，高速、高压与低导通电阻之间存在着严重的制约关系，合理、有效地改进这种制约关系是提高器件整体性能的关键。随着微电子技术的发展，传统第一代Si半导体和第二代GaAs半导体功率器件性能已接近其材料本身决定的理论极限。为了能进一步减少芯片面积、提高工作频率、提高工作温度、降低导通电阻、提高击穿电压、降低整机体积、提高整机效率，以GaN为代表的宽禁带半导体材料，凭借其更大的禁带宽度、更高的临界击穿电场和更高的电子饱和漂移速度，且化学性能稳定、耐高温、抗辐射等突出优点，在制备高性能功率器件方面脱颖而出，应用潜力巨大。特别是采用GaN基异质结结构的横向高电子迁移率晶体管，即横向GaN基高电子迁移率晶体管HEMT器件，更是因其低导通电阻、高击穿电压、高工作频率等特性，成为了国内外研究和应用的热点、焦点。
然而，在横向GaN基HEMT器件中，为了获得更高的击穿电压，需要增加栅漏间距，这会增大器件尺寸和导通电阻，减小单位芯片面积上的有效电流密度和芯片性能，从而导致芯片面积和研制成本的增加。此外，在横向GaN基HEMT器件中，由高电场和表面态所引起的电流崩塌问题较为严重，尽管当前已有众多抑制措施，但电流崩塌问题依然没有得到彻底解决。为了解决上述问题，研究者们提出了垂直型GaN基电流孔径异质结晶体管，参见AlGaN/GaN current aperture vertical electron transistors,IEEE Device ResearchConference,pp.31-32,2002。GaN基电流孔径异质结晶体管可通过增加漂移层厚度提高击穿电压，避免了牺牲器件尺寸和导通电阻的问题，因此可以实现高功率密度芯片。而且在GaN基电流孔径异质结晶体管中，高电场区域位于半导体材料体内，这可以彻底地消除电流崩塌问题。2004年，Ilan Ben-Yaacov等人利用刻蚀后MOCVD再生长沟道技术研制出AlGaN/GaN电流孔径异质结晶体管，该器件未采用钝化层，最大输出电流为750mA/mm，跨导为120mS/mm，两端栅击穿电压为65V，且电流崩塌效应得到显著抑制，参见AlGaN/GaN currentaperture vertical electron transistors with regrown channels,Journal ofApplied Physics,Vol.95,No.4,pp.2073-2078,2004。2012年，Srabanti Chowdhury等人利用Mg离子注入电流阻挡层结合等离子辅助MBE再生长AlGaN/GaN异质结的技术，研制出基于GaN衬底的电流孔径异质结晶体管，该器件采用3μm漂移层，最大输出电流为4kA·cm-2，导通电阻为2.2mΩ·cm2，击穿电压为250V，且抑制电流崩塌效果好，参见CAVET on Bulk GaNSubstrates Achieved With MBE-Regrown AlGaN/GaN Layers to Suppress Dispersion,IEEE Electron Device Letters,Vol.33,No.1,pp.41-43,2012。同年，由MasahiroSugimoto等人提出的一种增强型GaN基电流孔径异质结晶体管获得授权，参见Transistor,US8188514B2,2012。此外，2014年，Hui Nie等人基于GaN衬底研制出一种增强型GaN基电流孔径异质结晶体管，该器件阈值电压为0.5V，饱和电流大于2.3A，击穿电压为1.5kV，导通电阻为2.2mΩ·cm2，参见1.5-kV and 2.2-mΩ-cm2Vertical GaN Transistors on Bulk-GaNSubstrates,IEEE Electron Device Letters,Vol.35,No.9,pp.939-941,2014。
传统GaN基电流孔径异质结晶体管是基于GaN基宽禁带半导体异质结结构，其包括：衬底1、漂移层2、孔径层3、左、右两个对称的电流阻挡层4、孔径5、沟道层6、势垒层7和钝化层14；势垒层7上面的两侧淀积有源极11，源极11之间的势垒层7上外延有帽层8，帽层8两侧刻有两个台阶9，帽层8的上面淀积有栅极12，源极11下方通过注入形成两个注入区10，衬底1下面淀积有漏极13，钝化层14完全包裹除了漏极13底部以外的所有区域，如图1所示。
经过十多年的理论和实验研究，研究者们发现，上述传统GaN基电流孔径异质结晶体管结构上存在固有缺陷，会导致器件中电场强度分布极不均匀，尤其是在电流阻挡层与孔径区域交界面下方附近的半导体材料中存在极高的电场峰值，从而引起器件过早击穿。这使得实际工艺中很难实现通过增加n型GaN漂移层的厚度来持续提高器件的击穿电压。因此，传统结构GaN基电流孔径异质结晶体管的击穿电压普遍不高。为了获得更高的器件击穿电压，并可以通过增加n型GaN漂移层的厚度来持续提高器件的击穿电压，2013年，ZhongdaLi等人利用数值仿真技术研究了一种基于超结的增强型GaN基电流孔径异质结晶体管，研究结果表明超结结构可以有效调制器件内部的电场分布，使处于关态时器件内部各处电场强度趋于均匀分布，因此器件击穿电压可达5～20kV，且采用3μm半柱宽时击穿电压为12.4kV，而导通电阻仅为4.2mΩ·cm2，参见Design and Simulation of 5-20-kV GaNEnhancement-Mode Vertical Superjunction HEMT,IEEE Transactions on ElectronDecices,Vol.60,No.10,pp.3230-3237,2013。采用超结的GaN基电流孔径异质结晶体管从理论上可以获得高击穿电压，且可实现击穿电压随n型GaN漂移层厚度的增加而持续提高，是目前国内外已报道文献中击穿电压最高的一种非常有效的大功率器件结构。然而，超结结构的制造工艺难度非常大，尤其是厚n型GaN漂移层情况下，几乎无法实现高性能超结结构的制作。此外，在采用超结结构的GaN基电流孔径异质结晶体管中，当器件导通时超结附近会产生额外的导通电阻，且该导通电阻会随着漂移层厚度的增加而不断增加，因此虽然器件的击穿电压随着漂移层厚度的增加而提高，但是器件的导通电阻也会相应的增加，器件中击穿电压与导通电阻之间的矛盾并没有彻底解决。因此，探索和研发制造工艺简单、击穿电压高、导通电阻小的新型GaN基电流孔径异质结晶体管，非常必要、迫切，具有重要的现实意义。
场板结构已成为横向GaN基HEMT器件中用于提高器件击穿电压和可靠性的一种成熟、有效的场终端技术，且该技术可以实现器件击穿电压随场板的长度和结构变化而持续增加。近年来，通过利用场板结构已使横向GaN基HEMT器件的性能取得了突飞猛进的提升，参见High Breakdown Voltage AlGaN–GaN Power-HEMT Design and High CurrentDensity Switching Behavior,IEEE Transactions on Electron Devices,Vol.50,No.12,pp.2528-2531,2003,和High Breakdown Voltage AlGaN–GaN HEMTs Achieved byMultiple Field Plates,IEEE Electron Device Letters,Vol.25,No.4,pp.161-163,2004，以及High Breakdown Voltage Achieved on AlGaN/GaN HEMTs With IntegratedSlant Field Plates,IEEE Electron Device Letters,Vol.27,No.9,pp.713-715,2006。在实际应用中，研究者们还发现在电动汽车、功率管理系统、S类功率放大器等许多技术领域中，往往需要功率器件具有很强的反向阻断，即反向关态，能力，也就是希望器件在关态下具有很高的负的漏极击穿电压，即反向击穿电压。而通常的场板都是与栅极或源极相连，因此当器件漏极施加非常低的反向电压时，器件栅极便会正向开启，并通过很大栅电流，从而导致器件失效。因此，为了改善功率器件的反向阻断能力，2009年EldadBahat-Treidel等人提出了一种采用肖特基漏极的功率器件，参见AlGaN/GaN HEMT With IntegratedRecessed Schottky-Drain Protection Diode,IEEE Electron Device Letters,Vol.30,No.9,pp.901-903,2009。然而，肖特基漏极在提高器件反向阻断特性方面的能力十分有限，因此为了更有效地改善功率器件的反向阻断能力，研究者们将场板技术引入到了器件漏极，形成了漏场板结构，参见Design optimization of high breakdown voltage AlGaN-GaN power HEMT on an insulating substrate for RONA-VB tradeoffcharacteristics,IEEE Transactions on Electron Devices,Vol.52,No.1,pp.106-111,2005，和Influence of a drain field plate on the forward blockingcharacteristics of an AlGaN/GaN high electron mobility transistor,ChinesePhysics B,Vol.22,No.11,pp.117307-1-4,2013，以及Reverse blockingcharacteristics and mechanisms in Schottky-drain AlGaN/GaN HEMT with a drainfield plate and floating field plates,Chinese Physics B,Vol.25,No.1,pp.017303-1-6,2016。因此，将漏场板结构引入GaN基电流孔径异质结晶体管中，以提高器件的反向阻断能力，具有非常重要的优势。然而，截至目前国内外仍然没有将漏场板结构成功应用于GaN基电流孔径异质结晶体管中的先例。
发明内容
本发明的目的在于针对上述已有技术的不足，提供一种基于漏场板的电流孔径异质结晶体管及其制作方法，以减小器件的制作难度，提高器件的反向击穿电压，实现反向击穿电压的可持续增加，显著缓解器件击穿电压与导通电阻之间的矛盾，改善器件的反向击穿特性和可靠性。
为实现上述目的，本发明的技术方案是这样实现的：
一、器件结构
一种基于漏场板的电流孔径异质结晶体管，包括：衬底1、漂移层2、孔径层3、左右两个对称的电流阻挡层4、沟道层6、势垒层7和钝化层14，势垒层7上的两侧淀积有两个源极11，两个源极下方通过离子注入形成两个注入区10，源极之间的势垒层上外延有帽层8，帽层8两侧刻有两个台阶9，帽层上面淀积有栅极12，衬底1下面淀积有肖特基漏极13，钝化层14完全包裹在除肖特基漏极13底部以外的所有区域，两个对称的电流阻挡层4之间形成孔径5，其特征在于：
所述钝化层14，采用阶梯结构，即在钝化层14背面的两边刻有整数个阶梯，所有阶梯上淀积有金属，形成对称的两个整体阶梯场板15，该阶梯场板与肖特基漏极13电气连接，形成阶梯漏场板，阶梯场板的下边界所在高度低于或等于衬底1的下边界所在高度；
所述阶梯场板15的下方和钝化层14的下方填充有绝缘介质材料，以形成保护阶梯场板15的保护层16。
二、制作方法
本发明制作基于漏场板的电流孔径异质结晶体管的方法，包括如下过程：
A.在采用n-型GaN材料的衬底1上外延n-型GaN半导体材料，形成漂移层2；
B.在漂移层2上外延n型GaN半导体材料，形成厚度c为0.5～2μm、掺杂浓度为1×1015～1×1018cm-3的孔径层3；
C.在孔径层3上制作掩模，利用该掩模在孔径层内的两侧位置注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度b与孔径层厚度相同，宽度a为0.5～4μm的电流阻挡层4，两个对称的电流阻挡层4之间形成孔径5；
D.在两个电流阻挡层4和孔径5上部外延GaN半导体材料，形成厚度为0.04～0.2μm的沟道层6；
E.在沟道层6上部外延GaN基宽禁带半导体材料，形成厚度为5～50nm的势垒层7；
F.在势垒层7的上部外延p+型GaN半导体材料，形成厚度为0.02～0.25μm的帽层8；
G.在帽层8上制作掩模，利用该掩模在帽层8左、右两侧进行刻蚀，且刻蚀区深度等于帽层的厚度，形成台阶9，两个台阶之间的帽层8与左右两个电流阻挡层4在水平方向上的交叠长度均大于0μm；
H.在未被帽层8覆盖的势垒层7上部以及帽层上部制作掩模，利用该掩模在势垒层内两侧注入剂量为1×1015～1×1016cm-2的n型杂质，以制作注入区10，其中，两个注入区的深度均大于势垒层7厚度，且小于沟道层6与势垒层7两者的总厚度；
I.在两个注入区10上部、两边未被帽层8覆盖的势垒层7上部以及帽层8上部制作掩模，利用该掩模在两个注入区上部淀积金属，以制作源极11；
J.在源极11上部、两边未被帽层8覆盖的势垒层7上部、帽层8上部制作掩模，利用该掩模在帽层8上部淀积金属，以制作栅极12；
K.在整个衬底1的背面上淀积金属，以制作肖特基漏极13；
L.在除了肖特基漏极13底部以外的其他所有区域淀积绝缘介质材料，形成包裹的钝化层14；
M.在肖特基漏极13的背面和钝化层14的背面制作一次掩模，利用该掩模在钝化层14背面的左右两边内进行刻蚀，形成第1个平台；
N.制作第1阶梯至第m阶梯，过程如下：
N1)在肖特基漏极13的背面和钝化层14的背面制作一次掩模，利用本次掩模在第1个平台内进行刻蚀，形成第1阶梯，并得到第2个平台；
N2)在肖特基漏极13的背面和钝化层14的背面制作一次掩模，利用本次掩模在第2个平台内进行刻蚀，形成第2阶梯，并得到第3个平台；
以此类推，直至形成第m阶梯和第m+1个平台，各级阶梯宽度为Si，Si自下而上依次增大，i为整数且m≥i≥1，m根据器件实际使用要求确定，其值为大于等于1的整数；
O.在肖特基漏极13的背面以及带有m个阶梯的钝化层14的背面制作掩模，利用该掩模在左右两边的第1阶梯至第m阶梯上淀积连续的金属，形成左右对称的两个阶梯场板15，并将该两侧的阶梯场板15与肖特基漏极13电气连接，该阶梯场板15的下边界所在高度低于或等于衬底1的下边界所在高度，阶梯场板15与漂移层2最近处的水平间距为t，满足t<Si，Si为各级阶梯宽度；
P.在肖特基漏极13的背面、阶梯场板的下部区域和钝化层14的背面制作掩模，利用该掩模，在两个阶梯场板15下部区域和钝化层14的背面淀积绝缘介质材料，以制作保护层16，完成整个器件的制作。
本发明器件与传统GaN基电流孔径异质结晶体管比较，具有以下优点：
1.实现反向击穿电压持续增加。
本发明采用了漏阶梯场板，利用该阶梯场板有效调制漂移层内电场分布，使得器件漂移层内的高电场区面积显著增加，并可在阶梯场板的每个阶梯处漂移层两侧表面附近形成新的电场峰，且电场峰数目与阶梯场板的阶梯数相等；
通过调整阶梯场板与漂移层之间钝化层的厚度、阶梯的宽度和高度，可以使得阶梯场板对应的漂移层内各电场峰值近似相等，且小于GaN基宽禁带半导体材料的击穿电场，从而提高了器件的反向击穿电压，且通过增加阶梯场板的阶梯数目可实现击穿电压的持续增加。
2.在提高器件反向击穿电压的同时，器件导通电阻几乎恒定。
本发明通过在器件两侧采用漏阶梯场板的方法来提高器件反向击穿电压，由于场板不会影响器件导通电阻，当器件导通时，在器件漂移层内部只存在肖特基漏极附近的耗尽区，并未引入其它耗尽区，因此，随着阶梯场板阶梯数目增加，器件的反向击穿电压持续增加，而导通电阻几乎保持恒定。
3.工艺简单，易于实现，提高了成品率。
本发明器件结构中，阶梯场板的制作是通过在漂移层两侧的钝化层中刻蚀阶梯并淀积金属而实现的，其工艺简单，且不会对器件中半导体材料产生损伤，避免了采用超结的GaN基电流孔径异质结晶体管结构所带来的工艺复杂化问题，大大提高了器件的成品率。
以下结合附图和实施例进一步说明本发明的技术内容和效果。
附图说明
图1是传统GaN基电流孔径异质结晶体管的结构图；
图2是本发明基于漏场板的电流孔径异质结晶体管的结构图；
图3是本发明制作基于漏场板的电流孔径异质结晶体管的流程图；
图4是本发明制作制作第1阶梯至第m阶梯的流程图；
图5是对本发明器件仿真所得的反向击穿情况下的二维电场分布图；
图6是沿图5中器件漂移层右侧边缘的纵向电场分布图。
具体实施方式
参照图2，本发明基于漏场板的电流孔径异质结晶体管是基于GaN基宽禁带半导体异质结结构，其包括：衬底1、漂移层2、孔径层3、左右两个对称的电流阻挡层4、孔径5、沟道层6、势垒层7和钝化层14，该势垒层7上面两侧淀积有源极11，两个源极11下方有通过离子注入形成注入区10，源极11之间的势垒层上外延有帽层8，帽层8两侧刻有台阶9，帽层上面淀积有栅极12，衬底1下面淀积有肖特基漏极13，钝化层14完全包裹除了肖特基漏极底部以外的所有区域。其中：
所述衬底1，采用n-型GaN；
所述漂移层2，位于衬底1上部，其厚度为3～100μm、掺杂浓度为1×1015～1×1018cm-3；
所述孔径层3，位于漂移层2上部，其厚度c为0.5～2μm、掺杂浓度为1×1015～1×1018cm-3；
所述电流阻挡层4，位于孔径层3内的两侧，其厚度b为0.5～2μm，宽度a为0.5～4μm；
所述孔径5，位于两个电流阻挡层4之间；
所述沟道层6，位于两个电流阻挡层4和孔径5上部，其厚度为0.04～0.2μm；
所述势垒层7，位于沟道层6上部，其由若干层相同或不同的GaN基宽禁带半导体材料组成，厚度为5～50nm；
所述帽层8，其与左右两个电流阻挡层4的水平交叠长度均大于0μm，帽层8的厚度为0.02～0.25μm，采用p型掺杂。
所述器件两边的钝化层14，其背面两侧刻有对称的m个阶梯，该左右两个对称的m个阶梯上淀积有金属，形成左、右两个阶梯场板15，各级阶梯自下而上依次为第1阶梯，第2阶梯至第m阶梯，m为大于零的整数，根据使用要求确定，其中第1阶梯的宽度为S1，高度为L1；第2阶梯的宽度为S2，高度为L2；第i阶梯的宽度为Si，高度为Li；第m阶梯的宽度为Sm，高度为Lm，各级阶梯高度相同，即Lm＝…＝Li＝...＝L2＝L1，L1的范围为0.5～4μm，且第1阶梯下表面距离衬底1下边界的垂直距离W等于Li，各级阶梯的高度会随着t的增加而相应地增大，t为阶梯场板与漂移层2之间的最小水平间距；各级阶梯的宽度Si不同，Si自下而上依次增大，i为整数且m≥i≥1；
该两个阶梯场板15与肖特基漏极13电气连接，且两个阶梯场板与漂移层2之间的最小水平间距t为0.05～0.2μm，且满足t<Si；阶梯场板的下边界所在高度低于或等于衬底1的下边界所在高度，两个阶梯场板15的下部区域和钝化层的背面填充有保护层16，该保护层16和钝化层14均可采用SiO2、SiN、Al2O3、Sc2O3、HfO2、TiO2中的任意一种或其它绝缘介质材料；
参照图3，本发明制作基于漏场板的电流孔径异质结晶体管的过程，给出如下三种实施例：
实施例一：制作钝化层和保护层均为SiN，且阶梯场板的阶梯数为1的基于漏场板的电流孔径异质结晶体管。
步骤1.在衬底1上外延n-型GaN，形成漂移层2，如图3a。
采用n-型GaN做衬底1，使用金属有机物化学气相淀积技术，在衬底1上外延厚度为3μm、掺杂浓度为1×1015cm-3的n-型GaN材料，形成漂移层2，其中：
外延采用的工艺条件为：温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min。
步骤2.在漂移层上外延n型GaN，形成孔径层3，如图3b。
使用金属有机物化学气相淀积技术，在漂移层2上外延厚度c为0.5μm、掺杂浓度为1×1015cm-3的n型GaN材料，形成孔径层3，其中：
外延采用的工艺条件为：温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min。
步骤3.制作电流阻挡层4，如图3c。
先在孔径层3上制作掩模；
再使用离子注入技术，在孔径层内的两侧位置注入剂量为1×1015cm-2的p型杂质Mg，形成厚度b与孔径层厚度相等，宽度a为0.5μm的两个电流阻挡层4，两个对称的电流阻挡层4之间形成孔径5。
步骤4.外延GaN材料制作沟道层6，如图3d。
使用分子束外延技术，在两个电流阻挡层4和孔径5的上部外延厚度为0.04μm的GaN材料，形成沟道层6；
所述分子束外延技术，其工艺条件为：真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源。
步骤5.外延Al0.5Ga0.5N，制作势垒层7，如图3e。
使用分子束外延技术在沟道层6上外延厚度为5nm的的Al0.5Ga0.5N材料，形成势垒层7，其中：
分子束外延的工艺条件为：真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Al源；
步骤6.在势垒层7上部外延p+型GaN，形成帽层8，如图3f。
使用分子束外延技术，在势垒层7上部外延厚度为0.02μm的p+型GaN材料，形成帽层8；
所述分子束外延技术，其工艺条件为：真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Mg源。
步骤7.在帽层8左、右两侧刻蚀制作台阶9，如图3g。
在帽层8上制作掩模，使用反应离子刻蚀技术，在帽层8左、右两侧刻蚀深度为0.02μm，形成台阶9，且两个台阶之间的帽层8与左右两个电流阻挡层4的水平交叠长度均为0.1μm；
反应离子刻蚀的工艺条件为：Cl2流量为15sccm，压强为10mTorr，功率为100W。
步骤8.制作左、右两个注入区10，如图3h。
先在帽层8的上部及未被帽层8覆盖的势垒层7上部制作掩模；
再使用离子注入技术，在势垒层内的两侧注入剂量为1×1015cm-2的n型杂质Si，形成深度为0.01μm的注入区10；
然后，在1200℃温度下进行快速热退火。
步骤9.制作源极11，如图3i。
先在注入区10上部、未被帽层8覆盖的势垒层7上部、以及帽层8上部制作掩模；
再使用电子束蒸发技术，在两个注入区上部淀积Ti/Au/Ni组合金属，形成源极11，其中：所淀积的金属，自下而上，Ti的厚度为0.02μm、Au的厚度为0.3μm、Ni的厚度为0.05μm；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤10.制作栅极12，如图3j。
10.1)在源极11上部、未被帽层8覆盖的势垒层7上部、以及帽层8上部制作掩模；
10.2)使用电子束蒸发技术，在帽层8上淀积Ni/Au/Ni组合金属，形成栅极12，其中：所淀积的金属自下而上，Ni的厚度为0.02μm、Au的厚度为0.2μm、Ni的厚度为0.04μm；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤11.制作肖特基漏极13，如图3k。
使用电子束蒸发技术，在整个衬底1的背面上依次淀积Ni、Au、Ni金属，形成肖特基漏极13，其中：Ni的厚度为0.02μm、Au的厚度为0.7μm、Ni的厚度为0.05μm；
淀积金属所采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤12.淀积SiN绝缘介质材料，形成包裹的钝化层14，如图3l。
使用等离子体增强化学气相淀积技术，在除了肖特基漏极13底部以外的其他所有区域淀积SiN绝缘介质材料，形成包裹的钝化层14，其中：
淀积钝化层的工艺条件是：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr。
步骤13.在钝化层内的左、右两边刻蚀第1个平台，如图3m。
在肖特基漏极13的背面和钝化层14的背面制作掩模，使用反应离子刻蚀技术在钝化层14的背面左右两边内进行刻蚀，形成第1个平台，其中：
反应离子刻蚀的工艺条件为：CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W。
步骤14.制作第1阶梯，如图3n。
参照图4，本步骤的具体实现如下：
在肖特基漏极13的背面和钝化层14的背面制作一次掩模，使用反应离子刻蚀技术，在钝化层14左、右两边的第1个平台内进行刻蚀，形成第1阶梯，并得到第2个平台，且第1阶梯与漂移层2的最小水平间距t为0.05μm，第1阶梯宽度S1为0.3μm，第1阶梯高度L1为0.5μm，且第1阶梯下表面距离衬底1下边界的垂直距离W等于0.5μm，其中：
反应离子刻蚀的工艺条件为：CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W。
步骤15.制作阶梯场板15，如图3o。
15.1)在肖特基漏极13的背面以及带有1个阶梯的钝化层14的背面制作掩模；
15.2)使用电子束蒸发技术，即在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，在左、右两边的第1阶梯上淀积连续的金属Pt，制作左、右对称的两个阶梯场板15，阶梯场板的下边界所在高度低于衬底1下边界所在高度0.2μm，并将该两侧的阶梯场板与肖特基漏极电气连接；
步骤16.淀积SiN绝缘介质材料，制作保护层16，如图3p。
16.1)在肖特基漏极13的背面、阶梯场板的下部区域和钝化层14的背面制作掩模；
16.2)使用等离子体增强化学气相淀积技术，在两个阶梯场板15下部区域和钝化层14的背面填充SiN绝缘介质材料，制作保护层16，完成整个器件的制作。
所述等离子体增强化学气相淀积技术，其工艺条件为：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr。
实施例二：制作钝化层和保护层均为SiO2，且阶梯场板的阶梯数为2的基于漏场板的电流孔径异质结晶体管。
第一步.在衬底1上外延n-型GaN，形成漂移层2，如图3a。
在温度为1000℃，压强为45Torr，以SiH4为掺杂源，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为110μmol/min的工艺条件下，采用n-型GaN做衬底1，使用金属有机物化学气相淀积技术，在衬底1上外延厚度为10μm、掺杂浓度为5×1015cm-3的n-型GaN材料，完成漂移层2的制作。
第二步.在漂移层上外延n型GaN，形成孔径层3，如图3b。
在温度为1000℃，压强为45Torr，以SiH4为掺杂源，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为110μmol/min的工艺条件下，使用金属有机物化学气相淀积技术，在漂移层2上外延厚度c为1μm、掺杂浓度为1×1016cm-3的n型GaN材料，完成孔径层3的制作。
第三步.制作电流阻挡层4，如图3c。
3.1)在孔径层3上制作掩模；
3.2)使用离子注入技术，在孔径层3内的两侧位置注入剂量为5×1015cm-2的p型杂质Mg，形成厚度b为1μm，宽度a为2μm的两个电流阻挡层4，两个对称的电流阻挡层4之间形成孔径5。
第四步.外延GaN材料，制作沟道层6，如图3d。
在真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源的工艺条件下，使用分子束外延技术，在两个电流阻挡层4和孔径5的上部外延厚度为0.1μm的GaN材料，完成沟道层6的制作。
第五步.外延Al0.3Ga0.7N，制作势垒层7，如图3e。
在真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Al源的工艺条件下，使用分子束外延技术，在沟道层6上外延厚度为25nm的Al0.3Ga0.7N材料，完成势垒层7的制作。
第六步.在势垒层7上部外延p+型GaN，形成帽层8，如图3f。
在真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Mg源的工艺条件下，使用分子束外延技术，在势垒层7上部外延厚度为0.2μm的p+型GaN材料，完成帽层8的制作。
第七步.在帽层8的左、右两侧，刻蚀制作台阶9，如图3g。
7.1)在帽层8上制作掩模；
7.2)在Cl2流量为15sccm，压强为10mTorr，功率为100W的工艺条件下，使用反应离子刻蚀技术，在帽层8左、右两侧进行刻蚀，且刻蚀区深度等于0.2μm，形成台阶9，且两个台阶之间的帽层8与左右两个电流阻挡层4的水平交叠长度均为1μm。
第八步.制作左、右两个注入区10，如图3h。
8.1)在帽层8的上部及未被帽层8覆盖的势垒层7上部制作掩模；
8.2)使用离子注入技术，在势垒层7内的两侧注入剂量为5×1015cm-2的n型杂质Si，制作深度为0.05μm的注入区10；然后在1200℃温度下进行快速热退火。
第九步.制作源极11，如图3i。
9.1)在注入区10上部、两边未被帽层8覆盖的势垒层7上部、以及帽层8上部，制作掩模；
9.2)在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在两侧的注入区上部淀积Ti/Au/Ni组合金属，完成源极11的制作，且自下而上，Ti的厚度为0.02μm、Au的厚度为0.3μm、Ni的厚度为0.05μm。
第十步.制作栅极12，如图3j。
10.1)在两个源极11上部、两边未被帽层8覆盖的势垒层7上部、以及帽层8上部制作掩模；
10.2)在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在帽层8上淀积Ni/Au/Ni组合金属，完成栅极12的制作，且自下而上，Ni的厚度为0.02μm、Au的厚度为0.2μm、Ni的厚度为0.04μm。
第十一步.制作肖特基漏极13，如图3k。
在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在整个衬底1的背面依次淀积金属Ni、Au、Ni，形成Ni/Au/Ni组合金属，完成肖特基漏极13的制作，且Ni的厚度为0.02μm、Au的厚度为0.7μm、Ni的厚度为0.05μm。
第十二步.淀积SiO2绝缘介质材料，形成包裹的钝化层14，如图3l。
在N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压力为1100mTorr的工艺条件下，使用等离子体增强化学气相淀积技术，淀积SiO2绝缘介质材料，以包裹除了肖特基漏极13底部以外的其他所有区域，完成钝化层14的制作。
第十三步.在钝化层内的左、右两侧刻蚀制作第1个平台，如图3m。
13.1)在肖特基漏极13的背面和钝化层14的背面制作一次掩模；
13.2)在CF4流量为20sccm，O2流量为2sccm，压强为20mTorr，偏置电压为100V的工艺条件下，使用反应离子刻蚀技术，在钝化层左右两侧的背面内进行刻蚀，完成第1个平台的制作。
第十四步.制作第1阶梯至第2阶梯，如图3n。
参照图4，本步骤的具体实现如下：
14.1)在肖特基漏极13的背面和钝化层14的背面制作一次掩模，使用反应离子刻蚀技术，在钝化层14左、右两边的第1个平台内进行刻蚀，形成第1阶梯，并得到第2个平台，且第1阶梯与漂移层2的最小水平间距t为0.08μm，第1阶梯宽度S1为0.4μm，第1阶梯高度L1为1.5μm，且第1阶梯下表面距离衬底1下边界的垂直距离W等于1.5μm；
14.2)在肖特基漏极13的背面和钝化层14的背面制作一次掩模，使用反应离子刻蚀技术，在钝化层14左、右两边的第2个平台内进行刻蚀，形成第2阶梯，并得到第3个平台，第2阶梯宽度S2为0.55μm，第2阶梯高度L2为1.5μm；
反应离子刻蚀的工艺条件为：CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W。
第十五步.制作阶梯场板15，如图3o。
15.1)在肖特基漏极13的背面和带有两个阶梯的钝化层14的背面制作掩模；
15.2)在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在钝化层14左、右两边的第1阶梯至第2阶梯上淀积连续的金属Au，以制作左、右对称的两个阶梯场板15，阶梯场板的下边界所在高度低于衬底1下边界所在高度0.2μm，并将该阶梯场板与肖特基漏极电气连接。
第十六步.淀积SiO2材料，制作保护层16，如图3p。
16.1)在肖特基漏极13的背面、阶梯场板的下部区域和钝化层14的背面制作掩模；
16.2)在N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压力为1100mTorr的工艺条件下，使用等离子体增强化学气相淀积技术，在两个阶梯场板15下部区域和钝化层14的背面完全填充SiO2，完成保护层16的制作，从而完成整个器件的制作。
实施例三：制作钝化层为SiO2，保护层为SiN，且阶梯场板的阶梯数为3的基于漏场板的电流孔径异质结晶体管。
步骤A.采用温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min的工艺条件，采用n-型GaN做衬底1，使用金属有机物化学气相淀积技术，在衬底上外延厚度为100μm、掺杂浓度为1×1018cm-3的n-型GaN材料，制作漂移层2，如图3a。
步骤B.采用温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min的工艺条件，使用金属有机物化学气相淀积技术，在漂移层2上外延厚度为2μm、掺杂浓度为1×1018cm-3的n型GaN材料，制作孔径层3，如图3b。
步骤C.在孔径层3上制作掩模，再使用离子注入技术，在孔径层内的两侧位置注入剂量为1×1016cm-2的p型杂质Mg，制作厚度b为2μm，宽度a为4μm的两个电流阻挡层4，两个对称的电流阻挡层4之间形成孔径5，如图3c。
步骤D.采用真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源的工艺条件，使用分子束外延技术，在两个电流阻挡层4和孔径5上部外延厚度为0.2μm的GaN材质的沟道层6，如图3d。
步骤E.采用真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Al源的工艺条件，使用分子束外延技术，在沟道层6上外延厚度为50nm的Al0.1Ga0.9N材质的势垒层7，如图3e
步骤F.采用真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Mg源的工艺条件，使用分子束外延技术，在势垒层7上部外延厚度为0.25μm的p+型GaN材料，制作帽层8，如图3f。
步骤G.在帽层8上制作掩模，再采用Cl2流量为15sccm，压强为10mTorr，功率为100W的工艺条件，使用反应离子刻蚀技术，在帽层8左、右两侧进行刻蚀，且刻蚀区深度等于0.25μm，制作台阶9，且两个台阶之间的帽层8与左右两个电流阻挡层4的水平交叠长度为0.5μm，如图3g。
步骤H.在未被帽层8覆盖的势垒层7上部以及帽层8上部制作掩模；再使用离子注入技术，在两边未被帽层8覆盖的势垒层7内两侧注入剂量为1×1016cm-2的n型杂质Si，制作深度为0.08μm的两个注入区10；然后，在1200℃下进行快速热退火，如图3h。
步骤I.在注入区10上部、帽层8上部以及两边未被帽层8覆盖的势垒层7上部制作掩模；再采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在两侧的注入区上部淀积Ti/Au/Ni组合金属，制作源极11，其中所淀积的金属自下而上，Ti的厚度为0.02μm、Au的厚度为0.3μm、Ni的厚度为0.05μm，如图3i。
步骤J.在两个源极11上部、两边未被帽层8覆盖的势垒层7上部、以及帽层8上部制作掩模，再采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在帽层8上淀积Ni/Au/Ni组合金属，制作栅极12，且自下而上，Ni的厚度为0.02μm、Au的厚度为0.2μm、Ni的厚度为0.04μm。，如图3j。
步骤K.采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在整个衬底1的背面上淀积金属，制作肖特基漏极13，其中所淀积的金属依次为Ni、Au、Ni，形成Ni/Au/Ni金属组合，且Ni的厚度为0.02μm，Au的厚度为0.7μm，Ni的厚度为0.02μm，如图3k。
步骤L.采用N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压力为1100mTorr的工艺条件，使用等离子体增强化学气相淀积技术，淀积SiO2绝缘介质材料，以包裹除了肖特基漏极13底部以外的其他所有区域，完成钝化层14的制作，如图3l。
步骤M.在肖特基漏极13的背面和钝化层14的背面制作掩模，再采用CF4流量为20sccm，O2流量为2sccm，压强为20mTorr，偏置电压为100V的工艺条件，使用反应离子刻蚀技术，在背面的钝化层14左、右两侧内刻蚀，形成第1个平台，如图3m。
步骤N.制作第1阶梯至第3阶梯，如图3n。
参照图4，本步骤的具体实现如下：
n1)在肖特基漏极13的背面和钝化层14的背面制作一次掩模，使用反应离子刻蚀技术，在钝化层14左、右两边的第1个平台内进行刻蚀，形成第1阶梯，并得到第2个平台，且第1阶梯与漂移层2的最小水平间距t为0.2μm，第1阶梯宽度S1为0.7μm，第1阶梯高度L1为4μm，且第1阶梯下表面距离衬底1下边界的垂直距离W等于4μm；
n2)在肖特基漏极13的背面和钝化层14的背面制作一次掩模，使用反应离子刻蚀技术，在钝化层14左、右两边的第2个平台内进行刻蚀，形成第2阶梯，并得到第3个平台，第2阶梯宽度S2为0.85μm，第2阶梯高度L2为4μm；
n3)在肖特基漏极13的背面和钝化层14的背面制作一次掩模，使用反应离子刻蚀技术，在钝化层14左、右两边的第3个平台内进行刻蚀，形成第3阶梯，并得到第4个平台，第3阶梯宽度S3为0.96μm，第3阶梯高度L3为4μm；
反应离子刻蚀的工艺条件为：CF4流量为45sccm，O2流量为5sccm，压强为15mTorr，功率为250W。
步骤O.在肖特基漏极13的背面和带有三级阶梯的钝化层14的背面制作掩模，再采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在背面钝化层左右两边第1阶梯至第3阶梯上淀积连续的金属Ni，完成两个阶梯场板15的制作，阶梯场板的下边界所在高度低于衬底1下边界所在高度0.3μm，并将该阶梯场板与肖特基漏极电气连接，如图3o。
步骤P.在肖特基漏极13的背面、阶梯场板15的下部区域和钝化层14的背面制作掩模；再采用气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr的工艺条件，使用等离子体增强化学气相淀积技术，在两个阶梯场板15下部区域和钝化层14的背面填充SiN绝缘介质材料，制作保护层16，完成整个器件的制作，如图3p。
本发明的效果可通过以下仿真进一步说明。
仿真：对本发明器件在反向击穿情况下的二维电场分布进行仿真，结果如图5，其中器件采用了3个阶梯，击穿电压为-1050V；沿图5中器件漂移层右侧边缘做垂直方向的切线，得到孔径层下边缘以下的纵向电场分布，结果如图6。
结合图5和图6所示的电场分布可以明显地看出，本发明器件结构可以有效地调制器件内部和漂移层两侧表面附近的电场分布，增加器件内高场区的范围，且使得器件内部和漂移层两侧表面附近的电场分布平坦，因此本发明器件可以有效实现反向阻断功能。
以上描述仅是本发明的几个具体实施例，并不构成对本发明的限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。

Claims (6)

1.一种基于漏场板的电流孔径异质结晶体管，包括：衬底(1)、漂移层(2)、孔径层(3)、左右两个对称的电流阻挡层(4)、沟道层(6)、势垒层(7)和钝化层(14)，势垒层(7)上的两侧淀积有两个源极(11)，两个源极下方通过离子注入形成两个注入区(10)，源极之间的势垒层上外延有帽层(8)，帽层(8)两侧刻有两个台阶(9)，帽层上面淀积有栅极(12)，衬底(1)下面淀积有肖特基漏极(13)，钝化层(14)完全包裹在除肖特基漏极(13)底部以外的所有区域，两个对称的电流阻挡层(4)之间形成孔径(5)，其特征在于：
所述钝化层(14)，采用阶梯结构，即在钝化层(14)背面的两边刻有整数个阶梯，所有阶梯上淀积有金属，形成对称的两个整体阶梯场板(15)，该阶梯场板与肖特基漏极(13)电气连接，形成阶梯漏场板，阶梯场板的下边界所在高度低于或等于衬底(1)的下边界所在高度；
所述阶梯场板(15)的下方和钝化层(14)的下方填充有绝缘介质材料，以形成保护阶梯场板(15)的保护层(16)。
2.根据权利要求1所述的器件，其特征在于阶梯场板(15)的阶梯数，是根据钝化层阶梯数m确定，m根据器件实际使用要求确定，其值为大于等于1的整数。
3.根据权利要求1所述的器件，其特征在于钝化层两边的各级阶梯高度Li相同，且第1阶梯下表面距离衬底(1)下边界的垂直距离W等于Li，各级阶梯的宽度Si不同，且自下而上依次增大，i为整数且m≥i≥1。
4.根据权利要求1所述的器件，其特征在于漂移层(2)的左、右两侧距离同侧阶梯场板(15)最近处的水平间距t满足关系：Si>t，其中，Si为钝化层中各级阶梯宽度。
5.一种制作基于漏场板的电流孔径异质结晶体管的方法，包括如下过程：
A.在采用n-型GaN材料的衬底(1)上外延n-型GaN半导体材料，形成漂移层(2)；
B.在漂移层(2)上外延n型GaN半导体材料，形成厚度c为0.5～2μm、掺杂浓度为1×1015～1×1018cm-3的孔径层(3)；
C.在孔径层(3)上制作掩模，利用该掩模在孔径层内的两侧位置注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度b与孔径层厚度相同，宽度a为0.5～4μm的电流阻挡层(4)，两个对称的电流阻挡层(4)之间形成孔径(5)；
D.在两个电流阻挡层(4)和孔径(5)上部外延GaN半导体材料，形成厚度为0.04～0.2μm的沟道层(6)；
E.在沟道层(6)上部外延GaN基宽禁带半导体材料，形成厚度为5～50nm的势垒层(7)；
F.在势垒层(7)的上部外延p+型GaN半导体材料，形成厚度为0.02～0.25μm的帽层(8)；
G.在帽层(8)上制作掩模，利用该掩模在帽层(8)左、右两侧进行刻蚀，且刻蚀区深度等于帽层的厚度，形成台阶(9)；
H.在未被帽层(8)覆盖的势垒层(7)上部以及帽层上部制作掩模，利用该掩模在势垒层内两侧注入剂量为1×1015～1×1016cm-2的n型杂质，以制作注入区(10)，其中，两个注入区的深度均大于势垒层(7)厚度，且小于沟道层(6)与势垒层(7)两者的总厚度；
I.在两个注入区(10)上部、两边未被帽层(8)覆盖的势垒层(7)上部以及帽层(8)上部制作掩模，利用该掩模在两个注入区上部淀积金属，以制作源极(11)；
J.在源极(11)上部、两边未被帽层(8)覆盖的势垒层(7)上部、帽层(8)上部制作掩模，利用该掩模在帽层(8)上部淀积金属，以制作栅极(12)；
K.在整个衬底(1)的背面上淀积金属，以制作肖特基漏极(13)；
L.在除了肖特基漏极(13)底部以外的其他所有区域淀积绝缘介质材料，形成包裹的钝化层(14)；
M.在肖特基漏极(13)的背面和钝化层(14)的背面制作一次掩模，利用该掩模在钝化层(14)背面的左右两边内进行刻蚀，形成第1个平台；
N.制作第1阶梯至第m阶梯，过程如下：
N1)在肖特基漏极(13)的背面和钝化层(14)的背面制作一次掩模，利用本次掩模在第1个平台内进行刻蚀，形成第1阶梯，并得到第2个平台；
N2)在肖特基漏极(13)的背面和钝化层(14)的背面制作一次掩模，利用本次掩模在第2个平台内进行刻蚀，形成第2阶梯，并得到第3个平台；
以此类推，直至形成第m阶梯和第m+1个平台，m根据器件实际使用要求确定，其值为大于等于1的整数；
O.在肖特基漏极(13)的背面以及带有m个阶梯的钝化层(14)的背面制作掩模，利用该掩模在左右两边的第1阶梯至第m阶梯上淀积连续的金属，形成左右对称的两个阶梯场板(15)，并将该两侧的阶梯场板(15)与肖特基漏极(13)电气连接；
P.在肖特基漏极(13)的背面、阶梯场板的下部区域和钝化层(14)的背面制作掩模，利用该掩模，在两个阶梯场板(15)下部区域和钝化层(14)的背面淀积绝缘介质材料，以制作保护层(16)，完成整个器件的制作。
6.根据权利要求5所述的方法，其特征在于步骤N中形成的各级阶梯宽度，自下而上依次增大，且均大于t，t为漂移层(2)与阶梯场板(15)最近处的水平间距。
CN201710198826.7A 2017-03-29 2017-03-29 基于漏场板的电流孔径异质结晶体管及其制作方法 Active CN107170797B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710198826.7A CN107170797B (zh) 2017-03-29 2017-03-29 基于漏场板的电流孔径异质结晶体管及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710198826.7A CN107170797B (zh) 2017-03-29 2017-03-29 基于漏场板的电流孔径异质结晶体管及其制作方法

Publications (2)

Publication Number Publication Date
CN107170797A true CN107170797A (zh) 2017-09-15
CN107170797B CN107170797B (zh) 2020-04-14

Family

ID=59849860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710198826.7A Active CN107170797B (zh) 2017-03-29 2017-03-29 基于漏场板的电流孔径异质结晶体管及其制作方法

Country Status (1)

Country Link
CN (1) CN107170797B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904216A (zh) * 2019-01-28 2019-06-18 西安电子科技大学 具有AlGaN/GaN异质结的垂直型场效应晶体管及其制作方法
CN110212028A (zh) * 2019-05-22 2019-09-06 张士英 一种集成反向二极管和内嵌漏极场板的横向扩散eGaN HEMT器件

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4290078A (en) * 1979-05-30 1981-09-15 Xerox Corporation High voltage MOSFET without field plate structure
CN1853261A (zh) * 2003-09-09 2006-10-25 加利福尼亚大学董事会 单个或多个栅极场板的制造
CN101221980A (zh) * 2007-01-11 2008-07-16 富士电机电子设备技术株式会社 电力半导体装置
JP2008244002A (ja) * 2007-03-26 2008-10-09 Sanken Electric Co Ltd 電界効果半導体装置
CN104409493A (zh) * 2014-11-18 2015-03-11 西安电子科技大学 基于t形栅-漏复合场板的异质结器件及其制作方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4290078A (en) * 1979-05-30 1981-09-15 Xerox Corporation High voltage MOSFET without field plate structure
CN1853261A (zh) * 2003-09-09 2006-10-25 加利福尼亚大学董事会 单个或多个栅极场板的制造
CN101221980A (zh) * 2007-01-11 2008-07-16 富士电机电子设备技术株式会社 电力半导体装置
JP2008244002A (ja) * 2007-03-26 2008-10-09 Sanken Electric Co Ltd 電界効果半導体装置
CN104409493A (zh) * 2014-11-18 2015-03-11 西安电子科技大学 基于t形栅-漏复合场板的异质结器件及其制作方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109904216A (zh) * 2019-01-28 2019-06-18 西安电子科技大学 具有AlGaN/GaN异质结的垂直型场效应晶体管及其制作方法
CN109904216B (zh) * 2019-01-28 2021-09-28 西安电子科技大学 具有AlGaN/GaN异质结的垂直型场效应晶体管及其制作方法
CN110212028A (zh) * 2019-05-22 2019-09-06 张士英 一种集成反向二极管和内嵌漏极场板的横向扩散eGaN HEMT器件

Also Published As

Publication number Publication date
CN107170797B (zh) 2020-04-14

Similar Documents

Publication Publication Date Title
CN106887467B (zh) 漏连接半超结氮化镓基垂直型异质结功率器件及制造方法
CN103887331B (zh) 高压igbt器件的vld终端及其制备方法
CN112768505B (zh) 异质结功率器件及其制作方法
CN106941117B (zh) 基于悬浮超结的氮化镓基异质结电流孔径器件及其制作方法
CN112635544B (zh) 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法
CN111834455B (zh) 增强型高电子迁移率晶体管及其制作方法
CN107134491B (zh) 基于弧形源场板的垂直结构电力电子器件
CN107068739B (zh) 弧形栅场板电流孔径功率器件
CN107170821A (zh) 浮空型漏场板电流孔径器件及其制作方法
CN107146811A (zh) 基于阻挡层调制结构的电流孔径功率晶体管及其制作方法
CN107068740B (zh) 源阶梯场板垂直型功率晶体管
CN111863953B (zh) 功率开关器件及其制作方法
CN111863961B (zh) 异质结场效应晶体管
CN107146812B (zh) 增强型栅场板GaN基电流孔径异质结场效应器件及其制作方法
CN107170797A (zh) 基于漏场板的电流孔径异质结晶体管及其制作方法
CN107154435B (zh) 阶梯电流阻挡层垂直型功率器件
CN111863950A (zh) 结型栅-漏功率器件
CN107170798A (zh) 基于栅场板和漏场板的垂直型功率器件及其制作方法
CN106960873B (zh) 基于弧形漏场板和肖特基漏极的垂直型功率晶体管
CN107170820A (zh) 弧形栅‑漏复合场板电流孔径异质结器件
CN107170804A (zh) 复合源场板电流孔径异质结场效应晶体管
CN107170819A (zh) 基于浮空源场板和浮空漏场板的垂直型异质结场效应器件
CN107170799B (zh) 浮空栅-漏复合场板垂直型电力电子器件
CN112736130A (zh) 氮化镓基高电子迁移率晶体管及其制作方法
CN107170795A (zh) 源‑漏复合场板垂直型电力电子器件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20240626

Address after: 335500 High tech Industrial Park Fengshou Industrial Park East Outer Ring Road, Wannian County, Shangrao City, Jiangxi Province

Patentee after: Jiangxi Wannian Crystal Semiconductor Co.,Ltd.

Country or region after: China

Address before: 710071 No. 2 Taibai South Road, Shaanxi, Xi'an

Patentee before: XIDIAN University

Country or region before: China