CN107170821A - 浮空型漏场板电流孔径器件及其制作方法 - Google Patents
浮空型漏场板电流孔径器件及其制作方法 Download PDFInfo
- Publication number
- CN107170821A CN107170821A CN201710198226.0A CN201710198226A CN107170821A CN 107170821 A CN107170821 A CN 107170821A CN 201710198226 A CN201710198226 A CN 201710198226A CN 107170821 A CN107170821 A CN 107170821A
- Authority
- CN
- China
- Prior art keywords
- field plate
- layer
- thickness
- gan
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000002360 preparation method Methods 0.000 title description 4
- 230000004888 barrier function Effects 0.000 claims abstract description 78
- 238000000034 method Methods 0.000 claims abstract description 59
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 claims abstract description 38
- 238000002161 passivation Methods 0.000 claims abstract description 26
- 239000003989 dielectric material Substances 0.000 claims description 65
- 239000002184 metal Substances 0.000 claims description 47
- 229910052751 metal Inorganic materials 0.000 claims description 47
- 239000000463 material Substances 0.000 claims description 22
- 239000004065 semiconductor Substances 0.000 claims description 22
- 238000005530 etching Methods 0.000 claims description 11
- 230000001965 increasing effect Effects 0.000 claims description 7
- 238000002513 implantation Methods 0.000 claims description 5
- 239000012535 impurity Substances 0.000 claims description 4
- 230000015556 catabolic process Effects 0.000 abstract description 37
- 230000008569 process Effects 0.000 description 27
- 238000005566 electron beam evaporation Methods 0.000 description 20
- 230000005684 electric field Effects 0.000 description 18
- 230000005669 field effect Effects 0.000 description 17
- 125000005842 heteroatom Chemical group 0.000 description 15
- 238000005516 engineering process Methods 0.000 description 14
- 239000010931 gold Substances 0.000 description 13
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 12
- 230000008020 evaporation Effects 0.000 description 10
- 238000001704 evaporation Methods 0.000 description 10
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 8
- 238000009826 distribution Methods 0.000 description 8
- 239000007789 gas Substances 0.000 description 8
- 238000001451 molecular beam epitaxy Methods 0.000 description 7
- 229910002704 AlGaN Inorganic materials 0.000 description 6
- 229910052681 coesite Inorganic materials 0.000 description 6
- 229910052906 cristobalite Inorganic materials 0.000 description 6
- 238000000151 deposition Methods 0.000 description 6
- 238000009413 insulation Methods 0.000 description 6
- 239000000377 silicon dioxide Substances 0.000 description 6
- 229910052682 stishovite Inorganic materials 0.000 description 6
- 229910052905 tridymite Inorganic materials 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 4
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 4
- BLRPTPMANUNPDV-UHFFFAOYSA-N Silane Chemical compound [SiH4] BLRPTPMANUNPDV-UHFFFAOYSA-N 0.000 description 4
- 229910021529 ammonia Inorganic materials 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 229910052733 gallium Inorganic materials 0.000 description 4
- 239000001257 hydrogen Substances 0.000 description 4
- 229910052739 hydrogen Inorganic materials 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910000069 nitrogen hydride Inorganic materials 0.000 description 4
- 238000011160 research Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000003795 chemical substances by application Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 239000002019 doping agent Substances 0.000 description 2
- 238000005468 ion implantation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- 239000000376 reactant Substances 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000002708 enhancing effect Effects 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 229910001425 magnesium ion Inorganic materials 0.000 description 1
- 238000002488 metal-organic chemical vapour deposition Methods 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- HYXGAEYDKFCVMU-UHFFFAOYSA-N scandium(III) oxide Inorganic materials O=[Sc]O[Sc]=O HYXGAEYDKFCVMU-UHFFFAOYSA-N 0.000 description 1
- 239000013049 sediment Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7788—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Abstract
本发明公开了一种浮空型漏场板电流孔径器件，其自下而上包括：肖特基漏极(11)、GaN衬底(1)、GaN漂移层(2)、孔径层(3)、两个对称的电流阻挡层(4)、沟道层(6)、势垒层(7)和栅极(10)，势垒层(7)上的两侧刻有两个源槽(8)，两个源槽处淀积有两个源极(9)，除肖特基漏极底部以外的所有区域完全覆盖有钝化层(13)，两侧的钝化层内制作有浮空型漏场板(12)，该浮空型漏场板是由多个相互独立的浮空场板和一个与肖特基漏极电气连接的第一场板构成，两个电流阻挡层(4)之间形成孔径(5)。本发明击穿电压高、工艺简单、导通电阻小、成品率高，可用于电力电子系统。
Description
技术领域
本发明属于微电子技术领域，涉及半导体器件，特别是浮空型漏场板电流孔径器件，可用于电力电子系统。
技术背景
功率半导体器件是电力电子技术的核心元件，随着能源和环境问题的日益突出，研发新型高性能、低损耗功率器件就成为提高电能利用率、节约能源、缓解能源危机的有效途径之一。而在功率器件研究中，高速、高压与低导通电阻之间存在着严重的制约关系，合理、有效地改进这种制约关系是提高器件整体性能的关键。随着微电子技术的发展，传统第一代Si半导体和第二代GaAs半导体功率器件性能已接近其材料本身决定的理论极限。为了能进一步减少芯片面积、提高工作频率、提高工作温度、降低导通电阻、提高击穿电压、降低整机体积、提高整机效率，以GaN为代表的宽禁带半导体材料，凭借其更大的禁带宽度、更高的临界击穿电场和更高的电子饱和漂移速度，且化学性能稳定、耐高温、抗辐射等突出优点，在制备高性能功率器件方面脱颖而出，应用潜力巨大。特别是采用GaN基异质结结构的横向高电子迁移率晶体管，即横向GaN基高电子迁移率晶体管HEMT器件，更是因其低导通电阻、高击穿电压、高工作频率等特性，成为了国内外研究和应用的热点、焦点。
然而，在横向GaN基HEMT器件中，为了获得更高的击穿电压，需要增加栅漏间距，这会增大器件尺寸和导通电阻，减小单位芯片面积上的有效电流密度和芯片性能，从而导致芯片面积和研制成本的增加。此外，在横向GaN基HEMT器件中，由高电场和表面态所引起的电流崩塌问题较为严重，尽管当前已有众多抑制措施，但电流崩塌问题依然没有得到彻底解决。为了解决上述问题，研究者们提出了垂直型GaN基电流孔径异质结场效应器件，也是一种电流孔径器件，参见AlGaN/GaN current aperture vertical electrontransistors,IEEE Device Research Conference,pp.31-32,2002。GaN基电流孔径异质结场效应器件可通过增加漂移层厚度提高击穿电压，避免了牺牲器件尺寸和导通电阻的问题，因此可以实现高功率密度芯片。而且在GaN基电流孔径异质结场效应器件中，高电场区域位于半导体材料体内，这可以彻底地消除电流崩塌问题。2004年，Ilan Ben-Yaacov等人利用刻蚀后MOCVD再生长沟道技术研制出AlGaN/GaN电流孔径异质结场效应器件，该器件未采用钝化层，最大输出电流为750mA/mm，跨导为120mS/mm，两端栅击穿电压为65V，且电流崩塌效应得到显著抑制，参见AlGaN/GaN current aperture vertical electrontransistors with regrown channels,Journal of Applied Physics,Vol.95,No.4,pp.2073-2078,2004。2012年，Srabanti Chowdhury等人利用Mg离子注入电流阻挡层结合等离子辅助MBE再生长AlGaN/GaN异质结的技术，研制出基于GaN衬底的电流孔径异质结场效应器件，该器件采用3μm漂移层，最大输出电流为4kA·cm-2，导通电阻为2.2mΩ·cm2，击穿电压为250V，且抑制电流崩塌效果好，参见CAVET on Bulk GaN Substrates AchievedWith MBE-Regrown AlGaN/GaN Layers to Suppress Dispersion,IEEE Electron DeviceLetters,Vol.33,No.1,pp.41-43,2012。同年，由Masahiro Sugimoto等人提出的一种增强型GaN基电流孔径异质结场效应器件，参见Transistor,US8188514B2,2012。此外，2014年，Hui Nie等人基于GaN衬底研制出一种增强型GaN基电流孔径异质结场效应器件，该器件阈值电压为0.5V，饱和电流大于2.3A，击穿电压为1.5kV，导通电阻为2.2mΩ·cm2，参见1.5-kV and 2.2-mΩ-cm2Vertical GaN Transistors on Bulk-GaN Substrates,IEEEElectron Device Letters,Vol.35,No.9,pp.939-941,2014。
上述传统GaN基电流孔径异质结场效应器件是基于GaN基宽禁带半导体异质结结构，其包括：GaN衬底1、GaN漂移层2、孔径层3、左、右两个对称的电流阻挡层4、孔径5、沟道层6和势垒层7；势垒层7上的两侧刻有两个源槽8，两个源槽8处淀积有两个源极9，源极9之间的势垒层上面淀积有栅极10，衬底1下面淀积有漏极11，除漏极底部以外的所有区域完全包裹有钝化层12，如图1所示。
经过十多年的理论和实验研究，研究者们发现，上述传统GaN基电流孔径异质结场效应器件结构上存在固有缺陷，会导致器件中电场强度分布极不均匀，尤其是在电流阻挡层与孔径区域交界面下方附近的半导体材料中存在极高的电场峰值，从而引起器件过早击穿。这使得实际工艺中很难实现通过增加n型GaN漂移层的厚度来持续提高器件的击穿电压。因此，传统结构GaN基电流孔径异质结场效应器件的击穿电压普遍不高。为了获得更高的器件击穿电压，并可以通过增加n型GaN漂移层的厚度来持续提高器件的击穿电压，2013年，Zhongda Li等人利用数值仿真技术研究了一种基于超结的增强型GaN基电流孔径异质结场效应器件，研究结果表明超结结构可以有效调制器件内部的电场分布，使处于关态时器件内部各处电场强度趋于均匀分布，因此器件击穿电压可达5～20kV，且采用3μm半柱宽时击穿电压为12.4kV，而导通电阻仅为4.2mΩ·cm2，参见Design and Simulation of 5-20-kV GaN Enhancement-Mode Vertical Superjunction HEMT,IEEE Transactions onElectron Decices,Vol.60,No.10,pp.3230-3237,2013。采用超结的GaN基电流孔径异质结场效应器件从理论上可以获得高击穿电压，且可实现击穿电压随n型GaN漂移层厚度的增加而持续提高，是目前国内外已报道文献中击穿电压最高的一种非常有效的大功率器件结构。然而，超结结构的制造工艺难度非常大，尤其是厚n型GaN漂移层情况下，几乎无法实现高性能超结结构的制作。此外，在采用超结结构的GaN基电流孔径异质结场效应器件中，当器件导通时超结附近会产生额外的导通电阻，且该导通电阻会随着漂移层厚度的增加而不断增加，因此虽然器件的击穿电压随着漂移层厚度的增加而提高，但是器件的导通电阻也会相应的增加，器件中击穿电压与导通电阻之间的矛盾并没有彻底解决。因此，探索和研发制造工艺简单、击穿电压高、导通电阻小的新型GaN基电流孔径异质结场效应器件，非常必要、迫切，具有重要的现实意义。
场板结构已成为横向GaN基HEMT器件中用于提高器件击穿电压和可靠性的一种成熟、有效的场终端技术，且该技术可以实现器件击穿电压随场板的长度和结构变化而持续增加。近年来，通过利用场板结构已使横向GaN基HEMT器件的性能取得了突飞猛进的提升，参见High Breakdown Voltage AlGaN–GaN Power-HEMT Design and High CurrentDensity Switching Behavior,IEEE Transactions on Electron Devices,Vol.50,No.12,pp.2528-2531,2003,和High Breakdown Voltage AlGaN–GaN HEMTs Achieved byMultiple Field Plates,IEEE Electron Device Letters,Vol.25,No.4,pp.161-163,2004，以及High Breakdown Voltage Achieved on AlGaN/GaN HEMTs With IntegratedSlant Field Plates,IEEE Electron Device Letters,Vol.27,No.9,pp.713-715,2006。在实际应用中，研究者们发现在电动汽车、功率管理系统、S类功率放大器等许多技术领域中，往往需要功率器件具有很强的反向阻断能力，也就是希望器件在关态下具有很高的负的漏极击穿电压，即反向击穿电压。而现有的GaN基电流孔径异质结场效应器件均采用欧姆漏极，当器件漏极施加非常低的反向电压时，器件中的电流阻挡层便会失效，形成很大的漏源泄漏电流，而且随着漏极反向电压的增加，器件栅极也会正向开启，并通过很大栅电流，最终导致器件失效。因此，现有的GaN基电流孔径异质结场效应器件均无法实现反向阻断功能，即使将场板结构应用于GaN基电流孔径异质结场效应器件中，对改善器件的反向阻断特性也无任何效果。
发明内容
本发明的目的在于针对上述已有技术的不足，提供一种浮空型漏场板电流孔径器件及其制作方法，以减小器件的制作难度，提高器件的反向击穿电压，并实现反向击穿电压的可持续增加，缓解器件击穿电压与导通电阻之间的矛盾，改善器件的反向击穿特性和可靠性。
为实现上述目的，本发明的技术方案是这样实现的：
一、器件结构
一种浮空型漏场板电流孔径器件，包括:GaN衬底1、GaN漂移层2、孔径层3、两个对称的电流阻挡层4、沟道层6、势垒层7和钝化层13，沟道层6和势垒层7的两侧刻蚀有源槽8，两侧源槽8中淀积有两个源极9，源极9之间的势垒层上面淀积有栅极10，GaN衬底1下面淀积有肖特基漏极11，钝化层13完全包裹在除肖特基漏极11底部以外的所有区域，两侧的钝化层内制作有浮空型漏场板12，两个对称的电流阻挡层4之间形成孔径5，其特征在于：
所述浮空型漏场板12，是由自下而上的第一场板、第二场板、第三场板至第m场板构成，第一场板为漏场板，并与肖特基漏极电气连接，第二场板、第三场板至第m场板为浮空场板，且各浮空场板相互独立，m根据器件实际使用要求确定，其值为大于等于2的整数；
所述钝化层13，是由若干层绝缘介质材料自下而上堆叠而成。
二、制作方法
一种制作浮空型漏场板电流孔径器件的方法，包括：
A.在n-型GaN衬底1上外延n-型GaN半导体材料，形成GaN漂移层2；
B.在GaN漂移层2上外延n型GaN半导体材料，形成厚度h为0.4～2μm、掺杂浓度为1×1015～1×1018cm-3的孔径层3；
C.在孔径层3上制作掩模，利用该掩模在孔径层内的两侧位置注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度a与孔径层厚度h相同，宽度b为0.8～4μm的两个电流阻挡层4，左右电流阻挡层4之间形成孔径5；
D.在两个电流阻挡层4和孔径5上部外延GaN半导体材料，形成厚度为0.04～0.2μm的沟道层6；
E.在沟道层6上部外延GaN基宽禁带半导体材料，形成厚度为5～50nm的势垒层7；
F.在势垒层7上部制作掩模，利用该掩模在势垒层7左、右两侧进行刻蚀，且刻蚀深度大于势垒层厚度但小于势垒层与沟道层的总厚度，形成左、右两个源槽8；
G.在两个源槽8上部和两个源槽8之间的势垒层7上部制作掩模，利用该掩模在两个源槽8中淀积金属，且所淀积金属的厚度大于源槽8的深度，以制作源极9；
H.在源极9上部和源极9之间的势垒层7上部制作掩模，利用该掩模在两个源极9之间的势垒层7上部淀积金属，以制作栅极10；
I.在GaN衬底1背面上淀积金属，以制作肖特基漏极11；
J.淀积一层绝缘介质材料，以覆盖除了肖特基漏极底部以外的其他区域，且左、右两侧的绝缘介质材料的厚度与肖特基漏极的厚度相同；
K.在绝缘介质材料上部制作掩模，利用该掩模在左右两侧的绝缘介质材料上部淀积宽度D为0.5～6μm、厚度L为0.5～3μm的金属，所淀积金属距离GaN衬底的水平距离T为0.2～0.6μm，且所淀积金属的下边缘与GaN衬底下边缘水平对齐，以制作第一场板，并将该第一场板与肖特基漏极电气连接；
L.制作第二场板至第m场板：
L1)在第一场板和步骤J中淀积的绝缘介质材料上部再淀积一层绝缘介质材料；
L2)在步骤L1)淀积的绝缘介质材料上制作掩模，利用该掩模在左、右两侧的绝缘介质上淀积宽度D为0.5～6μm、厚度L为0.5～3μm的金属，以制作第二场板，第二场板与第一场板间距为S1，第二场板距离GaN漂移层2的水平距离T为0.2～0.6μm；
L3)在第二场板和步骤L1)淀积的绝缘介质材料上再淀积一层绝缘介质材料；
L4)在步骤L3)淀积的绝缘介质材料上制作掩模，利用该掩模在左、右两侧的绝缘介质上淀积宽度D为0.5～6μm、厚度L为0.5～3μm的金属，以制作第三场板，第三场板与第二场板间距为S2，第三场板距离GaN漂移层2的水平距离T为0.2～0.6μm；
依次类推，直至形成第m场板，第一场板至第m场板构成浮空型漏场板12，m根据器件实际使用要求确定，其值为大于等于2的整数；
M.淀积绝缘介质材料覆盖器件上部，由所有淀积的绝缘介质材料形成钝化层13，完成整个器件的制作。
本发明器件与传统GaN基电流孔径异质结场效应器件比较，具有以下优点：
a.实现反向击穿电压持续增加。
本发明采用了浮空型漏场板，利用该场板有效调制漂移层内电场分布，使得器件漂移层内的高电场区面积显著增加，并可在每个场板处附近的漂移层两侧表面附近形成新的电场峰，且电场峰数目与场板数目相等；
通过调整第一场板至第m场板与漂移层之间的水平间距、各场板之间的垂直间距和各场板尺寸等，可以使得各场板对应的漂移层两侧表面附近各电场峰值相等，且小于GaN基宽禁带半导体材料的击穿电场，从而提高了器件的反向击穿电压，且通过增加浮空型场板的数目可实现击穿电压的持续增加。
b.在提高器件击穿电压的同时，器件导通电阻几乎恒定。
本发明通过在器件两侧采用浮空型漏场板的方法来提高器件击穿电压，由于场板不会影响器件导通电阻，当器件导通时，在器件内部漂移层只存在由电流阻挡层所产生的耗尽区，即高阻区，并未引入其它耗尽区，因此，随着浮空场板数目增加，器件的反向击穿电压持续增加，而导通电阻几乎保持恒定。
c.工艺简单，易于实现，提高了成品率。
本发明器件结构中，浮空场板的制作是通过在漂移层两侧多次淀积金属而实现的，其工艺简单，且不会对器件中半导体材料产生损伤，避免了采用超结的GaN基电流孔径异质结场效应器件结构所带来的工艺复杂化问题，大大提高了器件的成品率。
以下结合附图和实施例进一步说明本发明的技术内容和效果。
附图说明
图1是传统GaN基电流孔径异质结场效应器件的结构图；
图2是本发明浮空型漏场板电流孔径器件的结构图；
图3是本发明制作浮空型漏场板电流孔径器件的流程图；
图4是对本发明器件仿真所得的反向击穿情况下的二维电场分布图；
图5是沿图4中器件漂移层右侧边缘的纵向电场分布图。
具体实施方式
参照图2，本发明浮空型漏场板电流孔径器件是基于GaN基宽禁带半导体异质结结构，其包括：GaN衬底1、GaN漂移层2、孔径层3、两个对称的电流阻挡层4、沟道层6、势垒层7和钝化层13，沟道层6和势垒层7的两侧刻蚀有源槽8，两侧源槽8中淀积有两个源极9，源极9之间的势垒层上面淀积有栅极10，GaN衬底1的下面淀积有肖特基漏极11，钝化层13完全包裹在除肖特基漏极11底部以外的所有区域，两侧的钝化层内制作有浮空型漏场板12，两个对称的电流阻挡层4之间形成孔径5，其中：
所述GaN衬底1，采用n-型GaN材料；
所述GaN漂移层2，位于GaN衬底1上部，其掺杂浓度为1×1015～1×1018cm-3；
所述孔径层3，位于GaN漂移层2上部，其厚度h为0.4～2μm、掺杂浓度为1×1015～1×1018cm-3；在孔径层3内的两侧制作有电流阻挡层4；
所述电流阻挡层4，采用p型掺杂，该电流阻挡层4的宽度b为0.8～4μm，厚度a为0.4～2μm，p型杂质的注入剂量为1×1015～1×1016cm-2；
所述沟道层6，位于两个电流阻挡层4和孔径5上部，其厚度为0.04～0.2μm；
所述势垒层7，位于沟道层6上部，其由若干层相同或不同的GaN基宽禁带半导体材料组成，厚度为5～50nm；
所述栅极10，其与两个电流阻挡层在水平方向上的交叠长度大于0μm；
所述钝化层13，由若干层绝缘介质材料自下而上堆叠而成，绝缘介质材料可采用SiO2、SiN、Al2O3、Sc2O3、HfO2、TiO2中的任意一种或其它绝缘介质材料；
所述浮空型漏场板12，是由自下而上的第一场板、第二场板、第三场板至第m场板构成；第一场板为漏场板，并与肖特基漏极电气连接；第二场板、第三场板至第m场板为浮空场板，且各浮空场板相互独立，m根据器件实际使用要求确定，其值为大于等于2的整数；左右两侧钝化层内的浮空型漏场板完全对称，各场板的厚度L均相同，宽度D均相同，厚度L为0.5～3μm，宽度D为0.5～6μm；相邻场板之间绝缘介质材料的厚度，即相邻场板之间的垂直间距Si不同，且自下而上依次增大，i为整数且m-1≥i≥1；第一场板与第二场板之间的垂直距离为S1，第二场板与第三场板之间的距离为S2，依次类推，第m-1场板与第m场板之间的距离为Sm-1，S1为0.2～0.8μm，i为整数且m-1≥i≥1；在浮空型漏场板12中，同一侧的第一场板、第二场板至第m场板均相互平行，且距离GaN漂移层2的水平距离T均相等，T为0.2～0.6μm，第一场板下边缘与GaN衬底1下边缘水平对齐。
参照图3，本发明制作浮空型漏场板电流孔径器件的过程，给出如下三种实施例：
实施例一：制作钝化层为SiN，且浮空场板数目为3的浮空型漏场板电流孔径器件。
步骤1.在GaN衬底1上外延n-型GaN，形成GaN漂移层2，如图3a。
采用n-型GaN材料做GaN衬底1，使用金属有机物化学气相淀积技术，在GaN衬底1上外延掺杂浓度为1×1015cm-3的n-型GaN半导体材料，形成GaN漂移层2，其中：
外延采用的工艺条件为：温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min。
步骤2.在GaN漂移层2上外延n型GaN，形成孔径层3，如图3b。
使用金属有机物化学气相淀积技术，在GaN漂移层2上外延厚度为0.4μm、掺杂浓度为1×1015cm-3的n型GaN半导体材料，形成孔径层3，其中：
外延采用的工艺条件为：温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min。
步骤3.制作电流阻挡层4，如图3c。
3a)在孔径层3上制作掩模；
3b)使用离子注入技术，在孔径层内的两侧位置注入剂量为1×1015cm-2的p型杂质Mg，制作厚度a为0.4μm，宽度b为0.8μm的两个电流阻挡层4，左、右对称的两个电流阻挡层4之间形成孔径5。
步骤4.外延GaN材料制作沟道层6，如图3d。
使用分子束外延技术，在两个电流阻挡层4和孔径5的上部外延厚度为0.04μm的GaN材料，形成沟道层6，其中：
分子束外延的工艺条件为：真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源。
步骤5.外延Al0.5Ga0.5N，制作势垒层7，如图3e。
使用分子束外延技术，在沟道层6上外延厚度为5nm的Al0.5Ga0.5N材料，形成势垒层7，其中：
分子束外延的工艺条件为：真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Al源。
步骤6.刻蚀制作两个源槽8，如图3f。
6a)在势垒层7上部制作掩模；
6b)使用反应离子刻蚀技术，在势垒层7的左、右两侧进行刻蚀，且刻蚀深度为0.02μm，形成左、右两个源槽8；
反应离子刻蚀的工艺条件为：Cl2流量为15sccm，压强为10mTorr，功率为100W。
步骤7.制作源极9，如图3g。
7a)在两个源槽8上部和两个源槽8之间的势垒层7上部制作掩模；
7b)使用电子束蒸发技术，在两个源槽8处淀积Ti/Au/Ni组合金属，形成源极9，其中：所淀积的金属，自下而上，Ti的厚度为0.02μm、Au的厚度为0.3μm、Ni的厚度为0.05μm。
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤8.制作栅极10，如图3h。
8a)在两个源极9上部和源极9之间的势垒层7上部制作掩模；
8b)使用电子束蒸发技术，在两个源极9之间的势垒层7上淀积Ni/Au/Ni组合金属，形成栅极10，其中：所淀积的金属，自下而上，Ni的厚度为0.02μm、Au的厚度为0.2μm、Ni的厚度为0.04μm，栅极10与两个电流阻挡层4在水平方向上的交叠长度均为0.3μm；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤9.制作肖特基漏极11，如图3i。
使用电子束蒸发技术，在整个GaN衬底1的背面上依次淀积金属Ni、Au、Ni，形成肖特基漏极11，其中：所淀积的金属，Ni的厚度为0.02μm，Au的厚度为0.7μm，Ni的厚度为0.05μm；
淀积金属所采用的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤10.淀积一层绝缘介质材料，如图3j。
淀积一层SiN绝缘介质材料，以覆盖除了肖特基漏极底部以外的其他区域，且左、右两侧SiN绝缘介质材料的厚度与肖特基漏极的厚度相同；
淀积SiN绝缘介质材料的工艺条件是：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr。
步骤11.制作第一场板，如图3k。
9a)在SiN绝缘介质材料上部制作掩模；
9b)使用电子束蒸发技术，在SiN绝缘介质材料左右两侧淀积宽度D为0.5μm、厚度L为0.5μm的金属，所淀积金属距离GaN衬底的水平距离T为0.2μm，且所淀积金属的下边缘与GaN衬底下边缘水平对齐，以制作第一场板，并将该第一场板与肖特基漏极电气连接；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤12.制作第二场板和第三场板，如图3l。
12a)在第一场板和步骤10中淀积的SiN绝缘介质材料上部再淀积一层SiN绝缘介质材料；
12b)在步骤12a)淀积的SiN绝缘介质材料上制作掩模；
12c)使用电子束蒸发技术，在左、右两侧的SiN绝缘介质上淀积宽度D为0.5μm、厚度L为0.5μm的金属，以制作第二场板，且第二场板与第一场板间距S1为0.2μm，第二场板距离GaN漂移层2的水平距离T为0.2μm；
12d)在第二场板和步骤12a)中淀积的SiN绝缘介质材料上部再淀积一层SiN绝缘介质材料；
12e)在步骤12d)淀积的SiN绝缘介质材料上制作掩模；
12f)使用电子束蒸发技术，在左、右两侧的SiN绝缘介质上淀积宽度D为0.5μm、厚度L为0.5μm的金属，以制作第三场板，且第三场板与第二场板间距S2为0.5μm，第三场板距离GaN漂移层2的水平距离T为0.2μm，第一场板、第二场板和第三场板构成浮空型漏场板12；
淀积SiN绝缘介质材料的工艺条件是：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤13.制作钝化层13，如图3m。
使用等离子体增强化学气相淀积技术，淀积SiN绝缘介质材料覆盖器件上部，由所有淀积的SiN绝缘介质材料形成钝化层13，完成整个器件的制作。
淀积SiN绝缘介质材料的工艺条件是：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr。
实施例二：制作钝化层为SiO2，且浮空场板数目为2的浮空型漏场板电流孔径器件。
第一步.在GaN衬底1上外延n-型GaN，形成GaN漂移层2，如图3a
在温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min的工艺条件下，采用n-型GaN材料做GaN衬底1，使用金属有机物化学气相淀积技术，在GaN衬底1上外延掺杂浓度为1×1016cm-3的n-型GaN材料，完成GaN漂移层2的制作。
第二步.在GaN漂移层2上外延n型GaN，形成孔径层3，如图3b。
在温度为1000℃，压强为45Torr，以SiH4为掺杂源，氢气流量为4400sccm，氨气流量为4400sccm，镓源流量为110μmol/min的工艺条件下，使用金属有机物化学气相淀积技术，在GaN漂移层2上外延厚度为1μm、掺杂浓度为1×1016cm-3的n型GaN材料，完成孔径层3的制作。
第三步.制作电流阻挡层4，如图3c。
3.1)在孔径层3上制作掩模；
3.2)使用离子注入技术，在孔径层内的两侧位置注入剂量为5×1015cm-2的p型杂质Mg，制作厚度a为1μm，宽度b为2μm的两个电流阻挡层4，左、右两个电流阻挡层4之间形成孔径5。
第四步.外延GaN材料制作沟道层6，如图3d。
在真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源的工艺条件下，使用分子束外延技术，在两个电流阻挡层4和孔径5的上部外延厚度为0.1μm的GaN材料，形成沟道层6。
第五步.外延Al0.25Ga0.75N，制作势垒层7，如图3e。
在真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Al源的工艺条件下，使用分子束外延技术在沟道层6上外延厚度为20nm的Al0.25Ga0.75N材料，完成势垒层7的制作。
第六步.刻蚀制作两个源槽8，如图3f。
6.1)在势垒层7上部制作掩模；
6.2)在Cl2流量为15sccm，压强为10mTorr，功率为100W的工艺条件下，使用反应离子刻蚀技术，在势垒层7的左、右两侧进行刻蚀，且刻蚀深度为0.03μm，形成左、右两个源槽8。
第七步.制作源极9，如图3g。
7.1)在两个源槽8上部和两个源槽8之间的势垒层7上部制作掩模；
7.2)在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在两个源槽8处淀积Ti/Au/Ni组合金属，形成源极9，其中：所淀积的金属厚度自下而上为，Ti为0.02μm、Au为0.3μm、Ni为0.05μm。
第八步.制作栅极10，如图3h。
8.1)在两个源极9上部和源极9之间的势垒层7上部制作掩模；
8.2)在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在两个源极9之间的势垒层7上淀积Ni/Au/Ni组合金属，形成栅极10，其中：所淀积的金属厚度自下而上，Ni的厚度为0.02μm、Au的厚度为0.2μm、Ni的厚度为0.04μm，栅极10与两个电流阻挡层4在水平方向上的交叠长度均为0.5μm。
第九步.制作肖特基漏极11，如图3i。
在真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件下，使用电子束蒸发技术，在整个GaN衬底1的背面上依次淀积金属Pt、Au、Ni，形成肖特基漏极11，其中：所淀积的金属，Pt的厚度为0.02μm，Au的厚度为0.7μm，Ni的厚度为0.05μm。
第十步.淀积一层绝缘介质材料，如图3j。
采用N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压力为1100mTorr的工艺条件，淀积一层SiO2绝缘介质材料，以覆盖除了肖特基漏极底部以外的其他区域，且左、右两侧SiO2绝缘介质材料的厚度与肖特基漏极的厚度相同。
第十一步.制作第一场板，如图3k。
11.1)在SiO2绝缘介质材料上部制作掩模；
11.2)使用电子束蒸发技术，在SiO2绝缘介质材料左右两侧淀积宽度D为2μm、厚度L为1μm的金属，所淀积金属距离GaN衬底的水平距离T为0.4μm，且所淀积金属的下边缘与GaN衬底下边缘水平对齐，以制作第一场板，并将该第一场板与肖特基漏极电气连接；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
第十二步.制作第二场板，如图3l。
12.1)采用N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压力为1100mTorr的工艺条件，使用等离子体增强化学气相淀积技术，在第一场板和第十步中淀积的SiO2绝缘介质材料上部再淀积一层SiO2绝缘介质材料；
12.2)在步骤12.1)淀积的SiO2绝缘介质材料上制作掩模；
12.2)使用电子束蒸发技术，在左、右两侧的SiO2绝缘介质上淀积宽度D为2μm、厚度L为1μm的金属，以制作第二场板，且第二场板与第一场板间距S1为0.3μm，第二场板距离GaN漂移层2的水平距离T为0.4μm，第一场板和第二场板构成浮空型漏场板12。
第十三步.制作钝化层13，如图3m。
在N2O流量为850sccm，SiH4流量为200sccm，温度为250℃，射频功率为25W，压力为1100mTorr的工艺条件下，使用等离子体增强化学气相淀积技术，淀积SiO2绝缘介质材料覆盖器件上部，由所有淀积的SiO2绝缘介质材料形成钝化层13，完成整个器件的制作。
实施例三：制作钝化层为SiN，且浮空场板数目为4的浮空型漏场板电流孔径器件。
步骤A.采用温度为950℃，压强为40Torr，以SiH4为掺杂源，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min的工艺条件，采用n-型GaN材料做GaN衬底1，使用金属有机物化学气相淀积技术，在GaN衬底上外延掺杂浓度为1×1018cm-3的n-型GaN材料，制作GaN漂移层2，如图3a。
步骤B.采用温度为950℃，压强为40Torr，掺杂源为SiH4，氢气流量为4000sccm，氨气流量为4000sccm，镓源流量为100μmol/min的工艺条件，使用金属有机物化学气相淀积技术，在GaN漂移层2上外延厚度h为2μm、掺杂浓度为1×1018cm-3的n型GaN材料，制作孔径层3，如图3b。
步骤C.在孔径层3上制作掩模，再使用离子注入技术，在孔径层内的两侧位置注入剂量为1×1016cm-2的p型杂质Mg，制作厚度a为2μm，宽度b为4μm的两个电流阻挡层4，左右电流阻挡层4之间形成孔径5，如图3c。
步骤D.采用真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源，使用分子束外延技术，在两个电流阻挡层4和孔径5的上部外延厚度为0.2μm的GaN材料，形成沟道层6，如图3d。
步骤E.采用真空度小于等于1.0×10-10mbar，射频功率为400W，反应剂采用N2、高纯Ga源、高纯Al源的工艺条件，使用分子束外延技术在沟道层6上外延厚度为50nm的Al0.1Ga0.9N材料，形成势垒层7，如图3e。
步骤F.先在势垒层7上部制作掩模；再采用Cl2流量为15sccm，压强为10mTorr，功率为100W的工艺条件，使用反应离子刻蚀技术，在势垒层7的左、右两侧进行刻蚀，且刻蚀深度为0.06μm，形成左、右两个源槽8，如图3f。
步骤G.先在两个源槽8上部和两个源槽8之间的势垒层7上部制作掩模；再采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在两个源槽8处淀积Ti/Au/Ni组合金属，形成源极9，其中：所淀积的金属，自下而上，Ti的厚度为0.02μm、Au的厚度为0.3μm、Ni的厚度为0.05μm，如图3g。
步骤H.先在两个源极9上部和源极9之间的势垒层7上部制作掩模；再采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在两个源极9之间的势垒层7上淀积Ni/Au/Ni组合金属，形成栅极10，其中：所淀积的金属自下而为上，Ni的厚度为0.02μm、Au的厚度为0.2μm、Ni的厚度为0.04μm，栅极10与两个电流阻挡层4在水平方向上的交叠长度均为1μm，如图3h。
步骤I.采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在整个GaN衬底1的背面上依次淀积金属W、Au、Ni，形成肖特基漏极11，其中：所淀积的金属，W的厚度为0.02μm，Au的厚度为0.7μm，Ni的厚度为0.05μm，如图3i。
步骤J.采用气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr的工艺条件，淀积一层SiN绝缘介质材料，以覆盖除了肖特基漏极底部以外的其他区域，且左、右两侧SiN绝缘介质材料的厚度与肖特基漏极的厚度相同，如图3j。
步骤K.先在SiN绝缘介质材料上部制作掩模；再采用真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于的工艺条件，使用电子束蒸发技术，在SiN绝缘介质材料左右两侧淀积宽度D为6μm、厚度L为3μm的金属，所淀积金属距离GaN衬底的水平距离T为0.6μm，且所淀积金属的下边缘与GaN衬底下边缘水平对齐，以制作第一场板，并将该第一场板与肖特基漏极电气连接，如图3k。
步骤L.制作第二场板、第三场板和第四场板，如图3l。
L1)在第一场板和步骤J中淀积的SiN绝缘介质材料上部再淀积一层SiN绝缘介质材料；
L2)在步骤L1)淀积的SiN绝缘介质材料上制作掩模；
L3)使用电子束蒸发技术，在左、右两侧的SiN绝缘介质上淀积宽度D为6μm、厚度L为3μm的金属，以制作第二场板，且第二场板与第一场板间距S1为0.8μm，第二场板距离GaN漂移层2的水平距离T为0.6μm；
L4)在第二场板和步骤L1)中淀积的SiN绝缘介质材料上部再淀积一层SiN绝缘介质材料；
L5)在步骤L4)淀积的SiN绝缘介质材料上制作掩模；
L6)使用电子束蒸发技术，在左、右两侧的SiN绝缘介质上淀积积宽度D为6μm、厚度L为3μm的金属，以制作第三场板，且第三场板与第二场板间距S2为1μm，第三场板距离GaN漂移层2的水平距离T为0.6μm；
L7)在第三场板和步骤L4)中淀积的SiN绝缘介质材料上部再淀积一层SiN绝缘介质材料；
L8)在步骤L7)淀积的SiN绝缘介质材料上制作掩模；
L9)使用电子束蒸发技术，在左、右两侧的SiN绝缘介质上淀积宽度D为6μm、厚度L为3μm的金属，以制作第四场板，且第四场板与第三场板间距S3为1.56μm，第四场板距离GaN漂移层2的水平距离T为0.6μm，第一场板、第二场板、第三场板和第四场板构成浮空型漏场板12。
淀积SiN绝缘介质材料的工艺条件是：气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr；
电子束蒸发的工艺条件为：真空度小于1.8×10-3Pa，功率范围为200～1000W，蒸发速率小于
步骤M.采用气体为NH3、N2及SiH4，气体流量分别为2.5sccm、950sccm和250sccm，温度、射频功率和压强分别为300℃、25W和950mTorr的工艺条件，使用等离子体增强化学气相淀积技术，淀积SiN绝缘介质材料覆盖器件上部，由所有淀积的SiN绝缘介质材料形成钝化层13，如图3m。
本发明的效果可通过以下仿真进一步说明：
仿真：对本发明器件在反向击穿情况下的二维电场分布进行仿真，结果如图4，其中器件采用了3个浮空场板，器件的击穿电压为-1080V；沿图4中器件漂移层右侧边缘做垂直方向的切线，得到孔径层下边缘以下的纵向电场分布，结果如图5。
结合图4和图5所示的电场分布可以明显地看出，本发明器件结构可以有效地调制器件内部和漂移层两侧表面附近的电场分布，增加器件内高场区的范围，且使得器件内部和漂移层两侧表面附近的电场分布平坦，因此本发明器件可以有效实现反向阻断功能。
以上描述仅是本发明的几个具体实施例，并不构成对本发明的限制，显然对于本领域的专业人员来说，在了解了本发明内容和原理后，能够在不背离本发明的原理和范围的情况下，根据本发明的方法进行形式和细节上的各种修正和改变，但是这些基于本发明的修正和改变仍在本发明的权利要求保护范围之内。
Claims (6)
1.一种浮空型漏场板电流孔径器件，包括:GaN衬底(1)、GaN漂移层(2)、孔径层(3)、两个对称的电流阻挡层(4)、沟道层(6)、势垒层(7)和钝化层(13)，沟道层(6)和势垒层(7)的两侧刻蚀有源槽(8)，两侧源槽(8)中淀积有两个源极(9)，源极(9)之间的势垒层上面淀积有栅极(10)，GaN衬底(1)下面淀积有肖特基漏极(11)，钝化层(13)完全包裹在除肖特基漏极(11)底部以外的所有区域，两侧的钝化层内制作有浮空型漏场板(12)，两个对称的电流阻挡层(4)之间形成孔径(5)，其特征在于：
所述浮空型漏场板(12)，是由自下而上的第一场板、第二场板、第三场板至第m场板构成，第一场板为漏场板，并与肖特基漏极电气连接，第二场板、第三场板至第m场板为浮空场板，且各浮空场板相互独立，m根据器件实际使用要求确定，其值为大于等于2的整数；
所述钝化层(13)，是由若干层绝缘介质材料自下而上堆叠而成。
2.根据权利要求1所述的器件，其特征在于浮空型漏场板(12)中，各场板的厚度L均相同，宽度D均相同。
3.根据权利要求1所述的器件，其特征在于浮空型漏场板(12)中，相邻场板之间绝缘介质材料的厚度，即相邻场板之间的垂直间距Si不同，且自下而上依次增大，i为整数且m-1≥i≥1。
4.根据权利要求1所述的器件，其特征在于浮空型漏场板(12)中，同一侧的第一场板至第m场板均相互平行，且距离GaN漂移层(2)的水平距离T均相等，T为0.2～0.6μm，第一场板下边缘与GaN衬底(1)下边缘水平对齐。
5.一种制作浮空型漏场板电流孔径器件的方法，包括：
A.在n-型GaN衬底(1)上外延n-型GaN半导体材料，形成GaN漂移层(2)；
B.在GaN漂移层(2)上外延n型GaN半导体材料，形成厚度h为0.4～2μm、掺杂浓度为1×1015～1×1018cm-3的孔径层(3)；
C.在孔径层(3)上制作掩模，利用该掩模在孔径层内的两侧位置注入剂量为1×1015～1×1016cm-2的p型杂质，制作厚度a与孔径层厚度h相同，宽度b为0.8～4μm的两个电流阻挡层(4)，左右电流阻挡层(4)之间形成孔径(5)；
D.在两个电流阻挡层(4)和孔径(5)上部外延GaN半导体材料，形成厚度为0.04～0.2μm的沟道层(6)；
E.在沟道层(6)上部外延GaN基宽禁带半导体材料，形成厚度为5～50nm的势垒层(7)；
F.在势垒层(7)上部制作掩模，利用该掩模在势垒层(7)左、右两侧进行刻蚀，且刻蚀深度大于势垒层厚度但小于势垒层与沟道层的总厚度，形成左、右两个源槽(8)；
G.在两个源槽(8)上部和两个源槽(8)之间的势垒层(7)上部制作掩模，利用该掩模在两个源槽(8)中淀积金属，且所淀积金属的厚度大于源槽(8)的深度，以制作源极(9)；
H.在源极(9)上部和源极(9)之间的势垒层(7)上部制作掩模，利用该掩模在两个源极(9)之间的势垒层(7)上部淀积金属，以制作栅极(10)；
I.在GaN衬底(1)背面上淀积金属，以制作肖特基漏极(11)；
J.淀积一层绝缘介质材料，以覆盖除了肖特基漏极底部以外的其他区域，且左、右两侧的绝缘介质材料的厚度与肖特基漏极的厚度相同；
K.在绝缘介质材料上部制作掩模，利用该掩模在左右两侧的绝缘介质材料上部淀积宽度D为0.5～6μm、厚度L为0.5～3μm的金属，所淀积金属距离GaN衬底的水平距离T为0.2～0.6μm，且所淀积金属的下边缘与GaN衬底下边缘水平对齐，以制作第一场板，并将该第一场板与肖特基漏极电气连接；
L.制作第二场板至第m场板：
L1)在第一场板和步骤J中淀积的绝缘介质材料上部再淀积一层绝缘介质材料；
L2)在步骤L1)淀积的绝缘介质材料上制作掩模，利用该掩模在左、右两侧的绝缘介质上淀积宽度D为0.5～6μm、厚度L为0.5～3μm的金属，以制作第二场板，第二场板与第一场板间距为S1，第二场板距离GaN漂移层2的水平距离T为0.2～0.6μm；
L3)在第二场板和步骤L1)淀积的绝缘介质材料上再淀积一层绝缘介质材料；
L4)在步骤L3)淀积的绝缘介质材料上制作掩模，利用该掩模在左、右两侧的绝缘介质上淀积宽度D为0.5～6μm、厚度L为0.5～3μm的金属，以制作第三场板，第三场板与第二场板间距为S2，第三场板距离GaN漂移层2的水平距离T为0.2～0.6μm；
依次类推，直至形成第m场板，第一场板至第m场板构成浮空型漏场板(12)，m根据器件实际使用要求确定，其值为大于等于2的整数；
M.淀积绝缘介质材料覆盖器件上部，由所有淀积的绝缘介质材料形成钝化层(13)，完成整个器件的制作。
6.根据权利要求5所述的方法，其特征在于第二场板与第一场板间距为S1，S1为0.2～0.8μm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710198226.0A CN107170821B (zh) | 2017-03-29 | 2017-03-29 | 浮空型漏场板电流孔径器件及其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710198226.0A CN107170821B (zh) | 2017-03-29 | 2017-03-29 | 浮空型漏场板电流孔径器件及其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN107170821A true CN107170821A (zh) | 2017-09-15 |
| CN107170821B CN107170821B (zh) | 2020-04-14 |
Family
ID=59849250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710198226.0A Active CN107170821B (zh) | 2017-03-29 | 2017-03-29 | 浮空型漏场板电流孔径器件及其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN107170821B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109346520A (zh) * | 2018-08-30 | 2019-02-15 | 西安电子科技大学 | 一种hemt开关器件 |
| CN111293176A (zh) * | 2020-02-25 | 2020-06-16 | 电子科技大学 | 一种GaN纵向逆导结场效应管 |
| CN111508839A (zh) * | 2020-04-20 | 2020-08-07 | 中国电子科技集团公司第五十八研究所 | 抗单粒子失效的高压增强型GaN功率HEMT器件的制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101276837A (zh) * | 2007-03-28 | 2008-10-01 | 中国科学院微电子研究所 | 凹栅槽的AlGaN/GaN HEMT多层场板器件及其制作方法 |
| CN101414623A (zh) * | 2008-12-01 | 2009-04-22 | 西安电子科技大学 | 槽栅型源-漏复合场板异质结场效应晶体管及其制作方法 |
| EP2479790A2 (en) * | 2005-07-20 | 2012-07-25 | Cree, Inc. | Nitride-based transistors and fabrication methods with an etch stop layer |
| CN103715257A (zh) * | 2014-01-09 | 2014-04-09 | 苏州能屋电子科技有限公司 | 具有背面场板结构的hemt器件及其制备方法 |
| CN104505401A (zh) * | 2014-12-18 | 2015-04-08 | 电子科技大学 | 一种功率器件结终端结构 |
| US20160149007A1 (en) * | 2014-11-25 | 2016-05-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methodology and structure for field plate design |
-
2017
- 2017-03-29 CN CN201710198226.0A patent/CN107170821B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP2479790A2 (en) * | 2005-07-20 | 2012-07-25 | Cree, Inc. | Nitride-based transistors and fabrication methods with an etch stop layer |
| CN101276837A (zh) * | 2007-03-28 | 2008-10-01 | 中国科学院微电子研究所 | 凹栅槽的AlGaN/GaN HEMT多层场板器件及其制作方法 |
| CN101414623A (zh) * | 2008-12-01 | 2009-04-22 | 西安电子科技大学 | 槽栅型源-漏复合场板异质结场效应晶体管及其制作方法 |
| CN103715257A (zh) * | 2014-01-09 | 2014-04-09 | 苏州能屋电子科技有限公司 | 具有背面场板结构的hemt器件及其制备方法 |
| US20160149007A1 (en) * | 2014-11-25 | 2016-05-26 | Taiwan Semiconductor Manufacturing Co., Ltd. | Methodology and structure for field plate design |
| CN104505401A (zh) * | 2014-12-18 | 2015-04-08 | 电子科技大学 | 一种功率器件结终端结构 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109346520A (zh) * | 2018-08-30 | 2019-02-15 | 西安电子科技大学 | 一种hemt开关器件 |
| CN109346520B (zh) * | 2018-08-30 | 2020-11-17 | 西安电子科技大学 | 一种hemt开关器件 |
| CN111293176A (zh) * | 2020-02-25 | 2020-06-16 | 电子科技大学 | 一种GaN纵向逆导结场效应管 |
| CN111293176B (zh) * | 2020-02-25 | 2021-04-20 | 电子科技大学 | 一种GaN纵向逆导结场效应管 |
| CN111508839A (zh) * | 2020-04-20 | 2020-08-07 | 中国电子科技集团公司第五十八研究所 | 抗单粒子失效的高压增强型GaN功率HEMT器件的制作方法 |
| CN111508839B (zh) * | 2020-04-20 | 2022-08-02 | 中国电子科技集团公司第五十八研究所 | 抗单粒子失效的高压增强型GaN功率HEMT器件的制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN107170821B (zh) | 2020-04-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106887467B (zh) | 漏连接半超结氮化镓基垂直型异质结功率器件及制造方法 | |
| CN106941117B (zh) | 基于悬浮超结的氮化镓基异质结电流孔径器件及其制作方法 | |
| CN112768505B (zh) | 异质结功率器件及其制作方法 | |
| CN111430240B (zh) | 基于场板复合结构的GaN器件及其制备方法 | |
| CN113644129B (zh) | 一种具有台阶式P型GaN漏极结构的逆阻型HEMT | |
| CN112635544B (zh) | 具有偶极子层的增强型AlGaN-GaN垂直型超结HEMT及其制备方法 | |
| CN104409493A (zh) | 基于t形栅-漏复合场板的异质结器件及其制作方法 | |
| CN111834455B (zh) | 增强型高电子迁移率晶体管及其制作方法 | |
| CN107170821A (zh) | 浮空型漏场板电流孔径器件及其制作方法 | |
| CN107068739B (zh) | 弧形栅场板电流孔径功率器件 | |
| CN107134491B (zh) | 基于弧形源场板的垂直结构电力电子器件 | |
| CN107146811A (zh) | 基于阻挡层调制结构的电流孔径功率晶体管及其制作方法 | |
| CN107068740B (zh) | 源阶梯场板垂直型功率晶体管 | |
| CN111863953B (zh) | 功率开关器件及其制作方法 | |
| CN107146812B (zh) | 增强型栅场板GaN基电流孔径异质结场效应器件及其制作方法 | |
| CN107154435B (zh) | 阶梯电流阻挡层垂直型功率器件 | |
| CN107170797A (zh) | 基于漏场板的电流孔径异质结晶体管及其制作方法 | |
| CN111863950A (zh) | 结型栅-漏功率器件 | |
| CN107170798A (zh) | 基于栅场板和漏场板的垂直型功率器件及其制作方法 | |
| CN106960873B (zh) | 基于弧形漏场板和肖特基漏极的垂直型功率晶体管 | |
| CN107170804A (zh) | 复合源场板电流孔径异质结场效应晶体管 | |
| CN107170819A (zh) | 基于浮空源场板和浮空漏场板的垂直型异质结场效应器件 | |
| CN109192780A (zh) | 一种横向mosfet器件及其制备方法 | |
| CN107170820A (zh) | 弧形栅‑漏复合场板电流孔径异质结器件 | |
| CN107170799B (zh) | 浮空栅-漏复合场板垂直型电力电子器件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |