CN104505401A - 一种功率器件结终端结构 - Google Patents
一种功率器件结终端结构 Download PDFInfo
- Publication number
- CN104505401A CN104505401A CN201410787496.1A CN201410787496A CN104505401A CN 104505401 A CN104505401 A CN 104505401A CN 201410787496 A CN201410787496 A CN 201410787496A CN 104505401 A CN104505401 A CN 104505401A
- Authority
- CN
- China
- Prior art keywords
- field
- field plate
- total dose
- junction terminal
- polycrystalline silicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 39
- 229920005591 polysilicon Polymers 0.000 claims description 34
- 239000000758 substrate Substances 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 7
- 230000005684 electric field Effects 0.000 abstract description 24
- 230000005855 radiation Effects 0.000 abstract description 16
- 230000000694 effects Effects 0.000 abstract description 13
- 239000004065 semiconductor Substances 0.000 abstract description 6
- 239000003990 capacitor Substances 0.000 abstract 1
- 229910008065 Si-SiO Inorganic materials 0.000 description 6
- 229910006405 Si—SiO Inorganic materials 0.000 description 6
- 238000009825 accumulation Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000002253 acid Substances 0.000 description 4
- 230000002146 bilateral effect Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 230000002411 adverse Effects 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000005380 borophosphosilicate glass Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
- H01L29/404—Multiple field plate structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
本发明涉及功率半导体技术领域，特别涉及一种能够提高抗总剂量辐照能力的结终端结构。本发明主要在场限环上方两侧设置不同厚度的场氧化层，并且环上方两侧均存在多晶硅场板，由于多晶硅场板下方的场氧化层厚度存在差异，因而两侧多晶硅场板在纵向上存在高度差，该交错形成的多晶硅场板结构与其下方场氧化层结构形成了具有电容作用的结构，重新分布削弱了由于总剂量辐照在右侧场板下方的电场形成的叠加作用，故而使得结终端在总剂量辐照后的耐压能力有一定提高。本发明在不增加结终端面积的前提下，提高了器件抗总剂量辐照能力，使得由于辐照引起的耐压下降减少，满足在大功率以及复杂环境应用下的需求。本发明尤其适用于功率半导体器件。
Description
技术领域
本发明属于功率半导体技术领域，特别涉及一种能够提高抗总剂量辐照能力的结终端结构。
背景技术
现代高压功率半导体器件如IGBT，VDMOS等产品，由于其开关速度快，工作频率高，因而在相关领域的应用越来越广泛。自结终端技术发展以来，多种结构，诸如场限环、场板、深槽、结终端扩展技术都得到较大发展，在优化器件表面击穿特性方面已经取得了较大的进展。对于一般器件的结终端结构，其一般由场限环和场板的组合形成。该方法结构简单，实施方便，能够较好的提高功率半导体器件的耐压能力。而在功率半导体器件的诸多应用中，其中不少涉及到如空天应用等辐照环境，在辐照环境中工作的功率器件将受到辐照带来的总剂量效应等影响。总剂量辐射将会使得整个器件包括结终端结构的氧化层部分产生较多的正电荷积累以及在Si-SiO2界面处产生界面态，从而导致结终端的耐压特性受到严重影响。在通常的场限环与场板组合结构的优化中，主要是优化环宽与环间距，而该方法在高压大功率器件的抗辐照方面效果并不十分理想，辐照对于结终端耐压的影响依然十分严重。
一种传统的场限环-场板结终端结构，如图1所示：其具有典型的场限环与场板混合结构，以主结位于左侧为例，其多晶硅场板位于场限环上方右侧处，这种常规的结终端结构相对简单，当外加电压时，主结处的电场较高，而场限环与场板的存在使得该电场尖峰得以削弱，并向右延展，提高结终端的耐压能力。尽管该传统结构的结终端能较高效的完成所需求的耐压能力，然而，当处于辐照环境中时，总剂量辐照将会使得整个器件包括结终端结构的氧化层部分产生较多的正电荷积累以及在Si-SiO2界面处产生界面态，由于该结构大量的氧化层结构，及大面积的Si-SiO2界面，从而导致在辐照下引入的电荷积累形成的电场与常态下的电场尖峰相叠加，故而其耐压特性表现并不好。针对这些问题研究者们提出了诸如超长场板、结终端扩展等方式来提升其抗辐照特性。然而，这些方式所提升的总剂量辐照后的耐压能力非常有限，并且牺牲了较多的器件面积，并使得整体结构以及适用条件更加复杂化，导致实际效果并不理想。
发明内容
本发明的目的，就是针对实际的应用中，目前的功率器件承受总剂量辐照后，结终端耐压下降较明显的问题，提出一种能够改进其总剂量辐照后耐压特性的功率器件结终端结构。
本发明的技术方案：如图2所示，一种功率器件结终端结构，包括衬底1和多个间隔设置在衬底1上层的场限环2；所述场限环2上表面靠近主结的一侧连接第一场氧化层7，其上表面另一侧连接第二场氧化层3；所述第二场氧化层3的厚度大于第一场氧化层7的厚度；所述第一场氧化层7上表面具有第一多晶硅场板8；所述第二场氧化层3上表面具有第二多晶硅场板4；所述第一多晶硅场板8和第二多晶硅场板4上表面具有介质层5；所述介质层5上表面具有金属场板6；所述金属场板6与第一多晶硅场板8和第二多晶硅场板4连接形成等势结构，还通过场限环2上的接触孔与衬底1连接。
本发明的有益效果为，在不增加结终端面积的前提下，提高了器件抗总剂量辐照能力，使得由于辐照引起的耐压下降减少，满足在大功率以及复杂环境应用下的需求。
附图说明
图1是传统器件的结终端示意图；
图2是本发明器件的结构示意图；
图3是总剂量辐照后电荷积累效应图；
图4是两侧场板电场分布原理图；
图5是本发明器件各部分数据标定示意图；
图6是本发明与传统结终端结构200krad(Si)总剂量辐照后的耐压曲线对照图；
图7是本发明所阐述结终端结构与传统结终端结构在不同总剂量辐照剂量下的耐压特性对比图；
图8是左侧场氧化层厚度差异对于结终端抗总剂量辐照耐压的影响；
图9是左右两侧场板长度不同对于辐照后结终端耐压的影响；
图10是左侧场板长度变化时总剂量辐照后结终端耐压与传统结终端器件的对比示意图。
具体实施方式
下面结合附图对本发明进行详细的描述
如图2所示，本发明的功率器件结终端结构，包括衬底1和多个间隔设置在衬底1上层的场限环2；所述场限环2上表面靠近主结的一侧连接第一场氧化层7，其上表面另一侧连接第二场氧化层3；所述第二场氧化层3的厚度大于第一场氧化层7的厚度；所述第一场氧化层7上表面具有第一多晶硅场板8；所述第二场氧化层3上表面具有第二多晶硅场板4；所述第一多晶硅场板8和第二多晶硅场板4上表面具有介质层5；所述介质层5上表面具有金属场板6；所述金属场板6与第一多晶硅场板8和第二多晶硅场板4连接形成等势结构，还通过场限环2上的接触孔与衬底1连接。
本发明相比于如图1所示的传统结终端，特点在于场限环2上方两侧具有不同厚度的场氧化层，并且环上方两侧均存在多晶硅场板，由于多晶硅场板下方的场氧化层厚度存在差异，因而两侧多晶硅场板在纵向上存在高度差。此外，需要说明的是，高度不同的两侧多晶硅场板在横向上可以相互交叠，也可以具有一定间距，从而尽可能的削弱总剂量辐照所诱生的电荷对于结终端耐压能力的影响。并且对于更为简化的工艺而言，可以采用两侧厚度相同的场氧化层，对于此类情况，由于两侧多晶硅场板在纵向上高度一致，因此其需要在横向上保持一定间距，以避免电力线在场板交接处的集中严重影响到结终端的耐压特性。以上所衍生出的各种类型的场板结构以及其两侧多晶硅场板所对应的横向及纵向间距均可根据不同实际需求进行调整。
本发明的工作原理为：
在通常情况下，在环末端多晶硅场板位置，电场强度具有峰值，然而，当结终端受到总剂量辐射时，辐照所产生的电荷积累效应会在场氧化层中形成正电荷积累，如图3所示，并且在Si-SiO2界面引入界面电荷。此时这些由于总剂量辐照引起的正电荷所形成的电场与常态下结终端中的尖峰电场相叠加，即形成更高的峰值电场，从而使得结终端结构的耐压降低。在本发明中，由于左右侧场氧化层厚度不同，并且场限环上方两侧均存在多晶硅层，该交错形成的多晶硅场板结构与其下方场氧化层结构形成了具有电容作用的结构。如图4所示，由于左侧场板的引入，使得表面以及场氧化层中电场重新分布，此时由于场板的等位作用，右侧场板下方的电场方向是由Si-SiO2界面指向场板，然而左侧场板下方的电场方向由场板指向Si-SiO2界面，故而右侧场板下由于辐照产生的电荷积累使得场板下方的电场峰值提高，而左侧场板的存在则在一定程度上抵消了这种不利影响，因此该处电场的重新分布削弱了由于总剂量辐照在右侧场板下方的电场形成的叠加作用，故而使得结终端在总剂量辐照后的耐压能力有一定提高。此外，两侧场板之间的横向及纵向间距对于结终端在通常情况下以及总剂量辐照后的耐压特性均有较大影响，更短的间距会导致两侧场板间的交接位置处电场过于集中，严重影响到其耐压特性，更长的横向间距也会导致场板长度相应减小从而使得场板的作用遭到削弱。故而其具体数值需根据实际情况具体选择。
如图5所示，分别标明了场限环2，第一场氧化层7、第二场氧化层3，第一多晶硅场板8、第二多晶硅场板6，介质层(BPSG)5、金属场板6在硅片1上的大致位置，其中第一场氧化层7厚度为h，第二场氧化层3厚度为H，其两侧厚度差为L＝H-h。左侧poly场板长度为d，右侧poly场板长度为D。
对于该发明在抗总剂量辐照方面所起到的具体影响，进行了仿真分析。图6示出了本发明所述结构与传统结终端结构在200krad(Si)的总剂量辐照后的耐压曲线对比图，可以看出，本发明所述结终端结构在总剂量辐照后达到了1450V左右的耐压能力，相比于传统的单纯右侧场板结构的935V左右的耐压有大幅提高。图7所示为本发明所阐述结终端结构与传统结终端结构分别在不同剂量的总剂量辐照下的耐压情况，可见，当外加总剂量辐照影响后，两者的耐压都有不同程度的下降，而其中传统结终端结构在受到总剂量辐照后耐压下降更为迅速，即本发明阐述的结终端在总剂量辐照的影响后耐压特性退化更小。图8所示为两侧氧化层厚度H-h的变化对于总剂量辐照后耐压的影响，当左侧场氧化层厚度h从1700nm减薄到500nm时，耐压在整体上有近似线性的上升趋势，最终达到1400V左右。可见，当左侧场板厚度，即h值较小时，结终端稍微具有更优秀的抗辐照特性。图9所示为两侧多晶硅场板对于结终端耐压特性的影响，如图所示，分别展示了右侧多晶硅场板长度为10um、12um以及14um时结终端耐压能力随着左侧多晶硅场板长度的变化情况，其中辐照剂量为200krad(Si)。由图8可以看出，右侧场板长度更长时，会使得结终端总剂量辐照后耐压略有增加，最高达到了1580V左右，而对于左侧poly场板而言，可见当其长度增加时，耐压会有较小的升高，然后有较大的回落，其主要原因在于由于左侧场板的引入，使得表面以及场氧化层中电场重新分布，此时由于场板的等位作用，故而右侧场板下由于辐照产生的电荷积累使得场板下方的电场峰值提高，而左侧场板的存在则在一定程度上抵消了这种不利影响，因此该处电场的重新分布削弱了由于总剂量辐照在右侧场板下方的电场形成的叠加作用，故而使得结终端在总剂量辐照后的耐压能力有一定提高。不过在该情况中，当左侧场板过于长时，会使得左右两侧场板横向间距减小，导致电场过于集中，从而使得耐压严重退化，故而两侧场板间距的优值选择为：F＝4um～5um。另外，图10将图1所展示的一种传统结终端结构的抗辐照耐压特性与本发明中的双侧场板类型结终端结构的抗辐照耐压特性进行了对比，其中虚线为同等参数情况下的传统单侧场板结终端的抗辐照耐压值，辐照剂量均为200krad(Si)。可见，当右侧场板长度不变而左侧场板长度增加时其值先有较小增加，然后快速减小，在其峰值处，具有约1560V左右的耐压，而此时常规类型的仅有右侧场板的结终端仅有950V左右，因此该结构使得在200krad(Si)总剂量辐照后的结终端相比传统结构的耐压能力有较大的提升，故而本发明所述双侧场板结终端有相对更好的抗总剂量辐照能力。
综上，本发明的有益效果主要包括：在现有技术方法上，有效提高其抗总剂量辐照的耐压能力。通过在场限环上方两侧采用厚度不同的场氧化层，并引入双侧多晶硅场板，使其间距保持优值，一方面使得总剂量辐照后的电场情况重新分布，弱化电场集中效应对于结终端耐压造成的影响，另一方面对于总剂量所可能引入的电荷积累起到一定的屏蔽作用。通过改变该场板的长度以及横向及纵向间距可以调整其耐压，根据实际使用情况使得结终端在总剂量辐照后有相对较高耐压。
Claims (1)
1.一种功率器件结终端结构，包括衬底(1)和多个间隔设置在衬底(1)上层的场限环(2)；所述场限环(2)上表面靠近主结的一侧连接有第一场氧化层(7)，其上表面另一侧连接有第二场氧化层(3)；所述第二场氧化层(3)的厚度大于第一场氧化层(7)的厚度；所述第一场氧化层(7)上表面具有第一多晶硅场板(8)；所述第二场氧化层(3)上表面具有第二多晶硅场板(4)；所述第一多晶硅场板(8)和第二多晶硅场板(4)上表面具有介质层(5)；所述介质层(5)上表面具有金属场板(6)；所述金属场板(6)与第一多晶硅场板(8)和第二多晶硅场板(4)连接形成等势结构，还通过场限环(2)上的接触孔与衬底(1)连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410787496.1A CN104505401B (zh) | 2014-12-18 | 2014-12-18 | 一种功率器件结终端结构 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201410787496.1A CN104505401B (zh) | 2014-12-18 | 2014-12-18 | 一种功率器件结终端结构 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN104505401A true CN104505401A (zh) | 2015-04-08 |
| CN104505401B CN104505401B (zh) | 2017-12-01 |
Family
ID=52947137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201410787496.1A Active CN104505401B (zh) | 2014-12-18 | 2014-12-18 | 一种功率器件结终端结构 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN104505401B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106992212A (zh) * | 2015-11-30 | 2017-07-28 | 英飞凌科技奥地利有限公司 | 具有增大的栅‑漏电容的晶体管器件 |
| CN107170821A (zh) * | 2017-03-29 | 2017-09-15 | 西安电子科技大学 | 浮空型漏场板电流孔径器件及其制作方法 |
| CN108767002A (zh) * | 2018-08-02 | 2018-11-06 | 盛廷微电子（深圳）有限公司 | 一种用于半导体功率器件的终端 |
| CN117711939A (zh) * | 2024-02-05 | 2024-03-15 | 深圳腾睿微电子科技有限公司 | 沟槽型终端igbt器件及其制造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5404040A (en) * | 1990-12-21 | 1995-04-04 | Siliconix Incorporated | Structure and fabrication of power MOSFETs, including termination structures |
| CN101345254A (zh) * | 2007-07-12 | 2009-01-14 | 富士电机电子技术株式会社 | 半导体器件 |
-
2014
- 2014-12-18 CN CN201410787496.1A patent/CN104505401B/zh active Active
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106992212A (zh) * | 2015-11-30 | 2017-07-28 | 英飞凌科技奥地利有限公司 | 具有增大的栅‑漏电容的晶体管器件 |
| CN106992212B (zh) * | 2015-11-30 | 2020-10-16 | 英飞凌科技奥地利有限公司 | 具有增大的栅-漏电容的晶体管器件 |
| CN107170821A (zh) * | 2017-03-29 | 2017-09-15 | 西安电子科技大学 | 浮空型漏场板电流孔径器件及其制作方法 |
| CN107170821B (zh) * | 2017-03-29 | 2020-04-14 | 西安电子科技大学 | 浮空型漏场板电流孔径器件及其制作方法 |
| CN108767002A (zh) * | 2018-08-02 | 2018-11-06 | 盛廷微电子（深圳）有限公司 | 一种用于半导体功率器件的终端 |
| CN108767002B (zh) * | 2018-08-02 | 2024-03-26 | 盛廷微电子（深圳）有限公司 | 一种用于半导体功率器件的终端 |
| CN117711939A (zh) * | 2024-02-05 | 2024-03-15 | 深圳腾睿微电子科技有限公司 | 沟槽型终端igbt器件及其制造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN104505401B (zh) | 2017-12-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN102130181B (zh) | 一种带有高衬底-漏极击穿和嵌入式雪崩箝位二极管的横向超级结器件 | |
| CN103035677B (zh) | 超级结结构、超级结mos晶体管及其制造方法 | |
| CN104505401A (zh) | 一种功率器件结终端结构 | |
| CN103219386B (zh) | 一种具有高k绝缘区的横向功率器件 | |
| CN102097480B (zh) | N型超结横向双扩散金属氧化物半导体管 | |
| CN104823281B (zh) | 半导体装置以及使用了该半导体装置的电力变换装置 | |
| CN103474466A (zh) | 一种高压器件及其制造方法 | |
| CN106129117A (zh) | 一种高可靠性的横向双扩散金属氧化物半导体管 | |
| CN102623492A (zh) | 一种mos场控晶闸管 | |
| CN105118852A (zh) | 超结结构、超结mosfet及其制造方法 | |
| CN102856352A (zh) | 绝缘栅双极晶体管终端及其制作方法 | |
| CN102254828A (zh) | 具有反向快速恢复特性的超结结构半导体器件制造方法 | |
| CN107221561A (zh) | 一种叠层电场调制高压mosfet结构及其制作方法 | |
| CN105448997A (zh) | 改善反向恢复特性及雪崩能力的超结mos器件及其制造方法 | |
| CN102969356A (zh) | 一种超结功率器件终端结构 | |
| CN104218088A (zh) | 基于折叠漂移区的soi耐压结构及功率器件 | |
| CN202307900U (zh) | 肖特基二极管结构 | |
| CN105590958B (zh) | 双沟槽高压屏蔽的横向绝缘栅双极器件及其制备方法 | |
| CN102097481B (zh) | P型超结横向双扩散金属氧化物半导体管 | |
| CN109841666A (zh) | 用于针状单元沟槽mosfet的布局 | |
| CN101707205A (zh) | 一种具有倾斜表面漂移区的横向功率晶体管 | |
| CN108376713A (zh) | 一种具有超结结构的半导体器件及其制作方法 | |
| CN105474400B (zh) | 双极非穿通功率半导体装置 | |
| CN203134805U (zh) | 一种中高压igbt终端 | |
| CN102254932B (zh) | 一种沟槽正斜角终端结构及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |