CN106129117A - 一种高可靠性的横向双扩散金属氧化物半导体管 - Google Patents
一种高可靠性的横向双扩散金属氧化物半导体管 Download PDFInfo
- Publication number
- CN106129117A CN106129117A CN201610616608.6A CN201610616608A CN106129117A CN 106129117 A CN106129117 A CN 106129117A CN 201610616608 A CN201610616608 A CN 201610616608A CN 106129117 A CN106129117 A CN 106129117A
- Authority
- CN
- China
- Prior art keywords
- type
- oxide layer
- region
- layer
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 229910044991 metal oxide Inorganic materials 0.000 title claims abstract description 15
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 37
- 229920005591 polysilicon Polymers 0.000 claims abstract description 37
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 14
- 210000000746 body region Anatomy 0.000 claims abstract description 13
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 239000002184 metal Substances 0.000 claims description 11
- -1 phosphorus ions Chemical class 0.000 claims description 7
- 229910052698 phosphorus Inorganic materials 0.000 claims description 6
- 239000011574 phosphorus Substances 0.000 claims description 6
- 238000002161 passivation Methods 0.000 claims description 5
- 238000003491 array Methods 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 abstract description 11
- 230000000694 effects Effects 0.000 abstract description 11
- 238000006731 degradation reaction Methods 0.000 abstract description 7
- 239000000969 carrier Substances 0.000 description 10
- 230000005684 electric field Effects 0.000 description 10
- 238000000034 method Methods 0.000 description 7
- 229910004298 SiO 2 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 238000005530 etching Methods 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 238000004088 simulation Methods 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910008065 Si-SiO Inorganic materials 0.000 description 1
- 229910006405 Si—SiO Inorganic materials 0.000 description 1
- 238000000137 annealing Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 230000003313 weakening effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10D—INORGANIC ELECTRIC SEMICONDUCTOR DEVICES
- H10D30/00—Field-effect transistors [FET]
- H10D30/60—Insulated-gate field-effect transistors [IGFET]
- H10D30/64—Double-diffused metal-oxide semiconductor [DMOS] FETs
- H10D30/65—Lateral DMOS [LDMOS] FETs
- H10D30/658—Lateral DMOS [LDMOS] FETs having trench gate electrodes
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
一种高可靠性的横向双扩散金属氧化物半导体管，包括：N型衬底，在N型衬底上设有P型外延层，在P型外延层的内部设有P型体区和N型漂移区，在P型体区内设有N型源区和P型体接触区，在N型漂移区中设有N型缓冲层，在N型缓冲层中设有N型漏区，在P型外延层的表面设有栅氧化层和场氧化层，在栅氧化层的表面设有多晶硅栅并延伸至场氧化层上表面，所述可降低热载流子效应的结构为由多个沟槽构成的沟槽阵列，位于多晶硅栅下方的场氧化层区域，且沟槽阵列由多晶硅填充并与多晶硅栅连接。引入的沟槽阵列能够有效降低栅氧化层和场氧化层交界位置处的碰撞电离峰值，减低器件的热载流子退化，进而提高器件的可靠性。
Description
技术领域
本发明主要涉及高压功率半导体器件的可靠性领域，具体的说是一种高可靠性的横向双扩散金属氧化物半导体管，适用于提高采用Bipolar，CMOS，DMOS(BCD)工艺制备的横向双扩散金属氧化物半导体管的工作寿命。
背景技术
随着节能需求的日益增强，高压功率集成电路产品的性能受到越来越多的关注，其中器件的可靠性问题也越来越受到电路设计工程师的重视。热载流子效应就是一个非常重要的可靠性问题，也是影响器件工作寿命的主要因素之一。目前，在不断要求工艺特征尺寸不断缩小的同时，还需要器件能够工作在更高的工作电压，因此设计特殊结构用于抑制热载流子效应的要求变得越来越强烈。
通常，当载流子在强电场作用下不断漂移加速，获得很大的动能，即可形成热载流子。这些热载流子通过声子发射的形式把能量传递给晶格，这会造成在Si-SiO2界面处能键的断裂，也会注入到SiO2中而被俘获。键的断裂和被俘获的载流子会产生氧化层陷阱电荷和界面态，这会影响界面下方载流子的迁移率和有效掺杂浓度，进而导致器件性能参数的退化，大大降低了器件的可靠性以及工作寿命。
横向双扩散金属氧化物半导体晶体管(Lateral double diffused metal oxidesemiconductor，LDMOS)由于结构简单以及较好的兼容性而广泛应用于功率集成电路。但是由于横向双扩散金属氧化物半导体晶体管的栅氧化层厚度通常是其场氧化层厚度的十分之一甚至更小，栅氧化层与场氧化层的交界处往往是器件表面电力线聚集的最严重区域，具有更高的电场强度，因而更容易形成热载流子，使该区域载流子的碰撞电离率很高，即是热载流子效应最严重的区域，也是影响器件性能参数退化的最主要区域。目前，已经有阶梯场氧化层等方法用来降低栅氧化层与场氧化层的交界处的热载流子效应，但是通常需要增加额外的掩膜板或注入步骤，因此在工艺制造成本上有所增加。
发明内容
本发明提供一种高可靠性的横向双扩散金属氧化物半导体管，在同样尺寸下与一般的横向双扩散金属氧化物半导体管相比，在不增加额外的工艺步骤下，能够有效降低栅氧化层与场氧化层交界处的热载流子效应，进而提高器件的工作寿命。
本发明采用如下技术方案：一种高可靠性的横向双扩散金属氧化物半导体管，包括：N型衬底，在N型衬底上设有P型外延层，在P型外延层的内部设有P型体区和N型漂移区，在P型体区内设有N型源区和P型体接触区，在N型漂移区中设有N型缓冲层，在N型缓冲层中设有N型漏区，在N型漂移区的表面设有场氧化层且场氧化层的一个边界延伸至N型漏区的边界，在P型体区的表面设有栅氧化层，所述栅氧化层的一端和N型源区的一端相抵，所述栅氧化层的另一端向场氧化层延伸并止于场氧化层的边界，在栅氧化层的表面设有多晶硅栅，多晶硅栅延伸至场氧化层的上表面，在P型体接触区、N型源区、多晶硅栅、场氧化层、N型漏区的表面设有钝化层，在P型体接触区和N型源区表面连接有源极接触金属层，在多晶硅栅的表面连接有栅极接触金属层，在N型漏区表面连接有漏极接触金属层，其特征在于，在场氧化层内设有由沟槽构成的沟槽阵列且所述沟槽与多晶硅栅连接，沟槽位于多晶硅栅下方，沟槽阵列中的一个最外侧沟槽至栅氧化层和场氧化层交界位置的距离为0.3μm～0.4μm，沟槽阵列中的另一个最外侧沟槽至场氧化层上方的多晶硅栅边界位置的距离大于0.5μm，相邻两个沟槽之间的间距为0.3μm～0.4μm，沟槽的宽度为0.25μm～0.3μm，深度为场氧化层厚度的80％～90％，沟槽由多晶硅栅填充，对多晶硅注入磷离子，掺杂浓度为2E19cn-3～2E21cm-3。
与现有技术相比，本发明具有如下优点：
(1)、本发明可以有效抑制器件热载流子退化，延长器件寿命。本发明结构在多晶硅栅10覆盖的场氧化层12区域内设有由沟槽16构成的沟槽阵列且与多晶硅栅连接，沟槽由重掺杂的多晶硅填充，该结构增强了延伸至场氧化层上的多晶硅栅10对电场分布的影响，减少了栅氧化层9与场氧化层12交界处的电力线聚集，进而减小了栅氧化层9与场氧化层交界处12的电场强度和碰撞电离率，所以本发明器件相比传统器件可以有效抑制热载流子退化。参照图3以含有三个沟槽的本发明器件为例，与传统结构相比，本发明结构虽然提高了沟槽16处的纵向电场强度，但是降低了栅氧化层10与场氧化层12交界位置17的纵向电场峰值，因而能够降低栅氧化层10与场氧化层12交界处的热载流子注入几率。参照图4可以看出，尽管两种结构中发生热载流子效应最严重区域都位于栅氧化层10与场氧化层12交界位置17，但本发明结构明显降低了该处的碰撞电离率峰值，因而有效减弱了器件热载流子退化。
(2)、本发明器件能够降低导通电阻。由于每个沟槽下方的氧化层厚度比场氧化层厚度更薄，能够在每个沟槽下方的N型漂移区处感应更多的电子，等效于提高沟槽下方区域的有效掺杂浓度，从而有效降低了器件的导通电阻。同时，沟槽数量越多，器件的电流能力提升越大。结合图4及图5可以看出，本发明结构不仅能够显著降低器件的热载流子效应，同时本发明结构相比于单个沟槽结构及传统结构，能够显著提升器件的电流能力，进而降低器件的导通电阻。
(3)、本发明器件不仅能够有效抑制热载流子退化，而且不会影响器件的耐压水平。结合图6可以看出，随着最外侧的沟槽19向位置18靠近，器件表面的碰撞电离率最大值(在位置17处)不断上升，沟槽抑制热载流子能力不断减弱。因此，本发明器件设计沟槽19到位置17的距离为0.3μm～0.4μm，此时沟槽19处于最佳位置。此外，由于在沟槽位置处会产生新的电场峰值，当沟槽20处于位置18时，电场的叠加作用会使位置18处的电场峰值增强(位置18通常为LDMOS器件的表面击穿点)，进而引起器件击穿电压的显著下降，如图7所示，本发明器件的沟槽20到位置18的距离大于0.5μm，此时对器件的关态击穿电压几乎无影响。
(4)、本发明器件所述沟槽16与场氧化层12的形成采用同一块光刻板，仅需要在沟槽位置增加新的刻蚀窗口，不需要增加额外的掩膜版，因此不会增加额外成本。同时，本发明器件并不增加器件原来的版图面积，与现有的CMOS工艺完全兼容。
附图说明
图1所示为一般结构的横向双扩散金属氧化物半导体管的器件剖面图。
图2所示为本发明改进后的高可靠性的横向双扩散金属氧化物半导体管得器件剖面图，这里沟槽16处的省略号表示多个沟槽。
图3是本发明器件与一般结构以及仅含有一个沟槽的横向双扩散金属氧化物半导体管的器件Si/SiO2界面处的纵向电场仿真结果的比较图。
图4是本发明器件与一般结构以及仅含有一个沟槽的横向双扩散金属氧化物半导体管的器件Si/SiO2界面处的碰撞电离率仿真结果的比较图。从图中可以看到，第一个碰撞电离峰值对应于栅氧化层与场氧化层交界位置17，为热载流子注入最严重位置，本发明结构在该处的碰撞电离率明显降低，进而大大降低了热载流子注入的概率。
图5是本发明器件与一般结构以及仅含有一个沟槽的横向双扩散金属氧化物半导体管的漏极电流随栅压的变化关系，其中，漏极电压为0.1V，源极为0V。嵌入图为曲线在栅压4V～5V范围的放大显示。
图6是沟槽位置对器件Si/SiO2界面处的碰撞电离率影响的仿真结果比较图。
图7是沟槽位置对器件的关态击穿电压影响比较图。其中，栅极电压为0V。
具体实施方式
下面结合图2，对本发明做详细说明，一种高可靠性的横向双扩散金属氧化物半导体管，包括：N型衬底1，在N型衬底1上设有P型外延层2，在P型外延层2的内部设有P型体区3和N型漂移区6，在P型体区3内设有N型源区4和P型体接触区5，在N型漂移区6中设有N型缓冲层7，在N型缓冲层7中设有N型漏区8，在N型漂移区6的表面设有场氧化层12且场氧化层12的一个边界延伸至N型漏区8的边界，在P型体区3的表面设有栅氧化层9，所述栅氧化层9的一端和N型源区4的一端相抵，所述栅氧化层9的另一端向场氧化层12延伸并止于场氧化层12的边界，在栅氧化层9的表面设有多晶硅栅10且多晶硅栅10延伸至场氧化层12的上表面，在场氧化层12内设有由沟槽16构成的沟槽阵列且与多晶硅栅10连接，在P型体接触区5、N型源区4、多晶硅栅10、场氧化层12、N型漏区8的表面设有钝化层15，在P型体接触区5和N型源区4表面连接有源极接触金属层14，在多晶硅栅10的表面连接有栅极接触金属层11，在N型漏区8表面连接有漏极接触金属层13。
所述沟槽16全部位于多晶硅栅10的下方，沟槽阵列中的一个最外侧沟槽19至栅氧化层9和场氧化层12交界位置17的距离为0.3μm～0.4μm，沟槽阵列中的另一个最外侧沟槽20至覆盖在场氧化层12上的多晶硅栅边界位置18的距离大于0.5μm，相邻两个沟槽16之间的间距为0.3μm～0.4μm。
所述沟槽16宽度为0.25μm～0.3μm，深度为场氧化层厚度的80％～90％。
所述沟槽16被多晶硅栅填充，并注入磷离子形成N型重掺杂，掺杂浓度为2E19cm-3～2E21cm-3。
本发明采用如下方法来制备：
首先是形成外延层2，并采用P型掺杂。接下来的是高可靠性的横向双扩散金属氧化物半导体管的制作，包括在P型外延层2上通过注入磷离子并经过高温退火过程形成N型漂移区6，直接将二氧化硅沉积于整个P型外延层表面形成氧化层，通过湿法刻蚀场氧化层12以及场氧化层12内由沟槽16形成的沟槽阵列，高温下生长栅氧化层9，在表面沉积多晶硅，并使多晶硅填充沟槽16，刻蚀多晶硅栅10，分别在高能量下通过注入磷离子形成N型缓冲层6和通过注入硼离子形成P型体区3，接着通过高浓度磷离子注入形成N型源区4，N型漏区8，并对多晶硅进行掺杂，通过注入高浓度硼离子形成P型体接触区5，然后淀积二氧化硅钝化层15，刻蚀电极接触区后淀积金属，在刻蚀金属后并引出电极，最后进行钝化处理。
Claims (4)
1.一种高可靠性的横向双扩散金属氧化物半导体管，包括：N型衬底(1)，在N型衬底(1)上设有P型外延层(2)，在P型外延层(2)的内部设有P型体区(3)和N型漂移区(6)，在P型体区(3)内设有N型源区(4)和P型体接触区(5)，在N型漂移区(6)中设有N型缓冲层(7)，在N型缓冲层(7)中设有N型漏区(8)，在N型漂移区(6)的表面设有场氧化层(12)且场氧化层(12)的一个边界延伸至N型漏区(8)的边界，在P型体区(3)的表面设有栅氧化层(9)，所述栅氧化层(9)的一端和N型源区(4)的一端相抵，所述栅氧化层(9)的另一端向场氧化层(12)延伸并止于场氧化层(12)的边界，在栅氧化层(9)的表面设有多晶硅栅(10)且多晶硅栅(10)延伸至场氧化层(12)的上表面，在P型体接触区(5)、N型源区(4)、多晶硅栅(10)、场氧化层(12)、N型漏区(8)的表面设有钝化层(15)，在P型体接触区(5)和N型源区(4)表面连接有源极接触金属层(14)，在多晶硅栅(10)的表面连接有栅极接触金属层(11)，在N型漏区(8)表面连接有漏极接触金属层(13)，其特征在于，在场氧化层(12)内设有由沟槽(16)构成的沟槽阵列且所述沟槽(16)与多晶硅栅(10)连接。
2.根据权利要求1所述的高可靠性的横向双扩散金属氧化物半导体管，其特征在于，所述沟槽(16)全部位于多晶硅栅(10)的下方，沟槽阵列中的一个最外侧沟槽(19)至栅氧化层(9)和场氧化层(12)交界位置(17)的距离为0.3μm～0.4μm，沟槽阵列中的另一个最外侧沟槽(20)至场氧化层(12)上方的多晶硅栅边界位置(18)的距离大于0.5μm，相邻两个沟槽(16)之间的间距为0.3μm～0.4μm。
3.根据权利要求1所述的高可靠性的横向双扩散金属氧化物半导体管，其特征在于，所述沟槽(16)的宽度为0.25μm～0.3μm，深度为场氧化层(12)厚度的80％～90％。
4.根据权利要求1所述的高可靠性的横向双扩散金属氧化物半导体管，其特征在于，所述沟槽(16)被多晶硅栅(10)填充，并注入磷离子形成N型重掺杂，掺杂浓度为2E19cm-3～2E21cm-3。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610616608.6A CN106129117A (zh) | 2016-07-29 | 2016-07-29 | 一种高可靠性的横向双扩散金属氧化物半导体管 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201610616608.6A CN106129117A (zh) | 2016-07-29 | 2016-07-29 | 一种高可靠性的横向双扩散金属氧化物半导体管 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN106129117A true CN106129117A (zh) | 2016-11-16 |
Family
ID=57254476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201610616608.6A Pending CN106129117A (zh) | 2016-07-29 | 2016-07-29 | 一种高可靠性的横向双扩散金属氧化物半导体管 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106129117A (zh) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108122780A (zh) * | 2018-01-12 | 2018-06-05 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管及其制备方法 |
| CN109728076A (zh) * | 2018-12-28 | 2019-05-07 | 电子科技大学 | 一种横向抗辐射功率器件结构 |
| CN111785639A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管及其制备方法 |
| CN111834221A (zh) * | 2019-04-15 | 2020-10-27 | 上海先进半导体制造股份有限公司 | Ldmos和其制作方法 |
| CN111883594A (zh) * | 2020-08-14 | 2020-11-03 | 华虹半导体(无锡)有限公司 | 横向扩散高压器件及其制造方法 |
| CN115863406A (zh) * | 2023-03-02 | 2023-03-28 | 广州粤芯半导体技术有限公司 | 横向扩散金属氧化物半导体器件 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060270171A1 (en) * | 2005-05-25 | 2006-11-30 | Li-Che Chen | MOS transistor device structure combining Si-trench and field plate structures for high voltage device |
| CN102769038A (zh) * | 2012-06-30 | 2012-11-07 | 东南大学 | 一种抗闩锁n型绝缘体上硅横向双扩散场效应晶体管 |
| CN104241132A (zh) * | 2013-06-18 | 2014-12-24 | 北大方正集团有限公司 | Ldmos及其制造方法 |
| CN104882481A (zh) * | 2014-02-27 | 2015-09-02 | 瑞萨电子株式会社 | 半导体器件 |
-
2016
- 2016-07-29 CN CN201610616608.6A patent/CN106129117A/zh active Pending
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060270171A1 (en) * | 2005-05-25 | 2006-11-30 | Li-Che Chen | MOS transistor device structure combining Si-trench and field plate structures for high voltage device |
| CN102769038A (zh) * | 2012-06-30 | 2012-11-07 | 东南大学 | 一种抗闩锁n型绝缘体上硅横向双扩散场效应晶体管 |
| CN104241132A (zh) * | 2013-06-18 | 2014-12-24 | 北大方正集团有限公司 | Ldmos及其制造方法 |
| CN104882481A (zh) * | 2014-02-27 | 2015-09-02 | 瑞萨电子株式会社 | 半导体器件 |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN108122780A (zh) * | 2018-01-12 | 2018-06-05 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管及其制备方法 |
| CN109728076A (zh) * | 2018-12-28 | 2019-05-07 | 电子科技大学 | 一种横向抗辐射功率器件结构 |
| CN111834221A (zh) * | 2019-04-15 | 2020-10-27 | 上海先进半导体制造股份有限公司 | Ldmos和其制作方法 |
| CN111834221B (zh) * | 2019-04-15 | 2024-01-30 | 上海积塔半导体有限公司 | Ldmos和其制作方法 |
| CN111883594A (zh) * | 2020-08-14 | 2020-11-03 | 华虹半导体(无锡)有限公司 | 横向扩散高压器件及其制造方法 |
| CN111785639A (zh) * | 2020-08-26 | 2020-10-16 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管及其制备方法 |
| CN111785639B (zh) * | 2020-08-26 | 2024-02-02 | 上海华虹宏力半导体制造有限公司 | Ldmos晶体管及其制备方法 |
| CN115863406A (zh) * | 2023-03-02 | 2023-03-28 | 广州粤芯半导体技术有限公司 | 横向扩散金属氧化物半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN107204372B (zh) | 一种优化终端结构的沟槽型半导体器件及制造方法 | |
| CN102280487B (zh) | 一种沟槽结构的功率mosfet器件及其制造方法 | |
| CN106129117A (zh) | 一种高可靠性的横向双扩散金属氧化物半导体管 | |
| CN102097480B (zh) | N型超结横向双扩散金属氧化物半导体管 | |
| CN107658340A (zh) | 一种双沟槽的低导通电阻、小栅电荷的碳化硅mosfet器件与制备方法 | |
| CN107731923B (zh) | 一种低导通电阻、小栅电荷的碳化硅超结mosfet器件与制备方法 | |
| CN113838914B (zh) | 具有分离栅结构的ret igbt器件结构及制作方法 | |
| CN104810408A (zh) | 一种超势垒整流器件及其制造方法 | |
| CN104979404A (zh) | 一种具有阶梯场氧的横向双扩散金属氧化物半导体场效应管 | |
| CN103762230B (zh) | N沟道注入效率增强型绝缘栅双极型晶体管 | |
| CN103280462B (zh) | 一种高鲁棒性的p型对称横向双扩散场效应晶体管 | |
| CN116864535A (zh) | 一种屏蔽栅沟槽mosfet器件及其制造方法 | |
| CN114551577B (zh) | 一种igbt器件及其制造方法 | |
| CN108074963A (zh) | 超结器件及其制造方法 | |
| CN102769038B (zh) | 一种抗闩锁n型绝缘体上硅横向双扩散场效应晶体管 | |
| CN106057906B (zh) | 一种具有p型埋层的积累型dmos | |
| CN104409500B (zh) | 射频ldmos及其制作方法 | |
| CN101587901A (zh) | 绝缘体上硅材料的平板显示器驱动芯片及制备方法 | |
| CN101819993B (zh) | 降低热载流子效应的p型横向绝缘栅双极型器件 | |
| CN111725321A (zh) | 一种硅基肖特基积累层和缓冲层横向双扩散场效应晶体管及其制作方法 | |
| CN102437192B (zh) | 一种n型绝缘体上硅横向双扩散场效应晶体管 | |
| CN201749852U (zh) | 快速超结纵向双扩散金属氧化物半导体管 | |
| CN103779404B (zh) | P沟道注入效率增强型绝缘栅双极型晶体管 | |
| CN107046062B (zh) | 一种具有半绝缘多晶硅层的纵向双扩散金属氧化物半导体场效应管 | |
| CN106024910B (zh) | 鳍式快恢复超结功率半导体晶体管及其制备方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20161116 |
|
| WD01 | Invention patent application deemed withdrawn after publication |