CN111834221B - Ldmos和其制作方法 - Google Patents
Ldmos和其制作方法 Download PDFInfo
- Publication number
- CN111834221B CN111834221B CN201910299950.1A CN201910299950A CN111834221B CN 111834221 B CN111834221 B CN 111834221B CN 201910299950 A CN201910299950 A CN 201910299950A CN 111834221 B CN111834221 B CN 111834221B
- Authority
- CN
- China
- Prior art keywords
- region
- sti
- ldmos
- manufacturing
- polysilicon layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 39
- 239000004065 semiconductor Substances 0.000 title claims abstract description 9
- 229910044991 metal oxide Inorganic materials 0.000 title description 3
- 150000004706 metal oxides Chemical class 0.000 title description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 34
- 229920005591 polysilicon Polymers 0.000 claims abstract description 34
- 230000005540 biological transmission Effects 0.000 claims abstract description 29
- 239000012535 impurity Substances 0.000 claims abstract description 29
- 150000002500 ions Chemical class 0.000 claims abstract description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 24
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 230000000903 blocking effect Effects 0.000 claims abstract description 12
- 238000002513 implantation Methods 0.000 claims abstract description 11
- 238000000034 method Methods 0.000 claims description 26
- 238000002347 injection Methods 0.000 claims description 4
- 239000007924 injection Substances 0.000 claims description 4
- 229910052796 boron Inorganic materials 0.000 claims description 3
- -1 boron ions Chemical class 0.000 claims description 3
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 18
- 239000002184 metal Substances 0.000 description 4
- 238000002955 isolation Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007943 implant Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
- H01L29/66689—Lateral DMOS transistors, i.e. LDMOS transistors with a step of forming an insulating sidewall spacer
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
- H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开了一种LDMOS和其制作方法，其中制作方法包括以下步骤：在半导体基片上形成衬底区；衬底区包括第一区域；在第一区域内制作第一STI、第二STI、漂移区和中压p阱；在第一区域的上方形成氧化层；在氧化层的上方形成第一多晶硅层；在第一多晶硅层的上表面设置第一光胶层，第一光胶层包括第一透射区和第一阻挡区；第一阻挡区用于阻挡杂质离子穿过；通过第一透射区向漂移区高能量注入第一杂质离子，以形成第一n型掺杂区。本发明通过在LDMOS的漂移区中高能注入杂质离子减小了漂移区的导通电阻，并能够维持击穿电压。
Description
技术领域
本发明属于LDMOS(横向扩散闸极管)制作技术领域，尤其涉及一种LDMOS和其制作方法。
背景技术
现有技术的LDMOS如图1所示，包括漂移区(n型)101、中压p阱102、第一STI(浅沟槽隔离)103、第二STI(浅沟槽隔离)104、第一n型重掺杂区105、第二n型重掺杂区107、第三n型重掺杂区109、第一p型重掺杂区106、第二n型重掺杂区108、闸极110、氧化层111、金属电极112。在该LDMOS中，漂移区的掺杂浓度与深度受限与CMOS(互补金属氧化物半导体)阱击穿的要求，不可以根据器件的要求灵活变化，并且，漂移区的导通电阻较大，影响该LDMOS的性能。
发明内容
本发明要解决的技术问题是克服现有技术中的LDMOS的漂移区的导通电阻较大的缺陷，提供一种低导通电阻的LDMOS和其制作方法。
本发明通过以下技术方案解决上述技术问题：
本发明提供一种LDMOS的制作方法，包括以下步骤：
S1、在半导体基片上形成衬底区；衬底区包括第一区域；在第一区域内制作第一STI、第二STI、漂移区和中压p阱；
S2、在第一区域的上方形成氧化层；在氧化层的上方形成第一多晶硅层；
S3、在第一多晶硅层的上表面设置第一光胶层，第一光胶层包括第一透射区和第一阻挡区；第一阻挡区用于阻挡杂质离子穿过；
S4、通过第一透射区向漂移区高能量注入第一杂质离子，以形成第一n型掺杂区。
较佳地，第一透射区与第一STI的局部、第一STI与第二STI之间的区域以及第二STI的局部相对应；
第一n型掺杂区的深度大于第一STI和第二STI的深度。
较佳地，衬底区还包括第二区域，步骤S1还包括：
在第一区域内制作第一STI和第二STI的同时，在第二区域内制作第三STI。
较佳地，步骤S1还包括：
同时向第一区域和第二区域中注入相同的杂质离子，以在第一区域中形成漂移区，并在第二区域内形成第一掺杂区。
较佳地，步骤S2还包括：
在氧化层的上方形成第一多晶硅层的同时，在第二区域的上方形成第二多晶硅层。
较佳地，步骤S3还包括：
在第一多晶硅层和第二多晶硅层的上表面布满光胶；
通过第一光罩对光胶进行曝光，以形成第一透射区，并在第二多晶硅层的上方形成第二透射区。
较佳地，在步骤S3之后，制作方法还包括：
通过第一透射区向第一多晶硅层中采用高阻注入方式注入第二杂质离子，并同时通过第二透射区向第二多晶硅层中采用高阻注入方式注入第二杂质离子。
较佳地，第二杂质离子为硼离子。
较佳地，步骤S4还包括：
在通过第一透射区向漂移区高能量注入第一杂质离子的同时，通过第二透射区向第一掺杂区高能量注入第一杂质离子，以形成第二n型掺杂区，第二n型掺杂区的深度大于第三STI的深度。
本发明还提供一种LDMOS，该LDMOS采用本发明的LDMOS的制作方法制作。
本发明的积极进步效果在于：本发明通过在LDMOS的漂移区中高能注入杂质离子减小了漂移区的导通电阻，并能够维持击穿电压。
附图说明
图1为现有技术的LDMOS的结构示意图。
图2为本发明的实施例1的LDMOS的制作方法的流程图。
图3为本发明的实施例1的LDMOS的制作方法的步骤S21的流程图。
图4为本发明的实施例1的LDMOS的制作方法的制作形成第一STI和第二STI的步骤的示意图。
图5为本发明的实施例1的LDMOS的制作方法的制作漂移区和中压p阱的步骤的示意图。
图6为本发明的实施例1的LDMOS的制作方法的制作第一多晶硅层的步骤的示意图。
图7为本发明的实施例1的LDMOS的制作方法的设置第一光胶层的步骤的示意图。
图8为本发明的实施例1的LDMOS的制作方法的制作第一n型掺杂区的步骤的示意图。
图9为本发明的实施例1的LDMOS的制作方法的制作形成的LDMOS的结构示意图。
图10为本发明的实施例2的LDMOS的制作方法的制作第一STI、第二STI和第三STI的步骤的示意图。
图11为本发明的实施例2的LDMOS的制作方法的制作漂移区、第一掺杂区、中压p阱的步骤的示意图。
图12为本发明的实施例2的LDMOS的制作方法的制作氧化层的步骤的示意图。
图13为本发明的实施例2的LDMOS的制作方法的制作第一多晶硅层和第二多晶硅层的步骤的示意图。
图14为本发明的实施例2的LDMOS的制作方法的制作第一光胶层和第二光胶层的步骤的示意图。
图15为本发明的实施例2的LDMOS的制作方法的形成第一透射区和第二透射区的步骤的示意图。
图16为本发明的实施例2的LDMOS的制作方法的制作第一高阻注入区和第二高阻注入区的步骤的示意图。
图17为本发明的实施例2的LDMOS的制作方法的制作第一n型掺杂区和第二n型掺杂区的步骤的示意图。
图18为本发明的实施例2的LDMOS的制作方法的形成第三光胶层和第四光胶层的步骤的示意图。
图19为本发明的实施例2的LDMOS的制作方法的制作形成闸极的步骤的示意图。
图20为本发明的实施例2的LDMOS的制作方法的制作形成的LDMOS的结构示意图。
具体实施方式
下面通过实施例的方式进一步说明本发明，但并不因此将本发明限制在所述的实施例范围之中。
实施例1
本实施例提供一种LDMOS的制作方法，参照图2～图9，该制作方法包括以下步骤：
步骤S21、在半导体基片上形成衬底区。衬底区包括第一区域11。在第一区域内制作第一STI 103、第二STI 104、漂移区101和中压p阱102。
作为一种较佳的实施方式，步骤S1包括：
步骤S201、在半导体基片上形成衬底区。
步骤S202、在第一区域11内制作第一STI 103和第二STI 104。制作形成第一STI103和第二STI 104之后的状态参照图4。
步骤S203、在第一区域11中制作漂移区101和中压p阱102。漂移区101的深度大于第一STI 103和第二STI 104的深度。制作漂移区101和中压p阱102之后的状态参照图5。
在步骤S21之后，该制作方法还包括：
步骤S22、在第一区域的上方形成氧化层301。在氧化层301的上方形成第一多晶硅层302。具体参照图6。
步骤S23、参照图7，在第一多晶硅层302的上表面设置第一光胶层303。第一光胶层303包括第一透射区304和第一阻挡区306，第一阻挡区306用于阻挡杂质离子穿过。第一透射区304与第一STI 103的局部、第一STI 103与第二STI 104之间的区域以及第二STI 104的局部相对应。
步骤S24、如图8所示，沿箭头所示方向通过第一透射区304向漂移区101高能量注入第一杂质离子，以形成第一n型掺杂区305。第一n型掺杂区305的深度大于第一STI 103和第二STI 104的深度。
接下来，参照图9，将第一多晶硅层302制作形成闸极110，并制作第一n型重掺杂区105、第二n型重掺杂区107、第三n型重掺杂区109、第一p型重掺杂区106、第二n型重掺杂区108、氧化层111、金属电极112，即完成该LDMOS的制作。
由于在漂移区中通过高能注入杂质离子形成第一n型掺杂区，在维持击穿电压的基础上，减小了漂移区的导通电阻，提高了LDMOS的性能。
本实施例还提供一种LDMOS，该LDMOS的结构参照图9所示。该LDMOS采用本实施例的LDMOS的制作方法制作得到。该LDMOS的具体制作流程，此处不再赘述。
实施例2
在实施例1的LDMOS的制作方法的基础上，本实施例提供一种LDMOS的制作方法，该LDMOS还包括一高阻器件，该高阻器件采用衬底区的第二区域制作形成。
采用本实施例的LDMOS的制作方法制作LDMOS的流程如下：
在步骤S21中，首先，在半导体基片上形成衬底区。参照图10，衬底区包括第一区域11和第二区域12。在第一区域11内制作第一STI 103和第二STI 104，同时，在第二区域12内制作第三STI 121。
然后，参照图11，同时向第一区域11和第二区域12中注入相同的杂质离子，以在第一区域11中形成漂移区101，并在第二区域内形成第一掺杂区122。在第一区域11中制作中压p阱102。
接下来，参照图12，在第一区域的上方形成氧化层301。
然后，参照图13，在氧化层301的上方形成第一多晶硅层302，同时，在第二区域的上方形成第二多晶硅层123。
接下来，参照图14，在第一多晶硅层和第二多晶硅层的上表面布满光胶，分别形成第一光胶层303和第二光胶层124。
然后，参照图15，通过第一光罩对光胶进行曝光，以形成第一透射区304，并在第二多晶硅层的上方形成第二透射区125。第一透射区304与第一STI 103的局部、第一STI 103与第二STI 104之间的区域以及第二STI 104的局部相对应。
接下来，参照图16，通过第一透射区304向所述第一多晶硅层302中采用高阻注入方式注入第二杂质离子，以形成第一高阻注入区311；并同时通过第二透射区125向第二多晶硅层123中采用高阻注入方式注入第二杂质离子，以形成第二高阻注入区126。在本实施例中，第二杂质离子为硼离子。
然后，参照图17，通过第一透射区304向漂移区101高能量注入第一杂质离子，以形成第一n型掺杂区305，第一n型掺杂区305的深度大于第一STI 103和第二STI 104的深度；同时，通过第二透射区125向第一掺杂区122高能量注入第一杂质离子，以形成第二n型掺杂区127，第二n型掺杂区127的深度大于第三STI 121的深度。
然后，根据图18，将第一光胶层303和第二光胶层124清洗掉之后，在第一多晶硅层和第二多晶硅层的上表面分别形成第三光胶层312和第四光胶层128。
接下来，参照图19，对第一多晶硅层302进行腐蚀以形成闸极110；同时，对第二多晶硅层123进行腐蚀以保留第二高阻注入区126。
然后，将第三光胶层312和第四光胶层128清洗掉，并参照图20，对氧化层301进行腐蚀，保留其局部；并制作第一n型重掺杂区105、第二n型重掺杂区107、第三n型重掺杂区109、第一p型重掺杂区106、第二n型重掺杂区108、氧化层111、第二氧化层128、金属电极112、第二金属电极129，即完成该LDMOS的制作。
在本实施例中，在没有增加光罩的情况下，即可完成该LDMOS的主体1和高阻器件2的制作，相比于为制作高阻器件2而专门设置光罩的制作方法，可以降低制作成本。
本实施例还提供一种LDMOS，该LDMOS的结构参照图20所示。该LDMOS采用本实施例的LDMOS的制作方法制作得到。该LDMOS的具体制作流程，此处不再赘述。
虽然以上描述了本发明的具体实施方式，但是本领域的技术人员应当理解，这些仅是举例说明，本发明的保护范围是由所附权利要求书限定的。本领域的技术人员在不背离本发明的原理和实质的前提下，可以对这些实施方式做出多种变更或修改，但这些变更和修改均落入本发明的保护范围。
Claims (5)
1.一种LDMOS的制作方法，其特征在于，包括以下步骤：
S1、在半导体基片上形成衬底区；所述衬底区包括第一区域；在所述第一区域内制作第一STI、第二STI、漂移区和中压p阱；
S2、在所述第一区域的上方形成氧化层；在所述氧化层的上方形成第一多晶硅层；
S3、在所述第一多晶硅层的上表面设置第一光胶层，所述第一光胶层包括第一透射区和第一阻挡区；所述第一阻挡区用于阻挡杂质离子穿过；
S4、通过所述第一透射区向所述漂移区高能量注入第一杂质离子，以形成第一n型掺杂区；
所述衬底区还包括第二区域，所述步骤S1还包括：
在所述第一区域内制作第一STI和第二STI的同时，在所述第二区域内制作第三STI；
所述步骤S1还包括：
同时向所述第一区域和所述第二区域中注入相同的杂质离子，以在所述第一区域中形成所述漂移区，并在所述第二区域内形成第一掺杂区；
所述步骤S2还包括：
在所述氧化层的上方形成第一多晶硅层的同时，在所述第二区域的上方形成第二多晶硅层；
所述步骤S3还包括：
在所述第一多晶硅层和所述第二多晶硅层的上表面布满光胶；
通过第一光罩对所述光胶进行曝光，以形成所述第一透射区，并在所述第二多晶硅层的上方形成第二透射区；
所述步骤S4还包括：
在通过所述第一透射区向所述漂移区高能量注入第一杂质离子的同时，通过所述第二透射区向所述第一掺杂区高能量注入第一杂质离子，以形成第二n型掺杂区，所述第二n型掺杂区的深度大于所述第三STI的深度。
2.如权利要求1所述的LDMOS的制作方法，其特征在于，所述第一透射区与所述第一STI的局部、所述第一STI与所述第二STI之间的区域以及所述第二STI的局部相对应；
所述第一n型掺杂区的深度大于所述第一STI和所述第二STI的深度。
3.如权利要求1所述的LDMOS的制作方法，其特征在于，在所述步骤S3之后，所述制作方法还包括：
通过所述第一透射区向所述第一多晶硅层中采用高阻注入方式注入第二杂质离子，并同时通过所述第二透射区向所述第二多晶硅层中采用高阻注入方式注入第二杂质离子。
4.如权利要求3所述的LDMOS的制作方法，其特征在于，所述第二杂质离子为硼离子。
5.一种LDMOS，其特征在于，所述LDMOS采用如权利要求1～4中任意一项所述的LDMOS的制作方法制作。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910299950.1A CN111834221B (zh) | 2019-04-15 | 2019-04-15 | Ldmos和其制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201910299950.1A CN111834221B (zh) | 2019-04-15 | 2019-04-15 | Ldmos和其制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN111834221A CN111834221A (zh) | 2020-10-27 |
| CN111834221B true CN111834221B (zh) | 2024-01-30 |
Family
ID=72914739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201910299950.1A Active CN111834221B (zh) | 2019-04-15 | 2019-04-15 | Ldmos和其制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN111834221B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112117332B (zh) * | 2020-11-02 | 2023-08-22 | 上海华虹宏力半导体制造有限公司 | Ldmos器件及工艺方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106129117A (zh) * | 2016-07-29 | 2016-11-16 | 东南大学 | 一种高可靠性的横向双扩散金属氧化物半导体管 |
| CN107887437A (zh) * | 2016-09-30 | 2018-04-06 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其形成方法、半导体器件及其形成方法 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| TWI265632B (en) * | 2005-11-07 | 2006-11-01 | Macronix Int Co Ltd | Laterally double-diffused metal oxide semiconductor transistor and fabricating method the same |
| US7575977B2 (en) * | 2007-03-26 | 2009-08-18 | Tower Semiconductor Ltd. | Self-aligned LDMOS fabrication method integrated deep-sub-micron VLSI process, using a self-aligned lithography etches and implant process |
| US8222130B2 (en) * | 2009-02-23 | 2012-07-17 | Globalfoundries Singapore Pte. Ltd. | High voltage device |
| US20150137230A1 (en) * | 2013-11-20 | 2015-05-21 | United Microelectronics Corp. | Laterally diffused metal oxide semiconductor and manufacturing method thereof |
-
2019
- 2019-04-15 CN CN201910299950.1A patent/CN111834221B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106129117A (zh) * | 2016-07-29 | 2016-11-16 | 东南大学 | 一种高可靠性的横向双扩散金属氧化物半导体管 |
| CN107887437A (zh) * | 2016-09-30 | 2018-04-06 | 中芯国际集成电路制造(上海)有限公司 | Ldmos晶体管及其形成方法、半导体器件及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN111834221A (zh) | 2020-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7868422B2 (en) | MOS device with a high voltage isolation structure | |
| US9583596B2 (en) | Drain extended CMOS with counter-doped drain extension | |
| KR20160012459A (ko) | 반도체 소자 및 그 제조 방법 | |
| TWI739252B (zh) | 溝槽式mosfet元件及其製造方法 | |
| CN109830538B (zh) | Ldmos器件及其制造方法 | |
| CN100431138C (zh) | 制造快闪存储装置的方法 | |
| CN102194828A (zh) | 一种新型源漏结构的抗辐照soi器件及制备方法 | |
| KR101987811B1 (ko) | 고 전압 mosfet과 이의 제조방법 | |
| CN114300539A (zh) | 一种辐射加固的ldmos器件结构及制备方法 | |
| CN111834221B (zh) | Ldmos和其制作方法 | |
| CN109119458B (zh) | 隔离结构及工艺方法 | |
| CN111223768B (zh) | 低压cmos器件的制作方法 | |
| JP2933796B2 (ja) | 半導体装置の製造方法 | |
| TWI401801B (zh) | 增加擊穿防護電壓之橫向擴散金屬氧化物半導體元件與製作方法 | |
| CN101996885A (zh) | Mos晶体管及其制作方法 | |
| US7863144B2 (en) | Semiconductor device and method for manufacturing the device | |
| CN111092120B (zh) | 场效应管器件的制造方法 | |
| CN107919280B (zh) | 不同电压器件的集成制造方法 | |
| KR100587605B1 (ko) | 고전압 트랜지스터 및 그 제조방법 | |
| CN102623352A (zh) | P-ldmos的制造方法 | |
| TWI798825B (zh) | 半導體元件的製造方法 | |
| CN112928068B (zh) | Cmos生产工艺中节省轻掺杂光罩数的方法 | |
| CN111696854B (zh) | 半导体器件的制造方法 | |
| CN108598003B (zh) | 一种改善mos管应力效应的方法 | |
| CN109103261B (zh) | 半导体器件和集成电路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| CB02 | Change of applicant information | ||
| CB02 | Change of applicant information |
Address after: No.385, Hongcao Road, Xuhui District, Shanghai 200233 Applicant after: SHANGHAI ADVANCED SEMICONDUCTO Address before: No.385, Hongcao Road, Xuhui District, Shanghai 200233 Applicant before: ADVANCED SEMICONDUCTOR MANUFACTURING Co.,Ltd. |
|
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20210519 Address after: 200131 No.600 Yunshui Road, Lingang New District, China (Shanghai) pilot Free Trade Zone, Pudong New Area, Shanghai Applicant after: Shanghai Jita Semiconductor Co.,Ltd. Address before: No.385, Hongcao Road, Xuhui District, Shanghai 200233 Applicant before: SHANGHAI ADVANCED SEMICONDUCTO |
|
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |