CN108598003B - 一种改善mos管应力效应的方法 - Google Patents
一种改善mos管应力效应的方法 Download PDFInfo
- Publication number
- CN108598003B CN108598003B CN201810531517.1A CN201810531517A CN108598003B CN 108598003 B CN108598003 B CN 108598003B CN 201810531517 A CN201810531517 A CN 201810531517A CN 108598003 B CN108598003 B CN 108598003B
- Authority
- CN
- China
- Prior art keywords
- threshold voltage
- voltage adjustment
- region
- adjustment region
- implantation process
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000000034 method Methods 0.000 title claims abstract description 87
- 230000000694 effects Effects 0.000 title claims abstract description 22
- 239000004065 semiconductor Substances 0.000 title abstract description 6
- 229910044991 metal oxide Inorganic materials 0.000 title abstract description 5
- 150000004706 metal oxides Chemical class 0.000 title abstract description 5
- 238000002513 implantation Methods 0.000 claims abstract description 71
- 150000002500 ions Chemical class 0.000 claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 20
- 238000002955 isolation Methods 0.000 claims abstract description 19
- 238000000137 annealing Methods 0.000 claims description 3
- 238000002360 preparation method Methods 0.000 claims description 3
- 239000007943 implant Substances 0.000 claims 4
- 238000009826 distribution Methods 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 4
- 239000002245 particle Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 230000003647 oxidation Effects 0.000 description 2
- 238000007254 oxidation reaction Methods 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical group [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- -1 boron ions Chemical class 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- High Energy & Nuclear Physics (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Health & Medical Sciences (AREA)
- Toxicology (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Element Separation (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明公开一种改善MOS管应力效应的方法，其中包括，提供一衬底，于衬底上形成浅沟槽隔离结构，浅沟槽隔离结构分隔衬底以形成复数个有源区，于每个有源区上包括阈值电压调整区；具体包括以下步骤：步骤S1、根据宽度将阈值电压调整区划分至少两类，至少两类阈值电压调整区包括第一阈值电压调整区及第二阈值电压调整区；第一阈值电压调整区的尺寸小于第二阈值电压调整区的尺寸；步骤S2、以一阈值电压调整离子对第一阈值电压调整区进行第一注入工艺；步骤S3、以阈值电压调整离子对第二阈值电压调整区进行第二注入工艺；根据第一注入工艺及第二注入工艺的不同的注入剂量来分别调节第一阈值电压调整区及第二阈值电压调整区的阈值电压的一致性。
Description
技术领域
本发明涉及半导体加工技术领域，尤其涉及一种改善金属氧化物半导体场效应晶体管应力效应的方法。
背景技术
浅沟槽隔离技术(Shallow Trench Isolation，STI)是在晶圆衬底上制作晶体管有源区之间的隔离区的一种工艺，能有保证N型和P型掺杂区能够彻底隔断。浅沟槽隔离技术在N型和P型掺杂区中先将掩膜定义的硅区域刻蚀掉，使之形成一个浅沟槽，然后再往沟槽中填入绝缘的物质材料，目前充当该填充材料的主要是氧化硅，从而达到绝缘的作用。相比于传统的本征氧化隔离技术，浅沟槽隔离技术可以比本征氧化隔离技术更大的击穿电压，而且能够减少电极间的漏电流。
浅沟槽隔离技术因其绝缘性能优异，漏电流小等优点而被广泛的应用于目前的金属氧化物半导体场效应晶体管(即MOS管)制备工艺中。但是，采用浅沟槽隔离技术后，会产生应力效应。应力效应即LOD效应(Length Of Diffuse Effect)是指浅沟槽隔离产生不定型或者不均匀双轴压应力，从而导致有源区的应力分布不均匀，影响有源区中离子的扩散，进而会对不同SA长度的器件的各项电学性能产生不良影响，其中SA定义为栅极边缘到有源区边缘的距离，如图1所示，包括栅极1A、有源区1B。
目前改善LOD效应的常用方法为更改布线设计，但此方法会降低MOS管的集成度。
发明内容
针对现有技术中存在的上述问题，现提供一种MOS管应力效应的方法。
具体技术方案如下：
一种改善MOS管应力效应的方法，其中包括：
提供一衬底，于所述衬底上形成一浅沟槽隔离结构，所述浅沟槽隔离结构分隔所述衬底以形成复数个有源区，于每个所述有源区上包括阈值电压调整区；
具体包括以下步骤：
步骤S1、根据宽度将所述阈值电压调整区划分至少两类，至少两类所述阈值电压调整区包括第一阈值电压调整区及第二阈值电压调整区；
所述第一阈值电压调整区的尺寸小于所述第二阈值电压调整区的尺寸；
步骤S2、以一阈值电压调整离子对所述第一阈值电压调整区进行第一注入工艺；
步骤S3、以所述阈值电压调整离子对所述第二阈值电压调整区进行第二注入工艺；
根据所述第一注入工艺及所述第二注入工艺的不同的注入剂量来分别调节所述第一阈值电压调整区及所述第二阈值电压调整区的阈值电压的一致性。
优选的，所述第一注入工艺的注入剂量小于所述第二注入工艺的注入剂量。
优选的，所述阈值电压调整离子的注入能量范围为5-60keV。
优选的，于所述第一注入工艺中，所述阈值电压调整离子的注入方向与所述衬底具有一预设角度；和/或，
于所述第二注入工艺中，所述阈值电压调整离子的注入方向与所述衬底具有一预设角度。
优选的，所述预设角度为60-90度。
优选的，所述步骤S3之后，于所述第一阈值电压调整区及所述第二阈值电压调整区的表面生长氧化层，以激活所述阈值电压调整离子；和/或，
所述步骤S3之后，对所述第一阈值电压调整区及所述第二阈值电压调整区进行高温退火工艺，以激活所述阈值电压调整离子。
优选的，于步骤S1中，根据宽度将所述阈值电压调整区划分三类，三类所述阈值电压调整区包括第一阈值电压调整区、第二阈值电压调整区及第三阈值电压调整区。
优选的，所述第一阈值电压调整区的尺寸小于0.5um。
优选的，所述第二阈值电压调整区的尺寸在0.5-1.3um之间。
优选的，所述第三阈值电压调整区的尺寸大于1.3um。
本发明的技术方案有益效果在于：在不改变更改布线设计的情况下，根据不同SA长度的MOS管将阈值电压调整区划分为不同类，然后分别进行离子注入工艺，调整其阈值电压的一致性，进而减小不同SA长度的MOS管之间的性能差异，达到改善应力效应的作用。
附图说明
参考所附附图，以更加充分的描述本发明的实施例。然而，所附附图仅用于说明和阐述，并不构成对本发明范围的限制。
图1为现有技术中，关于SA定义的结构示意图；
图2为本发明中，关于改善MOS管应力效应的方法的流程示意图；
图3-5为本发明的较优的实施例中，关于三类阈值电压调整区的工艺过程示意图；
图6-8为本发明的较优的实施例中，关于改善MOS管应力效应的方法的阈值电压调整离子的分布曲线图；
图9为现有技术中，不同SA长度的MOS管的阈值电压调整离子的分布曲线图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例，都属于本发明保护的范围。
需要说明的是，在不冲突的情况下，本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明，但不作为本发明的限定。
本发明包括一种改善MOS管应力效应的方法，其中包括：
提供一衬底1，于衬底1上形成一浅沟槽隔离结构2，浅沟槽隔离结构2分隔衬底1以形成至少复数个有源区3，于每个有源区3上包括阈值电压调整区30；
具体包括以下步骤：
步骤S1、根据宽度将阈值电压调整区30划分至少两类，至少两类阈值电压调整区包括第一阈值电压调整区及第二阈值电压调整区；
第一阈值电压调整区的尺寸小于第二阈值电压调整区的尺寸；
步骤S2、以一阈值电压调整离子对第一阈值电压调整区进行第一注入工艺；
步骤S3、以阈值电压调整离子对第二阈值电压调整区进行第二注入工艺；
根据第一注入工艺及第二注入工艺的不同的注入剂量来分别调节第一阈值电压调整区及第二阈值电压调整区的阈值电压的一致性。
采用上述改善MOS管应力效应的方法的技术方案，结合图3、4、5所示，在衬底1上形成浅沟槽隔离结构2，浅沟槽隔离结构2分隔衬底1以形成至少复数个有源区3，于每个有源区3上包括阈值电压调整区30，其中阈值电压调整区30定义为栅极制备区31的边缘至有源区3边缘的区域，其距离定义为SA，如图1所示，即栅极1A的边缘至有源区1B边缘的距离；
进一步地，本发明适用于N型或者P型MOS管，如图2所示，首先根据不同SA长度的MOS管将阈值电压调整区30划分至少两类，至少两类阈值电压调整区30包括第一阈值电压调整区及第二阈值电压调整区，其中第一阈值电压调整区的尺寸SA小于第二阈值电压调整区的尺寸SA；
进一步地，以阈值电压调整离子分别对第一阈值电压调整区及第二阈值电压调整区进行注入工艺，其中阈值电压调整离子的注入能量范围为5-60keV，根据第一注入工艺及第二注入工艺的不同的注入剂量来分别调节第一阈值电压调整区及第二阈值电压调整区的阈值电压的一致性，其中，第一注入工艺的注入剂量小于第二注入工艺的注入剂量；同时在第一注入工艺和第二注入工艺中，阈值电压调整离子的注入方向与衬底具有60-90度的预设角度，即阈值电压调整离子的注入方向与法线方向成0-30度；
进一步地，在第一阈值电压调整区及第二阈值电压调整区的表面形成氧化层，以激活阈值电压调整离子，其中氧化层为氧化硅层，或者，对第一阈值电压调整区及第二阈值电压调整区进行高温退火工艺，以激活阈值电压调整离子；
进一步地，在不改变更改布线设计的情况下，根据不同SA长度的MOS管将阈值电压调整区划分为不同类，然后分别进行离子注入工艺，调整其阈值电压的一致性，进而减小不同SA长度的MOS管之间的性能差异，达到改善应力效应的作用。
为了具体说明本方法，图3-5显示了关于本方法的较优的实施例中的每个工艺步骤中的结构示意图，图6-8显示了关于本方法的较优的实施例中的阈值电压调整离子的分布曲线图。
本发明的一种较优的实施中，首先根据不同SA长度的MOS管将阈值电压调整区30划分三类，三类阈值电压调整区30包括第一阈值电压调整区、第二阈值电压调整区及第三阈值电压调整区；如图3所示，以阈值电压调整离子对第一阈值电压调整区进行第一注入工艺，其中第一阈值电压调整区的尺寸SA小于0.5um，其阈值电压调整离子的粒子分布曲线图如图6所示，其阈值电压调整离子分布保持一致；如图4所示，以阈值电压调整离子对第二阈值电压调整区进行第二注入工艺，其中第二阈值电压调整区的尺寸SA在0.5-1.3um之间，阈值电压调整离子的粒子分布曲线图如图7所示，其阈值电压调整离子分布保持一致；如图5所示，以阈值电压调整离子对第三阈值电压调整区进行第三注入工艺，其中第三阈值电压调整区的尺寸SA大于1.3um，其阈值电压调整离子的粒子分布曲线图如图8所示，其阈值电压调整离子分布保持一致；
进一步地，本实施例中，选用硼离子为阈值电压调整离子，以相同的注入能量范围和预设角度分别进行第一注入工艺、第二注入工艺及第三注入工艺，其中第一注入工艺的注入剂量小于第二注入工艺的注入剂量，第二注入工艺的注入剂量小于第三注入工艺的注入剂量；
而在现有技术中，对阈值电压调整区30不采用划分区域进行注入工艺时，其阈值电压调整离子的离子分布曲线图如图9所示，不同SA长度的MOS管的阈值电压调整离子的掺杂分布差异较大；
与现有技术相比，本实施例中，在不改变更改布线设计的情况下，根据不同SA长度的MOS管将阈值电压调整区划分区域，然后分别进行离子注入工艺，调整其阈值电压的一致性，进而减小不同SA长度的MOS管之间的性能差异，达到改善应力效应的作用。
可拓展地，另一种较优的实施例，根据不同SA长度的MOS管将阈值电压调整区30进行划分四类，四类阈值电压调整区30包括第一阈值电压调整区A、第二阈值电压调整区B、第三阈值电压调整区C及第四阈值电压调整区D，然后分别进行注入工艺，然后以相同的注入能量范围和预设角度分别进行注入工艺，其中第一阈值电压调整区A的尺寸SA小于第二阈值电压调整区B的尺寸SA，第二阈值电压调整区B的尺寸SA小于第三阈值电压调整区C的尺寸SA，第三阈值电压调整区C的尺寸SA小于第四阈值电压调整区D的尺寸SA，同时满足，第一注入工艺的注入剂量小于第二注入工艺的注入剂量，第二注入工艺的注入剂量小于第三注入工艺的注入剂量，第四注入工艺的注入剂量小于第四注入工艺的注入剂量。
需要说明的是，根据不同SA长度的MOS管将阈值电压调整区30划分为不同类，然后分别进行离子注入工艺，在本技术领域中，并不局限于本发明中的这三类区域，在此不再赘述。
以上所述仅为本发明较佳的实施例，并非因此限制本发明的实施方式及保护范围，对于本领域技术人员而言，应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案，均应当包含在本发明的保护范围内。
Claims (9)
1.一种改善MOS管应力效应的方法，其特征在于，包括：
提供一衬底，于所述衬底上形成一浅沟槽隔离结构，所述浅沟槽隔离结构分隔所述衬底以形成复数个有源区，于每个所述有源区上包括阈值电压调整区，所述阈值电压调整区为栅极制备区边缘至所述有源区的边缘的区域；
还包括以下步骤：
步骤S1、根据所述阈值电压调整区的宽度将所述阈值电压调整区划分至少两类，至少两类所述阈值电压调整区包括第一阈值电压调整区及第二阈值电压调整区；
所述第一阈值电压调整区的尺寸小于所述第二阈值电压调整区的尺寸；
步骤S2、以一阈值电压调整离子对所述第一阈值电压调整区进行第一注入工艺；
步骤S3、以所述阈值电压调整离子对所述第二阈值电压调整区进行第二注入工艺；
根据所述第一注入工艺及所述第二注入工艺的不同的注入剂量来分别调节所述第一阈值电压调整区及所述第二阈值电压调整区的阈值电压的一致性；
所述第一注入工艺的注入剂量小于所述第二注入工艺的注入剂量。
2.根据权利要求1所述的改善MOS管应力效应的方法，其特征在于，所述阈值电压调整离子的注入能量范围为5-60keV。
3.根据权利要求1所述的改善MOS管应力效应的方法，其特征在于，于所述第一注入工艺中，所述阈值电压调整离子的注入方向与所述衬底具有一预设角度；和/或，
于所述第二注入工艺中，所述阈值电压调整离子的注入方向与所述衬底具有一预设角度。
4.根据权利要求3所述的改善MOS管应力效应的方法，其特征在于，所述预设角度为60-90度。
5.根据权利要求1所述的改善MOS管应力效应的方法，其特征在于，所述步骤S3之后，于所述第一阈值电压调整区及所述第二阈值电压调整区的表面生长氧化层，以激活所述阈值电压调整离子；和/或，
所述步骤S3之后，对所述第一阈值电压调整区及所述第二阈值电压调整区进行高温退火工艺，以激活所述阈值电压调整离子。
6.根据权利要求1所述的改善MOS管应力效应的方法，其特征在于，于步骤S1中，根据宽度将所述阈值电压调整区划分三类，三类所述阈值电压调整区包括第一阈值电压调整区、第二阈值电压调整区及第三阈值电压调整区。
7.根据权利要求6所述的改善MOS管应力效应的方法，其特征在于，所述第一阈值电压调整区的尺寸小于0.5um。
8.根据权利要求6所述的改善MOS管应力效应的方法，其特征在于，所述第二阈值电压调整区的尺寸在0.5-1.3um之间。
9.根据权利要求6所述的改善MOS管应力效应的方法，其特征在于，所述第三阈值电压调整区的尺寸大于1.3um。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810531517.1A CN108598003B (zh) | 2018-05-29 | 2018-05-29 | 一种改善mos管应力效应的方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201810531517.1A CN108598003B (zh) | 2018-05-29 | 2018-05-29 | 一种改善mos管应力效应的方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN108598003A CN108598003A (zh) | 2018-09-28 |
| CN108598003B true CN108598003B (zh) | 2021-08-27 |
Family
ID=63630141
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201810531517.1A Active CN108598003B (zh) | 2018-05-29 | 2018-05-29 | 一种改善mos管应力效应的方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN108598003B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105244260A (zh) * | 2015-10-26 | 2016-01-13 | 武汉新芯集成电路制造有限公司 | 一种半导体结构及其制备方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190727A (ja) * | 2005-01-04 | 2006-07-20 | Renesas Technology Corp | 半導体集積回路 |
-
2018
- 2018-05-29 CN CN201810531517.1A patent/CN108598003B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105244260A (zh) * | 2015-10-26 | 2016-01-13 | 武汉新芯集成电路制造有限公司 | 一种半导体结构及其制备方法 |
Non-Patent Citations (1)
| Title |
|---|
| A Study of the Effect of Shallow Trench Isolation Technology on MOSFET DC Characteristic;Xia Fang et al;《2011 International Symposium on Integrated Circuits》;20120116;第520页第1段-523页最后1段，图1-5 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN108598003A (zh) | 2018-09-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103187276B (zh) | n型MOS场效应管及形成方法，半导体器件及形成方法 | |
| KR20160012459A (ko) | 반도체 소자 및 그 제조 방법 | |
| JP2006060208A (ja) | 高性能なサブ０．１マイクロメートルトランジスタ用のソース／ドレイン構造 | |
| TWI739252B (zh) | 溝槽式mosfet元件及其製造方法 | |
| CN101740616A (zh) | 一种ggnmos器件及其制造方法 | |
| US20130270634A1 (en) | High voltage device and manufacturing method thereof | |
| US20110309443A1 (en) | Method for controlling impurity density distribution in semiconductor device and semiconductor device made thereby | |
| CN108598003B (zh) | 一种改善mos管应力效应的方法 | |
| US9343538B2 (en) | High voltage device with additional isolation region under gate and manufacturing method thereof | |
| CN110838445A (zh) | 半导体器件及其形成方法 | |
| KR20010016838A (ko) | 모스 트랜지스터의 불순물 주입영역 형성 방법 | |
| CN108389857B (zh) | 提高维持电压的多晶硅假栅静电释放器件及其制作方法 | |
| US8003501B2 (en) | Method of doping P-type impurity ions in dual poly gate and method of forming dual poly gate using the same | |
| CN101989550B (zh) | Nmos晶体管的制造方法 | |
| CN111129156A (zh) | Nmos器件的制作方法及以其制作的半导体器件 | |
| US7947559B2 (en) | Method of fabricating semiconductor device | |
| KR20010091425A (ko) | 고전압 트랜지스터의 제조방법 | |
| US20120161236A1 (en) | Electrostatic discharge protection device and manufacturing method thereof | |
| CN104425271A (zh) | Mos晶体管及其形成方法 | |
| CN110767741B (zh) | Nmos管及其制造方法 | |
| CN113327846B (zh) | 包括高阻电阻和ggnmos esd的模拟电路及其制作方法 | |
| CN111463286B (zh) | N管io组件及其制造方法 | |
| US8962410B2 (en) | Transistors with different threshold voltages | |
| CN101459081A (zh) | Mos晶体管的形成方法 | |
| CN102148248B (zh) | 高压金属氧化物半导体元件与制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |