CN105244260A - 一种半导体结构及其制备方法 - Google Patents

一种半导体结构及其制备方法 Download PDF

Info

Publication number
CN105244260A
CN105244260A CN201510706085.XA CN201510706085A CN105244260A CN 105244260 A CN105244260 A CN 105244260A CN 201510706085 A CN201510706085 A CN 201510706085A CN 105244260 A CN105244260 A CN 105244260A
Authority
CN
China
Prior art keywords
area
threshold voltage
semiconductor structure
district
semiconductor substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510706085.XA
Other languages
English (en)
Inventor
江宁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Original Assignee
Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan Xinxin Semiconductor Manufacturing Co Ltd filed Critical Wuhan Xinxin Semiconductor Manufacturing Co Ltd
Priority to CN201510706085.XA priority Critical patent/CN105244260A/zh
Publication of CN105244260A publication Critical patent/CN105244260A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/30—Electron-beam or ion-beam tubes for localised treatment of objects
    • H01J37/317—Electron-beam or ion-beam tubes for localised treatment of objects for changing properties of the objects or for applying thin layers thereon, e.g. for ion implantation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Toxicology (AREA)
  • Health & Medical Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其制备方法，通过对具有不同沟道宽度的晶体管分别进行不同剂量的阈值电压调整离子注入，即对具有较窄沟道的晶体管进行较大剂量的阈值电压调整离子注入以抑制反窄沟道效应，使得不同沟道宽度的晶体管达到统一的阈值电压，同时有效减少了窄沟道晶体管的漏电流。

Description

一种半导体结构及其制备方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其制备方法。
背景技术
目前，对于具有不同沟道宽度的晶体管的硅制程均采用相同的阱区离子注入(Wellimplant)；阈值电压调整离子注入(thresholdadjustment(Vt)implant)，光环离子注入(Haloimplant)，轻掺杂漏离子注入(LDDimplant)和源/漏离子注入(source/drainimplant)。
然而，晶体管性能，尤其是阈值电压(thresholdadjustment(Vt))随沟道宽度不同而变化，阈值电压随沟道宽度减小而减小称之为反窄沟道效应(reversenarrowwidtheffect，简称RNWE)；这不仅带来了设计难点，且窄沟道晶体管的低阈值电压会导致更高的沟道漏电流，这是本领域技术人员所不愿意看到的。
发明内容
针对上述存在的问题，本发明公开一种半导体结构，包括：
半导体衬底，具有第一区域和第二区域；
若干沟道，设置于所述半导体衬底中，且位于所述第一区域中的沟道的宽度小于位于所述第二区域中沟道的宽度；
其中，所述第一区域包括第一阈值电压调整区，所述第二区域包括第二阈值电压调整区，且所述第一阈值电压调整区中注入离子的浓度大于所述第二阈值电压调整区中注入离子的浓度。
上述的半导体结构，其中，所述第一阈值电压调整区和所述第二阈值电压调整区均设置于阱区中。
上述的半导体结构，其中，所述半导体结构还包括嵌入设置于所述半导体衬底中的浅沟槽隔离结构；且所述浅沟槽隔离结构包括浅沟槽和位于所述浅沟槽中的二氧化硅层。
上述的半导体结构，其中，所述第一区域和所述第二区域中均设置有源漏区和位于所述源漏区之间的所述半导体衬底之上之上的栅极。
上述的半导体结构，其中，所述半导体结构为金属氧化物场效应晶体管。
本发明公开了一种半导体结构的制备方法，包括如下步骤：
步骤S1，提供一设置有若干沟道的半导体衬底，所述半导体衬底具有第一区域和第二区域，且位于所述第一区域中的沟道的宽度小于位于所述第二区域中沟道的宽度；
步骤S2，于所述第一区域中进行第一剂量的阈值电压调整离子注入形成第一阈值电压调整区后，继续于所述第二区域中进行第二剂量的阈值电压调整离子注入形成第二阈值电压调整区；
其中，所述第一剂量大于所述第二剂量。
上述的半导体结构的制备方法，其中，所述步骤S2包括：
步骤S21，于所述半导体衬底中形成浅沟槽隔离结构；
步骤S22，于位于所述第一区域中的所述半导体衬底中进行阱区离子注入形成第一阱区后，于所述第一阱区中形成所述第一阈值电压调整区；
步骤S23，于位于所述第二区域中的所述半导体衬底中进行阱区离子注入形成第二阱区后，于所述第二阱区中形成所述第二阈值电压调整区。
上述的半导体结构的制备方法，其中，所述浅沟槽隔离结构包括浅沟槽和位于所述浅沟槽中的二氧化硅层。
上述的半导体结构的制备方法，其中，所述方法还包括：
步骤S3，分别于所述第一区域和第二区域中形成源漏区和位于所述源漏区之间的所述半导体衬底之上的栅极。
上述的半导体结构的制备方法，其中，所述半导体结构为金属氧化物场效应晶体管。
上述发明具有如下优点或者有益效果：
本发明公开了一种半导体结构及其制备方法，通过对具有不同沟道宽度的晶体管分别进行不同剂量的阈值电压调整离子注入，以抑制反窄沟道效应，使得不同沟道宽度的晶体管达到均一(uniform)的阈值电压，同时有效减少了窄沟道晶体管的漏电流。
附图说明
通过阅读参照以下附图对非限制性实施例所作的详细描述，本发明及其特征、外形和优点将会变得更加明显。在全部附图中相同的标记指示相同的部分。并未可以按照比例绘制附图，重点在于示出本发明的主旨。
图1是本发明实施例中半导体结构的示意图；
图2是本发明实施例中半导体结构的制备方法的流程图；
图3～6是本发明实施例中半导体结构的制备方法的流程结构示意图。
具体实施方式
下面结合附图和具体的实施例对本发明作进一步的说明，但是不作为本发明的限定。
实施例一：
如图1所示，本发明公开一种半导体结构，该半导体结构具体包括：具有第一区域和第二区域的半导体衬底100、设置于半导体衬底100中的若干沟道(未于图中标示出)、以及嵌入设置于半导体衬底中的浅沟槽隔离结构101；其中，位于第一区域中的沟道的宽度小于位于第二区域中沟道的宽度；同时第一区域包括第一阱区102，且该第一阱区102中设置有第一阈值电压调整区(该第一阈值电压调整区未于图中示出)，第二区域包括第二阱区103，且该第二阱区103中设置有第二阈值电压调整区(该第二阈值电压调整区未于图中示出)，该第一阈值电压调整区中注入离子的浓度大于第二阈值电压调整区中注入离子的浓度。在本发明的实施例中，之所以设置第一阈值电压调整区中注入离子的浓度大于第二阈值电压调整区中注入离子的浓度是由于随着沟道宽度变小，阈值电压快速下降，这会导致电路漏电增大，功耗增加；因此在具有较窄沟道的第一区域中设置离子浓度较大的阈值电压调整区可以平衡阈值电压，并有效减少窄沟道晶体管的漏电流。
在本发明的实施例中，该第二阱区103的掺杂离子导电类型与第一阱区102相同(图中为了区分该第一阱区和第二阱区，采用了不同的填充图案)。
在本发明一个优选的实施例中，上述浅沟槽隔离结构101包括浅沟槽和位于浅沟槽中的二氧化硅层。
在本发明一个优选的实施例中，上述第一区域和第二区域中均设置有源漏区和位于源漏区之间的半导体衬底之上之上的栅极(该源漏区及栅极并未于图中示出)，由于该源漏区及栅极并非本发明改进的重点，在此便不予赘述。
在本发明一个优选的实施例中，上述半导体结构为金属氧化物场效应晶体管。
实施例二：
如图2所示，本发明公开了一种半导体结构的制备方法，具体包括如下步骤：
步骤一，提供一设置有若干沟道(图中未示出)的半导体衬底1，该半导体衬底具有第一区域和第二区域，且位于第一区域中的沟道的宽度小于位于第二区域中沟道的宽度，如图3所示的结构。
步骤二，于半导体衬底1中形成浅沟槽隔离结构2；优选的，在本发明的实施例中，该浅沟槽隔离结构2包括浅沟槽和位于浅沟槽中的二氧化硅层，如图4所示的结构。
步骤三，于位于第一区域中的半导体衬底1中进行阱区离子注入形成第一阱区4后，继续进行第一剂量的阈值电压调整离子注入以于第一阱区4中形成第一阈值电压调整区(图中未标示出)，如图5所示的结构。
在本发明的实施例中，上述步骤三具体为：首先于半导体衬底之上涂覆一层光刻胶，并于曝光和显影工艺后，形成仅覆盖位于第二区域的半导体衬底1之上的光刻胶31；其次进行阱区离子注入以于位于第一区域中的半导体衬底1中形成第一阱区4；然后进行第一剂量的阈值电压调整离子注入以于该第一阱区4中形成第一阈值电压调整区，在进行阱区离子注入和阈值电压调整离子注入的过程中，由于光刻胶31的阻挡作用，位于第二区域的半导体衬底1中不会被注入离子。
步骤四，于位于第二区域中的半导体衬底1中进行阱区离子注入形成第二阱区5后，继续进行第二剂量的阈值电压调整离子注入以于第二阱区5中形成第二阈值电压调整区(图中未标示出)，该第二剂量小于上述第一剂量，这是由于位于第一区域中的沟道的宽度小于位于第二区域中的沟道的宽度，因此在第一区域中注入比第二区域中剂量大的阈值电压调整离子可以有效平衡第一区域和第二区域的阈值电压，并有效减少第一区域中后续形成的窄沟道晶体管的漏电流。
在本发明的实施例中，该第二阱区5的掺杂离子导电类型与第一阱区4相同(图中为了区分该第一阱区和第二阱区，采用了不同的填充图案)；如图6所示的结构。
在本发明的实施例中，上述步骤四具体为：首先于半导体衬底之上涂覆一层光刻胶，并于曝光和显影工艺后，形成仅覆盖位于第一区域的半导体衬底1之上的光刻胶32；其次进行阱区离子注入以于位于第二区域中的半导体衬底1中进形成第二阱区5；然后进行第二剂量的阈值电压调整离子注入以于该第二阱区5中形成第二阈值电压调整区，在进行阱区离子注入和阈值电压调整离子注入的过程中，由于光刻胶32的阻挡作用，位于第一区域的半导体衬底1中不会被注入离子。
在本发明的实施例中，显而易见的，上述步骤三和步骤四的顺序可以互换，这对本发明并无影响。
在本发明一个优选的实施例中，该方法还包括:
步骤五，分别于第一区域和第二区域中形成源漏区和位于源漏区之间的半导体衬底之上的栅极，由于该源漏区和栅极的形成并非本发明改进的重点，在此便不予赘述。
在本发明一个优选的实施例中，上述半导体结构为金属氧化物场效应晶体管。
不难发现，本实施例为与上述半导体结构的实施例相对应的方法实施例，本实施例可与上述半导体结构的实施例互相配合实施。上述半导体结构的实施例中提到的相关技术细节在本实施例中依然有效，为了减少重复，这里不再赘述。相应地，本实施例中提到的相关技术细节也可应用在上述半导体结构的实施例中。
综上，本发明公开了一种半导体结构及其制备方法，通过对具有不同沟道宽度的晶体管分别进行不同剂量的阈值电压调整离子注入，即对具有较窄沟道的晶体管进行较大剂量的阈值电压调整离子注入以抑制反窄沟道效应，使得不同沟道宽度的晶体管达到统一的阈值电压，同时有效减少了窄沟道晶体管的漏电流。
本领域技术人员应该理解，本领域技术人员在结合现有技术以及上述实施例可以实现变化例，在此不做赘述。这样的变化例并不影响本发明的实质内容，在此不予赘述。
以上对本发明的较佳实施例进行了描述。需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案范围情况下，都可利用上述揭示的方法和技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (10)

1.一种半导体结构，其特征在于，包括：
半导体衬底，具有第一区域和第二区域；
若干沟道，设置于所述半导体衬底中，且位于所述第一区域中的沟道的宽度小于位于所述第二区域中沟道的宽度；
其中，所述第一区域包括第一阈值电压调整区，所述第二区域包括第二阈值电压调整区，且所述第一阈值电压调整区中注入离子的浓度大于所述第二阈值电压调整区中注入离子的浓度。
2.如权利要求1所述的半导体结构，其特征在于，所述第一阈值电压调整区和所述第二阈值电压调整区均设置于阱区中。
3.如权利要求1所述的半导体结构，其特征在于，所述半导体结构还包括嵌入设置于所述半导体衬底中的浅沟槽隔离结构；且所述浅沟槽隔离结构包括浅沟槽和位于所述浅沟槽中的二氧化硅层。
4.如权利要求1所述的半导体结构，其特征在于，所述第一区域和所述第二区域中均设置有源漏区和位于所述源漏区之间的所述半导体衬底之上之上的栅极。
5.如权利要求1所述的半导体结构，其特征在于，所述半导体结构为金属氧化物场效应晶体管。
6.一种半导体结构的制备方法，其特征在于，包括如下步骤：
步骤S1，提供一设置有若干沟道的半导体衬底，所述半导体衬底具有第一区域和第二区域，且位于所述第一区域中的沟道的宽度小于位于所述第二区域中沟道的宽度；
步骤S2，于所述第一区域中进行第一剂量的阈值电压调整离子注入形成第一阈值电压调整区后，继续于所述第二区域中进行第二剂量的阈值电压调整离子注入形成第二阈值电压调整区；
其中，所述第一剂量大于所述第二剂量。
7.如权利要求6所述的半导体结构的制备方法，其特征在于，所述步骤S2包括：
步骤S21，于所述半导体衬底中形成浅沟槽隔离结构；
步骤S22，于位于所述第一区域中的所述半导体衬底中进行阱区离子注入形成第一阱区后，于所述第一阱区中形成所述第一阈值电压调整区；
步骤S23，于位于所述第二区域中的所述半导体衬底中进行阱区离子注入形成第二阱区后，于所述第二阱区中形成所述第二阈值电压调整区。
8.如权利要求7所述的半导体结构的制备方法，其特征在于，所述浅沟槽隔离结构包括浅沟槽和位于所述浅沟槽中的二氧化硅层。
9.如权利要求6所述的半导体结构的制备方法，其特征在于，所述方法还包括：
步骤S3，分别于所述第一区域和第二区域中形成源漏区和位于所述源漏区之间的所述半导体衬底之上的栅极。
10.如权利要求1所述的半导体结构的制备方法，其特征在于，所述半导体结构为金属氧化物场效应晶体管。
CN201510706085.XA 2015-10-26 2015-10-26 一种半导体结构及其制备方法 Pending CN105244260A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510706085.XA CN105244260A (zh) 2015-10-26 2015-10-26 一种半导体结构及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510706085.XA CN105244260A (zh) 2015-10-26 2015-10-26 一种半导体结构及其制备方法

Publications (1)

Publication Number Publication Date
CN105244260A true CN105244260A (zh) 2016-01-13

Family

ID=55041860

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510706085.XA Pending CN105244260A (zh) 2015-10-26 2015-10-26 一种半导体结构及其制备方法

Country Status (1)

Country Link
CN (1) CN105244260A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108598003A (zh) * 2018-05-29 2018-09-28 武汉新芯集成电路制造有限公司 一种改善mos管应力效应的方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020244A (en) * 1996-12-30 2000-02-01 Intel Corporation Channel dopant implantation with automatic compensation for variations in critical dimension
CN1728360A (zh) * 2004-07-29 2006-02-01 上海华虹Nec电子有限公司 减小小尺寸器件反窄沟道效应的方法
CN102110636A (zh) * 2009-12-29 2011-06-29 中芯国际集成电路制造(上海)有限公司 改善反窄沟道效应及制作mos晶体管的方法
CN103545363A (zh) * 2012-07-09 2014-01-29 上海华虹Nec电子有限公司 P型ldmos器件及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6020244A (en) * 1996-12-30 2000-02-01 Intel Corporation Channel dopant implantation with automatic compensation for variations in critical dimension
CN1728360A (zh) * 2004-07-29 2006-02-01 上海华虹Nec电子有限公司 减小小尺寸器件反窄沟道效应的方法
CN102110636A (zh) * 2009-12-29 2011-06-29 中芯国际集成电路制造(上海)有限公司 改善反窄沟道效应及制作mos晶体管的方法
CN103545363A (zh) * 2012-07-09 2014-01-29 上海华虹Nec电子有限公司 P型ldmos器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108598003A (zh) * 2018-05-29 2018-09-28 武汉新芯集成电路制造有限公司 一种改善mos管应力效应的方法
CN108598003B (zh) * 2018-05-29 2021-08-27 武汉新芯集成电路制造有限公司 一种改善mos管应力效应的方法

Similar Documents

Publication Publication Date Title
CN104992977B (zh) Nldmos器件及其制造方法
US8501567B2 (en) Manufacturing method of high voltage device
US20130270634A1 (en) High voltage device and manufacturing method thereof
CN103000533A (zh) 自对准超结功率晶体管的制作方法
CN105244260A (zh) 一种半导体结构及其制备方法
CN101609841A (zh) 一种金属氧化物半导体(mos)晶体管结构及其制造方法
US20130069153A1 (en) High Voltage Device and Manufacturing Method Thereof
CN104241137A (zh) 半导体结构及其制造方法
CN102386102B (zh) 改善mos晶体管击穿电压的方法以及mos晶体管制造方法
CN103730419A (zh) 一种阈值电压调节方法
CN103325834B (zh) 晶体管及其沟道长度的形成方法
CN107919280B (zh) 不同电压器件的集成制造方法
US20170062279A1 (en) Transistor set forming process
CN112038404A (zh) 改善nmosfet热载流子效应的方法及nmosfet器件
CN107871667B (zh) 宽沟道高电压mos器件及其制作方法
CN103779197B (zh) 一种制造p型轻掺杂漏区的方法
US20130093011A1 (en) High Voltage Device and Manufacturing Method Thereof
CN102693904B (zh) 一种减小i/o mos器件hci效应的方法
CN111092120A (zh) 场效应管器件及其制造方法
TWI466296B (zh) 半導體元件及其形成方法
CN102623352A (zh) P-ldmos的制造方法
CN103390587B (zh) Cmos器件的制造方法
CN102945822B (zh) 逻辑电路制造方法以及逻辑电路
CN105576026A (zh) 半导体器件及其制备方法
CN102683185B (zh) 降低碳辅助注入工艺流程中多晶硅栅耗尽的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160113