CN103187276B - n型MOS场效应管及形成方法，半导体器件及形成方法 - Google Patents

n型MOS场效应管及形成方法，半导体器件及形成方法 Download PDF

Info

Publication number
CN103187276B
CN103187276B CN201110446082.9A CN201110446082A CN103187276B CN 103187276 B CN103187276 B CN 103187276B CN 201110446082 A CN201110446082 A CN 201110446082A CN 103187276 B CN103187276 B CN 103187276B
Authority
CN
China
Prior art keywords
drain region
doped source
source drain
ion
oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110446082.9A
Other languages
English (en)
Other versions
CN103187276A (zh
Inventor
李勇
居建华
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
SMIC Advanced Technology R&D Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN201110446082.9A priority Critical patent/CN103187276B/zh
Publication of CN103187276A publication Critical patent/CN103187276A/zh
Application granted granted Critical
Publication of CN103187276B publication Critical patent/CN103187276B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

n型MOS场效管及形成方法，半导体器件及形成方法。其中n型MOS场效应管的形成方法包括步骤：提供半导体衬底，在半导体衬底表面依次形成栅介质层和栅极；以栅介质层和栅极为掩膜，在半导体衬底内进行第一次离子注入，形成轻掺杂源漏区；以栅介质层和栅极为掩膜，在半导体衬底内进行第二次离子注入，形成晕区，所述晕区包围轻掺杂源漏区；在栅介质层和栅极两侧形成侧墙；以栅极和侧墙为掩膜，在半导体衬底内进行第三次离子注入，形成重掺杂源漏区；在晕区或重掺杂源漏区内进行氮、锗、碳、氟离子的复合注入；进行快速退火，激活轻掺杂源漏区、晕区和重掺杂源漏区内的离子。所形成的n型MOS场效应管重叠电容减小。

Description

n型MOS场效应管及形成方法，半导体器件及形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种用于反相器的n型MOS场效应管及其形成方法，一种半导体器件及其形成方法。
背景技术
环形振荡器(RingOscillator，简称RO)是一种被广泛用于集成电路中，为各种数字信号处理模块提供时钟信号的一种半导体器件，因此环形振荡器的频率决定了集成电路的运行速率，是影响集成电路性能的重要半导体器件。
环形振荡器由奇数个反相器串联构成回路，环形振荡器的频率为：f＝1/(Td*N)，其中Td为单个反相器的延迟时间，N为串联回路中反相器的个数，由此可见，为了提高环形振荡器的频率，则需要减小Td；另外，反相器的延迟时间Td为：Td＝(Ctotal*Vdd)/Id，其中Ctotal为反相器栅漏电容，Vdd为漏极电压，Id为漏极电流；因此，为了提高环形振荡器的频率，满足集成电路高速化的运行速率，需要减小反相器栅漏电容。
所述反相器由n型MOS场效应管和p型MOS场效应管构成；因此，减小n型MOS场效应管的电容能够减小反相器栅漏电容。
现有的反相器中的n型MOS场效应管的形成工艺为：提供半导体衬底，在半导体衬底表面依次形成栅介质层和栅极；以栅介质层和栅极为掩膜，在半导体衬底内进行轻掺杂离子注入，所述轻掺杂离子为n型；以栅介质层和栅极为掩膜，在半导体衬底内进行晕区注入，所述晕区注入离子为p型离子；进行快速退火工艺，在半导体衬底内形成轻掺杂源漏区和晕区，所述晕区在所述轻掺杂源漏区下方且包围轻掺杂源漏区；在栅介质层和栅极两侧形成侧墙；以栅极和侧墙为掩膜，在半导体衬底内进行重掺杂离子注入，所述重掺杂离子为n型离子；进行快速退火工艺，在半导体衬底内形成重掺杂源漏区。
在专利号US6137148的美国专利文件中还可以发现更多的n型MOS场效应管的形成方法。
然而，以现有技术所形成的n型MOS场效应管的重叠电容(overlapcapacitance)偏大，导致n型MOS场效应管的电容偏大，从而使由n型MOS场效应管构成的半导体器件例如反相器的频率减小，降低集成电路的运行速率。
发明内容
本发明解决的问题是提供一种n型MOS场效应管及其形成方式，一种半导体器件及其形成方式，通过减小n型MOS场效应管的重叠电容，提高半导体器件的频率，提高有所述半导体器件所形成的反相器的频率。
为解决上述问题，本发明提供一种n型MOS场效应管的形成方法，包括步骤：
提供半导体衬底，在半导体衬底表面依次形成栅介质层和栅极；
以栅介质层和栅极为掩膜，在半导体衬底内进行第一次离子注入，形成轻掺杂源漏区；
以栅介质层和栅极为掩膜，在半导体衬底内进行第二次离子注入，形成晕区，所述晕区包围轻掺杂源漏区；
在栅介质层和栅极两侧形成侧墙；
以栅极和侧墙为掩膜，在半导体衬底内进行第三次离子注入，形成重掺杂源漏区；
在晕区或重掺杂源漏区内进行氮、锗、碳、氟离子的复合注入；
进行快速退火，激活轻掺杂源漏区、晕区和重掺杂源漏区。
可选地，复合注入的深度为栅极厚度的50％～95％。
可选地，氮离子的注入剂量范围为5E14atoms/cm2至3E15atoms/cm2。
可选地，锗、碳、氟离子的注入剂量范围为1E14atoms/cm2至1E15atoms/cm2。
可选地，氮、锗、碳、氟离子在未激活的晕区的复合注入的角度为0°～30°。
可选地，氮、锗、碳、氟离子在未激活的重掺杂区的复合注入的角度为0°～45°。
可选地，第一次离子注入的离子类型为n型。
可选地，第二次离子注入的离子类型为p型。
可选地，第三次离子注入的离子类型为n型。
本发明还提供一种n型MOS场效应管，包括：
半导体衬底；
位于半导体衬底上的栅介质层，栅介质层上的栅极，以及位于栅介质层和栅极两侧的侧墙；
位于半导体衬底内晕区、轻掺杂源漏区以及重掺杂源漏区，所述晕区包围轻掺杂源漏区；
所述的晕区或重掺杂源漏区内具有复合注入的氮、锗、碳、氟离子。
可选地，复合注入的深度为栅极厚度的50％～95％。
可选地，所述晕区的导电类型为p型。
可选地，所述轻掺杂源漏区的导电类型为n型。
可选地，所述重掺杂源漏区的导电类型为n型。
本发明还提供一种半导体器件的形成方法，包括步骤：
提供半导体衬底，半导体衬底内具有n型MOS场效应管区域和p型MOS场效应管区域，在半导体衬底表面依次形成栅介质层和栅极；
以栅介质层和栅极为掩膜，在半导体衬底内的n型MOS场效应管区域进行第一次离子注入，形成n型轻掺杂源漏区；
以栅介质层和栅极为掩膜，在半导体衬底内的n型MOS场效应管区域进行第二次离子注入，形成p型晕区，所述p型晕区包围未激活的n型轻掺杂源漏区；
以栅介质层和栅极为掩膜，在半导体衬底内的p型MOS场效应管区域进行第三次离子注入，形成p型轻掺杂源漏区；
以栅介质层和栅极为掩膜，在半导体衬底内的p型MOS场效应管区域进行第四次离子注入，形成n型晕区，所述n型晕区包围p型轻掺杂源漏区；
在半导体衬底上的栅介质层和栅极两侧形成侧墙；
以栅极和侧墙为掩膜，在n型MOS场效应管区域内进行第五次离子注入，形成n型重掺杂源漏区；
以栅极和侧墙为掩膜，在p型MOS场效应管区域内进行第六次离子注入，形成p型重掺杂源漏区；
在n型MOS场效应管区域内的p型晕区或n型重掺杂源漏区内进行氮、锗、碳、氟离子的复合注入；
进行快速退火，在n型MOS场效应管区域内激活p型晕区、n型轻掺杂源漏区和n型重掺杂源漏区，在p型MOS场效应管区域内激活n型晕区、p型轻掺杂源漏区和p型重掺杂源漏区。
可选地，复合注入的深度为栅极厚度的50％～95％。
可选地，氮离子的注入剂量范围为5E14atoms/cm2至3E15atoms/cm2。
可选地，锗、碳、氟离子的注入剂量范围为1E14atoms/cm2至1E15atoms/cm2。
可选地，氮、锗、碳、氟离子在未激活的p型晕区的复合注入的角度为0°～30°。
可选地，氮、锗、碳、氟离子在未激活的n型轻掺杂源漏区的复合注入的角度为0°～45°。
本发明还提供一种半导体器件，包括：
半导体衬底，半导体衬底内具有n型MOS场效应管区域和p型MOS场效应管区域；
位于半导体衬底上的栅介质层，栅介质层上的栅极，以及位于栅介质层和栅极两侧的侧墙；
位于半导体衬底的n型MOS场效应管区域内的p型晕区、n型轻掺杂源漏区和n型重掺杂源漏区，所述p型晕区包围n型轻掺杂源漏区；
位于半导体衬底的p型MOS场效应管区域内的n型晕区、p型轻掺杂源漏区和p型重掺杂源漏区，所述n型晕区包围p型轻掺杂源漏区；
所述半导体衬底的n型MOS场效应管区域内的p型晕区或n型重掺杂源漏区内具有复合注入的氮、锗、碳、氟离子。
可选地，复合注入的深度为栅极厚度的50％～95％。
与现有技术相比，本发明技术方案具有以下优点：
在形成n型MOS场效应管时，采用在未进行快速退火的晕区或重掺杂源漏区内复合注入氮、锗、碳、氟离子的工艺，能够填补离子注入工艺中在半导体衬底内产生的缺陷，防止在后续快速退火的过程中第一次离子注入的离子、第二次离子注入的离子以及第三次离子注入的离子向所述缺陷中扩散，使所形成的轻掺杂源漏区、晕区和重掺杂源漏区较浅且集中于掺杂区域。因此，所形成的n型MOS场效应管的重叠电容减小，n型MOS场效应管的总电容减小。
在半导体器件的形成工艺中，以所述n型MOS场效应管的形成方法所形成的n型MOS管区域，其p型晕区或n型重掺杂源漏区内复合注入氮、锗、碳、氟离子，能够减小n型MOS管区域的重叠电容，从而减小半导体器件的电容，提高半导体器件的频率，以所述半导体器件形成的反相器的频率提高。
由所述半导体器件形成的反相器的频率提高，从而使由反相器串联形成回路组成的环形振荡器的频率提高，从而能够提高集成电路的运行速率。
附图说明
图1是现有工艺n型MOS场效应管的电容分布示意图；
图2是本发明形成n型MOS场效应管的工艺流程图；
图3至图8是本发明具体实施例一形成n型MOS场效应管的剖面结构示意图；
图9至图10是本发明具体实施例二形成n型MOS场效应管的剖面结构示意图；
图11是本发明形成半导体器件的工艺流程图；
图12至图18是本发明具体实施例三形成半导体器件的剖面结构示意图；
图19图20是本发明具体实施例四形成半导体器件的剖面结构示意图。
具体实施方式
发明人发现，所述重叠电容的形成是由于轻掺杂离子注入，晕区离子注入以及重掺杂离子注入时会在半导体衬底内形成缺陷，经过快速退火激活注入离子的同时，晕区离子、轻掺杂离子和重掺杂离子会横向或纵向热扩散进入所述缺陷，使所形成的轻掺杂源漏区和重掺杂源漏区进入栅介质层所在的半导体衬底内，使轻掺杂源漏区和重掺杂源漏区与半导体衬底表面的栅介质层重叠，且所述轻掺杂源漏区和重掺杂源漏区与栅介质层的重叠部分具有一定厚度，产生重叠电容，使n型MOS场效应管的电容变大。
请参考图1，图1为现有工艺所形成的n型MOS场效应管的电容Cnmos＝CGBI+CJD+CGDI+CFI+CGDOL+CGDO+CJS+CGSI+CFI+CGSOL+CGSO+CFO，其中，轻掺杂源区重叠电容CGSOL、重掺杂源区重叠电容CGSO、轻掺杂漏区重叠电容CGDOL、重掺杂漏区重叠电容CGDO和外缘电容CFO，因此n型MOS场效应管的重叠电容CGD0＝CGSOL+CGSO+CGDOL+CGDO+CFO。
如背景技术所述反相器由n型MOS场效应管和p型MOS场效应管构成，则反相器的栅漏电容Ctotal＝Cnmos+Cpmos+Cintreconnect，其中Cpmos为p型MOS场效应管的电容，Cintreconnect为连接n型MOS场效应管和p型MOS场效应管的金属互联线的电容，因此，减小n型MOS场效应管的重叠电容CGD0能够减小反相器的电容。
发明人通过实验发现，以现有工艺制造的n型MOS场效应管的重叠电容CGD0比参考值高出约11％，使得由n型MOS场效应管形成的反相器的频率比参考值小，影响反相器以及集成电路的性能。
为了，减小n型MOS场效应管的重叠电容，提高半导体器件的频率，本发明提供了n型MOS场效应管的形成方法，下面将结合具体实施例对所述n型MOS场效应管的形成工艺进行说明，请参考图2，包括步骤如下：
步骤S101：提供半导体衬底，在半导体衬底表面依次形成栅介质层和栅极；
步骤S102：以栅介质层和栅极为掩膜，在半导体衬底内进行第一次离子注入，形成轻掺杂源漏区；
步骤S103：以栅介质层和栅极为掩膜，在半导体衬底内进行第二次离子注入，形成晕区，所述晕区包围轻掺杂源漏区；
步骤S104：在栅介质层和栅极两侧形成侧墙；
步骤S105：以栅极和侧墙为掩膜，在半导体衬底内进行第三次离子注入，形成重掺杂源漏区；
步骤S106：在晕区或重掺杂源漏区内进行氮、锗、碳、氟离子的复合注入；
步骤S107：进行快速退火，激活轻掺杂源漏区、晕区和重掺杂源漏区内的离子。
以上形成方法所形成的n型MOS场效应管，包括：
半导体衬底；位于半导体衬底上的栅介质层，栅介质层上的栅极，以及位于栅介质层和栅极两侧的侧墙；位于半导体衬底内的晕区、轻掺杂源漏区以及重掺杂源漏区，所晕区包围轻掺杂源漏区；所述的晕区或重掺杂源漏区内具有复合注入的氮、锗、碳、氟离子。
本实施例所形成的n型MOS场效应管采用在为进行快速退火的晕区和重掺杂区内进行氮、锗、碳、氟离子的复合注入，所述氮、锗、碳、氟离子能够填补离子注入产生的缺陷，防止在后续快速退火的过程中第二次离子注入的离子、第一次离子注入的离子和第三次离子注入的离子向缺陷中扩散，使所形成的晕区、轻掺杂源漏区和重掺杂源漏区较浅，且集中于掺杂区域，从而减小轻掺杂源漏区和重掺杂源漏区的重叠电容，继而减小n型MOS场效应管的电容。
具体实施例一
图3至图8为本发明具体实施例一的n型MOS场效应管形成方法的剖面结构示意图。
请参考图3，提供半导体衬底100，在半导体衬底100表面依次形成栅介质层110和栅极111。
所述半导体衬底100可以是硅、锗、砷化镓、硅锗或绝缘体上硅，对半导体衬底100内进行p型掺杂。
所述栅介质层110和栅极111的形成工艺为：在半导体衬底100表面依次形成介质层和栅极层，在栅极层表面涂覆光刻胶并曝光显影图形化，以光刻胶为掩膜并刻蚀介质层和栅极层，去除光刻胶形成栅介质层110和栅极111；所述栅介质层110的材料是二氧化硅、氧化铪、氧化铝、高K介质材料或氮氧化硅，形成工艺是沉积工艺，较佳的是化学气相沉积法，当栅介质层110的材料为二氧化硅时，形成工艺还可以是热炉管氧化或快速热氧化，对二氧化硅进行氮化处理还可以形成氮氧化硅层；当栅极111的材料是多晶硅，形成工艺是沉积工艺，较佳的是化学气相沉积法。
请参考图4，以栅介质层110和栅极111为掩膜，在半导体衬底100内进行第一次离子注入，形成轻掺杂源漏区101。
所述第二次离子注入的离子类型为n型，为磷离子或砷离子；当第一次离子注入的离子为磷离子时，离子注入能量范围为1～20KeV，离子注入剂量为1E14～1E15atoms/cm2；当第一次离子注入的离子为砷离子时，离子注入能量范围为2～35KeV，离子注入剂量为1E14～1E15atoms/cm2。
请参考图5，以栅介质层110和栅极111为掩膜，在半导体衬底100内进行第二次离子注入，形成晕区102，所述晕区102包围轻掺杂源漏区101；
所述第二次离子注入的离子类型为p型，为硼离子或铟离子；当第二次离子注入的离子为硼离子时，离子注入能量范围为3～20KeV，离子注入剂量为1E14～1E15atoms/cm2，注入角度为0°～30°；当第二次离子注入的离子为砷离子时，离子注入能量范围为2～35KeV，离子注入剂量为1E14～1E15atoms/cm2，注入角度为0°～30°。
在所有本发明实施例中所使用的注入角度均为离子注入的方向与半导体衬底表面的夹角。
所述第二次离子注入深度大于第一次离子注入的深度，第二次离子注入可以在第一次离子注入之前或之后进行。
所述的晕区102的作用是限制轻掺杂源漏区101的离子的扩散，使形成的轻掺杂源漏区101较浅。
继续参考图5，以栅介质层110和栅极111为掩膜，在晕区102内进行氮、锗、碳、氟离子的复合注入。
所述复合注入工艺的深度为栅极111厚度的50％～95％，如果深度大于95％会导致复合注入的离子击穿半导体衬底100，如果小于50％会使复合注入的离子的深度不够以至于无法充分填补半导体衬底中的缺陷；复合注入的角度为0～30°，复合注入可以在第一次离子注入和第二次离子注入之前进行，或是第一次离子注入和第二次离子注入之间进行，也可以在第一次离子注入和第二次离子注入之后进行。
所述氮离子的注入剂量范围为5E14atoms/cm2至3E15atoms/cm2，所述锗、碳和氟离子的注入剂量范围均为1E14atoms/cm2至1E15atoms/cm2；氮、碳、锗、氟离子的注入顺序可以是以任意顺序依次注入，例如依次注入锗、碳、氮、氟，或依次注入锗、氮、氟、碳，或依次注入碳、氮、锗、氟。
所述复合注入工艺作用为，复合注入的离子进入半导体衬底100内因离子注入而产生的缺陷中，防止了轻掺杂源漏区101和晕区102中的离子向所述缺陷中扩散，使晕区102和轻掺杂源漏区101较浅，从而减小n型MOS场效应管的重叠电容。
请参考图6，在本实施例中，实施快速退火处理，激活轻掺杂源漏区101和晕区102(请参考图5)内的离子；
所述快速退火工艺为：在惰性气体环境中，以900～1000℃的温度退火10～20s；经过退火工艺激活轻掺杂源漏区101内的离子和晕区102内的离子，同时消除离子注入时半导体衬底100内产生的缺陷，在这一过程中，复合注入的离子填补了晕区102(请参考图5)内的缺陷，控制了晕区102内的离子的热扩散，从而控制轻掺杂源漏区101内的离子的热扩散，使激活后的轻掺杂源漏区104和激活后的晕区105集中于半导体衬底100表面，减小了激活后的轻掺杂源漏区104的重叠电容。
在另一实施例中，不进行快速退火工艺，则轻掺杂源漏区101和晕区102(请参考图5)内的离子未激活。
请参考图7，在栅介质层110和栅极111两侧形成侧墙112。
所述侧墙112的形成工艺为：在栅介质层110和栅极111表面通过化学气相沉积法或物理气相沉积法形成二氧化硅介质层，通过回刻工艺形成侧墙112。
请参考图8，以栅极111和侧墙112为掩膜，在半导体衬底100内进行第三次离子注入，形成重掺杂源漏区(未示出)；进行快速退火，激活重掺杂源漏区内的离子，形成激活后的重掺杂源漏区131。
所述快速退火工艺为：在惰性气体环境中，以900～1000℃的温度退火10～20s。
所述第三次离子注入的离子类型为n型，包括磷离子或砷离子，第三次离子注入可以是一道离子注入步骤，也可以是磷离子多次注入或砷离子多次注入或是磷离子和砷离子复合多次注入。
经过快速退火工艺激活所有的注入离子，同时消除离子注入时产生的缺陷，由于复合注入离子填补了晕区102和轻掺杂源漏区101(请参考图5)内的缺陷，也减少了重掺杂源漏区内的离子的热扩散，使激活后的重掺杂源漏区131变浅，减小了激活后的重掺杂源漏区131的重叠电容。
以本实施例形成方法所形成的n型MOS场效应管，请参考图8，包括：
半导体衬底100；位于半导体衬底上的栅介质层110，栅介质层110上的栅极111，以及位于栅介质层110和栅极111两侧的侧墙112；位于半导体衬底100内的激活后的晕区105、轻掺杂源漏区104以及重掺杂源漏区131，所述激活后的晕区105包围轻掺杂源漏区104；所述的激活后的晕区105内具有复合注入的氮、锗、碳、氟离子。
由本实施例所形成的n型MOS场效应管的激活后的轻掺杂源漏区104和重掺杂源漏区131的重叠电容均减小，因此所形成的n型MOS场效应管的电容减小。
本发明的发明人通过实验发现，以本实施例形成的n型MOS场效应管的重叠电容比参考值高出2％，比现有技术形成的n型MOS场效应管的重叠电容减小了9％，可见n型MOS场效应管的电容得以减小。
具体实施例二
下面将结合具体实施例二对本发明的n型MOS场效应管的形成方法进行说明。
图9、图10为本发明具体实施例二的n型MOS场效应管形成方法的剖面结构示意图。
请参考图9，提供半导体衬底300，在半导体衬底300表面依次形成栅介质层310和栅极311；以栅介质层310和栅极311为掩膜，在半导体衬底300内进行第一次离子注入形成轻掺杂源漏区，以及第二次离子注入形成晕区，所述晕区包围轻掺杂源漏区；进行快速退火，激活轻掺杂源漏区和晕区内的离子，所述激活后的晕区302包围激活后的轻掺杂源漏区301；在栅介质层310和栅极311两侧形成侧墙312；以栅极311和侧墙312为掩膜，在半导体衬底300内进行第三次离子注入，形成重掺杂源漏区303。
所述栅介质层310、栅极311和侧墙312的形成工艺，以及所述激活后的轻掺杂源漏区301和晕区302，以及重掺杂源漏区303的形成工艺在具体实施例中有详细描述，在此不作赘述。
继续参考图9，以栅极311和侧墙312为掩膜，在半导体衬底300内的重掺杂源漏区303内进行氮、锗、碳和氟离子的复合注入。
所述复合注入工艺的深度为栅极311厚度的50％～95％，如果深度大于95％会导致复合注入的离子击穿半导体衬底300，如果小于50％会使复合注入的离子的深度不够以至于无法充分填补半导体衬底中的缺陷；复合注入角度为0°～45°，复合注入可以在重掺杂离子注入之前或之后进行。
所述氮离子的注入剂量范围为5E14atoms/cm2至3E15atoms/cm2，所述锗、碳和氟离子的注入剂量范围均为1E14atoms/cm2至1E15atoms/cm2；氮、碳、锗、氟离子的注入顺序可以是以任意顺序依次注入。
复合注入的离子能够填补半导体衬底300内重掺杂离子注入而形成的缺陷，以及激活后的轻掺杂源漏区301和晕区302内经过退火未被消除的缺陷，防止重掺杂源漏区303内的离子以及一部分激活后的轻掺杂源漏区301和晕区302内的离子向缺陷中扩散。
请参考图10，进行快速退火，激活重掺杂源漏区303内的离子，形成激活后的重掺杂源漏区304。
所述快速退火工艺为：在惰性气体环境中，以900～1000℃的温度退火10～20s。
经过快速退火工艺激活所有的注入离子，同时消除离子注入时半导体衬底300内产生的缺陷，由于复合注入离子填补了重掺杂源漏区303内的缺陷，控制了重掺杂源漏区303内的离子以及一部分激活后的轻掺杂源漏区301内的离子和晕区302内的离子的热扩散，使激活后的轻掺杂源漏区301、晕区302和重掺杂源漏区304集中于半导体衬底300表面，减小n型MOS场效应管的重叠电容。
不过，相对于具体实施例一，具体实施例二所述的方法形成的n型MOS场效应管的重叠电容较大，由此可见，复合注入工艺在晕区以及轻掺杂源漏区内进行对于减小重叠电容的效果更好。
以本实施例形成方法所形成的n型MOS场效应管，请参考图10，包括：
半导体衬底300；位于半导体衬底上的栅介质层310，栅介质层310上的栅极311，以及位于栅介质层310和栅极311两侧的侧墙312；位于半导体衬底300内激活后的晕区302、轻掺杂源漏区301以及重掺杂源漏区304，所述晕区302包围轻掺杂源漏区301；所述的重掺杂源漏区304内具有复合注入的氮、锗、碳、氟离子。
本发明还提供了半导体器件的形成方法，下面将结合具体实施例对所述半导体器件的形成工艺进行说明，请参考图11，包括步骤如下：
步骤S201：提供半导体衬底，半导体衬底内具有n型MOS场效应管区域和p型MOS场效应管区域，在半导体衬底表面依次形成栅介质层和栅极；
步骤S202：以栅介质层和栅极为掩膜，在半导体衬底内的n型MOS场效应管区域进行第一次离子注入，形成n型轻掺杂源漏区；
步骤S203：以栅介质层和栅极为掩膜，在半导体衬底内的n型MOS场效应管区域进行第二次离子注入，形成p型晕区，所述p型晕区包围n型轻掺杂源漏区；
步骤S204：以栅介质层和栅极为掩膜，在半导体衬底内的p型MOS场效应管区域进行第三次离子注入，形成p型轻掺杂源漏区；
步骤S205：以栅介质层和栅极为掩膜，在半导体衬底内的p型MOS场效应管区域进行第四次离子注入，形成n型晕区，所述n型晕区包围p型轻掺杂源漏区；
步骤S206：在半导体衬底上的栅介质层和栅极两侧形成侧墙；
步骤S207：以栅极和侧墙为掩膜，在n型MOS场效应管区域内进行第五次离子注入，形成n型重掺杂源漏区；
步骤S208：以栅极和侧墙为掩膜，在p型MOS场效应管区域内进行第六次离子注入，形成p型重掺杂源漏区；
步骤S209：在n型MOS场效应管区域内的p型晕区或n型重掺杂源漏区内进行氮、锗、碳、氟离子的复合注入；
步骤S210：进行快速退火，在n型MOS场效应管区域内激活p型晕区、n型轻掺杂源漏区和n型重掺杂源漏区内的离子，在p型MOS场效应管区域内激活n型晕区、p型轻掺杂源漏区和p型重掺杂源漏区内的离子。
以上述形成方法所形成的半导体器件，包括：
半导体衬底，半导体衬底内具有n型MOS场效应管区域和p型MOS场效应管区域；位于半导体衬底上的栅介质层，栅介质层上的栅极，以及位于栅介质层和栅极两侧的侧墙；位于半导体衬底的n型MOS场效应管区域内的p型晕区、n型轻掺杂源漏区和n型重掺杂源漏区，所述p型晕区包围n型轻掺杂源漏区；位于半导体衬底的p型MOS场效应管区域内的n型晕区、p型轻掺杂源漏区和p型重掺杂源漏区，所述n型晕区包围p型轻掺杂源漏区；所述半导体衬底的n型MOS场效应管区域内的p型晕区或n型重掺杂源漏区内具有复合注入的氮、锗、碳、氟离子。
本实施例所形成的半导体器件，在p型晕区或n型重掺杂源漏区内复合注入氮、锗、碳、氟离子，能够减小n型MOS管区域的n型轻掺杂源漏区和n型重掺杂源漏区的重叠电容，从而减小半导体器件的电容，提高半导体器件的频率。
具体实施例三
图12至图18为本发明具体实施例三半导体器件的形成方法的剖面结构示意图。
请参考图12，提供半导体衬底200，半导体衬底内具有n型MOS场效应管区域201和p型MOS场效应管区域202，在n型MOS场效应管区域201表面依次形成栅介质层220和栅极221，在p型MOS场效应管区域202表面以此形成栅介质层222和栅极223。
所述n型MOS场效应管区域201和p型MOS场效应管区域202有浅沟槽隔离结构240相隔离。
所述半导体衬底200可以是硅、锗、砷化镓、硅锗或绝缘体上硅，对n型MOS场效应管区域201进行p型掺杂，对p型MOS场效应管区域202进行n型掺杂。
所述栅介质层220和栅极221以及栅介质层222和栅极223的形成工艺为：在半导体衬底200表面依次形成介质层和栅极层，在栅极层表面涂覆光刻胶并曝光显影图形化，以光刻胶为掩膜并刻蚀介质层和栅极层，去除光刻胶形成栅介质层220和栅极221以及栅介质层222和栅极223；所述栅介质层220和栅极221以及栅介质层222和栅极223的材料是二氧化硅、氧化铪、氧化铝、高K介质材料或氮氧化硅，形成工艺是沉积工艺，较佳的是化学气相沉积法，当栅介质层220和222的材料为二氧化硅时，形成工艺还可以是热炉管氧化或快速热氧化，对二氧化硅进行氮化处理还可以形成氮氧化硅层；当栅极221和223的材料是多晶硅，形成工艺是沉积工艺，较佳的是化学气相沉积法。
请参考图13，以栅介质层220和栅极221为掩膜，在半导体衬底200内的n型MOS场效应管区域201进行第一次离子注入，形成n型轻掺杂源漏区210。
所述第一次离子注入的离子为磷离子或砷离子；当轻掺杂离子为磷离子时，离子注入能量范围为1～20KeV，离子注入剂量为1E14～1E15atoms/cm2；当第一次离子注入的离子为砷离子时，离子注入能量范围为2～35KeV，离子注入剂量为1E14～1E15atoms/cm2。
请参考图14，以栅介质层220和栅极221为掩膜，在半导体衬底200内的n型MOS场效应管区域201进行第二次离子注入，形成p型晕区211，所述p型晕区211包围所述n型轻掺杂源漏区210。
所述第二次离子注入的离子为硼离子或铟离子；当第二次离子注入的离子为硼离子时，离子注入能量范围为3～20KeV，离子注入剂量为1E14～1E15atoms/cm2，注入角度为0°～30°；当第二次离子注入的离子为铟离子时，离子注入能量范围为2～35KeV，离子注入剂量为1E14～1E15atoms/cm2，注入角度为0°～30°。
所述第二次离子注入深度大于第一次离子注入深度，第二次离子注入可以在第一次离子注入之前或之后进行。
所述p型晕区211的作用是限制n型轻掺杂源漏区210内的离子的扩散，使形成n型轻掺杂源漏区210较浅。
继续参考图14，以栅介质层220和栅极221为掩膜，在半导体衬底200内的n型MOS场效应管区域201进行氮、锗、碳和氟离子的复合注入。
所述复合注入的深度为栅极221厚度的50％～95％，如果深度大于95％会导致复合注入的离子击穿半导体衬底100，如果小于50％会使复合注入的离子的深度不够以至于无法充分填补半导体衬底中的缺陷；复合注入角度为0°～30°；复合注入可以在第一次离子注入和第二次离子注入之前、之间或之后进行。
所述氮离子的注入剂量范围为5E14atoms/cm2至3E15atoms/cm2，所述锗、碳和氟离子的注入剂量范围均为1E14atoms/cm2至1E15atoms/cm2；氮、碳、锗、氟离子的注入顺序可以是以任意顺序依次注入，例如依次注入锗、碳、氮、氟，或依次注入锗、氮、氟、碳，或依次注入碳、氮、锗、氟。
所述复合注入工艺作用是，复合注入的离子进入n型MOS场效应管区域201内因离子注入而产生的缺陷中，防止了n型轻掺杂源漏区210和p型晕区211中的离子向所述缺陷中扩散，使激活后的晕区和轻掺杂源漏区较浅，使n型MOS场效应管的重叠电容减小。
请参考图15，以栅介质层222和栅极223为掩膜，在半导体衬底内的p型MOS场效应管区域202进行第三次离子注入和第四次离子注入，形成p型轻掺杂源漏区213和n型晕区214。
所述第三次离子注入的离子为硼离子或铟离子；当第三次离子注入的离子为硼离子时，离子注入能量范围为0.5～10KeV，离子注入剂量为1E14～1E15atoms/cm2；当第三次离子注入的离子为铟离子时，离子注入能量范围为10～70KeV，离子注入剂量为1E14～1E15atoms/cm2。
所述第四次离子注入的离子为磷离子或砷离子；当第四次离子注入的离子为磷离子时，离子注入能量范围为5～35KeV，离子注入剂量为1E14～1E15atoms/cm2，注入角度为0°～30°；当第四次离子注入的离子为砷离子时，离子注入能量范围为10～50KeV，离子注入剂量为1E13～1E14atoms/cm2，注入角度为0°～30°。
所述第三次离子注入的深度大于第四次离子注入的深度，第三次离子注入可以在第四次离子注入之前或之后进行，n型晕区控制p型轻掺杂源漏区内的离子的扩散。
请参考图16，在本实施例中，进行快速退火处理，激活p型晕区211、n型轻掺杂源漏区210、n型晕区214和p型轻掺杂源漏区213(请参考图15)内的离子，形成激活后的n型轻掺杂源漏区215、p型晕区216、p型轻掺杂源漏区217、n型晕区218；
所述快速退火工艺为：在惰性气体环境中，以900～1000℃的温度退火10～20s；经过退火工艺激活p型晕区211、n型轻掺杂源漏区210、n型晕区214和p型轻掺杂源漏区213内的离子，同时消除离子注入时半导体衬底200内产生的缺陷，在这一过程中，复合注入的离子填补了p型晕区211(请参考图14)内的缺陷，控制了p型晕区211内离子的热扩散，从而控制轻n型轻掺杂源漏区210内的离子的热扩散，使激活后的n型轻掺杂源漏区215集中于半导体衬底100表面，减小了激活后的n型轻掺杂源漏区215的重叠电容。
在另一实施例中，不进行快速退火工艺，则n型轻掺杂源漏区210、p型复合晕区211、p型轻掺杂源漏区213、n型晕区214(请参考图15)内的离子未被激活。
请参考图17，在半导体衬底200上的栅介质层220和栅极221两侧形成侧墙224，在栅介质层222和栅极223两侧形成侧墙225。
所述侧墙224和侧墙225的形成工艺为：在栅介质层220和栅极221以及栅介质层222和栅极223表面通过化学气相沉积法或物理气相沉积法形成二氧化硅介质层，通过回刻工艺形成侧墙224和侧墙225。
请参考图18，以栅极221和侧墙224为掩膜，在n型MOS场效应管区域201内进行第五次离子注入，在p型MOS场效应管区域202内进行第六次离子注入，形成n型重掺杂源漏区和p型重掺杂源漏区；进行快速退火，激活n型重掺杂源漏区和p型重掺杂源漏区内的离子，形成激活后的n型重掺杂源漏区233、p型重掺杂源漏区234。
所述第五次离子注入的离子为磷离子或砷离子，第五次离子注入可以是一道离子注入步骤，也可以是磷离子多次注入或砷离子多次注入或是磷离子和砷离子复合多次注入。
所述第六次离子注入的离子为硼离子或铟离子，第六次离子注入可以是一道离子注入步骤，也可以是硼离子多次注入或铟离子多次注入或是硼离子和铟离子复合多次注入。
所述快速退火工艺为：在惰性气体环境中，以900～1000℃的温度退火10～20s；经过快速退火工艺激活所有的注入离子，同时消除离子注入时半导体衬底200内产生的缺陷，在这一过程中，请参考图15，由于复合注入离子填补了p型晕区211和n型轻掺杂源漏区210内的缺陷，减少了n型轻掺杂源漏区210内的离子、p型晕区211内的离子和n型重掺杂源漏区内的离子的热扩散，使激活后的n型轻掺杂源漏区215和n型重掺杂源漏区233变浅，减小了半导体器件的重叠电容。
本实施例通过在半导体衬底200内的n型MOS场效应管区域201内的p型晕区211(请参考图15)内复合注入氮、碳、锗、氟离子，形成较浅的激活后的n型轻掺杂源漏区215和n型重掺杂源漏区233，减小n型MOS场效应管区域201的重叠电容，从而减小半导体器件的电容，提高了半导体器件的频率，进一步地，能够提高集成电路的运行速率。
以本实施例形成方法所形成的半导体器件，请参考图18，包括：
半导体衬底200，半导体衬底内具有n型MOS场效应管区域201和p型MOS场效应管区域202；位于n型MOS场效应管区域201上的栅介质层220，栅介质层220上的栅极221，以及位于栅介质层220和栅极221两侧的侧墙224，位于p型MOS场效应管区域202上的栅介质层222，栅介质层222上的栅极223，以及位于栅介质层222和栅极223两侧的侧墙225；位于半导体衬底200的n型MOS场效应管区域201内的激活后的p型晕区216、n型轻掺杂源漏区215和n型重掺杂源漏区233，所述激活后的p型晕区216包围n型轻掺杂源漏区215；位于半导体衬底的p型MOS场效应管区域202内的激活后的n型晕区218、p型轻掺杂源漏区217和p型重掺杂源漏区234，所述激活后的n型晕区218包围p型轻掺杂源漏区217；所述半导体衬底200的n型MOS场效应管区域201内的p型晕区216或n型重掺杂源漏区233内具有复合注入的氮、锗、碳、氟离子。
具体实施例四
下面将结合具体实施例四对本发明的半导体器件的形成方法进行说明，图19至图20为本发明具体实施例四的半导体器件的形成方法的剖面结构示意图。
请参考图19，提供半导体衬底400，半导体衬底内具有n型MOS场效应管区域401和p型MOS场效应管区域402，在n型MOS场效应管区域401表面依次形成栅介质层410和栅极411，在p型MOS场效应管区域402表面依次形成栅介质层412和栅极413；以栅介质层410和栅极411为掩膜，在半导体衬底内的n型MOS场效应管区域401进行第一次离子注入和第二次离子注入，形成n型轻掺杂源漏区和p型晕区；以栅介质层412和栅极413为掩膜，在半导体衬底内的p型MOS场效应管区域402进行第三次离子注入和第四次离子注入，形成p型轻掺杂源漏区和n型晕区；进行快速退火，激活n型轻掺杂源漏区、p型晕区、p型轻掺杂源漏区和n型晕区内的离子，形成激活后的n型轻掺杂源漏区403、p型晕区404、p型轻掺杂源漏区405和n型晕区406，所述激活后的p型晕区404包围n型轻掺杂源漏区403，所述激活后的n型晕区406包围p型轻掺杂源漏区405；在n型MOS场效应管区域401上的栅介质层410和栅极411两侧形成侧墙414，在p型MOS场效应管区域402上的栅介质层412和栅极413两侧形成侧墙415；以栅极410和侧墙414为掩膜，在n型MOS场效应管区域内进行第五次离子注入，形成n型重掺杂源漏区407。
所述栅介质层410和412、栅极411和413、侧墙414和415，激活后的n型轻掺源漏区403和p型晕区404，激活后的p型轻掺杂源漏区405和n型晕区406，n型重掺杂源漏区407的形成工艺在具体实施例三中有详细描述，在此不作赘述。
所述n型MOS场效应管区域401和p型MOS场效应管区域402由浅沟槽隔离结构440进行隔离。
继续参考图19，以栅极410和侧墙414为掩膜，在n型MOS场效应管区域401内的n型重掺杂源漏区407内进行氮、锗、碳和氟离子的复合注入。
所述复合注入在重掺杂源漏区407内进行，深度为栅极410厚度的50％～95％，如果深度大于95％会导致复合注入的离子击穿半导体衬底100，如果小于50％会使复合注入的离子的深度不够以至于无法充分填补半导体衬底中的缺陷；复合注入角度为0°～45°，复合注入可以在第五次离子注入之前或之后进行。
所述氮离子的注入剂量范围为5E14atoms/cm2至3E15atoms/cm2，所述锗、碳和氟离子的注入剂量范围均为1E14atoms/cm2至1E15atoms/cm2；氮、碳、锗、氟离子的注入顺序可以是以任意顺序依次注入。
所述复合注入工艺作用是，复合注入的离子进入n型MOS场效应管区域401内因离子注入而产生的缺陷中，防止了n型重掺杂源漏区407以及一部分激活后的n型轻掺杂源漏区403和p型晕区404中的离子向所述缺陷中扩散，使激活后的n型重掺杂源漏区较浅，使n型MOS场效应管的重叠电容减小。
请参考图20，以栅极413和侧墙415为掩膜，在p型MOS场效应管区域402内进行第六次离子注入，形成p型重掺杂源漏区，进行快速退火，激活n型重掺杂源漏区407和p型重掺杂源漏区内的离子，形成激活后的n型重掺杂源漏区430和p型重掺杂源漏区431。
所述第六次离子注入的离子为硼离子或铟离子，第六次离子注入可以是一道离子注入步骤，也可以是硼离子多次注入或铟离子多次注入或是硼离子和铟离子复合多次注入。
所述退火工艺为：在惰性气体环境中，以900～1000℃的温度退火10～20s；经过快速退火工艺激活所有的注入离子，同时消除离子注入时半导体衬底400内产生的缺陷，由于复合注入离子填补了n型重掺杂源漏区407内的缺陷，控制了n型重掺杂源漏区407内的离子的热扩散以及一部分n型轻掺杂源漏区和p型晕区内的离子的热扩散，使激活后的n型轻掺杂源漏区403、p型晕区404和n型重掺杂源漏区430集中于半导体衬底400表面，减小n型MOS场效应管的重叠电容。
不过，相对于具体实施例三，具体实施例四所述的方法形成的n型MOS场效应管的重叠电容较大，由此可见，复合注入工艺在晕区以及轻掺杂源漏区对于减小重叠电容的效果更好。
以本实施例所述形成方法形成的半导体器件，请参考图20，包括：
半导体衬底400，半导体衬底400内具有n型MOS场效应管区域401和p型MOS场效应管区域402；位于n型MOS场效应管区域401上的栅介质层410，栅介质层410上的栅极411，以及位于栅介质层410和栅极411两侧的侧墙414，位于p型MOS场效应管区域402上的栅介质层412，栅介质层412上的栅极413，以及位于栅介质层412和栅极413两侧的侧墙415；位于半导体衬底的n型MOS场效应管区域401内的激活后的p型晕区404、n型轻掺杂源漏区403和n型重掺杂源漏区430，所述激活后的p型晕区404包围n型轻掺杂源漏区403；位于半导体衬底的p型MOS场效应管区域402内的激活后的n型晕区406、p型轻掺杂源漏区405和p型重掺杂源漏区431，所述激活后的n型晕区406包围p型轻掺杂源漏区405；所述的n型MOS场效应管区域401内的激活后的p型晕区404或n型重掺杂源漏区430内具有复合注入的氮、锗、碳、氟离子。
由具体实施例三和具体实施例四所述的形成方法所形成的半导体器件能够用于形成反相器，如背景技术中所述，由奇数个反相器串联形成回路能够形成环形振荡器，可用于在集成电路中各种数字信号处理模块提供时钟信号，因此由于形成反相器的半导体器件的电容降低，其频率提高，反相器的频率提高，从而能够提高集成电路的运行速率。
虽然本发明实施例如上所述，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (9)

1.一种n型MOS场效应管的形成方法，其特征在于，包括步骤：
提供半导体衬底，在半导体衬底表面依次形成栅介质层和栅极；
以栅介质层和栅极为掩膜，在半导体衬底内进行第一次离子注入，形成轻掺杂源漏区；
以栅介质层和栅极为掩膜，在半导体衬底内进行第二次离子注入，形成晕区，所述晕区包围轻掺杂源漏区；
在栅介质层和栅极两侧形成侧墙；
以栅极和侧墙为掩膜，在半导体衬底内进行第三次离子注入，形成重掺杂源漏区；
在栅介质层和栅极两侧形成侧墙之前，在晕区内进行氮、锗、碳、氟离子的复合注入，复合注入的深度为栅极厚度的50％～95％，氮、锗、碳、氟离子在晕区的复合注入的角度为0°～30°；
进行快速退火，激活轻掺杂源漏区、晕区和重掺杂源漏区内的离子。
2.根据权利要求1所述的n型MOS场效应管的形成方法，其特征在于：氮离子的注入剂量范围为5E14atoms/cm2至3E15atoms/cm2。
3.根据权利要求1所述的n型MOS场效应管的形成方法，其特征在于：锗、碳、氟离子的注入剂量范围为1E14atoms/cm2至1E15atoms/cm2。
4.根据权利要求1所述的n型MOS场效应管的形成方法，其特征在于：第一次离子注入的离子类型为n型。
5.根据权利要求1所述的n型MOS场效应管的形成方法，其特征在于：第二次离子注入的离子类型为p型。
6.根据权利要求1所述的n型MOS场效应管的形成方法，其特征在于：第三次离子注入的离子类型为n型。
7.一种半导体器件的形成方法，其特征在于，包括步骤：
提供半导体衬底，半导体衬底内具有n型MOS场效应管区域和p型MOS场效应管区域，在半导体衬底表面依次形成栅介质层和栅极；
以栅介质层和栅极为掩膜，在半导体衬底内的n型MOS场效应管区域进行第一次离子注入，形成n型轻掺杂源漏区；
以栅介质层和栅极为掩膜，在半导体衬底内的n型MOS场效应管区域进行第二次离子注入，形成p型晕区，所述p型晕区包围n型轻掺杂源漏区；
以栅介质层和栅极为掩膜，在半导体衬底内的p型MOS场效应管区域进行第三次离子注入，形成p型轻掺杂源漏区；
以栅介质层和栅极为掩膜，在半导体衬底内的p型MOS场效应管区域进行第四次离子注入，形成n型晕区，所述n型晕区包围p型轻掺杂源漏区；
在半导体衬底上的栅介质层和栅极两侧形成侧墙；
以栅极和侧墙为掩膜，在n型MOS场效应管区域内进行第五次离子注入，形成n型重掺杂源漏区；
以栅极和侧墙为掩膜，在p型MOS场效应管区域内进行第六次离子注入，形成p型重掺杂源漏区；
在栅介质层和栅极两侧形成侧墙之前，在n型MOS场效应管区域内的p型晕区内进行氮、锗、碳、氟离子的复合注入，复合注入的深度为栅极厚度的50％～95％，氮、锗、碳、氟离子在p型晕区的复合注入的角度为0°～30°；
进行快速退火，在n型MOS场效应管区域内激活p型晕区、n型轻掺杂源漏区和n型重掺杂源漏区内的离子，在p型MOS场效应管区域内激活n型晕区、p型轻掺杂源漏区和p型重掺杂源漏区内的离子。
8.根据权利要求7所述的半导体器件的形成方法，其特征在于：氮离子的注入剂量范围为5E14atoms/cm2至3E15atoms/cm2。
9.根据权利要求7所述的半导体器件的形成方法，其特征在于：锗、碳、氟离子的注入剂量范围为1E14atoms/cm2至1E15atoms/cm2。
CN201110446082.9A 2011-12-27 2011-12-27 n型MOS场效应管及形成方法，半导体器件及形成方法 Active CN103187276B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201110446082.9A CN103187276B (zh) 2011-12-27 2011-12-27 n型MOS场效应管及形成方法，半导体器件及形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201110446082.9A CN103187276B (zh) 2011-12-27 2011-12-27 n型MOS场效应管及形成方法，半导体器件及形成方法

Publications (2)

Publication Number Publication Date
CN103187276A CN103187276A (zh) 2013-07-03
CN103187276B true CN103187276B (zh) 2016-01-06

Family

ID=48678382

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110446082.9A Active CN103187276B (zh) 2011-12-27 2011-12-27 n型MOS场效应管及形成方法，半导体器件及形成方法

Country Status (1)

Country Link
CN (1) CN103187276B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104425282A (zh) * 2013-09-10 2015-03-18 中芯国际集成电路制造(上海)有限公司 一种半导体器件的制造方法
CN105261557A (zh) * 2014-06-26 2016-01-20 中芯国际集成电路制造(上海)有限公司 半导体器件的制作方法及半导体器件
CN108074980A (zh) * 2016-11-14 2018-05-25 中芯国际集成电路制造(上海)有限公司 晶体管及其形成方法
CN109309004A (zh) * 2017-07-26 2019-02-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
CN110364436B (zh) * 2018-03-26 2023-10-20 中芯国际集成电路制造(上海)有限公司 半导体器件及其形成方法
CN112447845B (zh) * 2019-09-04 2022-06-24 无锡华润上华科技有限公司 一种半导体器件的制作方法和半导体器件
CN111463284B (zh) * 2020-04-10 2023-06-09 上海华力集成电路制造有限公司 N型fet及其制造方法
CN111463286B (zh) * 2020-04-10 2023-11-10 上海华力集成电路制造有限公司 N管io组件及其制造方法
CN112928067B (zh) * 2021-01-22 2024-02-02 上海华虹宏力半导体制造有限公司 Cmos集成器件的制造方法
CN115732316A (zh) * 2021-08-31 2023-03-03 长鑫存储技术有限公司 场效应晶体管形成方法、电性能参数调节方法及结构

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5885886A (en) * 1996-12-26 1999-03-23 Lg Semicon Co., Ltd. Method for manufacturing semiconductor device
CN102087979A (zh) * 2009-12-04 2011-06-08 中国科学院微电子研究所 高性能半导体器件及其形成方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005136351A (ja) * 2003-10-31 2005-05-26 Fujitsu Ltd 半導体装置及びその製造方法
US7482211B2 (en) * 2006-06-22 2009-01-27 Taiwan Semiconductor Manufacturing Company, Ltd. Junction leakage reduction in SiGe process by implantation
US20070298557A1 (en) * 2006-06-22 2007-12-27 Chun-Feng Nieh Junction leakage reduction in SiGe process by tilt implantation
CN101572250B (zh) * 2008-04-30 2011-07-06 中芯国际集成电路制造(北京)有限公司 半导体器件、p型MOS晶体管及其制作方法
US7994016B2 (en) * 2009-11-11 2011-08-09 Taiwan Semiconductor Manufacturing Co., Ltd. Method for obtaining quality ultra-shallow doped regions and device having same

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5885886A (en) * 1996-12-26 1999-03-23 Lg Semicon Co., Ltd. Method for manufacturing semiconductor device
CN102087979A (zh) * 2009-12-04 2011-06-08 中国科学院微电子研究所 高性能半导体器件及其形成方法

Also Published As

Publication number Publication date
CN103187276A (zh) 2013-07-03

Similar Documents

Publication Publication Date Title
CN103187276B (zh) n型MOS场效应管及形成方法，半导体器件及形成方法
CN101572250B (zh) 半导体器件、p型MOS晶体管及其制作方法
US20080153240A1 (en) Method for Fabricating Semiconductor Device
CN102468178B (zh) 晶体管的制作方法
CN102074476B (zh) Nmos晶体管的形成方法
US9269807B2 (en) Semiconductor device and method of making the same
CN102800595A (zh) Nmos晶体管形成方法及对应cmos结构形成方法
CN100590817C (zh) Pmos晶体管及其形成方法
CN103794559A (zh) 一种半导体器件及其制备方法
CN102569077B (zh) 用于制作半导体器件的源/漏区的方法
CN102569082B (zh) 用于制作嵌入式锗硅应变pmos器件结构的方法
CN104347370A (zh) 提高pmos器件栅极的负偏压温度稳定性方法
CN103811420A (zh) 一种半导体器件的制备方法
CN102737965A (zh) 一种Halo结构的形成方法
CN102800593B (zh) 晶体管形成方法
CN101996885A (zh) Mos晶体管及其制作方法
CN102867755A (zh) 一种形成具有低gidl电流的nmos器件的方法
CN115732556A (zh) 一种nmos器件、其制备方法及集成电路
CN101459081A (zh) Mos晶体管的形成方法
CN105023831B (zh) Cmos工艺中多晶硅电阻的制造方法
CN101840861A (zh) 半导体器件的制造方法
CN108598003B (zh) 一种改善mos管应力效应的方法
CN102082085A (zh) 超浅结结构的形成方法与pmos晶体管的形成方法
CN102446763B (zh) Mos晶体管及其制作方法
CN105529267A (zh) 一种mosfet器件及其制造方法、电子装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20160810

Address after: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee after: Semiconductor Manufacturing International (Shanghai) Corporation

Patentee after: SMIC new IC technology research and development (Shanghai) Co., Ltd.

Address before: 201203 Shanghai City, Pudong New Area Zhangjiang Road No. 18

Patentee before: Semiconductor Manufacturing International (Shanghai) Corporation